JPH1064841A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH1064841A
JPH1064841A JP21457796A JP21457796A JPH1064841A JP H1064841 A JPH1064841 A JP H1064841A JP 21457796 A JP21457796 A JP 21457796A JP 21457796 A JP21457796 A JP 21457796A JP H1064841 A JPH1064841 A JP H1064841A
Authority
JP
Japan
Prior art keywords
resist
positive resist
oxide film
semiconductor device
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21457796A
Other languages
Japanese (ja)
Inventor
Toshihiro Honma
俊廣 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP21457796A priority Critical patent/JPH1064841A/en
Publication of JPH1064841A publication Critical patent/JPH1064841A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device of high reliability by eliminating occurring of residue when a resist is removed. SOLUTION: A base-material oxide film 21 is formed on a substrate 20, and as a resist acting as a mask for ion implantation, 2-layer structure of a negative resist 22 and a positive resist 23 is formed over it, then, high-dose ion implantation 24 is performed. Then the positive resist 23 is removed by ashing. Then, the negative resist 22 is removed by such wet method as sulfuric acid hydrolysis.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、特に
ポジレジストをマスクに高ドーズイオン注入を行う半導
体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which high dose ion implantation is performed using a positive resist as a mask.

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
以下に示すようなものがあった。図2はかかる従来の半
導体装置の製造工程断面図である。 (1)まず、図2(a)に示すように、基板1上にウェ
ル2を形成し、素子分離のためのフィールド酸化膜3を
形成する。その後、ゲート絶縁膜4を生成し、ゲート電
極5を形成し、第1の低濃度不純物6を注入する。次
に、CVD酸化膜を用い、サイドウォール8を形成す
る。7は第2の低濃度不純物である。
2. Description of the Related Art Conventionally, techniques in such a field include:
There were the following. FIG. 2 is a sectional view showing a manufacturing process of such a conventional semiconductor device. (1) First, as shown in FIG. 2A, a well 2 is formed on a substrate 1, and a field oxide film 3 for element isolation is formed. Thereafter, a gate insulating film 4 is formed, a gate electrode 5 is formed, and a first low concentration impurity 6 is implanted. Next, a sidewall 8 is formed using a CVD oxide film. 7 is a second low concentration impurity.

【0003】(2)次に、図2(b)に示すように、イ
オン注入の表面保護膜となる酸化膜9を生成し、ホトリ
ソによりレジストパターン10を形成し、それをマスク
に不純物を高ドーズイオン注入し、第1の高濃度不純物
層を形成する。 (3)次に、図2(c)に示すように、同様に、反対導
電型の不純物をイオン注入して、第2の高濃度不純物層
を形成する。
(2) Next, as shown in FIG. 2 (b), an oxide film 9 serving as a surface protection film for ion implantation is generated, a resist pattern 10 is formed by photolithography, and impurities are increased using the resist pattern 10 as a mask. Dose ion implantation is performed to form a first high-concentration impurity layer. (3) Next, as shown in FIG. 2C, similarly, ions of the opposite conductivity type are ion-implanted to form a second high-concentration impurity layer.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法においては、図3(a)
に示すように、例えば、基板15上の酸化膜16上に形
成したレジスト17をマスクに高ドーズイオン注入18
を行った際に、図3(b)に示すように、レジスト17
表面のイオン注入された領域が変質する。レジスト17
を除去する際に、通常のアッシングによる除去では、図
3(c)に示すように、残渣(主成分は酸化物)19が
除去しきれずに残ってしまうという問題点があった。
However, in the above-mentioned conventional method for manufacturing a semiconductor device, FIG.
As shown in FIG. 1, for example, a high dose ion implantation 18 is performed using a resist 17 formed on an oxide film 16 on a substrate 15 as a mask.
Is performed, as shown in FIG.
The ion-implanted region on the surface is altered. Resist 17
In the case of removing by the usual ashing, there is a problem that the residue (main component is an oxide) 19 remains without being completely removed as shown in FIG. 3C.

【0005】特に、パターンが微細になり、ポジレジス
トを用いた場合、非常に多くの残渣が発生するという問
題点があった。この残渣は、その後の製造過程において
パターン欠陥等の原因となり、半導体装置の不良原因と
なるという問題があった。本発明は、上記問題点を除去
し、レジストを除去する際の残渣の発生をなくし、信頼
性の高い半導体装置の製造方法を提供することを目的と
する。
[0005] In particular, when the pattern becomes fine and a positive resist is used, there is a problem that a very large amount of residue is generated. This residue causes a pattern defect or the like in a subsequent manufacturing process, and has a problem of causing a defect of the semiconductor device. SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for manufacturing a highly reliable semiconductor device, which eliminates the above problems and eliminates the generation of residues when removing a resist.

【0006】[0006]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)ポジレジストをマスクとして高ドーズイオン注入
を行う半導体装置の製造方法において、下地酸化膜上に
ネガレジストを形成し、このネガレジスト上にポジレジ
ストを形成した2層構造のレジストを形成する工程と、
この2層構造のレジストをマスクとして高ドーズイオン
注入を行う工程と、前記ポジレジストを除去する工程
と、前記ネガレジストを除去する工程とを施す。
According to the present invention, there is provided a method for manufacturing a semiconductor device in which high dose ion implantation is performed using a positive resist as a mask. Forming a two-layer resist having a positive resist formed on the negative resist;
A step of performing high dose ion implantation using the two-layer resist as a mask, a step of removing the positive resist, and a step of removing the negative resist are performed.

【0007】このように、残渣が残るポジレジストの下
に、残渣の残り難いネガレジストを形成するようにした
ことにより、ポジレジスト除去時の残渣をネガレジスト
の除去時にリフトオフ効果により除去できるため、下地
酸化膜表面上に残渣が残らない。したがって、後の製造
過程での欠陥の要因が除去できるため、半導体装置の歩
留りの向上を図ることができる。
As described above, by forming a negative resist with less residue under the positive resist where the residue remains, the residue at the time of removing the positive resist can be removed by the lift-off effect at the time of removing the negative resist. No residue remains on the surface of the underlying oxide film. Therefore, a factor of a defect in a later manufacturing process can be removed, so that the yield of the semiconductor device can be improved.

【0008】(2)ポジレジストをマスクとして高ドー
ズイオン注入を行う半導体装置の製造方法において、下
地酸化膜上に、この下地酸化膜とエッチング選択比のと
れる絶縁性膜を形成する工程と、ポジレジストを形成す
る工程と、このポジレジストをマスクとして高ドーズイ
オン注入を行う工程と、前記ポジレジストを除去する工
程と、前記絶縁性膜を除去する工程とを施す。
(2) In a method of manufacturing a semiconductor device in which high dose ion implantation is performed using a positive resist as a mask, a step of forming an insulating film having an etching selectivity with respect to the underlying oxide film on the underlying oxide film; A step of forming a resist, a step of performing high dose ion implantation using the positive resist as a mask, a step of removing the positive resist, and a step of removing the insulating film are performed.

【0009】したがって、ポジレジストを除去した後、
発生した残渣を表面の膜を除去することにより、同時に
除去できるため、残渣が残らない。それにより、半導体
装置の歩留りの向上を図ることができる。また、表面の
膜は下地の全面を覆っているため、イオン注入した領域
の表面に付着または、注入された汚染物質を除去するこ
とができる。
Therefore, after removing the positive resist,
Since the generated residue can be removed at the same time by removing the film on the surface, no residue remains. Thus, the yield of the semiconductor device can be improved. In addition, since the surface film covers the entire surface of the base, contaminants attached to or implanted on the surface of the ion-implanted region can be removed.

【0010】(3)ポジレジストをマスクとして高ドー
ズイオン注入を行う半導体装置の製造方法において、所
定の厚さより厚めの下地酸化膜を形成する工程と、この
厚めの下地酸化膜上にポジレジストを形成する工程と、
このポジレジストをマスクとして高ドーズイオン注入を
行う工程と、前記ポジレジストを除去する工程と、前記
厚めの下地酸化膜の表面をエッチングする工程とを施
す。
(3) In a method of manufacturing a semiconductor device in which high dose ion implantation is performed using a positive resist as a mask, a step of forming a base oxide film thicker than a predetermined thickness, and forming a positive resist on the thick base oxide film Forming,
A step of performing high dose ion implantation using the positive resist as a mask, a step of removing the positive resist, and a step of etching the surface of the thick base oxide film are performed.

【0011】したがって、ポジレジストを除去した後、
発生した残渣を下地酸化膜表面をエッチングして同時に
除去するようにしたことにより、残渣が残らない。ま
た、残渣自体が酸化物系であるために、酸化膜エッチン
グ液で除去することにより除去効果の向上を図ることが
できる。
Therefore, after removing the positive resist,
Since the generated residue is simultaneously removed by etching the surface of the base oxide film, no residue remains. In addition, since the residue itself is an oxide, the removal effect can be improved by removing the residue with an oxide film etchant.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施例について図
面を用いて説明する。図1は本発明の第1実施例を示す
半導体装置の製造工程断面図である。 (1)まず、図1(a)に示すように、基板20上に下
地酸化膜21を形成し、その上にイオン注入のマスクと
なるレジストとして、ネガレジスト22とポジレジスト
23の2層構造で形成する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention. (1) First, as shown in FIG. 1A, a base oxide film 21 is formed on a substrate 20, and a two-layer structure of a negative resist 22 and a positive resist 23 is formed thereon as a resist serving as a mask for ion implantation. Formed.

【0013】(2)その後、図1(b)に示すように、
高ドーズイオン注入24を行う。 (3)次に、図1(c)に示すように、ポジレジスト2
3をアッシングにより除去する。 (4)次に、図1(d)に示すように、ネガレジスト2
2を硫酸過水等のウェット法により除去する。
(2) Thereafter, as shown in FIG.
High dose ion implantation 24 is performed. (3) Next, as shown in FIG.
3 is removed by ashing. (4) Next, as shown in FIG.
2 is removed by a wet method such as sulfuric acid-hydrogen peroxide.

【0014】このように構成したので、残渣が残るポジ
レジスト23の下に残渣の残り難いネガレジスト22を
形成するようにしたので、ポジレジスト除去時の残渣を
ネガレジストの除去時にリフトオフ効果により除去でき
るため、下地酸化膜表面上に残渣が残らないようにする
ことができる。次に、本発明の第2実施例について説明
する。
With this configuration, the negative resist 22 with less residue is formed under the positive resist 23 where the residue remains, so that the residue when removing the positive resist is removed by a lift-off effect when removing the negative resist. Therefore, no residue can be left on the surface of the underlying oxide film. Next, a second embodiment of the present invention will be described.

【0015】図4は本発明の第2実施例を示す半導体装
置の製造工程断面図である。 (1)まず、図4(a)に示すように、基板30上の下
地酸化膜31上に、酸化膜とエッチング選択比のとれる
膜32、例えば窒化膜等を数十Å程度生成し、その後、
ポジレジスト33を形成する。 (2)その後、図4(b)に示すように、高ドーズイオ
ン注入34を行う。
FIG. 4 is a sectional view showing a semiconductor device manufacturing process according to a second embodiment of the present invention. (1) First, as shown in FIG. 4A, a film 32 having an etching selectivity with respect to an oxide film, for example, a nitride film or the like is formed on the underlying oxide film 31 on the substrate 30 by about several tens of kilometers. ,
A positive resist 33 is formed. (2) Thereafter, as shown in FIG. 4B, high dose ion implantation 34 is performed.

【0016】(3)次に、図4(c)に示すように、ポ
ジレジスト33をアッシングにより除去する。 (4)次に、図4(d)に示すように、前記膜32をリ
ン酸等の等のウェット法により除去する。このように構
成したので、ポジレジスト33を除去した後、発生した
残渣をその表面の前記膜32を除去することにより、同
時に除去できるため、残渣が残らないようにすることが
できる。
(3) Next, as shown in FIG. 4C, the positive resist 33 is removed by ashing. (4) Next, as shown in FIG. 4D, the film 32 is removed by a wet method such as phosphoric acid. With this configuration, after removing the positive resist 33, the generated residue can be removed at the same time by removing the film 32 on the surface, so that no residue can be left.

【0017】また、表面の膜32は下地の全面を覆って
いるため、イオン注入した領域の表面に付着または、注
入された汚染物質を除去できる。ここで、汚染物質と
は、イオン注入時のパーティクルやイオンビームのスパ
ッタによって導入された金属汚染(Al、Fe等)を指
す。次に、本発明の第3実施例について説明する。
Further, since the surface film 32 covers the entire surface of the base, contaminants adhered to or implanted on the surface of the ion-implanted region can be removed. Here, the contaminant refers to particles at the time of ion implantation or metal contamination (Al, Fe, etc.) introduced by ion beam sputtering. Next, a third embodiment of the present invention will be described.

【0018】図5は本発明の第3実施例を示す半導体装
置の製造工程断面図である。 (1)まず、図5(a)に示すように、基板40の表面
に酸化膜を形成する際、予め数十Å程度の厚さの下地酸
化膜41を生成し、次に、ポジレジスト42を形成す
る。 (2)次に、図5(b)に示すように、高ドーズイオン
注入43を行う。
FIG. 5 is a sectional view showing a manufacturing process of a semiconductor device according to a third embodiment of the present invention. (1) First, as shown in FIG. 5A, when forming an oxide film on the surface of the substrate 40, a base oxide film 41 having a thickness of about several tens of mm is generated in advance, and then a positive resist 42 is formed. To form (2) Next, as shown in FIG. 5B, high dose ion implantation 43 is performed.

【0019】(3)次に、図5(c)に示すように、ポ
ジレジスト42をアッシングにより除去する。 (4)次に、希釈フッ酸等の酸化膜を数十Åエッチング
するようなエッチング液を用いて、厚めの下地酸化膜4
1表面をエッチングし、図5(d)に示すように、所定
の厚さの下地酸化膜44を形成する。
(3) Next, as shown in FIG. 5C, the positive resist 42 is removed by ashing. (4) Next, using an etching solution that etches an oxide film such as diluted hydrofluoric acid for several tens of millimeters, a thick base oxide film 4 is formed.
One surface is etched to form a base oxide film 44 having a predetermined thickness as shown in FIG.

【0020】このように構成したので、ポジレジスト4
2を除去した後、発生した残渣を下地酸化膜41表面を
エッチングして同時に除去するようにしたことにより、
残渣が残らない。また、残渣自体が酸化物系であるため
に、酸化膜エッチング液で除去することにより除去効果
の向上を図ることができる。なお、本発明は上記実施例
に限定されるものではなく、本発明の趣旨に基づいて種
々の変形が可能であり、これらを本発明の範囲から排除
するものではない。
With this configuration, the positive resist 4
After removing 2, the generated residue is simultaneously removed by etching the surface of the underlying oxide film 41,
No residue remains. In addition, since the residue itself is an oxide, the removal effect can be improved by removing the residue with an oxide film etchant. It should be noted that the present invention is not limited to the above embodiment, and various modifications can be made based on the gist of the present invention, and these are not excluded from the scope of the present invention.

【0021】[0021]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 (1)請求項1記載の発明によれば、残渣が残るポジレ
ジストの下に残渣の残りにくいネガレジストを形成する
ようにしたことにより、ポジレジスト除去時の残渣をネ
ガレジストの除去時にリフトオフ効果により除去できる
ため、下地酸化膜表面上に残渣が残らないという効果が
ある。
As described above, according to the present invention, the following effects can be obtained. (1) According to the first aspect of the invention, by forming a negative resist in which a residue is less likely to remain under a positive resist in which a residue remains, the residue at the time of removing the positive resist is lifted off when the negative resist is removed. Therefore, there is an effect that no residue remains on the surface of the underlying oxide film.

【0022】これにより、後の製造過程での欠陥の要因
が除去できるため、半導体装置の歩留りの向上を図るこ
とができる。 (2)請求項2記載の発明によれば、ポジレジストを除
去した後、発生した残渣を表面の膜を除去することによ
り、同時に除去できるため、残渣が残らないという効果
がある。
As a result, the factor of the defect in the later manufacturing process can be removed, and the yield of the semiconductor device can be improved. (2) According to the second aspect of the invention, after removing the positive resist, the generated residue can be removed at the same time by removing the film on the surface, so that there is an effect that no residue remains.

【0023】それにより、半導体装置の歩留りの向上を
図ることができる。また、表面の膜は下地の全面を覆っ
ているため、イオン注入した領域の表面に付着または、
注入された汚染物質を除去できるという効果も期待でき
る。ここで、汚染物質とは、イオン注入時のパーティク
ルやイオンビームのスパッタによって導入された金属汚
染(Al、Fe等)を指す。
Thus, the yield of the semiconductor device can be improved. Also, since the surface film covers the entire surface of the base, it adheres to the surface of the ion-implanted region or
The effect of removing the injected contaminants can also be expected. Here, the contaminant refers to particles at the time of ion implantation or metal contamination (Al, Fe, etc.) introduced by ion beam sputtering.

【0024】(3)請求項3記載の発明によれば、ポジ
レジストを除去した後、発生した残渣を下地酸化膜表面
をエッチングして同時に除去するようにしたことによ
り、残渣が残らないという効果が得られる。また、残渣
自体が酸化物系であるために、酸化膜エッチング液で除
去することにより除去効果の向上を図ることができる。
これにより、半導体装置の歩留りの向上が期待できる。
(3) According to the third aspect of the invention, after the positive resist is removed, the generated residue is simultaneously removed by etching the surface of the underlying oxide film, so that no residue remains. Is obtained. In addition, since the residue itself is an oxide, the removal effect can be improved by removing the residue with an oxide film etchant.
Thus, improvement in the yield of the semiconductor device can be expected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示す半導体装置の製造工
程断面図である。
FIG. 1 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to a first embodiment of the present invention.

【図2】従来の半導体装置の製造工程断面図である。FIG. 2 is a cross-sectional view illustrating a manufacturing process of a conventional semiconductor device.

【図3】従来技術の問題点を示す半導体装置の製造工程
断面図である。
FIG. 3 is a cross-sectional view of a manufacturing process of a semiconductor device showing a problem of the related art.

【図4】本発明の第2実施例を示す半導体装置の製造工
程断面図である。
FIG. 4 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【図5】本発明の第3実施例を示す半導体装置の製造工
程断面図である。
FIG. 5 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

20,30,40 基板 21,31 下地酸化膜 22 ネガレジスト 23,33,42 ポジレジスト 24,34,43 高ドーズイオン注入 32 酸化膜とエッチング選択比のとれる膜 41 厚めの下地酸化膜 44 所定の厚さの下地酸化膜 20, 30, 40 Substrate 21, 31 Underlying oxide film 22 Negative resist 23, 33, 42 Positive resist 24, 34, 43 High dose ion implantation 32 Film having an etching selectivity with oxide film 41 Thick underlying oxide film 44 Predetermined Thick underlying oxide film

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ポジレジストをマスクとして高ドーズイ
オン注入を行う半導体装置の製造方法において、(a)
下地酸化膜上にネガレジストを形成し、該ネガレジスト
上にポジレジストを形成した2層構造のレジストを形成
する工程と、(b)該2層構造のレジストをマスクとし
て高ドーズイオン注入を行う工程と、(c)前記ポジレ
ジストを除去する工程と、(d)前記ネガレジストを除
去する工程とを施すことを特徴とする半導体装置の製造
方法。
1. A method of manufacturing a semiconductor device in which high dose ion implantation is performed using a positive resist as a mask, comprising:
A step of forming a negative resist on the underlying oxide film and forming a positive resist on the negative resist to form a two-layer resist; and (b) performing high dose ion implantation using the two-layer resist as a mask. A method of manufacturing a semiconductor device, comprising: a step of (c) removing the positive resist; and (d) a step of removing the negative resist.
【請求項2】 ポジレジストをマスクとして高ドーズイ
オン注入を行う半導体装置の製造方法において、(a)
下地酸化膜上に該下地酸化膜とエッチング選択比のとれ
る絶縁性膜を形成する工程と、(b)ポジレジストを形
成する工程と、(c)該ポジレジストをマスクとして高
ドーズイオン注入を行う工程と、(d)前記ポジレジス
トを除去する工程と、(e)前記絶縁性膜を除去する工
程とを施すことを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device in which high dose ion implantation is performed using a positive resist as a mask, comprising:
Forming an insulating film having an etching selectivity with the base oxide film on the base oxide film; (b) forming a positive resist; and (c) performing high dose ion implantation using the positive resist as a mask. A method of manufacturing a semiconductor device, comprising: (d) removing the positive resist; and (e) removing the insulating film.
【請求項3】 ポジレジストをマスクとして高ドーズイ
オン注入を行う半導体装置の製造方法において、(a)
所定の厚さより厚めの下地酸化膜を形成する工程と、
(b)該厚めの下地酸化膜上にポジレジストを形成する
工程と、(c)該ポジレジストをマスクとして高ドーズ
イオン注入を行う工程と、(d)前記ポジレジストを除
去する工程と、(e)前記厚めの下地酸化膜の表面をエ
ッチングする工程とを施すことを特徴とする半導体装置
の製造方法。
3. A method of manufacturing a semiconductor device in which high dose ion implantation is performed using a positive resist as a mask, wherein (a)
Forming a base oxide film thicker than a predetermined thickness;
(B) a step of forming a positive resist on the thick underlying oxide film, (c) a step of performing high dose ion implantation using the positive resist as a mask, and (d) a step of removing the positive resist. e) etching the surface of the thick underlying oxide film.
JP21457796A 1996-08-14 1996-08-14 Method for manufacturing semiconductor device Withdrawn JPH1064841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21457796A JPH1064841A (en) 1996-08-14 1996-08-14 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21457796A JPH1064841A (en) 1996-08-14 1996-08-14 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH1064841A true JPH1064841A (en) 1998-03-06

Family

ID=16658028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21457796A Withdrawn JPH1064841A (en) 1996-08-14 1996-08-14 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH1064841A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014835A (en) * 2009-07-06 2011-01-20 Sony Corp Method of manufacturing semiconductor device and method of forming pattern
JP2016025285A (en) * 2014-07-23 2016-02-08 富士電機株式会社 Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
JP2017092256A (en) * 2015-11-10 2017-05-25 富士電機株式会社 Semiconductor device manufacturing method
EP3416182A1 (en) * 2017-06-14 2018-12-19 Renesas Electronics Corporation A method for manufacturing a semicondutor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014835A (en) * 2009-07-06 2011-01-20 Sony Corp Method of manufacturing semiconductor device and method of forming pattern
JP2016025285A (en) * 2014-07-23 2016-02-08 富士電機株式会社 Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
JP2017092256A (en) * 2015-11-10 2017-05-25 富士電機株式会社 Semiconductor device manufacturing method
EP3416182A1 (en) * 2017-06-14 2018-12-19 Renesas Electronics Corporation A method for manufacturing a semicondutor device

Similar Documents

Publication Publication Date Title
US4839304A (en) Method of making a field effect transistor with overlay gate structure
JPS62271435A (en) Expoliating method for resist
JPH11289090A (en) Formation of insulating film of semiconductor element
JP3993820B2 (en) Method for forming element isolation film of semiconductor element
JPH1064841A (en) Method for manufacturing semiconductor device
KR100705231B1 (en) Method of manufacturing a semiconductor device
JPH0133933B2 (en)
US5858861A (en) Reducing nitride residue by changing the nitride film surface property
US6391701B1 (en) Semiconductor device and process of fabrication thereof
KR100567530B1 (en) Method of forming a oxide layer in a semiconductor device
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
JPH0210730A (en) Forming method and construction of field isolation for field effect transistor on integrated circuit chip
JP2007012697A (en) Method of manufacturing semiconductor device
JP2689710B2 (en) Method for manufacturing semiconductor device
KR100301250B1 (en) Metohd of forming an isolation layer in a semiconductor
JP5180442B2 (en) Manufacturing method of semiconductor device
WO2001003191A1 (en) Soi substrate, method of manufacture thereof, and semiconductor device using soi substrate
JP3344051B2 (en) Method for manufacturing thin film transistor
JPH10242075A (en) Manufacture of semiconductor device
US5945355A (en) Integrated circuit fabrication
JP3677956B2 (en) Manufacturing method of semiconductor device
KR0148297B1 (en) Method for isolating semiconductor devices
JPH065565A (en) Manufacture of semiconductor device
JPH05291295A (en) Manufacture of thin film transistor
JPH05335408A (en) Forming method of element isolation region

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031104