JP2002008939A - Method of manufacturing ceramic body by selective coating - Google Patents

Method of manufacturing ceramic body by selective coating

Info

Publication number
JP2002008939A
JP2002008939A JP2001114494A JP2001114494A JP2002008939A JP 2002008939 A JP2002008939 A JP 2002008939A JP 2001114494 A JP2001114494 A JP 2001114494A JP 2001114494 A JP2001114494 A JP 2001114494A JP 2002008939 A JP2002008939 A JP 2002008939A
Authority
JP
Japan
Prior art keywords
dielectric
ceramic
conductor
capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001114494A
Other languages
Japanese (ja)
Inventor
Riu Kuo-Choan
リウ クオ−チョアン
G Lee Michael
ジー リー マイケル
Vincent Wang Uen-Cho
ヴィンセント ワン ウェン−チョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2002008939A publication Critical patent/JP2002008939A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve the problem of the conventional methods, that the material of a dielectric body is restricted and a large amount of wastes is produced, and then many treatment steps become necessary. SOLUTION: In this method, a ceramic raw material solvent is precipitated in a mask layer and on a conductive material. A gelled material is formed of the precipitated ceramic material solvent, and a ceramic body is formed of the gelled material.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック体の形
成に係り、特に、キャパシタを形成するセラミック体の
形成に関する。
The present invention relates to the formation of a ceramic body, and more particularly, to the formation of a ceramic body forming a capacitor.

【0002】また、本発明は、内蔵キャパシタ・マルチ
・チップ・モジュールの製造方法に関する。
[0002] The present invention also relates to a method of manufacturing a built-in capacitor multi-chip module.

【0003】[0003]

【従来の技術】キャパシタは、電子産業において普及し
ている。キャパシタの一つのタイプは、バイパス・キャ
パシタである。マルチチップ・モジュール(MCM)の
場合、たとえば、バイパス・キャパシタは、モジュール
内のチップへの電源ノイズを低減させるため使用され
る。バイパス・コンデンサは、マルチチップ・モジュー
ル内のICチップの近くに配置される。
2. Description of the Related Art Capacitors are widespread in the electronics industry. One type of capacitor is a bypass capacitor. In the case of a multi-chip module (MCM), for example, bypass capacitors are used to reduce power supply noise to the chips in the module. The bypass capacitor is located near the IC chip in the multi-chip module.

【0004】従来の方法の中には、キャパシタ用の誘電
(構造)体が下部金属(構造)体を陽極酸化処理するこ
とによって形成される方法がある。たとえば、タンタル
から作られた下部金属接点は、五酸化タンタル(Ta2
5)誘電体を形成するため陽極酸化処理される。次
に、上部金属接点がキャパシタを形成するためTa25
の上に形成される。このようにして形成されたキャパシ
タは効率的であるが、陽極酸化処理によって誘電体を形
成することは、キャパシタに使用され得る材料を特定の
材料に限定する。たとえば、陽極酸化処理の際、誘電体
は、下部金属体から得ることができる材料に限定され
る。
[0004] Among conventional methods, there is a method in which a dielectric (structure) for a capacitor is formed by anodizing a lower metal (structure). For example, a lower metal contact made from tantalum may be tantalum pentoxide (Ta 2
O 5 ) Anodized to form a dielectric. Next, the top metal contact forms Ta 2 O 5 to form a capacitor.
Formed on While capacitors formed in this way are efficient, forming a dielectric by anodizing limits the materials that can be used for the capacitor to certain materials. For example, during anodizing, the dielectric is limited to materials that can be obtained from the lower metal body.

【0005】他の従来の方法において、キャパシタ用の
誘電体は、誘電材料の被覆層を下部金属体上に析出する
ことにより形成される。フォトレジスト・パターンは、
被覆層の上に形成される。パターン付きのフォトレジス
ト層によって覆われていない被覆層の領域は、選択的に
エッチングされ、下部金属体の上に誘電体が残る。エッ
チング後、フォトレジスト・パターンは取り除かれ、上
部導電(構造)体が誘電体上に形成される。このように
被覆誘電層をエッチングする場合、多数の湿式化学薬品
が使用され、多量の廃棄物が生ずる。さらに、このよう
な方法で被覆誘電層をエッチングするためには、多数の
処理工程が必要になる。
In another conventional method, a dielectric for a capacitor is formed by depositing a coating of a dielectric material on an underlying metal body. The photoresist pattern is
Formed on the cover layer. Areas of the cover layer that are not covered by the patterned photoresist layer are selectively etched, leaving a dielectric over the underlying metal. After etching, the photoresist pattern is removed and a top conductive (structure) is formed on the dielectric. When etching a covering dielectric layer in this manner, a large number of wet chemicals are used and a large amount of waste is generated. In addition, multiple processing steps are required to etch the overlying dielectric layer in such a manner.

【0006】[0006]

【発明が解決しようとする課題】本発明は、誘電体の材
料が限定される、或いは、多量の廃棄物が生じると共に
多数の処理工程が必要となるという上記の従来技術の問
題点の解決を目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the prior art in which the dielectric material is limited or a large amount of waste is generated and many processing steps are required. Aim.

【0007】[0007]

【課題を解決するための手段】本発明は、セラミック体
の製造方法に関する。セラミック体は、好ましくは、キ
ャパシタ(たとえば、バイパス・キャパシタ)に使用す
るのに適した誘電セラミック体である。
SUMMARY OF THE INVENTION The present invention relates to a method for manufacturing a ceramic body. The ceramic body is preferably a dielectric ceramic body suitable for use in a capacitor (eg, a bypass capacitor).

【0008】本発明の一形態によるセラミック体の製造
方法は、マスク層の開口内及び第1の導電体上にセラミ
ック原料溶剤を析出させる工程と、析出したセラミック
原料溶剤からゲル体を形成する工程と、ゲル体からセラ
ミック体を形成する工程と、セラミック体上に第2の導
電体を形成する工程と、を有する。
According to one embodiment of the present invention, there is provided a method of manufacturing a ceramic body, comprising the steps of: depositing a ceramic raw material solvent in an opening of a mask layer and on a first conductor; and forming a gel body from the deposited ceramic raw material solvent. Forming a ceramic body from the gel body, and forming a second conductor on the ceramic body.

【0009】本発明の他の形態によるセラミック体の製
造方法は、下側構造体上にパターン付きの液体疎性マス
ク層を形成する工程と、マスク層内及び下側構造体上に
下側構造体を湿らせるセラミック原料溶剤を析出させる
工程と、析出したセラミック原料溶剤からパターン付き
のゲル体を形成する工程と、ゲル体からセラミック体を
形成する工程と、を有する。
According to another aspect of the present invention, there is provided a method of manufacturing a ceramic body, comprising: forming a patterned liquid-phobic mask layer on a lower structure; and forming a lower structure in the mask layer and on the lower structure. A step of depositing a ceramic raw material solvent for moistening the body, a step of forming a patterned gel body from the deposited ceramic raw material solvent, and a step of forming a ceramic body from the gel body.

【0010】これらの本発明のセラミック体の製造方法
を使用することにより、セラミック体は、多量の廃棄物
を生ずることなく、短時間で効率的に製作される。さら
に、セラミック体材料は、下側構造体の材料とは無関係
に選択できる。したがって、広範囲の材料(たとえば、
高誘電率材料)をセラミック体用に選択することができ
る。本発明の実施例は、特に、高容量を有するキャパシ
タの製造に好適である。
By using the method for manufacturing a ceramic body of the present invention, the ceramic body can be efficiently manufactured in a short time without generating a large amount of waste. Further, the ceramic body material can be selected independently of the material of the underlying structure. Therefore, a wide range of materials (for example,
High dielectric constant material) can be selected for the ceramic body. The embodiment of the present invention is particularly suitable for manufacturing a capacitor having a high capacitance.

【0011】また、本発明は、ウェット・ケミカル・コ
ーティング法の自動選択の性質を利用したキャパシタ内
蔵MCM基板の製造方法である。本発明の製造方法によ
れば、比誘電率の高い金属酸化物が形成でき、絶縁層厚
のばらつきの幅がかなり許容される。
Further, the present invention is a method for manufacturing an MCM substrate with a built-in capacitor utilizing the property of automatic selection of a wet chemical coating method. According to the manufacturing method of the present invention, a metal oxide having a high relative dielectric constant can be formed, and the width of variation in the thickness of the insulating layer is considerably allowed.

【0012】[0012]

【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を詳細に説明する。図面を見やすくするため、
図面の縮尺は適宜である。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. To make the drawing easier to see,
The scale of the drawings is arbitrary.

【0013】本発明の実施例は、セラミック構造体を製
造する方法に関する。製造されたセラミック構造体は適
当な特性をもつ。たとえば、誘電性、導電性、又は、半
導体性を有するセラミック構造体が製造される。また、
製造されたセラミック構造体は、強誘電性又は圧電性の
特性をもつ場合がある。セラミック構造体は、結晶(た
とえば、灰チタン石)、半晶質、又は、非晶質の性質を
もつ。製造されたセラミック構造体が誘電性である場
合、誘電セラミック構造体は、好ましくは、高い誘電率
(たとえば、10以上)を有する材料を含む。チタン酸
バリウム及びチタニアのようなセラミックスは、高い誘
電率を有する。たとえば、チタン酸バリウムは、キュー
リー温度で誘電率が1600である。リニア・セラミッ
クであるチタニアの誘電率は約80である。
An embodiment of the present invention relates to a method for manufacturing a ceramic structure. The manufactured ceramic structure has suitable properties. For example, a ceramic structure having dielectric, conductive, or semiconducting properties is manufactured. Also,
The manufactured ceramic structure may have ferroelectric or piezoelectric properties. Ceramic structures have crystalline (eg, perovskite), semi-crystalline, or amorphous properties. If the manufactured ceramic structure is dielectric, the dielectric ceramic structure preferably comprises a material having a high dielectric constant (eg, 10 or higher). Ceramics such as barium titanate and titania have a high dielectric constant. For example, barium titanate has a dielectric constant of 1600 at the Curie temperature. The dielectric constant of titania, a linear ceramic, is about 80.

【0014】形成されたセラミック構造体は、適当な酸
化物材料(たとえば、金属酸化物)のような好適な材料
を含有する。たとえば、セラミック構造体は、Ta酸化
物、Si酸化物、Ti酸化物、Sr酸化物、Zr酸化
物、Ba酸化物、Al酸化物などの酸化物を、適当な元
素の組み合わせで含む。セラミック材料のより具体的な
例には、チタン酸バリウム(BaTiO3)及びチタン
酸ストロンチウム(SrTiO3)のようなABO3型酸
化物と、五酸化タンタル(Ta25)及びチタニア(T
iO2)のような金属酸化物が含まれる。セラミック構
造体は、望ましい特性をセラミック構造体に付与する好
適なドーパントを含む場合もある。
The formed ceramic structure contains a suitable material, such as a suitable oxide material (eg, a metal oxide). For example, the ceramic structure includes an oxide such as a Ta oxide, a Si oxide, a Ti oxide, a Sr oxide, a Zr oxide, a Ba oxide, or an Al oxide in an appropriate combination of elements. More specific examples of ceramic materials include ABO 3 type oxides such as barium titanate (BaTiO 3 ) and strontium titanate (SrTiO 3 ), and tantalum pentoxide (Ta 2 O 5 ) and titania (T
metal oxides such as iO 2 ). The ceramic structure may include suitable dopants that impart desirable properties to the ceramic structure.

【0015】セラミック構造体は、ゾルゲル法を用いて
形成される。ゾルゲル法を使用することにより、セラミ
ック構造体は、短時間で効率的に形成できるようにな
る。ある種の減法的なエッチ型処理と比べると、大量の
材料をエッチングする必要が無いため大量の廃棄物は生
じない。さらに、ゾルゲル法を使用することにより、セ
ラミック構造体の形成は、隣にある層の材料とは無関係
に行われる。キャパシタを製作するため使用可能な誘電
材料及び導電材料の範囲は、たとえば、陽極酸化処理の
ような処理の場合よりも広がる。ゾルゲル法は、特に、
チタン酸塩及びジルコン酸塩のような金属酸化物を含有
する高誘電率セラミック材料を形成するため好適であ
る。
The ceramic structure is formed by using a sol-gel method. By using the sol-gel method, the ceramic structure can be efficiently formed in a short time. Compared with some subtractive etch-type processes, there is no need to etch a large amount of material, so there is no large amount of waste. Furthermore, by using the sol-gel method, the formation of the ceramic structure is performed independently of the material of the adjacent layers. The range of dielectric and conductive materials that can be used to make capacitors is wider than in processes such as, for example, anodizing. The sol-gel method, in particular,
It is suitable for forming high dielectric constant ceramic materials containing metal oxides such as titanates and zirconates.

【0016】好ましい実施例において、セラミック構造
体は誘電体であり、キャパシタに使用される。キャパシ
タは、マルチチップ・モジュール又はシングルチップ・
モジュールのようなチップ・モジュールに使用される。
キャパシタは、たとえば、信号をフィルタリングするバ
イパス・キャパシタとして使用される。
In a preferred embodiment, the ceramic structure is a dielectric and is used for a capacitor. Capacitors can be multi-chip modules or single-chip
Used for chip modules such as modules.
The capacitor is used, for example, as a bypass capacitor for filtering a signal.

【0017】好ましい一実施例において、キャパシタ
は、キャパシタ埋め込み膜を形成するため、誘電層内に
埋め込まれる。多層回路構造体は、キャパシタ埋め込み
膜上に形成され、チップはチップ・モジュールを形成す
るように多層回路構造体に実装される。
In one preferred embodiment, the capacitor is embedded in a dielectric layer to form a capacitor buried film. The multilayer circuit structure is formed on the capacitor buried film, and the chip is mounted on the multilayer circuit structure to form a chip module.

【0018】本発明の実施例を使用して製造されたキャ
パシタは、高い容量を有する。キャパシタの容量を増加
させることにより、キャパシタが電荷を蓄積する能力は
高められる。キャパシタの容量Cは、誘電体の誘電率k
に、誘電体の面積Aを乗算し、誘電体の厚さdで除算し
た量と一致する。すなわち、C=kA/dと表される。
A capacitor manufactured using an embodiment of the present invention has a high capacitance. By increasing the capacitance of the capacitor, the ability of the capacitor to store charge is increased. The capacitance C of the capacitor is the dielectric constant k of the dielectric.
Is multiplied by the area A of the dielectric and is equal to the amount obtained by dividing by the thickness d of the dielectric. That is, C = kA / d.

【0019】この関係式からわかるように、キャパシタ
の容量は、キャパシタ内の誘電体の厚さを薄くすること
により増加する。しかし、誘電体の厚さが減少すると共
に、誘電体内のピンホール及び汚染のような欠陥の重大
性が増す。ピンホール及び汚染のような欠陥は、誘電体
の破壊電圧を低下させ、或いは、漏れ電流を増加させる
好ましくない結果を生じるので、これにより得られるキ
ャパシタは余り望ましくない。また、処理のばらつき
は、誘電体の厚さの均一性にばらつきを生じさせる。僅
かな厚さのばらつきは、形成されたキャパシタの容量に
大きなばらつきを生じる。誘電体の厚さが減少したと
き、厚さのばらつきが強調されて、容量のばらつきが増
大する。容量を増加させる別の方法は、誘電体の面積を
大きくすることである。しかし、誘電体の面積を増加さ
せると、製造されたキャパシタのサイズが拡大する。キ
ャパシタによって占有される空間を縮小することは、最
終生産品をより小型化することができるので望ましい。
As can be seen from this relational expression, the capacitance of the capacitor increases by reducing the thickness of the dielectric in the capacitor. However, as the thickness of the dielectric decreases, the severity of defects such as pinholes and contamination in the dielectric increases. The resulting capacitors are less desirable because defects such as pinholes and contamination can have the undesirable consequences of lowering the dielectric breakdown voltage or increasing leakage current. In addition, variations in processing cause variations in the uniformity of the thickness of the dielectric. A slight thickness variation causes a large variation in the capacitance of the formed capacitor. As the thickness of the dielectric decreases, variations in thickness are emphasized and variations in capacitance increase. Another way to increase capacitance is to increase the dielectric area. However, increasing the area of the dielectric increases the size of the manufactured capacitor. Reducing the space occupied by capacitors is desirable because the final product can be smaller.

【0020】キャパシタの容量を増加させる好ましい一
方法は、キャパシタの誘電体の誘電率を増加させること
である。キャパシタ内の誘電体の誘電率を増加させるこ
とにより、キャパシタの容量は、誘電体の厚さを薄くす
ること無く増加される。したがって、キャパシタの容量
は、誘電体内のピンホール及び汚染が破壊電圧を低下さ
せ、或いは、誘電体の漏れ電流を増大させる可能性を高
めることなく、増加される。
One preferred way to increase the capacitance of a capacitor is to increase the dielectric constant of the capacitor dielectric. By increasing the dielectric constant of the dielectric within the capacitor, the capacitance of the capacitor is increased without reducing the thickness of the dielectric. Thus, the capacitance of the capacitor is increased without increasing the likelihood that pinholes and contamination in the dielectric will reduce the breakdown voltage or increase the leakage current of the dielectric.

【0021】複数のキャパシタを製造する典型的な一方
法において、複数の第1の導電体が支持基板上に形成さ
れる。支持基板は、好ましくは、剛体であり、複数のキ
ャパシタを担持することができる。ガラス、セラミッ
ク、及び、剛性ポリマー材料のような材料が支持基板に
使用される。支持基板は、一時的なものでも永久的なも
のでもよく、アルミニウムのようなエッチング可能な材
料を含む。支持基板は、状況に応じて、内部回路及び外
部回路を含むことがあり、ピン又は接合ワイヤが支持基
板に取り付けられる。
In one typical method of manufacturing a plurality of capacitors, a plurality of first conductors are formed on a support substrate. The support substrate is preferably rigid and can carry a plurality of capacitors. Materials such as glass, ceramic, and rigid polymer materials are used for the support substrate. The support substrate may be temporary or permanent and comprises an etchable material such as aluminum. The support substrate may optionally include internal and external circuits, and pins or bonding wires are attached to the support substrate.

【0022】第1の導電体は、キャパシタの下部導電体
を構成する。第1の導電体は、適当な加法的プロセス又
は減法的プロセスを用いて形成される。加法的プロセス
は、典型的に、減法的よりも小さい形状特徴を形成する
ことができるので好ましい。典型的な加法的プロセスに
は、電解めっき、無電解めっき、又は、スパッタリング
が含まれる。
The first conductor constitutes a lower conductor of the capacitor. The first conductor is formed using a suitable additive or subtractive process. Additive processes are typically preferred because they can form smaller features than subtractive. Typical additive processes include electroplating, electroless plating, or sputtering.

【0023】めっき処理の例を図1を参照して説明す
る。本例の処理の場合、薄い連続的なシード層(図示さ
れない)が、支持基板21上にパターン付きフォトレジ
スト層11を形成する前に、支持基板21上に析出され
る。シード層は、第1の導電体22を形成するため使用
される後続のめっき処理の始まりを補助するため使用さ
れる。シード層が析出された後、パターン付きフォトレ
ジスト層11が、フォトリソグラフィのような従来の処
理を使用して、シード層と支持基板21の上に形成され
る。開口11(a)は、パターン付きフォトレジスト層
11に存在する。導電材料は、第1の導電体22を形成
するため、開口11(a)内にめっきされる。第1の導
電体22が形成された後、パターン付きフォトレジスト
層11が支持基板21から取り除かれる(たとえば、剥
離される)。シード層が存在する場合、シード層は、フ
ォトレジスト層11が取り除かれた後に、フラッシュ・
エッチングされる。典型的なフラッシュ・エッチング工
程では、第1の導電体22及びシード層(図示されな
い)は、薄いシード層を除去するため短時間エッチング
液に晒され、第1の導電体22の僅かな部分が除かれ
る。フラッシュ・エッチング処理中に、導電材料は、導
電体22を局部的に相互に隔離するため、第1の導電体
22の間から除去される。
An example of the plating process will be described with reference to FIG. In the case of the processing of this example, a thin continuous seed layer (not shown) is deposited on the support substrate 21 before forming the patterned photoresist layer 11 on the support substrate 21. The seed layer is used to help initiate the subsequent plating process used to form the first conductor 22. After the seed layer is deposited, a patterned photoresist layer 11 is formed on the seed layer and the support substrate 21 using a conventional process such as photolithography. The opening 11 (a) exists in the patterned photoresist layer 11. A conductive material is plated in opening 11 (a) to form first conductor 22. After the first conductor 22 is formed, the patterned photoresist layer 11 is removed from the support substrate 21 (for example, peeled off). If present, the seed layer is flushed after the photoresist layer 11 is removed.
Etched. In a typical flash etching step, the first conductor 22 and a seed layer (not shown) are briefly exposed to an etchant to remove a thin seed layer, and a small portion of the first conductor 22 is removed. Removed. During the flash etching process, conductive material is removed from between the first conductors 22 to locally isolate the conductors 22 from each other.

【0024】第1の導電体22はスパッタリングによっ
て形成してもよい。スパッタリングが導電体22を形成
するため使用される場合、シード層を使用する必要はな
い。パターン付きフォトレジスト層11の上部表面に析
出された過剰な導電材料は、パターン付きフォトレジス
ト層11と共に除去される。
The first conductor 22 may be formed by sputtering. If sputtering is used to form conductor 22, it is not necessary to use a seed layer. Excess conductive material deposited on the upper surface of the patterned photoresist layer 11 is removed together with the patterned photoresist layer 11.

【0025】第1の導電体22は、任意の適当な導電材
料を含み、単層若しくは多層の何れの形態でも構わな
い。たとえば、第1の導電体22は、Cu、Al、T
a、Ni、Crのような金属、Ag、Au、Pd及びP
tのような貴金属、及び、それらの合金を含み得る。第
1の導電体22は、導電セラミック(たとえば、RuO
2)、又は、ドーピングされたシリコンを含む。第1の
導電体22は、複合材料(2層以上)の材料の単層の形
態でもよい。たとえば、第1の導電体22は、主要な導
電部分の他に、バリア層及び/又は粘着層を含む。
The first conductor 22 includes any suitable conductive material, and may have a single-layer or multilayer structure. For example, the first conductor 22 is made of Cu, Al, T
a, metals such as Ni, Cr, Ag, Au, Pd and P
Noble metals, such as t, and alloys thereof. The first conductor 22 is made of a conductive ceramic (for example, RuO
2 ) or including doped silicon. The first conductor 22 may be in the form of a single layer of a composite material (two or more layers). For example, the first conductor 22 includes a barrier layer and / or an adhesive layer in addition to a main conductive portion.

【0026】第1の導電層22を形成した後、誘電セラ
ミック構造体24が、ゾルゲル法及びマスク層を用いて
第1の導電体22の上に形成される。図2を参照して、
複数の誘電セラミック構造体を形成する一実施例につい
て説明する。図2の(a)に示されるように、たとえ
ば、ポリマー材料からなるマスク層材料12は、支持基
板21及び第1の導電体(領域)22の上に析出され
る。開口13(a)は、レーザ・ドリル加工又はエッチ
ングを含む適当な方法で形成される。ある種の実施例で
は、マスク層材料12は、光像形成可能であり、パター
ン付きのマスク層13が光像形成可能な層(たとえば、
光像形成可能なポリイミド材料又はフォトレジスト)を
露光し、現像することにより形成される。光像形成可能
な層の開口13(a)は、現像によって形成される。開
口13(a)は、どのようにして形成されたかとは無関
係に、適当な形状(たとえば、正方形、又は、円形)を
有する孤立したアパーチャであり、或いは、開口13
(a)は孤立していない(配線パターンの形態であ
る)。開口13(a)は、約100ミクロン乃至約5ミ
リの寸法(たとえば、長さ、径)を有する。開口13
(a)は、マスク層13を介して第1の導電体22の部
分を露光させる。図2の(b)に示されるように、開口
13(a)の面積は、第1の導電体22の面積よりも小
さい。
After forming the first conductive layer 22, a dielectric ceramic structure 24 is formed on the first conductive layer 22 using a sol-gel method and a mask layer. Referring to FIG.
An example of forming a plurality of dielectric ceramic structures will be described. As shown in FIG. 2A, for example, a mask layer material 12 made of a polymer material is deposited on a support substrate 21 and a first conductor (region) 22. Openings 13 (a) are formed in any suitable manner, including laser drilling or etching. In certain embodiments, the mask layer material 12 is photoimageable and the patterned mask layer 13 is a photoimageable layer (eg,
It is formed by exposing and developing a photoimageable polyimide material or a photoresist. The opening 13 (a) of the photoimageable layer is formed by development. Opening 13 (a) is an isolated aperture having a suitable shape (eg, square or circular), regardless of how it was formed, or opening 13 (a).
(A) is not isolated (in the form of a wiring pattern). Openings 13 (a) have dimensions (eg, length, diameter) of about 100 microns to about 5 mm. Opening 13
2A, a portion of the first conductor 22 is exposed through the mask layer 13. FIG. As shown in FIG. 2B, the area of the opening 13 (a) is smaller than the area of the first conductor 22.

【0027】開口13(a)の形成後、支持基板21は
セラミック原料溶剤(図示されず)で覆われ、セラミッ
ク原料溶剤がパターン付きマスク層13の開口13
(a)に析出する。セラミック原料溶剤は、ディップ・
コーティング、カーテン・コーティング、スプレイ・コ
ーティング、スピン・コーティング、ローラー・コーテ
ィングなどの適当な処理を用いて開口13(a)内に析
出される。コーティング後、セラミック原料溶剤の析出
物がパターン付きマスク層13の開口13(a)に残
る。
After forming the openings 13 (a), the support substrate 21 is covered with a ceramic raw material solvent (not shown), and the ceramic raw material solvent is
(A). Ceramic raw material solvent
It is deposited in opening 13 (a) using a suitable process such as coating, curtain coating, spray coating, spin coating, roller coating, and the like. After the coating, the precipitate of the ceramic raw material solvent remains in the openings 13 (a) of the patterned mask layer 13.

【0028】開口13内に析出されるセラミック原料溶
剤の量をできるだけ増やすため、第1の導電体22は、
好ましくは、原料溶剤で湿潤される。第1の導電体22
は、露出面を原料溶剤で湿らせることができる物質によ
って本来的に湿潤、又は、処置可能である。パターン付
きマスク層13の上部のセラミック原料溶剤の量を最低
限に抑えるため、パターン付きマスク層13は、液体疎
性(たとえば、疎水性)にされる。セラミック原料溶剤
は、パターン付きマスク層13上に被覆され、セラミッ
ク原料溶剤は、パターン付きマスク層13を通して露出
した第1の導電体22の部分を湿らせる。原料溶剤は、
パターン付きマスク層13の外側の液体疎性表面によっ
てはじかれる(撥水される)。原料溶剤は、望ましくな
い領域に多量に析出されることなく所望の領域に析出さ
れるので、基板上の原料溶剤のコーティングは、自然に
選択される。好ましい実施例において、原料溶剤は、主
に所望の領域だけで析出されるので、本発明の実施例の
方法によれば、多量の廃棄物は生じない。
In order to increase the amount of the ceramic raw material solvent deposited in the opening 13 as much as possible, the first conductor 22
Preferably, it is wetted with a raw material solvent. First conductor 22
Is inherently wettable or treatable by a substance capable of moistening the exposed surface with a raw material solvent. In order to minimize the amount of the ceramic raw material solvent above the patterned mask layer 13, the patterned mask layer 13 is made liquid-phobic (eg, hydrophobic). The ceramic raw material solvent is coated on the patterned mask layer 13, and the ceramic raw material solvent wets the portion of the first conductor 22 exposed through the patterned mask layer 13. The raw material solvent is
It is repelled (water-repellent) by the liquid-phobic surface outside the patterned mask layer 13. The coating of the raw solvent on the substrate is naturally selected because the raw solvent is deposited in the desired areas without being deposited in large amounts in the undesired areas. In the preferred embodiment, the raw solvent is deposited mainly only in the desired areas, so that the method of the embodiment of the present invention does not generate a large amount of waste.

【0029】他の実施例において、パターン付きマスク
13は、疎液性でなくてもよく、マスク層13の外面が
湿っても構わない。マスク層13の外面上のある種の原
料溶剤、又は、原料溶剤の派生物は、後で、パターン付
きマスク層13が取り除かれたときに除去される。
In another embodiment, the patterned mask 13 may not be lyophobic, and the outer surface of the mask layer 13 may be wet. Certain source solvents or derivatives of the source solvents on the outer surface of the mask layer 13 are later removed when the patterned mask layer 13 is removed.

【0030】セラミック原料溶剤は、ゾル溶剤又はプレ
−ゾル溶剤でもよい。プレ−ゾル溶剤は、好ましくは、
水性であり、かつ、好ましくは、原材料、溶媒、及び、
触媒を含む。一部の実施例では、原材料はアルコキシド
である。アルコキシドの例には、Si、Ta、Ti、Z
r、V、W、Y、Nb、Ce及びAlアルコキシドが含
まれる。適当な溶媒の例には、水、又は、エタノール若
しくはポリエチレングリコールのようなアルコールが含
まれる。界面活性剤のような添加物は、溶媒の表面張力
を減少させるため、プレ−ゾル溶剤に加えられる。プレ
−ゾル溶剤の形成後、プレ−ゾル溶剤は、最終的に誘電
セラミック構造体を形成するため、第1の導電体22上
で析出される。
The ceramic raw material solvent may be a sol solvent or a pre-sol solvent. The pre-sol solvent is preferably
Aqueous, and preferably raw materials, solvents, and
Including catalyst. In some embodiments, the source material is an alkoxide. Examples of alkoxides include Si, Ta, Ti, Z
r, V, W, Y, Nb, Ce and Al alkoxides. Examples of suitable solvents include water or an alcohol such as ethanol or polyethylene glycol. Additives such as surfactants are added to the pre-sol solvent to reduce the surface tension of the solvent. After formation of the pre-sol solvent, the pre-sol solvent is deposited on the first conductor 22 to eventually form a dielectric ceramic structure.

【0031】一部の実施例では、原材料には、ペンタク
ロライドニオブ及びテトラクロライドチタンのような塩
化物や、硝酸鉛及び硝酸マグネシウムのような硝酸塩が
含まれる。塩化物と硝酸塩の混合物を使用することによ
り、0.9Pb(Mg1/3Nb2/3)O3−0.1PbT
iO3のような強誘電セラミック材料が形成され得る。
このような鉛ベースのチタン酸塩は、室温、1kHzで
19,206の誘電率を示す。この特定のセラミック材
料の適当な製法に関するより詳細な説明は、参考のため
全文が引用される文献:Wan et al., J. Master. Res.,
Vol. 14, No.2, Feb. 1999(pp. 537-545)を参照のこ
と。他の実施例において、原材料は、バリウムナフテネ
ート及びチタンナフテネートが含まれ、チタン酸バリウ
ムのようなチタン酸塩を形成するため使用される。ナフ
テネートを含む適当なセラミック原料溶剤に関する更に
詳細な説明は、参考のため全文が引用される文献:Kim,
J.Mater. Res., Vol.14, No.2, Feb. 1999を参照のこ
と。
In some embodiments, the raw materials include chlorides, such as niobium pentachloride and titanium tetrachloride, and nitrates, such as lead nitrate and magnesium nitrate. By using a mixture of chloride and nitrate, 0.9 Pb (Mg 1/3 Nb 2/3 ) O 3 -0.1 PbT
Ferroelectric ceramic materials such as iO 3 can be formed.
Such lead-based titanates exhibit a dielectric constant of 19,206 at room temperature and 1 kHz. For a more detailed description of the proper preparation of this particular ceramic material, see Wan et al., J. Master. Res., Which is incorporated by reference in its entirety.
See Vol. 14, No. 2, Feb. 1999 (pp. 537-545). In another embodiment, the raw materials include barium naphthenate and titanium naphthenate and are used to form a titanate such as barium titanate. A more detailed description of suitable ceramic raw materials solvents, including naphthenates, can be found in Kim,
See J. Mater. Res., Vol. 14, No. 2, Feb. 1999.

【0032】セラミック原料溶剤がマスク層13の開口
13(a)内と、第1の導電体22上で析出された後、
セラミック原料溶剤は、ゲル構造体23を形成するよう
に加熱(たとえば、ソフトベーク)される。ゲル構造体
23と、後で形成される誘電セラミック構造体は、パタ
ーンの形をなしてもよい。適当な加熱温度がゲル構造体
を形成するため使用される。ゲル構造体を形成するため
に適当な加熱温度は、少なくとも約100℃、好ましく
は、約200℃乃至400℃である。加熱時間は、ゲル
構造体を形成するため、半時間よりも長くしてもよく、
好ましくは、約1乃至2時間である。パターン付きマス
ク層13は、好ましくは、分解することなく、これらの
処理条件に耐えることができる。たとえば、パターン付
きマスク層は、分解することなく、約300℃乃至40
0℃の間に加熱することができる材料を含む。加熱は、
所望の特定のセラミック材料に対し適当な不活性雰囲
気、酸素添加雰囲気、又は、還元雰囲気のような適当な
雰囲気で行われる。
After the ceramic raw material solvent is deposited in the opening 13 (a) of the mask layer 13 and on the first conductor 22,
The ceramic raw material solvent is heated (for example, soft-baked) to form the gel structure 23. The gel structure 23 and the subsequently formed dielectric ceramic structure may be in the form of a pattern. Appropriate heating temperatures are used to form the gel structure. Suitable heating temperatures for forming the gel structure are at least about 100 ° C, preferably about 200 ° C to 400 ° C. The heating time may be longer than half an hour to form a gel structure,
Preferably, it is about 1-2 hours. The patterned mask layer 13 is preferably capable of withstanding these processing conditions without decomposition. For example, a patterned mask layer can be deposited at about 300 ° C. to 40
Including materials that can be heated between 0 ° C. Heating is
It is performed in a suitable atmosphere, such as an inert atmosphere, an oxygenated atmosphere, or a reducing atmosphere, as appropriate for the particular ceramic material desired.

【0033】ゲル構造体23が形成された後、ゲル構造
体23は、誘電セラミック構造体24を形成するように
さらに加熱される。たとえば、ゲル構造体23は、誘電
セラミック構造体24を形成するように焼結される。誘
電セラミック構造体24を毛製するため適当な加熱温度
が使用される。適当な加熱温度は、少なくとも400
℃、好ましくは、誘電セラミック構造体を形成するため
約600℃乃至800℃である。加熱時間は、誘電セラ
ミック構造体を形成するため、1時間以上であり、好ま
しくは、約2乃至4時間である。加熱は、所望の特定の
セラミック材料に対し適当な不活性雰囲気、酸素添加雰
囲気、又は、還元雰囲気のような適当な雰囲気で行われ
る。
After the gel structure 23 has been formed, the gel structure 23 is further heated to form a dielectric ceramic structure 24. For example, the gel structure 23 is sintered to form a dielectric ceramic structure 24. Appropriate heating temperatures are used to furnish the dielectric ceramic structure 24. A suitable heating temperature is at least 400
° C, preferably about 600 ° C to 800 ° C to form the dielectric ceramic structure. The heating time is at least one hour, preferably about 2 to 4 hours, to form the dielectric ceramic structure. Heating is performed in an appropriate atmosphere, such as an inert atmosphere, an oxygenated atmosphere, or a reducing atmosphere, appropriate for the particular ceramic material desired.

【0034】誘電セラミック構造体は、適当な寸法にす
ることができる。誘電セラミック構造体がキャパシタに
使用されるならば、各誘電セラミック構造体の寸法(た
とえば、直径、長さ又は幅)は、約100ミクロン乃至
約5ミリメートルであり、厚さは約2ミクロン未満(た
とえば、約1ミクロン未満)である。誘電セラミック構
造体は、実質的に固体であり、多孔性でもよい。
The dielectric ceramic structure can be sized appropriately. If a dielectric ceramic structure is used for the capacitor, the dimensions (eg, diameter, length or width) of each dielectric ceramic structure are from about 100 microns to about 5 millimeters, and the thickness is less than about 2 microns ( For example, less than about 1 micron). The dielectric ceramic structure is substantially solid and may be porous.

【0035】好ましい実施例によれば、セラミック構造
体24の形成前、形成と同時、或いは、形成後に、マス
ク層13が支持基板21から取り除かれる。たとえば、
マスク層13は、ゲル構造体23が高温に加熱されると
き、誘電セラミック構造体24の形成と同時に除去され
る。この例の場合、マスク層13は分解し(たとえば、
燃焼し)、焼結時に支持基板21から除去される。或い
は、マスク層13は、誘電セラミック構造体24が形成
された後に取り除いてもよい。この場合、たとえば、誘
電セラミック構造体24が形成され後、マスク層13
は、マスク層13の材料に対し選択性のあるエッチング
液でエッチング又は浸出される。マスク層13が誘電セ
ラミック構造体24の形成後に除去される場合、マスク
層13は、このマイクは、誘電セラミック構造体24の
形成中に使用される処理条件で分解することなく耐える
ことができる。マスク層13が取り除かれた後、残りの
構造体は、残存するマスク層残留物を除去するため、溶
媒若しくはプラズマ処置によって洗浄される。
According to the preferred embodiment, the mask layer 13 is removed from the support substrate 21 before, simultaneously with, or after the formation of the ceramic structure 24. For example,
The mask layer 13 is removed simultaneously with the formation of the dielectric ceramic structure 24 when the gel structure 23 is heated to a high temperature. In this case, the mask layer 13 is decomposed (for example,
(Combustion) and are removed from the support substrate 21 during sintering. Alternatively, the mask layer 13 may be removed after the dielectric ceramic structure 24 has been formed. In this case, for example, after the dielectric ceramic structure 24 is formed, the mask layer 13 is formed.
Is etched or leached with an etchant that is selective for the material of the mask layer 13. If the mask layer 13 is removed after the formation of the dielectric ceramic structure 24, the mask layer 13 can withstand the microphone without decomposition under the processing conditions used during the formation of the dielectric ceramic structure 24. After the mask layer 13 has been removed, the remaining structures are cleaned by solvent or plasma treatment to remove residual mask layer residues.

【0036】ゲル構造体をセラミック構造体へ変化させ
た後、セラミック構造体は、セラミック構造体の面積を
縮小するため、レーザービームを用いて仕上げてもよ
い。レーザービーム(図示されない)は、形成されたセ
ラミック構造体のエッジへ向けられ、エッジ部分を融除
する。下部導電体22は、レーザー・トリミング処理中
にレーザービームをとめるため使用される。仕上げの前
又は後に、たとえば、所望の容量が実現されたかどうか
を判定するため、誘電体の特性が試験される。初期又は
後続のレーザー・トリミングは、テストデータに応じて
行われる。
After converting the gel structure into a ceramic structure, the ceramic structure may be finished using a laser beam to reduce the area of the ceramic structure. A laser beam (not shown) is directed at the edges of the formed ceramic structure to ablate the edges. The lower conductor 22 is used to stop the laser beam during the laser trimming process. Before or after finishing, for example, the properties of the dielectric are tested to determine if the desired capacitance has been achieved. Initial or subsequent laser trimming is performed according to the test data.

【0037】誘電セラミック構造体24が形成された
後、第2の導電体26が誘電セラミック構造体24の上
に形成される。本例の場合、第2の導電体26は、キャ
パシタ20の上部導電体を構成する。第2の導電体26
は、第1の導電体22と同じ方法又は異なる方法で製作
される。
After the formation of the dielectric ceramic structure 24, a second conductor 26 is formed on the dielectric ceramic structure 24. In the case of this example, the second conductor 26 constitutes an upper conductor of the capacitor 20. Second conductor 26
Are manufactured in the same manner as the first conductor 22 or in a different manner.

【0038】図3を参照して、第2の導電体26を形成
する方法の一例を説明する。パターン付きフォトレジス
ト層15は、支持基板21上で誘電体24及び第1の導
電体22の上に形成される。パターン付きフォトレジス
ト層15は、第1の導電体22を形成するため使用され
たフォトレジストス11と同じ方法又は異なる方法で形
成される。開口15(a)は、パターン付きフォトレジ
スト層15に設けられる。図3の(a)に示されるよう
に、開口15(a)の寸法は、誘電体24の個々の表面
積よりも小さいので、誘電体24の一部は、パターン付
きフォトレジスト層15を通して露出する。
An example of a method for forming the second conductor 26 will be described with reference to FIG. The patterned photoresist layer 15 is formed on the dielectric 24 and the first conductor 22 on the support substrate 21. The patterned photoresist layer 15 is formed in the same or different manner as the photoresist 11 used to form the first conductor 22. The opening 15 (a) is provided in the patterned photoresist layer 15. As shown in FIG. 3A, the size of the openings 15 (a) is smaller than the individual surface area of the dielectric 24, so that a portion of the dielectric 24 is exposed through the patterned photoresist layer 15. .

【0039】第2の導電体26は、電気めっき、電解め
っき、又は、スパッタリグのような処理を用いて、パタ
ーン付きフォトレジスト層15の開口15(a)内に形
成される。形成された第2の導電体26のそれぞれの面
積は、誘電セラミック構造体24の面積よりも小さい。
図3の(b)及び(c)に示されるように、より面積の
小さい構造体を巧く形成することにより、第2の導電体
26は、第1の導電体22と接触しない。第2の導電体
26の形成後、パターン付きフォトレジスト層15は取
り除かれる(たとえば、ストリッピングされる)。
The second conductor 26 is formed in the opening 15 (a) of the patterned photoresist layer 15 using a process such as electroplating, electrolytic plating, or sputter rig. The area of each of the formed second conductors 26 is smaller than the area of the dielectric ceramic structure 24.
As shown in FIGS. 3B and 3C, the second conductor 26 does not come into contact with the first conductor 22 by forming a structure having a smaller area. After formation of second conductor 26, patterned photoresist layer 15 is removed (eg, stripped).

【0040】図3の(c)に示されるように、複数のキ
ャパシタ20が形成される。図3の(c)に示されるよ
うに、キャパシタ20は、階段状の側面を有する。たと
えば、下部導電体22は、最も大きい平面領域を有し、
上部導電体26は最小平面領域を有する。下部導電体2
2と上部導電体26は、誘電セラミック構造体24によ
って互いに分離される。キャパシタ20は、必要に応じ
てこの時点で試験される。また、導電体22及び26、
又は、誘電セラミック構造体24の更なるレーザー・ト
リミングが所望のキャパシタ20を獲得するため行われ
る。
As shown in FIG. 3C, a plurality of capacitors 20 are formed. As shown in FIG. 3C, the capacitor 20 has a stepped side surface. For example, the lower conductor 22 has the largest planar area,
The upper conductor 26 has a minimum planar area. Lower conductor 2
2 and the upper conductor 26 are separated from each other by a dielectric ceramic structure 24. Capacitor 20 is tested at this point if necessary. Also, conductors 22 and 26,
Alternatively, further laser trimming of the dielectric ceramic structure 24 is performed to obtain the desired capacitor 20.

【0041】パターン付きフォトレジスト層15が除去
された後、誘電層28が支持基板21上でキャパシタ2
0を覆うように形成される。誘電層28は、ポリイミ
ド、エポキシベース樹脂などのポリマー材料を含む適当
な材料により構成される。
After the patterned photoresist layer 15 has been removed, the dielectric layer 28
0 is formed. The dielectric layer 28 is made of a suitable material including a polymer material such as polyimide or epoxy-based resin.

【0042】誘電層28は、適当な処理を用いて形成さ
れる。たとえば、図4の(a)に示されるように、誘電
材料が、スピン・コーティング、ローラー・コーティン
グ、又は、カーテン・コーティングのような処理を用い
てキャパシタ20及び支持基板21上で析出される。誘
電材料は、支持基板21上に積層された予め形成された
シートのような形式でも構わない。誘電材料が支持基板
21上に析出された後、析出した誘電材料は誘電層を固
めるため硬化される。硬化後に、硬化した誘電層が不均
一な表面を有する場合、誘電層は平坦な表面を備えた誘
電層28を形成するため研磨される。化学機械研磨処理
は、析出した誘電材料を研磨し、平坦な表面を形成する
ため使用される。図4の(a)及び(b)に示されるよ
うに、キャパシタは、誘電層28の中に埋め込まれ、埋
め込み型キャパシタ膜を形成する。
The dielectric layer 28 is formed using a suitable process. For example, as shown in FIG. 4A, a dielectric material is deposited on capacitor 20 and support substrate 21 using a process such as spin coating, roller coating, or curtain coating. The dielectric material may be in the form of a preformed sheet laminated on the support substrate 21. After the dielectric material has been deposited on the support substrate 21, the deposited dielectric material is cured to solidify the dielectric layer. After curing, if the cured dielectric layer has an uneven surface, the dielectric layer is polished to form a dielectric layer 28 with a flat surface. Chemical mechanical polishing processes are used to polish the deposited dielectric material to form a flat surface. As shown in FIGS. 4A and 4B, the capacitor is buried in the dielectric layer 28 to form a buried capacitor film.

【0043】図4の(a)に示されるように、研磨後
に、形成された誘電層28は、平坦な上側表面を有し、
形成されたキャパシタ構造体20を覆う。開口28
(a)は、キャパシタ構造体20の第2の導電体26へ
の通り道を得るため、誘電層28に形成される。開口2
8(a)は、たとえば、レーザー又はエッチング液を用
いて形成される。導電材料(図示されない)は、開口2
8(a)内に析出され、キャパシタ20への電気通路を
設ける。他の実施例において、図4の(a)に示された
誘電層28は、第2の導電体26の上部表面が誘電層2
8の上部表面よりも高くなるか、或いは、実質的に同一
平面になるまで研磨される。次に、露出した第2の導電
体26、したがって、キャパシタ20までの電気接点が
製作される。
As shown in FIG. 4A, after polishing, the formed dielectric layer 28 has a flat upper surface,
The formed capacitor structure 20 is covered. Opening 28
(A) is formed in the dielectric layer 28 to obtain a path to the second conductor 26 of the capacitor structure 20. Opening 2
8 (a) is formed using, for example, a laser or an etchant. The conductive material (not shown)
8 (a), providing an electrical path to the capacitor 20. In another embodiment, the dielectric layer 28 shown in FIG.
8 is polished until it is higher or substantially flush with the top surface. Next, the electrical contacts to the exposed second conductor 26 and thus to the capacitor 20 are made.

【0044】他の工程順序を使用してもよい。たとえ
ば、図示された誘電層28は、キャパシタ20の形成後
に製作されているが、誘電層28の部分は、キャパシタ
の部分と同時に構築してもよい。たとえば、誘電性副層
を、第1の導電体と第2の導電体の順次的な形成と共に
順々に積み重ねてもよい。
[0044] Other process sequences may be used. For example, although the illustrated dielectric layer 28 has been fabricated after the formation of the capacitor 20, portions of the dielectric layer 28 may be constructed simultaneously with portions of the capacitor. For example, the dielectric sub-layers may be stacked sequentially with the sequential formation of a first conductor and a second conductor.

【0045】誘電層28の平坦な表面は、キャパシタ2
0のアレイ上に多層回路構造体(図示されない)を形成
するため好適な面である。多層回路構造体は、ビルドア
ップ法を用いて形成される。典型的なビルドアップ法の
場合、導電層及び誘電層は、多層回路構造体を形成する
ため、交互に積み重ねられる。多層回路構造体の導電層
は、バイア構造体を介して相互連結される。他の好まし
い実施例では、多層回路構造体は、予め製作され、キャ
パシタ20のアレイの上に積層される。
The flat surface of the dielectric layer 28 is
This is a preferred surface for forming a multilayer circuit structure (not shown) on an array of zeros. The multilayer circuit structure is formed using a build-up method. In a typical build-up method, conductive layers and dielectric layers are alternately stacked to form a multilayer circuit structure. The conductive layers of the multilayer circuit structure are interconnected via via structures. In another preferred embodiment, the multilayer circuit structure is prefabricated and stacked on an array of capacitors 20.

【0046】チップ又はその他の能動デバイスが、キャ
パシタのアレイの上に配置された多層回路構造体に実装
され、マルチチップ・モジュールやシングルチップ・モ
ジュールのようなチップ・モジュールが形成される。チ
ップは、フリップ・チップ・ボンディングのような適当
な方法で実装される。
A chip or other active device is mounted on a multilayer circuit structure disposed over an array of capacitors to form a chip module, such as a multi-chip module or a single-chip module. The chip is mounted in any suitable manner, such as flip chip bonding.

【0047】キャパシタの製造方法について詳細に説明
したが、本発明の実施例は、キャパシタの製造に制限さ
れない。たとえば、本発明の実施例による方法は、セラ
ミック構造体を使用する任意の受動デバイス又は能動デ
バイスを製造するため使用することができる。製造でき
るデバイスの例は、圧電素子、導波管、強誘電デバイス
などである。
Although the method of manufacturing a capacitor has been described in detail, embodiments of the present invention are not limited to manufacturing a capacitor. For example, the method according to embodiments of the present invention can be used to manufacture any passive or active device that uses a ceramic structure. Examples of devices that can be manufactured are piezoelectric elements, waveguides, ferroelectric devices, and the like.

【0048】以上の記載で使用された用語及び表現は、
本発明を限定するためではなく、説明のために使用され
たものであり、これらの用語及び表現は、図面と明細書
に記載された事項或いはその一部分の均等物を除外する
ことを意図するものではない。したがって、請求項に係
る発明の範囲内で種々の変形が可能であることが認めら
れる。さらに、本発明の一の実施例の一つ以上の特徴
は、本発明の範囲を逸脱することなく、本発明のその他
の実施例の一つ以上の任意の特徴と組み合わせることが
できる。
The terms and expressions used in the above description are as follows:
It is used for the purpose of explanation, not for limiting the invention, and these terms and expressions are intended to exclude the equivalents of the matters described in the drawings and the description or a part thereof. is not. Therefore, it is recognized that various modifications are possible within the scope of the claimed invention. Furthermore, one or more features of one embodiment of the present invention may be combined with one or more optional features of other embodiments of the present invention without departing from the scope of the present invention.

【0049】以上の説明に関して更に以下のような態様
が考えられる。
With respect to the above description, the following embodiments are further conceivable.

【0050】(付記1) マスク層の開口内及び第1
の導電体上にセラミック原料溶剤を析出させる工程と、
析出したセラミック原料溶剤からゲル体を形成する工程
と、ゲル体からセラミック体を形成する工程と、セラミ
ック体上に第2の導電体を形成する工程と、を有する方
法。 (1) (付記2) セラミック原料溶剤は水溶液である、付記
1記載の方法。 (2) (付記3) マスク層は疎水性である、付記1記載の方
法。 (3) (付記4) セラミック体は誘電セラミック体である、
付記1記載の方法。
(Supplementary Note 1) In the opening of the mask layer and the first
A step of precipitating a ceramic raw material solvent on the conductor,
A method comprising: forming a gel body from a precipitated ceramic raw material solvent; forming a ceramic body from the gel body; and forming a second conductor on the ceramic body. (1) (Supplementary note 2) The method according to Supplementary note 1, wherein the ceramic raw material solvent is an aqueous solution. (2) (Supplementary note 3) The method according to supplementary note 1, wherein the mask layer is hydrophobic. (3) (Supplementary Note 4) The ceramic body is a dielectric ceramic body.
The method according to supplementary note 1.

【0051】(付記5) セラミック体は金属酸化物を
含む、付記1記載の方法。
(Supplementary note 5) The method according to supplementary note 1, wherein the ceramic body contains a metal oxide.

【0052】(付記6) マスク層は光像形成可能な材
料を含む、付記1記載の方法。
(Supplementary note 6) The method according to Supplementary note 1, wherein the mask layer includes a material capable of forming an optical image.

【0053】(付記7) マスク層はポリイミドを含
む、付記1記載の方法。
(Supplementary note 7) The method according to supplementary note 1, wherein the mask layer contains polyimide.

【0054】(付記8) セラミック体は約3ミクロン
未満の厚さを有する、付記1記載の方法。
(Supplementary note 8) The method of Supplementary note 1, wherein the ceramic body has a thickness of less than about 3 microns.

【0055】(付記9) セラミック体は約10以上の
誘電率を有する、付記1記載の方法。
(Supplementary note 9) The method according to supplementary note 1, wherein the ceramic body has a dielectric constant of about 10 or more.

【0056】(付記10) 第1の導電体、第2の導電
体及びセラミック体は、キャパシタを構成する、付記1
記載の方法。
(Supplementary Note 10) The first conductor, the second conductor, and the ceramic body constitute a capacitor.
The described method.

【0057】(付記11) 第2の導電体を形成する工
程の後に、第1の導電体、第2の導電体及びセラミック
体の上に誘電材料を析出させる工程を更に有する、請求
項1記載の方法。
(Supplementary Note 11) The method according to claim 1, further comprising, after the step of forming the second conductor, a step of depositing a dielectric material on the first conductor, the second conductor, and the ceramic body. the method of.

【0058】(付記12) 第1の導電体、第2の導電
体及びセラミック体は、キャパシタを構成し、多層回路
構造体をキャパシタの上に配置する工程を更に有する、
付記1記載の方法。
(Supplementary Note 12) The first conductor, the second conductor, and the ceramic body constitute a capacitor, and further include a step of disposing the multilayer circuit structure on the capacitor.
The method according to supplementary note 1.

【0059】(付記13) 多層回路構造体にチップを
実装する工程を更に有する、付記12記載の方法。
(Supplementary note 13) The method according to supplementary note 12, further comprising a step of mounting a chip on the multilayer circuit structure.

【0060】(付記14) 多層回路構造体はビルドア
ップ法を用いて形成される、付記12記載の方法。
(Supplementary note 14) The method according to supplementary note 12, wherein the multilayer circuit structure is formed using a build-up method.

【0061】(付記15) 下側構造体上にパターン付
きの液体疎性マスク層を形成する工程と、マスク層内及
び下側構造体上に下側構造体を湿らせるセラミック原料
溶剤を析出させる工程と、析出したセラミック原料溶剤
からパターン付きのゲル体を形成する工程と、ゲル体か
らセラミック体を形成する工程と、を有する方法。
(4) (付記16) セラミック原料溶剤は水溶液である、付
記15記載の方法。
(Supplementary Note 15) A step of forming a liquid-phobic mask layer with a pattern on the lower structure, and depositing a ceramic raw material solvent that wets the lower structure in the mask layer and on the lower structure. A method comprising the steps of: forming a patterned gel body from a precipitated ceramic raw material solvent; and forming a ceramic body from the gel body.
(4) (Supplementary note 16) The method according to supplementary note 15, wherein the ceramic raw material solvent is an aqueous solution.

【0062】(付記17) マスク層は疎水性である、
付記15記載の方法。
(Supplementary Note 17) The mask layer is hydrophobic.
The method according to supplementary note 15.

【0063】(付記18) ゲル体の形成は、析出した
セラミック原料溶剤を加熱することにより行われる、付
記15記載の方法。
(Supplementary note 18) The method according to supplementary note 15, wherein the formation of the gel body is performed by heating the precipitated ceramic raw material solvent.

【0064】(付記19) セラミック体の形成は、パ
ターン付きのゲル体を形成することにより行われる、付
記15記載の方法。
(Supplementary note 19) The method according to supplementary note 15, wherein the formation of the ceramic body is performed by forming a gel body with a pattern.

【0065】(付記20) 請求項1記載の方法によっ
て製造された構造体。 (5) (付記21) 請求項15記載の方法によって製造され
た構造体。
(Supplementary note 20) A structure manufactured by the method according to claim 1. (5) (Supplementary note 21) A structure manufactured by the method according to claim 15.

【発明の効果】本発明によるキャパシタの製造方法は種
々の効果を奏する。たとえば、キャパシタを形成するた
め使用される可能性のある材料の範囲が、陽極酸化法、
化学蒸着法、或いは、真空蒸着法のような従来の方法よ
りも著しく広がる。キャパシタは、高い誘電率を有する
誘電セラミック構造体を含む。誘電体の厚さは、容量を
増大させるため増加させる必要が無い。その結果とし
て、ピンホール及び汚染物が誘電セラミック構造体及び
キャパシタの特性を劣化させる可能性が殆ど無くなる。
その上、本発明の実施例による方法は、高価資本設備
(たとえば、低圧真空蒸着チャンバー)を用いることな
く実施することができる。
The method of manufacturing a capacitor according to the present invention has various effects. For example, the range of materials that can be used to form capacitors include anodization,
It is significantly wider than conventional methods such as chemical vapor deposition or vacuum deposition. Capacitors include a dielectric ceramic structure having a high dielectric constant. The thickness of the dielectric does not need to be increased to increase the capacitance. As a result, there is little likelihood that pinholes and contaminants will degrade the properties of the dielectric ceramic structure and the capacitor.
Moreover, the method according to embodiments of the present invention can be performed without using expensive capital equipment (eg, low pressure vacuum deposition chambers).

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)、(b)及び(c)は、基板上に複数の
キャパシタを製造する方法のめっき工程における構造体
の断面図である。
1 (a), 1 (b) and 1 (c) are cross-sectional views of a structure in a plating step of a method for manufacturing a plurality of capacitors on a substrate.

【図2】(a)、(b)、(c)及び(d)は、基板上
に複数のキャパシタを製造する方法において複数の誘電
セラミック構造体を形成する工程における構造体の断面
図である。
2 (a), (b), (c) and (d) are cross-sectional views of a structure in a step of forming a plurality of dielectric ceramic structures in a method of manufacturing a plurality of capacitors on a substrate. .

【図3】(a)、(b)及び(c)は、基板上に複数の
キャパシタを製造する方法において第2の導電体を形成
する工程における構造体の断面図である。
FIGS. 3A, 3B, and 3C are cross-sectional views of a structure in a step of forming a second conductor in a method of manufacturing a plurality of capacitors on a substrate.

【図4】(a)及び(b)は、基板上に複数のキャパシ
タを製造する方法において誘電層に埋め込み型キャパシ
タ膜を形成する工程における構造体の断面図である。
4A and 4B are cross-sectional views of a structure in a step of forming a buried capacitor film in a dielectric layer in a method of manufacturing a plurality of capacitors on a substrate.

【符号の説明】[Explanation of symbols]

11 パターン付きフォトレジスト層 12 マスク層材料 13 マスク層 13(a) 開口 15 パターン付きフォトレジスト層 15(a) 開口 20 キャパシタ 21 支持基板 22 第1の導電体 23 ゲル構造体 24 誘電セラミック構造体 26 第2の導電体 28 誘電層 28(a) 開口 REFERENCE SIGNS LIST 11 patterned photoresist layer 12 mask layer material 13 mask layer 13 (a) opening 15 patterned photoresist layer 15 (a) opening 20 capacitor 21 support substrate 22 first conductor 23 gel structure 24 dielectric ceramic structure 26 Second conductor 28 Dielectric layer 28 (a) Opening

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ジー リー アメリカ合衆国,カリフォルニア 95120, サン・ノゼ,セイジ・オーク・ウェイ 6064番 (72)発明者 ウェン−チョウ ヴィンセント ワン アメリカ合衆国,カリフォルニア 95014, クパティーノ,エドミントン・ドライヴ 18457番 Fターム(参考) 5E001 AC04 AH00 AH03 5F083 FR01 JA02 JA06 JA14 JA36 JA37 JA39 JA43  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Michael Gee Lee, Inventor, United States, California 95120, San Jose, Sage Oak Way No. 6064 (72) Inventor Wen-Chou Vincent One United States, California 95014, Cupertino, Edmington・ Drive 18457 F term (reference) 5E001 AC04 AH00 AH03 5F083 FR01 JA02 JA06 JA14 JA36 JA37 JA39 JA43

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 マスク層の開口内及び第1の導電体上に
セラミック原料溶剤を析出させる工程と、 析出したセラミック原料溶剤からゲル体を形成する工程
と、 ゲル体からセラミック体を形成する工程と、 セラミック体上に第2の導電体を形成する工程と、を有
する方法。
1. A step of depositing a ceramic raw material solvent in an opening of a mask layer and on a first conductor; a step of forming a gel body from the deposited ceramic raw material solvent; and a step of forming a ceramic body from the gel body. And forming a second conductor on the ceramic body.
【請求項2】 セラミック原料溶剤は水溶液である、請
求項1記載の方法。
2. The method according to claim 1, wherein the ceramic raw material solvent is an aqueous solution.
【請求項3】 マスク層は疎水性である、請求項1又は
記載の方法。
3. The method of claim 1, wherein the mask layer is hydrophobic.
【請求項4】 下側構造体上にパターン付きの液体疎性
マスク層を形成する工程と、 マスク層内及び下側構造体上に下側構造体を湿らせるセ
ラミック原料溶剤を析出させる工程と、 析出したセラミック原料溶剤からパターン付きのゲル体
を形成する工程と、 ゲル体からセラミック体を形成する工程と、を有する方
法。
4. A step of forming a patterned liquid-phobic mask layer on the lower structure, and a step of depositing a ceramic raw material solvent for moistening the lower structure in the mask layer and on the lower structure. A method comprising: forming a patterned gel body from a precipitated ceramic raw material solvent; and forming a ceramic body from the gel body.
【請求項5】 請求項1記載の方法を使用して製造され
た構造体。
5. A structure manufactured using the method of claim 1.
JP2001114494A 2000-04-13 2001-04-12 Method of manufacturing ceramic body by selective coating Withdrawn JP2002008939A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54875800A 2000-04-13 2000-04-13
US09/548758 2000-04-13

Publications (1)

Publication Number Publication Date
JP2002008939A true JP2002008939A (en) 2002-01-11

Family

ID=24190286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001114494A Withdrawn JP2002008939A (en) 2000-04-13 2001-04-12 Method of manufacturing ceramic body by selective coating

Country Status (1)

Country Link
JP (1) JP2002008939A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273893A (en) * 2006-03-31 2007-10-18 Fujitsu Ltd Circuit board, electronic device and method for manufacturing thereof
JP2009500919A (en) * 2005-06-30 2009-01-08 デ,ロシェモント,エル.,ピエール Electrical component and method of manufacturing the same
WO2016208425A1 (en) * 2015-06-24 2016-12-29 国立大学法人 熊本大学 High-frequency ultrasonic piezoelectric element, method for manufacturing same, and high-frequency ultrasonic probe including same
JP2017183528A (en) * 2016-03-30 2017-10-05 Tdk株式会社 Thin film component sheet, substrate with built-in electronic component, and manufacturing method of thin film component sheet
US10475568B2 (en) 2005-06-30 2019-11-12 L. Pierre De Rochemont Power management module and method of manufacture

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009500919A (en) * 2005-06-30 2009-01-08 デ,ロシェモント,エル.,ピエール Electrical component and method of manufacturing the same
EP1964159A4 (en) * 2005-06-30 2017-09-27 L. Pierre De Rochemont Electrical components and method of manufacture
US10475568B2 (en) 2005-06-30 2019-11-12 L. Pierre De Rochemont Power management module and method of manufacture
JP2007273893A (en) * 2006-03-31 2007-10-18 Fujitsu Ltd Circuit board, electronic device and method for manufacturing thereof
WO2016208425A1 (en) * 2015-06-24 2016-12-29 国立大学法人 熊本大学 High-frequency ultrasonic piezoelectric element, method for manufacturing same, and high-frequency ultrasonic probe including same
JP2017011144A (en) * 2015-06-24 2017-01-12 国立大学法人 熊本大学 High-frequency ultrasonic piezoelectric element, manufacturing method thereof, and high-frequency ultrasonic probe including the same
JP2017183528A (en) * 2016-03-30 2017-10-05 Tdk株式会社 Thin film component sheet, substrate with built-in electronic component, and manufacturing method of thin film component sheet
US10658200B2 (en) 2016-03-30 2020-05-19 Tdk Corporation Thin film component sheet, board with built-in electronic component, and method of manufacturing the thin film component sheet

Similar Documents

Publication Publication Date Title
JP5455352B2 (en) Thin film MIM capacitor and manufacturing method thereof
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
TWI246699B (en) Film capacitor, built-in high-density assembled substrate thereof and method for making said film capacitor
KR101167691B1 (en) Multilayer capacitor having photosensitive glass, fabrication method thereof, and the use the same
JP4591689B2 (en) Manufacturing method of LC composite parts
US8481106B2 (en) High-dielectric constant thin film metal oxides on silicon wafers for capacitor applications and methods of manufacture
CN1725396A (en) Thin film multi-layered ceramic capacitor and method of manufacturing the same
JPH0878283A (en) Thin film capacitor
JP2008252011A (en) Dielectric capacitor
EP1758153A2 (en) Perovskite type capacitor and method of manufacturing the same
JP6423953B2 (en) Winding capacitor having a perovskite dielectric layer and method for manufacturing the same
JP4584700B2 (en) Wiring board manufacturing method
JP2003249417A (en) Capacitor structure and manufacturing method of the same
JP2008034417A (en) Process for fabricating capacitor
US11903182B2 (en) Capacitor and manufacturing method therefor
JP2002008939A (en) Method of manufacturing ceramic body by selective coating
JP2008243931A (en) Manufacturing method for laminated type thin-film capacitor and laminated type thin-film capacitor
JP3362776B2 (en) Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitor
JP2008251885A (en) Multilayer thin film capacitor and manufacturing method therefor
JP2019504495A (en) Winding capacitor and method of manufacturing the same
JP4628520B2 (en) Manufacturing method of electronic device mounting substrate
JPH1197289A (en) Thin-film chip capacitor and its manufacture
JP2019502260A (en) Winding capacitor and method of manufacturing the same
JP3838876B2 (en) Multilayer circuit board manufacturing method
KR100346731B1 (en) Multilayer ceramic capacitor and method for fabricating the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701