JP2001524779A - Ａｔｍマルチプレクサ装置 - Google Patents
Ａｔｍマルチプレクサ装置Info
- Publication number
- JP2001524779A JP2001524779A JP2000522707A JP2000522707A JP2001524779A JP 2001524779 A JP2001524779 A JP 2001524779A JP 2000522707 A JP2000522707 A JP 2000522707A JP 2000522707 A JP2000522707 A JP 2000522707A JP 2001524779 A JP2001524779 A JP 2001524779A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- subscriber
- data
- module
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
- H04J3/247—ATM or packet multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
ＡＴＭマルチプレクサ装置（ＭＵＸ）は、一方では高周波データバス（ＤＢ）を介して相互通信モジュール（Ｘ１５）に接続され、他方ではそれぞれ少なくとも１つの加入者データバス（ＴＢ）を介して少なくとも１つの加入者端末装置に接続されている。マルチプレクサ装置（ＭＵＸ）は、各加入者データバス（ＴＢ０〜ＴＢ３）毎にバス毎のメモリ（ＦＩＦＯ０〜ＦＩＦＯ３）を有しており、これが高周波データバス（ＤＢ）からの加入者データバス（ＴＢ）の一時的減結合を可能にする。
Description
【０００１】 最新の通信技術、例えばテレビ電話などで適用される固定画像や移動画像等の
ビデオ情報の伝送や、最近のパーソナルコンピュータにおける高分解能グラフィ
ックの表示に対する要求の高まりに伴って、高いデータ伝送レート（１００Ｍｂ
ｉｔ/ｓ以上）に対する伝送および交換技術の重要性も益々高まっている。高い データ速度用の公知のデータ伝送方式は、非同期転送モード“ＡＴＭ”である。
このＡＴＭに基づいたデータ伝送では、目下のところ６２２Ｍｂｉｔ/ｓまでの 可変の伝送ビットレートが可能である。
ビデオ情報の伝送や、最近のパーソナルコンピュータにおける高分解能グラフィ
ックの表示に対する要求の高まりに伴って、高いデータ伝送レート（１００Ｍｂ
ｉｔ/ｓ以上）に対する伝送および交換技術の重要性も益々高まっている。高い データ速度用の公知のデータ伝送方式は、非同期転送モード“ＡＴＭ”である。
このＡＴＭに基づいたデータ伝送では、目下のところ６２２Ｍｂｉｔ/ｓまでの 可変の伝送ビットレートが可能である。
【０００２】 公知の交換装置やＡＴＭ方式に基づいた交換装置は、通常はモジュラ構造であ
る。その際通常は多数のアセンブリ（これらは例えば加入者回線への接続のため
のインターフェースや集中制御で実現される）が、全アセンブリ共通のメインコ
ネクタセンブリ、いわゆる“バックプレーン”に差込可能で、これを介して相互
接続される。それによって得られる交換装置のモジュラ化は、種々異なるコンフ
ィグレーションへの交換装置の容易な適合化を可能にし、保守サービスの容易な
エラー分析を可能にさせる。
る。その際通常は多数のアセンブリ（これらは例えば加入者回線への接続のため
のインターフェースや集中制御で実現される）が、全アセンブリ共通のメインコ
ネクタセンブリ、いわゆる“バックプレーン”に差込可能で、これを介して相互
接続される。それによって得られる交換装置のモジュラ化は、種々異なるコンフ
ィグレーションへの交換装置の容易な適合化を可能にし、保守サービスの容易な
エラー分析を可能にさせる。
【０００３】 特に交換システムのスイッチング装置（例えばスイッチングネットワーク）は
、１つまたは複数の別個の相互通信アセンブリに配置され、それらもメインコネ
クタアセンブリに差込可能である。
、１つまたは複数の別個の相互通信アセンブリに配置され、それらもメインコネ
クタアセンブリに差込可能である。
【０００４】 ＮＥＣ（日本電気株式会社）の公知文献“MOS INTEGRATED CIRCUIT μＰＤ984
10, Document No. S12624EJ1V0DS00,(1st edition)”からは、高密度に集積化さ
れた相互通信モジュールが公知である。これは複数の加入者に対するインターフ
ェースのアドレッシングが、高周波のＡＴＭ専用バスインターフェースを介して
可能である（UTOPIA: Universal Test & Operations PHY Interface for ATM)。
10, Document No. S12624EJ1V0DS00,(1st edition)”からは、高密度に集積化さ
れた相互通信モジュールが公知である。これは複数の加入者に対するインターフ
ェースのアドレッシングが、高周波のＡＴＭ専用バスインターフェースを介して
可能である（UTOPIA: Universal Test & Operations PHY Interface for ATM)。
【０００５】 別個の相互通信アセンブリへのこの種の高密度集積化された相互通信モジュー
ルの配置構成のもとでは、構造上の理由から、高周波相互通信モジュールを他の
アセンブリ（特に加入者端末装置）に接続させる、高密度集積化された相互通信
モジュールの高周波（クロックレート＞５０ＭＨｚ）データバスが、それ自体比
較的小型の交換装置のもとでも約３０〜４０ｃｍの長さになってしまう。これは
伝送線路に関する論理的な理由から所望のクロックレートに対して過度に長い。
それに対してさらなる悪化の要因となることは、複数のアセンブリと高周波デー
タバスとのコンタクトが、理論的伝送特性の維持のためにバス長さのさらなる低
減を要求することである。
ルの配置構成のもとでは、構造上の理由から、高周波相互通信モジュールを他の
アセンブリ（特に加入者端末装置）に接続させる、高密度集積化された相互通信
モジュールの高周波（クロックレート＞５０ＭＨｚ）データバスが、それ自体比
較的小型の交換装置のもとでも約３０〜４０ｃｍの長さになってしまう。これは
伝送線路に関する論理的な理由から所望のクロックレートに対して過度に長い。
それに対してさらなる悪化の要因となることは、複数のアセンブリと高周波デー
タバスとのコンタクトが、理論的伝送特性の維持のためにバス長さのさらなる低
減を要求することである。
【０００６】 本発明の課題は、高密度集積化された相互通信モジュールと、加入者端末装置
との間で高周波データバスのクロックレートを維持したまま比較的長い伝送区間
が実現できる装置を提供することである。
との間で高周波データバスのクロックレートを維持したまま比較的長い伝送区間
が実現できる装置を提供することである。
【０００７】 前記課題は請求項１の特徴部分に記載された本発明による装置によって解決さ
れる。
れる。
【０００８】 本発明が次のような考察に基づいている。すなわち高密度集積化された相互通
信モジュールをＡＴＭ交換装置の中央コネクタアセンブリに位置付けし、それに
よって線路長を低減させることに基づいている。
信モジュールをＡＴＭ交換装置の中央コネクタアセンブリに位置付けし、それに
よって線路長を低減させることに基づいている。
【０００９】 本発明によって得られる利点は、高密度集積化された相互通信モジュールと加
入者端末装置の間のマルチプレクサ装置の介在接続によって高周波データバス（
これは高密度集積化された相互通信モジュールとマルチプレクサ装置を接続させ
る）の長さを著しく僅かに抑えることができることである。
入者端末装置の間のマルチプレクサ装置の介在接続によって高周波データバス（
これは高密度集積化された相互通信モジュールとマルチプレクサ装置を接続させ
る）の長さを著しく僅かに抑えることができることである。
【００１０】 マルチプレクサ装置の介在接続によって、まず加入者データバスからの高周波
データバスの時間的減結合が実現され、それによってそれぞれの個々の加入者デ
ータバスが比較的低い、場合によっては加入者端末装置によって個別に設定可能
なクロックレートで作動可能である。その他にもマルチプレクサ装置と加入者端
末装置の間に純粋なポイントツーポイント接続が生じる。つまり接続線路毎に２
つの端子しか生じない。それによって得られる良好な線路特性が高周波データバ
スに対して加入者データバスの幅広く割当てられた長さを可能にする。
データバスの時間的減結合が実現され、それによってそれぞれの個々の加入者デ
ータバスが比較的低い、場合によっては加入者端末装置によって個別に設定可能
なクロックレートで作動可能である。その他にもマルチプレクサ装置と加入者端
末装置の間に純粋なポイントツーポイント接続が生じる。つまり接続線路毎に２
つの端子しか生じない。それによって得られる良好な線路特性が高周波データバ
スに対して加入者データバスの幅広く割当てられた長さを可能にする。
【００１１】 本発明の別の有利な構成例は従属請求項に記載されている。
【００１２】 第１のデータ幅（有利には８ビット）を有する加入者データバスの、第２のデ
ータ幅（有利には１６ビット）を有する高周波データバスへの変換及びこの高周
波データバスから加入者データバスへの変換は、加入者端末装置の従来の８ビッ
ト幅の構成モジュールを用いて行うことができる。
ータ幅（有利には１６ビット）を有する高周波データバスへの変換及びこの高周
波データバスから加入者データバスへの変換は、加入者端末装置の従来の８ビッ
ト幅の構成モジュールを用いて行うことができる。
【００１３】 実施例の説明 次に本発明を図面に基づき以下の明細書で詳細に説明する。この場合、 図１は、交換装置のベースアセンブリに設けられている主な機能ユニットの概略
的構造図であり、 図２は、マルチプレクサ装置の主な機能ユニットの概略的構造図であり、 図３のａはマルチプレクサ装置の受信モジュールの主な機能ユニットの概略的構
造図であり、ｂはマルチプレクサ装置の送信モジュールの主な機能ユニットの概
略的構造図であり、 図４は、バス毎の送信レジスタとマルチプレクサ毎の送信レジスタの概略的構造
図であり、 図５は、バス毎のアドレスレジスタの概略的構造図である。
的構造図であり、 図２は、マルチプレクサ装置の主な機能ユニットの概略的構造図であり、 図３のａはマルチプレクサ装置の受信モジュールの主な機能ユニットの概略的構
造図であり、ｂはマルチプレクサ装置の送信モジュールの主な機能ユニットの概
略的構造図であり、 図４は、バス毎の送信レジスタとマルチプレクサ毎の送信レジスタの概略的構造
図であり、 図５は、バス毎のアドレスレジスタの概略的構造図である。
【００１４】 図１には、ＡＴＭ交換装置のベースアッセンブリＢＢＧに設けられる主な機能
ユニットが概略的に示されている。このベースアッセンブリＢＢＧは、高密度集
積形相互通信モジュールＸ１５（以下では単に相互通信モジュールＸ１５と称す
る）を有しており、これはそれぞれ１つのメモリデータバスを介して第１のメモ
リＭＥＭ１と第２のメモリＭＥＭ２に接続されている。第１のメモリＭＥＭ１は
、ＡＴＭセル内に記憶される有用情報のバッファ記憶に用いられる。第２のメモ
リＭＥＭ２内には、交換テーブルの形態で、接続すべきＡＴＭセルのためのルー
ティング情報が記憶されている。図には示されていない加入者端末装置との接続
に対しては、相互通信モジュールＸ１５は、１６ビット幅の第１及び第２の高周
波（クロックレート：５０ＭＨｚ）データバスＤＢ０，ＤＢ１を有している。
ユニットが概略的に示されている。このベースアッセンブリＢＢＧは、高密度集
積形相互通信モジュールＸ１５（以下では単に相互通信モジュールＸ１５と称す
る）を有しており、これはそれぞれ１つのメモリデータバスを介して第１のメモ
リＭＥＭ１と第２のメモリＭＥＭ２に接続されている。第１のメモリＭＥＭ１は
、ＡＴＭセル内に記憶される有用情報のバッファ記憶に用いられる。第２のメモ
リＭＥＭ２内には、交換テーブルの形態で、接続すべきＡＴＭセルのためのルー
ティング情報が記憶されている。図には示されていない加入者端末装置との接続
に対しては、相互通信モジュールＸ１５は、１６ビット幅の第１及び第２の高周
波（クロックレート：５０ＭＨｚ）データバスＤＢ０，ＤＢ１を有している。
【００１５】 ベースアッセンブリＢＢＧは、加入者端末ユニットとのコンタクトのための８
つのターミナルコネクタスペースＳＬＯＴ０〜ＳＬＯＴ７と、相互通信モジュー
ルＸ１５の近傍領域に配設されている４つのマルチプレクサ装置ＭＵＸ０〜ＭＵ
Ｘ３を有している。第１及び第２のマルチプレクサ装置ＭＵＸ０，ＭＵＸ１は、
第１の高周波データバスＤＢ０を介して相互通信モジュールＸ１５と接続され、
第３及び第４のマルチプレクサ装置ＭＵＸ２，ＭＵＸ３は、第２の高周波データ
バスＤＢ１を介して相互通信モジュールＸ１５と接続されている。相互通信モジ
ュールＸ１５近傍領域へのマルチプレクサ装置ＭＵＸ０〜ＭＵＸ３の配置構成に
よって、第１及び第２の高周波データバスＤＢ０，ＤＢ１の長さは最短化される
。
つのターミナルコネクタスペースＳＬＯＴ０〜ＳＬＯＴ７と、相互通信モジュー
ルＸ１５の近傍領域に配設されている４つのマルチプレクサ装置ＭＵＸ０〜ＭＵ
Ｘ３を有している。第１及び第２のマルチプレクサ装置ＭＵＸ０，ＭＵＸ１は、
第１の高周波データバスＤＢ０を介して相互通信モジュールＸ１５と接続され、
第３及び第４のマルチプレクサ装置ＭＵＸ２，ＭＵＸ３は、第２の高周波データ
バスＤＢ１を介して相互通信モジュールＸ１５と接続されている。相互通信モジ
ュールＸ１５近傍領域へのマルチプレクサ装置ＭＵＸ０〜ＭＵＸ３の配置構成に
よって、第１及び第２の高周波データバスＤＢ０，ＤＢ１の長さは最短化される
。
【００１６】 相互通信モジュールＸ１５への加入者端末装置の接続に対しては、第１のター
ミナルコネクタスペースＳＬＯＴ０が２つの加入者データバスＴＢを介して第１
のマルチプレクサ装置ＭＵＸ０に接続され、第２のターミナルコネクタスペース
ＳＬＯＴ１はさらなる別の２つの加入者データバスＴＢを介して第１のマルチプ
レクサ装置ＭＵＸ０に接続されている。同じように第３から第８までのターミナ
ルコネクタスペースＳＬＯＴ２〜ＳＬＯＴ７は、第２から第４のマルチプレクサ
装置ＭＵＸ１〜ＭＵＸ３に接続されている。
ミナルコネクタスペースＳＬＯＴ０が２つの加入者データバスＴＢを介して第１
のマルチプレクサ装置ＭＵＸ０に接続され、第２のターミナルコネクタスペース
ＳＬＯＴ１はさらなる別の２つの加入者データバスＴＢを介して第１のマルチプ
レクサ装置ＭＵＸ０に接続されている。同じように第３から第８までのターミナ
ルコネクタスペースＳＬＯＴ２〜ＳＬＯＴ７は、第２から第４のマルチプレクサ
装置ＭＵＸ１〜ＭＵＸ３に接続されている。
【００１７】 図２には、マルチプレクサ装置ＭＵＸの主な機能ユニットが概略的に示されて
いる。このマルチプレクサ装置ＭＵＸは、受信モジュールＲを有しており、これ
を介して加入者端末装置からのデータが相互通信モジュールＸ１５に伝送される
。さらにマルチプレクサ装置ＭＵＸは、送信モジュールＴを有しており、これを
介して相互通信モジュールＸ１５からのデータが加入者端末装置に伝送される。
いる。このマルチプレクサ装置ＭＵＸは、受信モジュールＲを有しており、これ
を介して加入者端末装置からのデータが相互通信モジュールＸ１５に伝送される
。さらにマルチプレクサ装置ＭＵＸは、送信モジュールＴを有しており、これを
介して相互通信モジュールＸ１５からのデータが加入者端末装置に伝送される。
【００１８】 入力側で前記受信モジュールＲは、バス毎の受信インターフェースＲＰ０〜Ｒ
Ｐ３を有しており、それらを介してマルチプレクサ装置ＭＵＸに接続されている
４つの加入者データバスＴＢ０〜ＴＢ３がそれぞれ１つのバス毎の受信メモリＦ
ＩＦＯ０〜ＦＩＦＯ３に接続されている。これらのメモリは受信マルチプレクサ
モジュールＲＭＵＸに接続されており、この受信マルチプレクサモジュールＲＭ
ＵＸは、到来する４つの加入者データバスＴＢ０〜ＴＢ３を最終的には、いわゆ
る“ＵＴＯＰＩＡポート”ＵＰを介して当該受信マルチプレクサモジュールＲＭ
ＵＸに接続されている高周波データバスＤＢに統合してる。任意受信装置ＲＡは
、“ＵＴＯＰＩＡポート”ＵＰから伝達された情報に基づいて、入力側のバス毎
のメモリＦＩＦＯ０〜ＦＩＦＯ３のうちのどれを、中間記憶されたＡＴＭセルの
相互通信モジュールＸ１５への伝達のために、受信マルチプレクサモジュールＲ
ＭＵＸを介して高周波データバスＤＢに接続させるかを制御する。
Ｐ３を有しており、それらを介してマルチプレクサ装置ＭＵＸに接続されている
４つの加入者データバスＴＢ０〜ＴＢ３がそれぞれ１つのバス毎の受信メモリＦ
ＩＦＯ０〜ＦＩＦＯ３に接続されている。これらのメモリは受信マルチプレクサ
モジュールＲＭＵＸに接続されており、この受信マルチプレクサモジュールＲＭ
ＵＸは、到来する４つの加入者データバスＴＢ０〜ＴＢ３を最終的には、いわゆ
る“ＵＴＯＰＩＡポート”ＵＰを介して当該受信マルチプレクサモジュールＲＭ
ＵＸに接続されている高周波データバスＤＢに統合してる。任意受信装置ＲＡは
、“ＵＴＯＰＩＡポート”ＵＰから伝達された情報に基づいて、入力側のバス毎
のメモリＦＩＦＯ０〜ＦＩＦＯ３のうちのどれを、中間記憶されたＡＴＭセルの
相互通信モジュールＸ１５への伝達のために、受信マルチプレクサモジュールＲ
ＭＵＸを介して高周波データバスＤＢに接続させるかを制御する。
【００１９】 送信モジュールＴは、入力側に“ＵＴＯＰＩＡポート”ＵＰを有しており、そ
れを介して高周波データバスＤＢが送信マルチプレクサモジュールＴＭＵＸに接
続されている。この送信マルチプレクサモジュールＴＭＵＸは、到来する高周波
データバスＤＢを、最終的には４つの加入者データバスＴＢ０〜ＴＢ３に分割す
る。送信マルチプレクサモジュールＴＭＵＸは、出力側では４つのバス毎の送信
メモリＦＩＦＯ０〜ＦＩＦＯ３に接続されており、その中には加入者装置に伝達
すべきＡＴＭセルが中間記憶される。この４つのバス毎の送信メモリＦＩＦＯ０
〜ＦＩＦＯ３は、４つのバス毎の送信インターフェースＴＰ０〜ＴＰ３を介して
それぞれの加入者データバスＴＢ０〜ＴＢ３が接続されている。アービタ転送装
置ＴＡは、送信モジュールＴに記憶されている情報に基づいて、どのバス毎の送
信メモリＦＩＦＯ０〜ＦＩＦＯ３に高周波データバスＤＢを介して到来したＡＴ
Ｍセルを中間記憶すべきかを制御する。
れを介して高周波データバスＤＢが送信マルチプレクサモジュールＴＭＵＸに接
続されている。この送信マルチプレクサモジュールＴＭＵＸは、到来する高周波
データバスＤＢを、最終的には４つの加入者データバスＴＢ０〜ＴＢ３に分割す
る。送信マルチプレクサモジュールＴＭＵＸは、出力側では４つのバス毎の送信
メモリＦＩＦＯ０〜ＦＩＦＯ３に接続されており、その中には加入者装置に伝達
すべきＡＴＭセルが中間記憶される。この４つのバス毎の送信メモリＦＩＦＯ０
〜ＦＩＦＯ３は、４つのバス毎の送信インターフェースＴＰ０〜ＴＰ３を介して
それぞれの加入者データバスＴＢ０〜ＴＢ３が接続されている。アービタ転送装
置ＴＡは、送信モジュールＴに記憶されている情報に基づいて、どのバス毎の送
信メモリＦＩＦＯ０〜ＦＩＦＯ３に高周波データバスＤＢを介して到来したＡＴ
Ｍセルを中間記憶すべきかを制御する。
【００２０】 加入者端末装置と、各加入者データバスＴＢ０〜ＴＢ３用の個々の受信ないし
送信インターフェースＲＰ０〜ＲＰ３；ＴＰ０〜ＴＰ３の接続によって、加入者
端末装置とそのつどの受信ないし送信インターフェースＲＰ０〜ＲＰ３；ＴＰ０
〜ＴＰ３との間の所定のポイントツーポイント接続が形成される。それによって
得られる良好な線路特性は、高周波データバスＤＢよりも大幅に長い加入者デー
タバスＴＢ０〜ＴＢ３の長さを可能にする。
送信インターフェースＲＰ０〜ＲＰ３；ＴＰ０〜ＴＰ３の接続によって、加入者
端末装置とそのつどの受信ないし送信インターフェースＲＰ０〜ＲＰ３；ＴＰ０
〜ＴＰ３との間の所定のポイントツーポイント接続が形成される。それによって
得られる良好な線路特性は、高周波データバスＤＢよりも大幅に長い加入者デー
タバスＴＢ０〜ＴＢ３の長さを可能にする。
【００２１】 さらなる図面の詳細な説明に入る前に、ここでより良好な理解をもたらすため
にＡＴＭ情報の主な構造を短く説明する。非同期転送モード（ＡＴＭ）として公
知の伝送方式では、データ転送のために固定の長さのデータパケット、いわゆる
セルが用いられている。ＡＴＭセルは、ＡＴＭセルの転送のために重要な交換デ
ータを含んだ５バイトの長さのセル・ヘッダ、いわゆる“ヘッダー(header)”と
、４８バイトの長さのユーザーデータ部、いわゆる“ペイロード(Payload)”か らなっている。
にＡＴＭ情報の主な構造を短く説明する。非同期転送モード（ＡＴＭ）として公
知の伝送方式では、データ転送のために固定の長さのデータパケット、いわゆる
セルが用いられている。ＡＴＭセルは、ＡＴＭセルの転送のために重要な交換デ
ータを含んだ５バイトの長さのセル・ヘッダ、いわゆる“ヘッダー(header)”と
、４８バイトの長さのユーザーデータ部、いわゆる“ペイロード(Payload)”か らなっている。
【００２２】 図３のａには、マルチプレクサモジュールＭＵＸの受信モジュールＲの主な機
能ユニットが概略的に示されている。バス毎の受信モジュールＦＩＦＯ０〜ＦＩ
ＦＯ３は、それぞれｎ個の（例えばｎ＝８０）メモリセルＭＥＭ１〜ＭＥＭｎか
らなる。これらのメモリセルＭＥＭ１〜ＭＥＭｎは、それぞれ６４バイトのメモ
リ容量を有しており、そのためメモリセルＭＥＭ１〜ＭＥＭｎ毎に５３バイトの
大きなＡＴＭセルが記憶可能である。各メモリセルＭＥＭ１〜ＭＥＭｎは２つの
並行した３２バイトの大きさの部分メモリＴＳＰ１、ＴＳＰ２に分割される。こ
の場合加入者データバスＴＢ０〜ＴＢ３を介して到来するＡＴＭセルの記憶は、
バイト毎に代替的に行われ、そのため例えば到来するＡＴＭセルの第１のバイト
１は、第１の部分メモリＴＳＰ１に中間記憶され、第２のバイト２は第２の部分
メモリＴＳＰ２に中間記憶され、第３のバイト３は、第１のバイト１に続く第１
の部分メモリＴＳＰ１に中間記憶され、以化同じように中間記憶される。
能ユニットが概略的に示されている。バス毎の受信モジュールＦＩＦＯ０〜ＦＩ
ＦＯ３は、それぞれｎ個の（例えばｎ＝８０）メモリセルＭＥＭ１〜ＭＥＭｎか
らなる。これらのメモリセルＭＥＭ１〜ＭＥＭｎは、それぞれ６４バイトのメモ
リ容量を有しており、そのためメモリセルＭＥＭ１〜ＭＥＭｎ毎に５３バイトの
大きなＡＴＭセルが記憶可能である。各メモリセルＭＥＭ１〜ＭＥＭｎは２つの
並行した３２バイトの大きさの部分メモリＴＳＰ１、ＴＳＰ２に分割される。こ
の場合加入者データバスＴＢ０〜ＴＢ３を介して到来するＡＴＭセルの記憶は、
バイト毎に代替的に行われ、そのため例えば到来するＡＴＭセルの第１のバイト
１は、第１の部分メモリＴＳＰ１に中間記憶され、第２のバイト２は第２の部分
メモリＴＳＰ２に中間記憶され、第３のバイト３は、第１のバイト１に続く第１
の部分メモリＴＳＰ１に中間記憶され、以化同じように中間記憶される。
【００２３】 受信インターフェースＲＰ０〜ＲＰ３は、ＡＴＭセルのセルヘッダに記憶され
ている情報に基づいて、目下の受信バイトが、セル始端を定めるＳＯＣバイト（
start of Cell)であるか否かが検査される。目下受信したバイトがＳＯＣバイト
ではない場合には、前述したように先行するバイトに続いて目下の充填すべきメ
モリセルＭＥＭ１〜ＭＥＭｎへの書込みが行われる。目下の受信したバイトがＳ
ＯＣバイトである場合には、新たなメモリセルＭＥＭ１〜ＭＥＭｎが選択され、
目下の受信バイトがそこに記憶される。ＡＴＭセルは、その場合そのつどの加入
者端末装置によって設定されたクロックレートＴＢ＿ＣＬＯＣＫでもってバス毎
の受信メモリＦＩＦＯ０〜ＦＩＦＯ３に書き込まれる。
ている情報に基づいて、目下の受信バイトが、セル始端を定めるＳＯＣバイト（
start of Cell)であるか否かが検査される。目下受信したバイトがＳＯＣバイト
ではない場合には、前述したように先行するバイトに続いて目下の充填すべきメ
モリセルＭＥＭ１〜ＭＥＭｎへの書込みが行われる。目下の受信したバイトがＳ
ＯＣバイトである場合には、新たなメモリセルＭＥＭ１〜ＭＥＭｎが選択され、
目下の受信バイトがそこに記憶される。ＡＴＭセルは、その場合そのつどの加入
者端末装置によって設定されたクロックレートＴＢ＿ＣＬＯＣＫでもってバス毎
の受信メモリＦＩＦＯ０〜ＦＩＦＯ３に書き込まれる。
【００２４】 メモリセルＭＥＭ１〜ＭＥＭｎに中間記憶されたＡＴＭセルが、相互通信モジ
ュールＸ１５によって要求された場合には、これが相互通信モジュールＸ１５に
よって設定されたクロックレートＴＢ＿ＣＬＯＣＫでメモリセルＭＥＭ１〜ＭＥ
Ｍｎから読み出され、受信マルチプレクサモジュールＰＭＵＸと“ＵＴＯＰＩＡ
ポート”ＵＰを介して高周波データバスＤＢへ送出される。
ュールＸ１５によって要求された場合には、これが相互通信モジュールＸ１５に
よって設定されたクロックレートＴＢ＿ＣＬＯＣＫでメモリセルＭＥＭ１〜ＭＥ
Ｍｎから読み出され、受信マルチプレクサモジュールＰＭＵＸと“ＵＴＯＰＩＡ
ポート”ＵＰを介して高周波データバスＤＢへ送出される。
【００２５】 図３のｂには、マルチプレクサ装置ＭＵＸの送信モジュールＴの主要な機能ユ
ニットが概略的に示されている。バス毎の送信メモリＦＩＦＯ０〜ＦＩＦＯ３は
、それぞれｍ（例えばｍ＝１６）個のメモリセルＭＥＭ１〜ＭＥＭｍからなる。
バス毎の受信メモリＦＩＦＯ０〜ＦＩＦＯ３のメモリセルＭＥＭ１〜ＭＥＭｎの
ように、バス毎の送信メモリＦＩＦＯ０〜ＦＩＦＯ３のメモリセルＭＥＭ１〜Ｍ
ＥＭｍは、６４バイトのメモリ容量を有している。そのためメモリセルＭＥＭ１
〜ＭＥＭｍ毎に５３バイトの大きさのＡＴＭセルが記憶可能である。各メモリセ
ルＭＥＭ１〜ＭＥＭｍは、２つの並列した３２バイトの大きさの部分メモリＴＳ
Ｐ１、ＴＳＰ２に分割されている。
ニットが概略的に示されている。バス毎の送信メモリＦＩＦＯ０〜ＦＩＦＯ３は
、それぞれｍ（例えばｍ＝１６）個のメモリセルＭＥＭ１〜ＭＥＭｍからなる。
バス毎の受信メモリＦＩＦＯ０〜ＦＩＦＯ３のメモリセルＭＥＭ１〜ＭＥＭｎの
ように、バス毎の送信メモリＦＩＦＯ０〜ＦＩＦＯ３のメモリセルＭＥＭ１〜Ｍ
ＥＭｍは、６４バイトのメモリ容量を有している。そのためメモリセルＭＥＭ１
〜ＭＥＭｍ毎に５３バイトの大きさのＡＴＭセルが記憶可能である。各メモリセ
ルＭＥＭ１〜ＭＥＭｍは、２つの並列した３２バイトの大きさの部分メモリＴＳ
Ｐ１、ＴＳＰ２に分割されている。
【００２６】 相互通信モジュールＸ１５からマルチプレクサ装置ＭＵＸを介して加入者端末
装置へ伝送すべきＡＴＭセルは、“ＵＴＯＰＩＡポート”ＵＰと送信マルチプレ
クサモジュールＴＭＵＸを介して加入者端末装置に対応付けられたメモリセルＭ
ＥＭ１〜ＭＥＭｍに中間記憶される。“ＵＴＯＰＩＡポート”ＵＰは、ＡＴＭセ
ルのセルヘッダに記憶されている情報に基づいて、目下の受信している１６ビッ
ト幅のデータワードがセル始端を定めるＳＯＣデータワード（Start Of Cell)で
あるのか否かを検査する。目下の受信データワードがＳＯＣデータワードでない
場合には、先行するデータワードに続いて目下の充填すべきメモリセルＭＥＭ１
〜ＭＥＭｍへの書込みが行われる。目下の受信データワードがＳＯＣデータワー
ドである場合には、新たなメモリセルＭＥＭ１〜ＭＥＭｎが選択され、目下の受
信データワードがこれに記憶される。この場合ＡＴＭセルは、相互通信モジュー
ルＸ１５によって設定されたクロックレートＴＢ＿ＣＬＯＣＫでバス毎の送信メ
モリＦＩＦＯ０〜ＦＩＦＯ３に書き込まれる。
装置へ伝送すべきＡＴＭセルは、“ＵＴＯＰＩＡポート”ＵＰと送信マルチプレ
クサモジュールＴＭＵＸを介して加入者端末装置に対応付けられたメモリセルＭ
ＥＭ１〜ＭＥＭｍに中間記憶される。“ＵＴＯＰＩＡポート”ＵＰは、ＡＴＭセ
ルのセルヘッダに記憶されている情報に基づいて、目下の受信している１６ビッ
ト幅のデータワードがセル始端を定めるＳＯＣデータワード（Start Of Cell)で
あるのか否かを検査する。目下の受信データワードがＳＯＣデータワードでない
場合には、先行するデータワードに続いて目下の充填すべきメモリセルＭＥＭ１
〜ＭＥＭｍへの書込みが行われる。目下の受信データワードがＳＯＣデータワー
ドである場合には、新たなメモリセルＭＥＭ１〜ＭＥＭｎが選択され、目下の受
信データワードがこれに記憶される。この場合ＡＴＭセルは、相互通信モジュー
ルＸ１５によって設定されたクロックレートＴＢ＿ＣＬＯＣＫでバス毎の送信メ
モリＦＩＦＯ０〜ＦＩＦＯ３に書き込まれる。
【００２７】 中間記憶されたＡＴＭセルが、加入者端末装置に送信されたならば、この中間
記憶されたＡＴＭセルの読出しがバイト毎に交互に次のように行われる。すなわ
ち例えば第１の箇所の第１の部分メモリＴＳＰ１に中間記憶されたバイト１が第
１のものとされ、第１の箇所の第２の部分メモリＴＳＰ２に中間記憶されたバイ
ト２が第２のものとされ、第１の部分メモリＴＳＰ１に第１のバイト１に続いて
中間記憶されたバイト３が第３のものとして、以下同じようにして、対応する送
信インターフェースＴＰ０〜ＴＰ３を介してそのつどの加入者データバスＴＢ０
〜ＴＢ３へ送出される。ＡＴＭセルは、そのつどの加入者端末装置によって設定
されたクロックレートＴＢ＿ＣＬＯＣＫでもって加入者データバスＴＢ０〜ＴＢ
３へ送出される。
記憶されたＡＴＭセルの読出しがバイト毎に交互に次のように行われる。すなわ
ち例えば第１の箇所の第１の部分メモリＴＳＰ１に中間記憶されたバイト１が第
１のものとされ、第１の箇所の第２の部分メモリＴＳＰ２に中間記憶されたバイ
ト２が第２のものとされ、第１の部分メモリＴＳＰ１に第１のバイト１に続いて
中間記憶されたバイト３が第３のものとして、以下同じようにして、対応する送
信インターフェースＴＰ０〜ＴＰ３を介してそのつどの加入者データバスＴＢ０
〜ＴＢ３へ送出される。ＡＴＭセルは、そのつどの加入者端末装置によって設定
されたクロックレートＴＢ＿ＣＬＯＣＫでもって加入者データバスＴＢ０〜ＴＢ
３へ送出される。
【００２８】 バス毎の受信ないし送信メモリＦＩＦＯ０〜ＦＩＦＯ３によって実現される、
高周波データバスＤＢからの加入者データバスＴＢ０〜ＴＢ３の時間的減結合に
基づいて、各加入者データバスＴＢ０〜ＴＢ３は、そのつどの加入者端末装置に
よって設定される個々の比較的低いレートで作動可能となる。それによって得ら
れる良好な線路特性は、高周波データバスＤＢに比べて大幅に長い加入者データ
バスＴＢ０〜ＴＢ３の長さを可能にする。
高周波データバスＤＢからの加入者データバスＴＢ０〜ＴＢ３の時間的減結合に
基づいて、各加入者データバスＴＢ０〜ＴＢ３は、そのつどの加入者端末装置に
よって設定される個々の比較的低いレートで作動可能となる。それによって得ら
れる良好な線路特性は、高周波データバスＤＢに比べて大幅に長い加入者データ
バスＴＢ０〜ＴＢ３の長さを可能にする。
【００２９】 図４には、送信モジュールＴのバス毎の送信レジスタＴｘ＿ＣＬＡＶ０〜Ｔｘ
＿ＣＬＡＶ３と、マルチプレクサ毎の送信レジスタＴｘ＿ＣＬＡＶ＿ＳＴＡＴＵ
Ｓが概略的に示されている。相互通信モジュールＸ１５は加入者端末装置を介し
て接続された加入者装置のアドレッシングのために５ビット長のアドレス情報Ｔ
ｘＡＤＤＲ＜０〜４＞を備えているので、それによって３２の（２5に相応）加 入者装置のアドレッシングが実現可能であり、マルチプレクサ装置ＭＵＸに後置
接続されたレジスタは、加入者装置毎の状態情報の記憶のために３２のメモリセ
ルを有している。
＿ＣＬＡＶ３と、マルチプレクサ毎の送信レジスタＴｘ＿ＣＬＡＶ＿ＳＴＡＴＵ
Ｓが概略的に示されている。相互通信モジュールＸ１５は加入者端末装置を介し
て接続された加入者装置のアドレッシングのために５ビット長のアドレス情報Ｔ
ｘＡＤＤＲ＜０〜４＞を備えているので、それによって３２の（２5に相応）加 入者装置のアドレッシングが実現可能であり、マルチプレクサ装置ＭＵＸに後置
接続されたレジスタは、加入者装置毎の状態情報の記憶のために３２のメモリセ
ルを有している。
【００３０】 各送信インターフェースＴＰ０〜ＴＰ３には、バス毎に送信レジスタＴｘ＿Ｃ
ＬＡＶ０〜Ｔｘ＿ＣＬＡＶ３が設けられており、その中に受信器状態情報が記憶
されている。この情報によって、対応する加入者データバスＴＢ０〜ＴＢ３を介
してアドレッシング可能で相互通信モジュールＸ１５からのデータを受信可能な
加入者装置が表される。当該の実施例では、例えば第１の加入者データバスＴＢ
０を介してアドレス１と２６でアドレッシング可能な加入者装置が相互通信モジ
ュールＸ１５からのデータを受信し得る。
ＬＡＶ０〜Ｔｘ＿ＣＬＡＶ３が設けられており、その中に受信器状態情報が記憶
されている。この情報によって、対応する加入者データバスＴＢ０〜ＴＢ３を介
してアドレッシング可能で相互通信モジュールＸ１５からのデータを受信可能な
加入者装置が表される。当該の実施例では、例えば第１の加入者データバスＴＢ
０を介してアドレス１と２６でアドレッシング可能な加入者装置が相互通信モジ
ュールＸ１５からのデータを受信し得る。
【００３１】 送信モジュールＴの“ＵＴＯＰＩＡポート”ＵＰには、マルチプレクサ毎に送
信レジスタＴｘ＿ＣＬＡＶ＿ＳＴＡＴＵＳが設けられており、その中に全受信器
状態情報が記憶されている。この情報によって、マルチプレクサ装置ＭＵＸに接
続された全ての加入者データバスＴＢ０〜ＴＢ３を介してアドレッシング可能で
相互通信モジュールＸ１５からのデータを受信可能な加入者装置が表される。加
入者データバスＴＢ０〜ＴＢ３のバス毎の送信レジスタＴｘ＿ＣＬＡＶ０〜Ｔｘ
＿ＣＬＡＶ３に伝送された受信器状態情報は、ＯＲ結合を介してマルチプレクサ
毎の送信レジスタＴｘ＿ＣＬＡＶ＿ＳＴＡＴＵＳに転送されそこに記憶される。
当該実施例では、例えば加入者データバスＴＢ０〜ＴＢ３を介してアドレス１，
２，１４，２６および３１でアドレッシング可能な加入者装置が相互通信モジュ
ールＸ１５からのデータを受信し得る。
信レジスタＴｘ＿ＣＬＡＶ＿ＳＴＡＴＵＳが設けられており、その中に全受信器
状態情報が記憶されている。この情報によって、マルチプレクサ装置ＭＵＸに接
続された全ての加入者データバスＴＢ０〜ＴＢ３を介してアドレッシング可能で
相互通信モジュールＸ１５からのデータを受信可能な加入者装置が表される。加
入者データバスＴＢ０〜ＴＢ３のバス毎の送信レジスタＴｘ＿ＣＬＡＶ０〜Ｔｘ
＿ＣＬＡＶ３に伝送された受信器状態情報は、ＯＲ結合を介してマルチプレクサ
毎の送信レジスタＴｘ＿ＣＬＡＶ＿ＳＴＡＴＵＳに転送されそこに記憶される。
当該実施例では、例えば加入者データバスＴＢ０〜ＴＢ３を介してアドレス１，
２，１４，２６および３１でアドレッシング可能な加入者装置が相互通信モジュ
ールＸ１５からのデータを受信し得る。
【００３２】 相互通信モジュールＸ１５に伝送すべきデータが中間記憶されているならば、
ポジティブな全受信器状態情報の後で相互通信モジュールＸ１５からマルチプレ
クサ毎の送信レジスタＴｘ＿ＣＬＡＶ＿ＳＡＴＵＳのメモリセルが順番にサーチ
される。すなわち、どの加入者装置が受信可能であるのかが問合せされる。相互
通信モジュールＸ１５がポジティブな全受信器状態情報を検出し、相互通信モジ
ュールＸ１５に当該加入者装置に対応付けされたデータを中間記憶しているなら
ば、相互通信モジュールＸ１５は、このデータを高周波データバスＤＢに送出し
、同時にこのポジティブな全受信器状態情報がマルチプレクサ毎の送信レジスタ
Ｔｘ＿ＣＬＡＶ＿ＳＡＴＵＳと相応のバス毎の送信レジスタＴｘ＿ＣＬＡＶ０〜
Ｔｘ＿ＣＬＡＶ３から消去される。相互通信モジュールＸ１５は、そのサーチを
マルチプレクサ毎の送信レジスタＴｘ＿ＣＬＡＶ＿ＳＡＴＵＳの次のメモリセル
から開始して続ける。
ポジティブな全受信器状態情報の後で相互通信モジュールＸ１５からマルチプレ
クサ毎の送信レジスタＴｘ＿ＣＬＡＶ＿ＳＡＴＵＳのメモリセルが順番にサーチ
される。すなわち、どの加入者装置が受信可能であるのかが問合せされる。相互
通信モジュールＸ１５がポジティブな全受信器状態情報を検出し、相互通信モジ
ュールＸ１５に当該加入者装置に対応付けされたデータを中間記憶しているなら
ば、相互通信モジュールＸ１５は、このデータを高周波データバスＤＢに送出し
、同時にこのポジティブな全受信器状態情報がマルチプレクサ毎の送信レジスタ
Ｔｘ＿ＣＬＡＶ＿ＳＡＴＵＳと相応のバス毎の送信レジスタＴｘ＿ＣＬＡＶ０〜
Ｔｘ＿ＣＬＡＶ３から消去される。相互通信モジュールＸ１５は、そのサーチを
マルチプレクサ毎の送信レジスタＴｘ＿ＣＬＡＶ＿ＳＡＴＵＳの次のメモリセル
から開始して続ける。
【００３３】 送信モジュールＴのバス毎の送信レジスタＴｘ＿ＣＬＡＶ０〜Ｔｘ＿ＣＬＡＶ
３に類似して、受信モジュールＲもバス毎に受信レジスタＲｘ＿ＣＬＡＶ０〜Ｒ
ｘ＿ＣＬＡＶ３を有している。各受信インターフェースＲＰ０〜ＲＰ３にはバス
毎の受信レジスタＲｘ＿ＣＬＡＶ０〜Ｒｘ＿ＣＬＡＶ３が設けられており、その
中には送信状態情報が記憶されている。この情報により、対応する加入者データ
バスＴＢ０〜ＴＢ３を介してアドレッシング可能で相互通信モジュールＸ１５に
送信すべきデータを有している加入者装置が表される。バス毎の受信メモリＦＩ
ＦＯ０〜ＦＩＦＯ３にデータが中間記憶可能であるならば、すなわちバス毎の受
信メモリＦＩＦＯ０〜ＦＩＦＯ３がフリーのメモリ容量を有しているならば、ポ
ジティブな送信状態情報の後で、バス毎の受信レジスタＲｘ＿ＣＬＡＶ０〜Ｒｘ
＿ＣＬＡＶ３のメモリセルが順番にサーチされる。すなわちどの加入者装置が伝
送すべきデータを有しているかが問合せされる。マルチプレクサ装置ＭＵＸがポ
ジティブな送信状態情報を検出したならば、対応するデータがバス毎の受信イン
ターフェースＲＰ０〜ＲＰ３を介してバス毎の受信メモリＦＩＦＯ０〜ＦＩＦＯ
３に伝送され、送信側加入者装置を同定する送信情報と一緒に中間記憶される。
ポジティブな送信状態情報は、相応のバス毎の受信レジスタＲｘ＿ＣＬＡＶ０〜
Ｒｘ＿ＣＬＡＶ３から消去される。マルチプレクサ装置ＭＵＸは、バス毎の受信
レジスタＲｘ＿ＣＬＡＶ０〜Ｒｘ＿ＣＬＡＶ３の次のメモリセルから開始してサ
ーチを続ける。
３に類似して、受信モジュールＲもバス毎に受信レジスタＲｘ＿ＣＬＡＶ０〜Ｒ
ｘ＿ＣＬＡＶ３を有している。各受信インターフェースＲＰ０〜ＲＰ３にはバス
毎の受信レジスタＲｘ＿ＣＬＡＶ０〜Ｒｘ＿ＣＬＡＶ３が設けられており、その
中には送信状態情報が記憶されている。この情報により、対応する加入者データ
バスＴＢ０〜ＴＢ３を介してアドレッシング可能で相互通信モジュールＸ１５に
送信すべきデータを有している加入者装置が表される。バス毎の受信メモリＦＩ
ＦＯ０〜ＦＩＦＯ３にデータが中間記憶可能であるならば、すなわちバス毎の受
信メモリＦＩＦＯ０〜ＦＩＦＯ３がフリーのメモリ容量を有しているならば、ポ
ジティブな送信状態情報の後で、バス毎の受信レジスタＲｘ＿ＣＬＡＶ０〜Ｒｘ
＿ＣＬＡＶ３のメモリセルが順番にサーチされる。すなわちどの加入者装置が伝
送すべきデータを有しているかが問合せされる。マルチプレクサ装置ＭＵＸがポ
ジティブな送信状態情報を検出したならば、対応するデータがバス毎の受信イン
ターフェースＲＰ０〜ＲＰ３を介してバス毎の受信メモリＦＩＦＯ０〜ＦＩＦＯ
３に伝送され、送信側加入者装置を同定する送信情報と一緒に中間記憶される。
ポジティブな送信状態情報は、相応のバス毎の受信レジスタＲｘ＿ＣＬＡＶ０〜
Ｒｘ＿ＣＬＡＶ３から消去される。マルチプレクサ装置ＭＵＸは、バス毎の受信
レジスタＲｘ＿ＣＬＡＶ０〜Ｒｘ＿ＣＬＡＶ３の次のメモリセルから開始してサ
ーチを続ける。
【００３４】 相互通信モジュールＸ１５は、加入者装置からデータを受信できる場合には、
当該加入者装置の送信情報によって対応付けされたデータに従って、バス毎の受
信メモリＦＩＦＯ０〜ＦＩＦＯ３をサーチする。相互通信モジュールＸ１５が加
入者装置に対応するデータを検出した場合には、これが受信マルチプレクサモジ
ュールＲＭＵＸと“ＵＴＯＰＩＡポート”ＵＰを介して高周波データバスＤＢに
送出される。
当該加入者装置の送信情報によって対応付けされたデータに従って、バス毎の受
信メモリＦＩＦＯ０〜ＦＩＦＯ３をサーチする。相互通信モジュールＸ１５が加
入者装置に対応するデータを検出した場合には、これが受信マルチプレクサモジ
ュールＲＭＵＸと“ＵＴＯＰＩＡポート”ＵＰを介して高周波データバスＤＢに
送出される。
【００３５】 図５には、送信モジュールＴのバス毎のアドレスレジスタが概略的に示されて
いる。各送信インターフェースＴＰ０〜ＴＰ３にはバス毎のＬＲＵ（Last Recen
tly Used）アドレスレジスタＴｘ＿ＬＲＵ０〜Ｔｘ＿ＬＲＵ３が設けられており
、その中にはＬＲＵアドレス状態情報が記憶されている。この情報によって、所
定の期間内で相互通信モジュールＸ１５からデータを要求され対応する加入者デ
ータバスＴＢ０〜ＴＢ３を介してアドレッシング可能な加入者装置が表される。
所定の期間、例えば１秒の経過後に、バス毎のＬＲＵアドレスレジスタＴｘ＿Ｌ
ＲＵ０〜Ｔｘ＿ＬＲＵ３に記憶されているＬＲＵアドレス情報が、アービタ転送
装置ＴＡに記憶されているバス毎のアドレスレジスタＴｘ＿ＭＡＴＣＨ０〜Ｔｘ
＿ＭＡＴＣＨに伝送される。本発明の実施例では、アドレス１及び２によってア
ドレッシング可能な加入者装置が加入者データバスＴＢ０を介してマルチプレク
サ装置ＭＵＸに接続されている。バス毎のアドレスレジスタＴｘ＿ＭＡＴＣＨ０
〜Ｔｘ＿ＭＡＴＣＨへのＬＲＵアドレス状態情報の伝送によって、加入者装置の
正確なアドレッシングが、マルチプレクサ装置ＭＵＸの加入者端末装置のコンフ
ィグレーションが交互に変わる場合でも保証される。
いる。各送信インターフェースＴＰ０〜ＴＰ３にはバス毎のＬＲＵ（Last Recen
tly Used）アドレスレジスタＴｘ＿ＬＲＵ０〜Ｔｘ＿ＬＲＵ３が設けられており
、その中にはＬＲＵアドレス状態情報が記憶されている。この情報によって、所
定の期間内で相互通信モジュールＸ１５からデータを要求され対応する加入者デ
ータバスＴＢ０〜ＴＢ３を介してアドレッシング可能な加入者装置が表される。
所定の期間、例えば１秒の経過後に、バス毎のＬＲＵアドレスレジスタＴｘ＿Ｌ
ＲＵ０〜Ｔｘ＿ＬＲＵ３に記憶されているＬＲＵアドレス情報が、アービタ転送
装置ＴＡに記憶されているバス毎のアドレスレジスタＴｘ＿ＭＡＴＣＨ０〜Ｔｘ
＿ＭＡＴＣＨに伝送される。本発明の実施例では、アドレス１及び２によってア
ドレッシング可能な加入者装置が加入者データバスＴＢ０を介してマルチプレク
サ装置ＭＵＸに接続されている。バス毎のアドレスレジスタＴｘ＿ＭＡＴＣＨ０
〜Ｔｘ＿ＭＡＴＣＨへのＬＲＵアドレス状態情報の伝送によって、加入者装置の
正確なアドレッシングが、マルチプレクサ装置ＭＵＸの加入者端末装置のコンフ
ィグレーションが交互に変わる場合でも保証される。
【００３６】 相互通信モジュールＸ１５がデータを加入者装置に伝達した場合には、共に伝
送される加入者装置のアドレス情報Ｔｘ＿ＡＤＤＲ＜０〜４＞がバス毎のアドレ
スマルチプレクサＡＤＤＲ＿ＭＵＸ０〜ＡＤＤＲ＿ＭＵＸ３に基づいて、バス毎
のアドレスレジスタＴｘ＿ＭＡＴＣＨ０〜Ｔｘ＿ＭＡＴＣＨ３に記憶されている
アドレス情報と比較される。データは、その対応するバス毎のアドレスレジスタ
Ｔｘ＿ＭＡＴＣＨ０〜Ｔｘ＿ＭＡＴＣＨ３が共に伝送されるアドレス情報Ｔｘ＿
ＡＤＤＲ＜０〜４＞のエントリを有している、バス毎の送信メモリＦＩＦＯ０〜
ＦＩＦＯ３に中間記憶される。本発明の実施例では、例えばアドレス１と２によ
って加入者装置へ伝送可能なデータが、第１の加入者データバスＴＢ０に対応し
ているバス毎の送信メモリＦＩＦＯに中間記憶される。
送される加入者装置のアドレス情報Ｔｘ＿ＡＤＤＲ＜０〜４＞がバス毎のアドレ
スマルチプレクサＡＤＤＲ＿ＭＵＸ０〜ＡＤＤＲ＿ＭＵＸ３に基づいて、バス毎
のアドレスレジスタＴｘ＿ＭＡＴＣＨ０〜Ｔｘ＿ＭＡＴＣＨ３に記憶されている
アドレス情報と比較される。データは、その対応するバス毎のアドレスレジスタ
Ｔｘ＿ＭＡＴＣＨ０〜Ｔｘ＿ＭＡＴＣＨ３が共に伝送されるアドレス情報Ｔｘ＿
ＡＤＤＲ＜０〜４＞のエントリを有している、バス毎の送信メモリＦＩＦＯ０〜
ＦＩＦＯ３に中間記憶される。本発明の実施例では、例えばアドレス１と２によ
って加入者装置へ伝送可能なデータが、第１の加入者データバスＴＢ０に対応し
ているバス毎の送信メモリＦＩＦＯに中間記憶される。
【図１】 交換装置のベースアセンブリに設けられている主な機能ユニットの概略的構造
図である。
図である。
【図２】 マルチプレクサ装置の主な機能ユニットの概略的構造図である。
【図３】 ａはマルチプレクサ装置の受信モジュールの主な機能ユニットの概略的構造図
であり、ｂはマルチプレクサ装置の送信モジュールの主な機能ユニットの概略的
構造図である。
であり、ｂはマルチプレクサ装置の送信モジュールの主な機能ユニットの概略的
構造図である。
【図４】 バス毎の送信レジスタとマルチプレクサ毎の送信レジスタの概略的構造図であ
る。
る。
【図５】 バス毎のアドレスレジスタの概略的構造図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年８月２６日（１９９９．８．２６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】 別個の相互通信アセンブリへのこの種の高密度集積化された相互通信モジュー
ルの配置構成のもとでは、構造上の理由から、高周波相互通信モジュールを他の
アセンブリ（特に加入者端末装置）に接続させる、高密度集積化された相互通信
モジュールの高周波（クロックレート＞５０ＭＨｚ）データバスが、それ自体比
較的小型の交換装置のもとでも約３０〜４０ｃｍの長さになってしまう。これは
伝送線路に関する論理的な理由から所望のクロックレートに対して過度に長い。
それに対してさらなる悪化の要因となることは、複数のアセンブリと高周波デー
タバスとのコンタクトが、理論的伝送特性の維持のためにバス長さのさらなる低
減を要求することである。 公知文献“Hisamatsu,H. et.Al.:‘A CMOS 2.4 GBPS 16×16 ATM SWITCH CHIP
SET’NEC Reserch And Development, Bd. 35, Nr.4, 1.Oktober 1994, P458-46
9, XP000496868 ”からは、１６個の入出力側を備えた相互通信モジュール“ATM
switch”が公知であり、この場合は相互通信モジュールに接続可能な装置の数 の増加に対してマルチプレクサとデマルチプレクサが利用されている。
ルの配置構成のもとでは、構造上の理由から、高周波相互通信モジュールを他の
アセンブリ（特に加入者端末装置）に接続させる、高密度集積化された相互通信
モジュールの高周波（クロックレート＞５０ＭＨｚ）データバスが、それ自体比
較的小型の交換装置のもとでも約３０〜４０ｃｍの長さになってしまう。これは
伝送線路に関する論理的な理由から所望のクロックレートに対して過度に長い。
それに対してさらなる悪化の要因となることは、複数のアセンブリと高周波デー
タバスとのコンタクトが、理論的伝送特性の維持のためにバス長さのさらなる低
減を要求することである。 公知文献“Hisamatsu,H. et.Al.:‘A CMOS 2.4 GBPS 16×16 ATM SWITCH CHIP
SET’NEC Reserch And Development, Bd. 35, Nr.4, 1.Oktober 1994, P458-46
9, XP000496868 ”からは、１６個の入出力側を備えた相互通信モジュール“ATM
switch”が公知であり、この場合は相互通信モジュールに接続可能な装置の数 の増加に対してマルチプレクサとデマルチプレクサが利用されている。
Claims (18)
- 【請求項１】 ＡＴＭマルチプレクサ装置（ＭＵＸ）において、 前記マルチプレクサ装置（ＭＵＸ）は一方では高周波データバス（ＤＢ）を介
して相互通信モジュール（Ｘ１５）に接続され、他方ではそれぞれ少なくとも１
つの加入者データバス（ＴＢ）を介して少なくとも１つの加入者端末装置に接続
されており、 前記マルチプレクサ装置（ＭＵＸ）は、加入者端末装置から相互通信モジュー
ル（Ｘ１５）へのデータ伝送のための受信モジュール（Ｒ）と、相互通信モジュ
ール（Ｘ１５）から加入者端末装置へのデータ伝送のための送信モジュール（Ｔ
）とを有しており、 前記受信モジュール（Ｒ）と送信モジュール（Ｔ）は、各加入者データバス（
ＴＢ０〜ＴＢ３）に対してバス毎のメモリ（ＦＩＦＯ０〜ＦＩＦＯ３）を有して
おり、 前記受信モジュール（Ｒ）においてはデータが、個別にそのつどの加入者端末
装置によって設定可能なクロックレート（ＴＢ＿ＣＬＯＣＫ）で前記バス毎のメ
モリ（ＦＩＦＯ０〜ＦＩＦＯ３）に記憶可能であり、かつ相互通信モジュール（
Ｘ１５）によって設定可能なクロックレート（ＤＢ＿ＣＬＯＣＫ）で読出し可能
であり、 前記送信モジュール（Ｔ）においてはデータが、相互通信モジュール（Ｘ１５
）によって設定可能なクロックレート（ＤＢ＿ＣＬＯＣＫ）で前記バス毎のメモ
リ（ＦＩＦＯ０〜ＦＩＦＯ３）に記憶可能であり、かつ前記バス毎のメモリ（Ｆ
ＩＦＯ０〜ＦＩＦＯ３）に対して個別にそのつどの加入者端末装置によって設定
可能なクロックレート（ＴＢ＿ＣＬＯＣＫ）で読出し可能であることを特徴とす
る装置。 - 【請求項２】 前記高周波データバス（ＤＢ）として１６ビット幅のデータ
バスが設けられ、前記加入者データバス（ＴＢ）として８ビット幅のデータバス
が設けられている、請求項１記載の装置。 - 【請求項３】 前記バス毎のメモリ（ＦＩＦＯ）は、ＦＩＦＯ（First In F
irst Out)メモリである、請求項１または２記載の装置。 - 【請求項４】 前記受信モジュール（Ｒ）のバス毎のメモリ（ＦＩＦＯ０〜
ＦＩＦＯ３）は、第１のデータ幅の加入者データバス（ＴＢ０〜ＴＢ３）から第
２のデータ幅の高周波データバス（ＤＢ）への変換を行うように構成されており
、 前記送信モジュール（Ｔ）のバス毎のメモリ（ＦＩＦＯ０〜ＦＩＦＯ３）は、
第２のデータ幅の高周波データバス（ＤＢ）から第１のデータ幅の加入者データ
バス（ＴＢ０〜ＴＢ３）への変換を行うように構成されている、請求項１から３
いずれか１項記載の装置。 - 【請求項５】 前記受信モジュール（Ｒ）のバス毎のメモリ（ＦＩＦＯ０〜
ＦＩＦＯ３）は、それぞれ第１の数ｎのメモリセル（ＭＥＭ１〜ＭＥＭｎ）を有
しており、 前記送信モジュール（Ｔ）のバス毎のメモリ（ＦＩＦＯ０〜ＦＩＦＯ３）は、
それぞれ前記第１の数ｎに比べて小さいかまたは同じ数である第２の数ｍのメモ
リセル（ＭＥＭ１〜ＭＥＭｍ）を有している、請求項１から４いずれか１項記載
の装置。 - 【請求項６】 前記バス毎のメモリ（ＦＩＦＯ０〜ＦＩＦＯ３）のメモリセ
ル（ＭＥＭ１〜ＭＥＭｎ；ＭＥＭ１〜ＭＥＭｍ）は、当該メモリセル（ＭＥＭ１
〜ＭＥＭｎ；ＭＥＭ１〜ＭＥＭｍ）内にそれぞれ１つのＡＴＭセルが記憶可能で
あるように構成されている、請求項５記載の装置。 - 【請求項７】 前記バス毎のメモリ（ＦＩＦＯ０〜ＦＩＦＯ３）のメモリセ
ル（ＭＥＭ１〜ＭＥＭｎ；ＭＥＭ１〜ＭＥＭｍ）は、ｑビット幅のデータシーケ
ンスの記憶のために構成されたそれぞれ同じサイズの２つの部分メモリ（ＴＳＰ
１，ＴＳＰ２）に分割されている、請求項５または６記載の装置。 - 【請求項８】 前記受信モジュール（Ｒ）のバス毎のメモリ（ＦＩＦＯ０〜
ＦＩＦＯ３）のメモリセル（ＭＥＭ１〜ＭＥＭｎ）は、加入者データバス（ＴＢ
０〜ＴＢ３）を介して受信されたＡＴＭセルの記憶に対してこの記憶が交互に行
われるように構成されており、それにより、ＡＴＭセルの順次連続するｑビット
幅のデータシーケンスが、同じメモリセル（ＭＥＭ１〜ＭＥＭｎ）の異なる部分
メモリ（ＴＳＰ１，ＴＳＰ２）に記憶される、請求項７記載の装置。 - 【請求項９】 前記受信モジュール（Ｔ）のバス毎のメモリ（ＦＩＦＯ０〜
ＦＩＦＯ３）のメモリセル（ＭＥＭ１〜ＭＥＭｍ）は、記憶されたＡＴＭセルの
読出しに対してこの読出しが交互に行われるように構成されており、それにより
、前記２つの部分メモリ（ＴＳＰ１，ＴＳＰ２）に記憶されたｑビット幅のデー
タシーケンスが、当該第１及び第２の部分メモリ（ＴＳＰ１，ＴＳＰ２）から加
入者データバス（ＴＢ０〜ＴＢ３）に交互に送出される、請求項７記載の装置。 - 【請求項１０】 ＡＴＭセルの受信に対して、ＡＴＭセル内に記憶されてい
るセル始端を表すＳＯＣ（Start of Cell)情報の出現に関する受信データシーケ
ンスの検査のための少なくとも１つのインターフェース装置（ＲＰ０〜ＲＰ３；
ＵＰ）が設けられており、 目下受信しているデータシーケンスがセル始端を表していない場合には、この
データシーケンスが目下の充填すべきメモリセル（ＭＥＭ１〜ＭＥＭｎ；ＭＥＭ
１〜ＭＥＭｍ）に記憶可能であり、 目下受信しているデータシーケンスがセル始端を表している場合には、新たな
メモリセル（ＭＥＭ１〜ＭＥＭｎ；ＭＥＭ１〜ＭＥＭｍ）が選択可能でかつ目下
の受信データシーケンスがこれに記憶可能である、請求項５または６記載の装置
。 - 【請求項１１】 そのつどの加入者データバス（ＴＢ０〜ＴＢ３）を介して
、当該加入者データバス（ＴＢ０〜ＴＢ３）と接続される加入者端末装置に接続
される複数の加入者装置がアドレッシング可能である、請求項１〜１０いずれか
１項記載の装置。 - 【請求項１２】 前記第１の部分モジュール（Ｒ）は、各加入者データバス
（ＴＢ０〜ＴＢ３）毎に、バス毎の受信レジスタ（Ｒｘ＿ＣＬＡＶ０〜Ｒｘ＿Ｃ
ＬＡＶ３）を有しており、該受信レジスタ（Ｒｘ＿ＣＬＡＶ０〜Ｒｘ＿ＣＬＡＶ
３）内には送信状態情報が記憶されており、該送信状態情報は、相互通信モジュ
ール（Ｘ１５）に伝送すべきデータを有している、前記加入者データバス（ＴＢ
０〜ＴＢ３）を介してアドレッシング可能な加入者装置を表している、請求項１
１記載の装置。 - 【請求項１３】 前記第２の部分モジュール（Ｔ）は、各加入者データバス
（ＴＢ０〜ＴＢ３）毎に、バス毎の送信レジスタ（Ｔｘ＿ＣＬＡＶ０〜Ｔｘ＿Ｃ
ＬＡＶ３）を有しており、該送信レジスタ（Ｔｘ＿ＣＬＡＶ０〜Ｔｘ＿ＣＬＡＶ
３）内には受信器状態情報が記憶されており、該受信器状態情報は、相互通信モ
ジュール（Ｘ１５）からのデータを受信可能な、前記加入者データバス（ＴＢ０
〜ＴＢ３）を介してアドレッシング可能な加入者装置を表している、請求項１１
または１２記載の装置。 - 【請求項１４】 前記第２の部分モジュール（Ｔ）は、マルチプレクサ毎の
送信レジスタ（Ｔｘ＿ＣＬＡＶ＿ＳＴＡＴＵＳ）を有しており、該送信レジスタ
（Ｔｘ＿ＣＬＡＶ＿ＳＴＡＴＵＳ）内には総受信器状態情報が記憶されており、
該総受信器状態情報は、相互通信モジュール（Ｘ１５）からのデータを受信可能
な、加入者データバス（ＴＢ０〜ＴＢ３）を介してアドレッシング可能な加入者
装置を表している、請求項１１から１３いずれか１項記載の装置。 - 【請求項１５】 前記第２の部分モジュール（Ｔ）は、各加入者データバス
（ＴＢ０〜ＴＢ３）毎に、バス毎のアドレスレジスタ（Ｔｘ＿ＭＡＴＣＨ０〜Ｔ
ｘ＿ＭＡＴＣＨ３）を有しており、該アドレスレジスタ（Ｔｘ＿ＭＡＴＣＨ０〜
Ｔｘ＿ＭＡＴＣＨ３）内にはアドレス状態情報が記憶されており、該アドレス状
態情報は、どの加入者装置が当該加入者データバス（ＴＢ０〜ＴＢ３）を介して
アドレッシング可能であるかを同定する、請求項１１から１４いずれか１項記載
の装置。 - 【請求項１６】 前記第２の部分モジュール（Ｔ）は、各加入者データバス
（ＴＢ０〜ＴＢ３）毎に、バス毎のＬＲＵアドレスレジスタ（Ｔｘ＿ＬＲＵ０〜
Ｔｘ＿ＬＲＵ３）を有しており、該ＬＲＵアドレスレジスタ（Ｔｘ＿ＬＲＵ０〜
Ｔｘ＿ＬＲＵ３）内にはＬＲＵアドレス状態情報が記憶されており、該ＬＲＵア
ドレス状態情報は、所定の期間内で高密度集積形相互通信モジュール（Ｘ１５）
へのデータの受信スタンバイ状態をシグナリングした、当該加入者データバス（
ＴＢ０〜ＴＢ３）を介してアドレッシング可能な加入者装置を表している、請求
項１１から１５いずれか１項記載の装置。 - 【請求項１７】 前記バス毎のＬＲＵアドレスレジスタ（Ｔｘ＿ＬＲＵ０〜
Ｔｘ＿ＬＲＵ３）と前記バス毎のアドレスレジスタ（Ｔｘ＿ＭＡＴＣＨ０〜Ｔｘ
＿ＭＡＴＣＨ３）は、所定の期間の経過後に、前記バス毎のＬＲＵアドレスレジ
スタ（Ｔｘ＿ＬＲＵ０〜Ｔｘ＿ＬＲＵ３）内に記憶されているＬＲＵアドレス状
態情報が対応するバス毎のアドレスレジスタ（Ｔｘ＿ＭＡＴＣＨ０〜Ｔｘ＿ＭＡ
ＴＣＨ３）に伝送可能であるように結合されている、請求項１５または１６記載
の装置。 - 【請求項１８】 前記第２の部分モジュール（Ｔ）は、各加入者データバス
（ＴＢ０〜ＴＢ３）毎に、バス毎のアドレスマルチプレクサ（ＡＤＤＲ＿ＭＵＸ
０〜ＡＤＤＲ＿ＭＵＸ３）を有しており、該アドレスマルチプレクサ（ＡＤＤＲ
＿ＭＵＸ０〜ＡＤＤＲ＿ＭＵＸ３）は、ＡＴＭセルと共に伝送されるアドレス情
報（Ｔｘ＿ＡＤＤＲ＜０〜４＞）と、バス毎のアドレスレジスタ（Ｔｘ＿ＭＡＴ
ＣＨ０〜Ｔｘ＿ＭＡＴＣＨ３）に記憶されているアドレス状態情報が比較可能と
なるように構成されており、それにより、ＡＴＭセルが、前記送信モジュール（
Ｔ）の当該アドレス情報（Ｔｘ＿ＡＤＤＲ＜０〜４＞）に対応するバス毎のメモ
リ（ＦＩＦＯ０〜ＦＩＦＯ３）に割当て可能である、請求項１５記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1997151560 DE19751560A1 (de) | 1997-11-20 | 1997-11-20 | ATM-Multiplexereinrichtung |
| DE19751560.6 | 1997-11-20 | ||
| PCT/DE1998/003371 WO1999027685A1 (de) | 1997-11-20 | 1998-11-16 | Atm-multiplexereinrichtung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001524779A true JP2001524779A (ja) | 2001-12-04 |
Family
ID=7849381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000522707A Withdrawn JP2001524779A (ja) | 1997-11-20 | 1998-11-16 | Ａｔｍマルチプレクサ装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1033017A1 (ja) |
| JP (1) | JP2001524779A (ja) |
| CN (1) | CN1279852A (ja) |
| CA (1) | CA2310779A1 (ja) |
| DE (1) | DE19751560A1 (ja) |
| WO (1) | WO1999027685A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105904460B (zh) * | 2016-07-11 | 2018-09-04 | 吉林大学 | 一种实时仿人舞蹈机器人控制系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124978A (en) * | 1990-11-26 | 1992-06-23 | Bell Communications Research, Inc. | Grouping network based non-buffer statistical multiplexor |
| US5475679A (en) * | 1994-12-08 | 1995-12-12 | Northern Telecom Limited | Large capacity ATM switch |
| US5668798A (en) * | 1995-04-05 | 1997-09-16 | International Business Machines Corporation | Multiplexed TC sublayer for ATM switch |
-
1997
- 1997-11-20 DE DE1997151560 patent/DE19751560A1/de not_active Withdrawn
-
1998
- 1998-11-16 CN CN 98811410 patent/CN1279852A/zh active Pending
- 1998-11-16 JP JP2000522707A patent/JP2001524779A/ja not_active Withdrawn
- 1998-11-16 WO PCT/DE1998/003371 patent/WO1999027685A1/de not_active Application Discontinuation
- 1998-11-16 EP EP98962274A patent/EP1033017A1/de not_active Withdrawn
- 1998-11-16 CA CA002310779A patent/CA2310779A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999027685A1 (de) | 1999-06-03 |
| DE19751560A1 (de) | 1999-05-27 |
| CA2310779A1 (en) | 1999-06-03 |
| EP1033017A1 (de) | 2000-09-06 |
| CN1279852A (zh) | 2001-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819484B2 (ja) | Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 | |
| US5778180A (en) | Mechanism for reducing data copying overhead in protected memory operating systems | |
| CA2283999C (en) | Packet processing apparatus, packet processing method, and packet exchange | |
| US5664116A (en) | Buffering of data for transmission in a computer communication system interface | |
| US5875352A (en) | Method and apparatus for multiple channel direct memory access control | |
| US5898688A (en) | ATM switch with integrated system bus | |
| US6438613B1 (en) | Method and apparatus for allowing packet data to be separated over multiple bus targets | |
| JP2001509975A (ja) | 非同期転送モード通信システム中でデータ・パケットをメッセージに再構成する方法および装置 | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| US5638367A (en) | Apparatus and method for data packing through addition | |
| US5805590A (en) | Switching device for digital data networks and asynchronous transfer mode | |
| US5680401A (en) | Method and apparatus for asynchronously segmenting packets of multiple channels into ATM cells | |
| JP2001524779A (ja) | Ａｔｍマルチプレクサ装置 | |
| US6757287B1 (en) | Device and method for controlling a data transmission operation between a first ATM device and a second ATM device | |
| US6487203B1 (en) | Apparatus for transmitting cells between ATM layer and physical layer and method therefor | |
| JP3455379B2 (ja) | 速度変換回路 | |
| US6301259B1 (en) | Switch and switching method | |
| JP2837548B2 (ja) | 多重セル組立回路 | |
| KR0159671B1 (ko) | 공유메모리 구조를 갖는 출력 버퍼형 스위치 | |
| KR100440057B1 (ko) | 에이티엠 교환 방식에서 음성 패킷 처리를 위한 버퍼 운용방법 | |
| JPH10327175A (ja) | スイッチ及びスイッチング方法 | |
| JP2001326645A (ja) | Ａｔｍ伝送装置 | |
| KR100404026B1 (ko) | 회선 에뮬레이션 시스템 | |
| JP2001524794A (ja) | 高いデータ速度のためのａｔｍ交換装置 | |
| JPH10200537A (ja) | 非同期転送モード交換システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |