JP2001516971A - コプレナＳｉ／Ｇｅコンポジット基板及びその製造方法 - Google Patents

コプレナＳｉ／Ｇｅコンポジット基板及びその製造方法

Info

Publication number
JP2001516971A
JP2001516971A JP2000512245A JP2000512245A JP2001516971A JP 2001516971 A JP2001516971 A JP 2001516971A JP 2000512245 A JP2000512245 A JP 2000512245A JP 2000512245 A JP2000512245 A JP 2000512245A JP 2001516971 A JP2001516971 A JP 2001516971A
Authority
JP
Japan
Prior art keywords
region
silicon
wafer
iii
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000512245A
Other languages
English (en)
Inventor
ユージン エイ フィッツジェラルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of JP2001516971A publication Critical patent/JP2001516971A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 シリコン領域を有するシリコンウエハと、前記シリコン領域の内部に集積化された少なくとも一つのＧｅXＳｉ1-X領域と、を含む半導体構造。前記シリコン及びＧｅXＳｉ1-X領域は、実質的にコプレナな表面であることができる。前記構造は、前記シリコン領域に形成された少なくとも一つのエレクトロニクスデバイスと、前記少なくとも一つのＧｅXＳｉ1-X領域に形成されたIII−Ｖ材料の少なくとも一つのエレクトロニクスデバイスとを含むことができる。前記構造は、例えば、集積III−Ｖ／Ｓｉ半導体マイクロチップであることができる。本発明の他の実施形態によれば、表面を有するシリコンウエハを提供することと、前記ウエハの前記表面の内部にビアのパターンを形成することと、前記ビアの内部にＧｅ XＳｉ1-Xの領域を堆積することとを含む半導体構造の製造方法が提供される。この方法は、前記ウエハと前記ＧｅXＳｉ1-X領域とが実質的にコプレナな表面を有するように前記ウエハを処理することを含むことができる。他の実施形態は、表面を有するシリコンウエハを提供することと、前記シリコンウエハの前記表面にＧｅXＳｉ1-Xの領域を堆積することと、前記堆積されたＧｅXＳｉ1-X領域がシリコンの内部に集積化されるようにシリコンを前記表面に堆積することとを含む半導体構造の製造方法を提供する。

Description

【発明の詳細な説明】
（発明の背景） 本発明は、格子不整合な半導体材料の集積化に関しており、特に、ＳｉＧｅ材
料のＳｉ基板上への集積化に関する。
【０００１】 多くの格子整合したデバイス及び回路が成熟するにつれて、格子不整合な半導
体、デバイス及び回路への興味が増している。増加する商業的な興味の裏側には
、集積化及び部品性能という２つの推進力がある。異なる半導体材料を共通の基
板上に集積することは、設計者に性能の改善、コストの低下、及び信頼性の増加
を可能にする。これより、この内的な進歩の影響を最も受けるアプリケーション
とは、現在ではもっと従来的なパッケージング法で別個にパッケージングして結
合されている複数のタイプの半導体材料を必要とするシステムであろう。これら
のアプリケーションの例は、Ｓｉ上へのIII−Ｖ材料の集積化、及びＳｉＧｅ回 路のＳｉＣＭＯＳとの集積化である。そのようなシングルチップシステムは、通
信技術において、特に無線通信技術において、広いアプリケーションを有するも
のと期待されている。
【０００２】 異なる半導体を結合したものの有益性は、結果として得られる材料の質に依存
する。基板と堆積層との間の大きな格子不整合は、材料の堆積中に応力を生じて
堆積層の中に多くの欠陥を生成し、劣った材料特性及び限られた性能を招く結果
になる。高不整合堆積層におけるスレッディング転位（ｔｈｒｅａｄｉｎｇ ｄ
ｉｓｌｏｃａｔｉｏｎ）の密度を制御するためには、確立された手法は、基板の
パターニング及び組成傾斜の２つしかない。基板のパターニングの場合、このア
イデアは、スレッディング転位は結合構造（ジオメトリ；ｇｅｏｍｅｔｒｙ）の
必然である、すなわち転位は結晶内で終わることができないという知識を利用す
る。基板をより小さな成長領域にパターニングすることによって自由端を他の自
由端に近づけることができれば、そのときには、スレッディング転位密度を減少
させることが可能である。この技法は、転位核の形成（ｄｉｓｌｏｃａｔｉｏｎ
ｎｕｃｌｅａｔｉｏｎ）が激しくない低不整合システムに対して最も良く作用
するが、高不整合システムのスレッディング転位密度も同様に低減するであろう
。
【０００３】 他の確立された手法は、組成傾斜層の使用である。全体として大きな不整合に
到達するために、一連の小さな不整合界面によって、スレッディング転位密度を
低く抑えながら大きな緩和を得ることができるであろうことが想像される。各層
が実質的に緩和され、下の層からのスレッディング転位を再利用することができ
るならば、この結果が可能である。この方法は、ずいぶん以前に、格子不整合な
ＧａＡｓ基板上に成長したＧａＡｓＰのＬＥＤに経験的なやりかたで適用された
。しかし、ＧａＡｓＰプロセスが製造へ移された後は、引き続く格子不整合研究
の大半は単一の不整合界面に焦点を絞った。ＡｌＧａＡｓ／ＧａＡｓ構造及びＩ
ｎＧａＡｓＰ／ＩｎＰ構造が光エレクトロニクス及びエレクトロニクスデバイス
のアプリケーションで主流になるにつれて、アプリケーションにおける格子不整
合材料に対する推進力は減少した。これらの材料系が完全に開発されるまで、高
不整合層の実施は不必要のようであった。
【０００４】 傾斜層に対する新しい興味が、新規な部品に対する要求の増加、及び更なる集
積化に対する要求の増加のために生じてきた。緩和傾斜ＳｉＧｅにおける進歩は
、Ｓｉ上の緩和ＳｉＧｅに基づくＳｉＧｅデバイス、及び中間緩和ＳｉＧｅ傾斜
層を使用したＳｉ上へのIII−Ｖ材料の集積化が可能であることを示してきてい る。これより、緩和された傾斜ＳｉＧｅ層は、ＳｉＧｅデバイス及び／又はIII −ＶデバイスとＳｉ基板との間の材料ブリッジとして機能することができる。
【０００５】 しかし、これらの材料の進歩は、これらの緩和層と引き続くデバイスとを比較
的標準のＳｉ回路プロセスによって生成するための適切なプロセスシーケンスが
発見されない限りは、不完全である。エレクトロニクス及び光エレクトロニクス
システムの決定的な（クリティカルな）見解は、多くのアプリケーションにおけ
るメインのデータ処理が、今日の半導体産業で優勢にあるＳｉＣＭＯＳ回路で実
行されることができるということである。Ｓｉベースのシングルチップシステム
の新しい領域を創り出すためには、ＳｉＣＭＯＳ回路を上述の緩和傾斜ＳｉＧｅ
における材料の進歩と結び付ける構造及びプロセスが必要である。
【０００６】 （発明の要旨） 本発明は、コプレナＳｉＧｅ／Ｓｉ基板を製造する方法を提供する。ＳｉＧｅ
領域は、緩和傾斜ＳｉＧｅ技術を使用して形成される。以下で説明される平坦化
（プレーナライゼーション）プロセスは、ＳｉＣＭＯＳプロセスを通じて処理さ
れ得る改変されたＳｉウエハを生成する。ＣＭＯＳプロセスにおける適当な時点
で、ＳｉＧｅ領域の上又は中のデバイスがメタライズされてＣＭＯＳ回路に接続
され、Ｓｉデバイス、ＳｉＧｅデバイス、及び／又はIII−Ｖデバイスを使用し ているシングルチップシステムを生成することができる。
【０００７】 本発明はさらに、緩和ＧｅＳｉ結晶性合金表面がＳｉとコプレナ的な仕方で共
存できるような構造を製造する半導体構造及び方法を提供する。そのような基板
は、ＧｅＳｉ材料及びデバイス、並びに／又はＧｅＳｉ上に成長されたIII−Ｖ 材料及びデバイスとＳｉエレクトロニクスとの集積化が望まれるような多くのア
プリケーション（ｔｈｅ ｐｌｅｔｈｏｒａ ｏｆ ａｐｐｌｉｃａｔｉｏｎｓ
）を活用する（ｈａｒｎｅｓｓ）ために必須である。
【０００８】 したがって、本発明のある実施形態によれば、シリコン領域と、そのシリコン
領域の内部に集積化された少なくとも一つのＧｅXＳｉ1-X領域とを有するシリコ
ンウエハを備えている半導体構造が提供される。シリコン及びＧｅXＳｉ1-X領域
は、実質的にコプレナな表面であることができる。この構造は、前記シリコン領
域に形成された少なくとも一つのエレクトロニクスデバイスと、前記少なくとも
一つのＧｅXＳｉ1-X領域に形成されたIII−Ｖ材料からなる少なくとも一つのエ レクトロニクスデバイスとを含むことができる。この構造は、例えば集積化III −Ｖ／Ｓｉ半導体マイクロチップであってもよい。
【０００９】 本発明の他の実施形態によれば、表面を有するシリコンウエハを提供すること
と、そのウエハの前記表面の内部にビアのパターンを形成することと、そのビア
の内部にＧｅXＳｉ1-Xの領域を堆積することとを含む半導体構造の製造方法が提
供される。この方法は、ウエハとＧｅXＳｉ1-X領域とが実質的にコプレナな表面
を有するように、ウエハを処理することを含むことができる。他の実施形態は、
表面を有するシリコンウエハを提供することと、そのシリコンウエハの前記表面
にＧｅXＳｉ1-Xの領域を堆積することと、堆積されたＧｅXＳｉ1-X領域がシリコ
ンの内部に集積化されるように前記表面にシリコンを堆積することとを含む半導
体構造の製造方法を提供する。
【００１０】 本発明のこれら及び他の目的、特徴、及び効果は、添付の図面に描かれている
ように、本発明の好適な実施形態の以下の詳細な説明を考慮すれば、明らかにな
るであろう。 （発明の詳細な説明） 図１Ａ〜１Ｅは、本発明にしたがってＧｅＳｉ合金及びＳｉの両方を表面に有
する基板のウエハを製造するプロセスを示す、半導体構造の一連の側面図である
。図１Ａは、最初のプロセス工程を示しており、ここでは、最初に、従来のＳｉ
ウエハ１００のパターニングを行う。そのようなウエハは通常は（００１）向き
のウエハであり、（００１）ウエハのオフカットはウエハを[１１０]方向に向か
って６度ポリッシュすることによって誘起される。このＳｉウエハは、ビア１０
２がウエハの中にエッチングされ得るように、リソグラフ的にパターニングされ
てマスクされるべきである。これらのビアは、ＧｅＳｉ材料が堆積される領域に
なるであろう。
【００１１】 例えば、ＳｉウエハはＳｉＯ2の層１０４でコートされ、ウィットなホトレジ ストでカバーされ、リソグラフ的に現像されて、ウエハに所望のパターンを製造
することができる。ＨＦ水又はバッファドエッチング溶液をその後に使用して、
ホトレジストが除去された領域から酸化物を除去することができる。最後に、ホ
トレジストが除去された後にＫＯＨのようなＳｉＯ2をエッチングしないエッチ ング溶液にウエハを浸すことによって、Ｓｉビア１０２を形成することができる
。この結果が、Ｓｉビアの形成である。より垂直な側壁が望まれるときには、例
えば、ＫＯＨエッチング工程の代わりにドライエッチングを使用することができ
る。
【００１２】 ウエハはその後に洗浄されて、残りのプロセスにこのエッチング工程からのコ
ンタミネーションが持ち込まれないことを確実にすることができる。ウエハはそ
の後に、化学的気相成長システムのようなＧｅＳｉ堆積システムの中に挿入され
る。図１Ｂに示されているように、傾斜ＧｅＳｉ層１０６は、Ｇｅ組成がビア１
０２の中の材料の厚さにわたって傾斜するように堆積される。傾斜領域の終わり
では、所望の組成の一様な組成のＧｅＳｉ層１０８が、成長表面が成長の終了前
にＳｉ表面を横切るように成長される。この要件が、ビアの中でのＧｅＳｉの成
長がＳｉウエハの表面の上方に達することを確実にし、また、引き続く平坦化工
程が一様層の下方に位置する組成傾斜層の中には達しないことを確実にする。
【００１３】 ＳｉＧｅの成長のために使用される条件は、緩和ＳｉＧｅ傾斜構造に対する最
適成長条件と一致するべきである。例えば、Ｇｅ３０％の濃度を合金化するよう
に成長される傾斜層は、典型的にはＵＨＶＣＶＤで、約７５０〜８００℃の温度
で且つ２５ｍＴの反応炉圧力の下で成長される。傾斜率は、典型的には１μｍあ
たりＧｅ１０％以下である。
【００１４】 図１Ｃに示されているように、ウエハはその後に、化学機械的にポリッシュバ
ックされて、一様なＧｅＳｉ領域１０８がＳｉ表面とコプレナになる。もし、酸
化物層がこのポリッシュ工程のために除去されなければ、これをポリッシュプロ
セスの制御として使用することができる。ウエハがポリッシュされるときの色の
変化が、Ｓｉウエハ表面への接近のシグナルとなるであろう。Ｓｉ表面に到達す
ると、その表面はコプレナであるのでポリッシュは終了される。
【００１５】 この構造によれば、この段階でウエハを従来のＳｉエレクトロニクス（ＣＭＯ
Ｓ）製造ラインに挿入して、ＳｉエレクトロニクスのためにＳｉ領域を処理する
ことが可能であることが理解されるであろう。唯一の制約は、最高温度工程の温
度を低くするようにＳｉＣＭＯＳプロセスが改変されるかもしれないという点で
ある。このプロセスは、ＧｅＳｉ合金中でＧｅ７０〜１００％であるような高Ｇ
ｅ合金を必要とするかもしれない。これらの合金の融点は、９３６℃であるＧｅ
の融点に近づく。これより、ＧｅＳｉ合金層がＧｅ１００％にまで傾斜するとき
には、Ｇｅ層が著しくダメージを受けないようにＳｉＣＭＯＳ処理温度が下げら
れるべきである。
【００１６】 平坦化及び／又はＣＭＰを使用した改良された傾斜ＳｉＧｅ構造における他の
進歩が本発明と組み合わされて、ＳｉＧｅ材料の質を改良することができること
も理解されるであろう。例えば、ここで説明されているプロセスを使用して、Ｇ
ｅ５０％合金とＳｉとのコプレナを生成することができる。ＳｉＧｅ領域の上へ
の引き続く連続した傾斜層の成長の結果として、高Ｇｅ濃度の改良されたＳｉＧ
ｅ合金がＳｉＧｅビア領域の上にもたらされるであろう。
【００１７】 アプリケーションの例は、ＧｅＳｉトランジスタと伝統的なＳｉＣＭＯＳ回路
及びデバイスとの集積化である。この場合、ＧｅＳｉ領域はＧｅ３０％まで傾斜
されてもよく、ＳｉＣＭＯＳプロセスの処理温度は、わずかに変更されなければ
ならないだけであろう。
【００１８】 図１Ｅに示されているように、ＳｉＣＭＯＳエレクトロニクスは領域１１０と
して示されており、これは例えば、Ｓｉトランジスタとそれらの間の従来の内部
配線（インターコネクト）とを含むことができる。ＳｉＣＭＯＳとの集積III− Ｖデバイスの場合、一般に合金はより高い格子定数、例えばＧｅ７０〜１００％
まで傾斜される。これらのより高いＧｅ組成は、より大きな格子定数を有し、し
たがってIII−Ｖ材料の幾つかとは格子不整合である。また、この場合、上記の ように、プロセスの開始時にオフカットウエハを使用することが避けられない。
【００１９】 Ｓｉ領域の上へのＣＭＯＳ製造の間に、全プロセスの間、ＧｅＳｉ領域をＳｉ
Ｏ2でカバーすることができる。ＳｉＣＭＯＳの製造後に、ＧｅＳｉの上方の領 域が露出されることができて、ＳｉＣＭＯＳ又はエレクトロニクスは酸化物又は
窒化物のパシベーションマスク層１１２で保護されることができる。ひとたびＧ
ｅＳｉ領域が露出されると、図１Ｅに示されるようにIII−Ｖ材料の層１１４を 堆積することができる。高転位密度がＧａＡｓ層に形成されることを防ぐために
、Ｇｅの上へのＧａＡｓの成長を正確に開始する際に、注意深くなければならな
い。III−Ｖ成長後に、この材料は規定され又はエッチングされることができ（ マスクは分解されてリフトオフされる）、最後のメタライゼーションが行われて
III−Ｖデバイスが内部配線（インターコネクト）１１６を介してお互いに且つ Ｓｉエレクトロニクスにも接続され、これによって集積III−Ｖ／Ｓｉチップが 形成される。
【００２０】 図２は、マイクロチップ１２０として形成された例示的なコプレナＳｉエレク
トロニクス／ＧｅＳｉコンポジット基板の上面図である。このチップは、上述の
ように製造されたＧｅＳｉ領域１２２と、内部配線（インターコネクト）１２６
によってこのＧｅＳｉ領域に接続されたＳｉＣＭＯＳ回路領域１２４とを含む。
【００２１】 本発明が、その幾つかの好適な実施形態に関して示され且つ説明されてきたが
、その形態及びその詳細に対する様々な変化、省略及び追加が、本発明の考え及
び範囲を逸脱することなく、これに行われてもよい。
【図面の簡単な説明】
【図１】 図１Ａ〜図１Ｅは、本発明にしたがってＧｅＳｉ合金及びＳｉの
両方を表面に有する基板のウエハを製造するプロセスを示す、半導体構造の一連
の側面図である。
【図２】 図２は、マイクロチップとして形成された例示的なコプレナＳｉ
エレクトロニクス／ＧｅＳｉコンポジット基板の上面図である。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 77 Ｍａｓｓａｃｈｕｓｅｔｔｓ Ａｖｅ ｎｕｅ，Ｃａｍｂｒｉｄｇｅ，ＭＡ 02139 ＵＳＡ 【要約の続き】 の領域を堆積することと、前記堆積されたＧｅXＳｉ1-X 領域がシリコンの内部に集積化されるようにシリコンを 前記表面に堆積することとを含む半導体構造の製造方法 を提供する。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 シリコン領域を有するシリコンウエハと、 前記シリコン領域の内部に集積化された少なくとも一つのＧｅXＳｉ1-X領域と
    、 を備える、半導体構造。
  2. 【請求項２】 前記シリコン及びＧｅXＳｉ1-X領域が実質的にコプレナ表面
    を備えている、請求の範囲１に記載の半導体構造。
  3. 【請求項３】 前記シリコン領域に形成された少なくとも一つのエレクトロ
    ニクスデバイスをさらに備えている、請求の範囲１に記載の半導体構造。
  4. 【請求項４】 前記少なくとも一つのＧｅXＳｉ1-X領域に形成されたIII− Ｖ材料の少なくとも一つのエレクトロニクスデバイスをさらに備えている、請求
    の範囲１に記載の半導体構造。
  5. 【請求項５】 前記少なくとも一つのＧｅXＳｉ1-X領域に形成されたIII− Ｖ材料の少なくとも一つのエレクトロニクスデバイスをさらに備えている、請求
    の範囲１に記載の半導体構造。
  6. 【請求項６】 シリコン領域を有するシリコンウエハと、 前記シリコン領域に形成された少なくとも一つのエレクトロニクスデバイスと
    、 前記シリコン領域の内部に集積化された少なくとも一つのＧｅXＳｉ1-X領域と
    、 前記少なくとも一つのＧｅXＳｉ1-X領域に形成されたIII−Ｖ材料の少なくと も一つのエレクトロニクスデバイスと、 を備える、集積III−Ｖ／Ｓｉ半導体マイクロチップ。
  7. 【請求項７】 シリコン領域を有するシリコンウエハと、 前記シリコン領域に形成された少なくとも一つのエレクトロニクスデバイスと
    、 前記シリコン領域の内部に集積化された少なくとも一つのＧｅXＳｉ1-X領域と
    、 前記少なくとも一つのＧｅXＳｉ1-X領域に形成されたＧｅＳｉ材料の少なくと
    も一つのエレクトロニクスデバイスと、 を備える、集積ＧｅＳｉ／Ｓｉ半導体マイクロチップ。
  8. 【請求項８】 表面を有するシリコンウエハを提供する工程と、 前記ウエハの前記表面の内部にビアのパターンを形成する工程と、 前記ビアの内部にＧｅXＳｉ1-Xの領域を堆積する工程と、 を含む、半導体構造の製造方法。
  9. 【請求項９】 前記ウエハと前記ＧｅXＳｉ1-X領域とが実質的にコプレナな
    表面を有するように前記ウエハを処理する工程をさらに含む、請求の範囲８に記
    載の方法。
  10. 【請求項１０】 表面を有するシリコンウエハを提供する工程と、 前記シリコンウエハの前記表面にＧｅXＳｉ1-Xの領域を堆積する工程と、 前記堆積されたＧｅXＳｉ1-X領域がシリコンの内部に集積化されるように、シ
    リコンを前記表面に堆積する工程と、 を含む、半導体構造の製造方法。
JP2000512245A 1997-09-16 1998-09-08 コプレナＳｉ／Ｇｅコンポジット基板及びその製造方法 Pending JP2001516971A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5909197P 1997-09-16 1997-09-16
US60/059,091 1997-09-16
PCT/US1998/018715 WO1999014804A1 (en) 1997-09-16 1998-09-08 CO-PLANAR Si AND Ge COMPOSITE SUBSTRATE AND METHOD OF PRODUCING SAME

Publications (1)

Publication Number Publication Date
JP2001516971A true JP2001516971A (ja) 2001-10-02

Family

ID=22020797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000512245A Pending JP2001516971A (ja) 1997-09-16 1998-09-08 コプレナＳｉ／Ｇｅコンポジット基板及びその製造方法

Country Status (6)

Country Link
US (2) US20010006249A1 (ja)
EP (1) EP1036412A1 (ja)
JP (1) JP2001516971A (ja)
KR (1) KR20010024041A (ja)
CA (1) CA2302758A1 (ja)
WO (1) WO1999014804A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6784065B1 (en) 2001-06-15 2004-08-31 National Semiconductor Corporation Bipolar transistor with ultra small self-aligned polysilicon emitter and method of forming the transistor
US7087979B1 (en) 2001-06-15 2006-08-08 National Semiconductor Corporation Bipolar transistor with an ultra small self-aligned polysilicon emitter
US6649482B1 (en) * 2001-06-15 2003-11-18 National Semiconductor Corporation Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor
US7226504B2 (en) * 2002-01-31 2007-06-05 Sharp Laboratories Of America, Inc. Method to form thick relaxed SiGe layer with trench structure
US6730914B2 (en) * 2002-02-05 2004-05-04 E-Phocus, Inc. Photoconductor-on-active-pixel (POAP) sensor utilizing equal-potential pixel electrodes
FR2842217A1 (fr) * 2002-07-12 2004-01-16 St Microelectronics Sa Croissance d'une region monocristalline d'un compose iii-v sur un substrat de silicium monocristallin
GB0220438D0 (en) 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
US7071734B2 (en) * 2002-10-15 2006-07-04 Altera Corporation Programmable logic devices with silicon-germanium circuitry and associated methods
JP2005197405A (ja) * 2004-01-06 2005-07-21 Toshiba Corp 半導体装置とその製造方法
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US20110084308A1 (en) * 2007-08-08 2011-04-14 Ter-Hoe Loh Semiconductor arrangement and a method for manufacturing the same
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8071440B2 (en) * 2008-12-01 2011-12-06 United Microelectronics Corporation Method of fabricating a dynamic random access memory
US8853745B2 (en) * 2009-01-20 2014-10-07 Raytheon Company Silicon based opto-electric circuits
US7834456B2 (en) * 2009-01-20 2010-11-16 Raytheon Company Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US7994550B2 (en) * 2009-05-22 2011-08-09 Raytheon Company Semiconductor structures having both elemental and compound semiconductor devices on a common substrate
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8841177B2 (en) 2012-11-15 2014-09-23 International Business Machines Corporation Co-integration of elemental semiconductor devices and compound semiconductor devices
US9704958B1 (en) 2015-12-18 2017-07-11 International Business Machines Corporation III-V field effect transistor on a dielectric layer
US10062693B2 (en) * 2016-02-24 2018-08-28 International Business Machines Corporation Patterned gate dielectrics for III-V-based CMOS circuits
US10593600B2 (en) 2016-02-24 2020-03-17 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
FR3056825B1 (fr) * 2016-09-29 2019-04-26 Soitec Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905037A (en) * 1966-12-30 1975-09-09 Texas Instruments Inc Integrated circuit components in insulated islands of integrated semiconductor materials in a single substrate
US5256550A (en) * 1988-11-29 1993-10-26 Hewlett-Packard Company Fabricating a semiconductor device with strained Si1-x Gex layer
JP2744350B2 (ja) 1990-11-22 1998-04-28 キヤノン株式会社 半導体基板およびその製造方法
US5221413A (en) * 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
JP2970425B2 (ja) * 1994-09-26 1999-11-02 日本電気株式会社 バイポーラトランジスタの製造方法

Also Published As

Publication number Publication date
KR20010024041A (ko) 2001-03-26
EP1036412A1 (en) 2000-09-20
WO1999014804A1 (en) 1999-03-25
US20010006249A1 (en) 2001-07-05
CA2302758A1 (en) 1999-03-25
US6171936B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
JP2001516971A (ja) コプレナＳｉ／Ｇｅコンポジット基板及びその製造方法
KR100251817B1 (ko) 집적화된 실리콘 및 비실리콘 반도체장치의 제조방법
US6146457A (en) Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
US6703144B2 (en) Heterointegration of materials using deposition and bonding
US7687378B2 (en) Fabricating method of nitride semiconductor substrate and composite material substrate
US6033995A (en) Inverted layer epitaxial liftoff process
CN101584024B (zh) 多层结构及其制备工艺
US7078318B2 (en) Method for depositing III-V semiconductor layers on a non-III-V substrate
US20020168837A1 (en) Method of fabricating silicon devices on sapphire with wafer bonding
JP6264675B2 (ja) シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板
Ersen et al. Direct bonding of GaAs films on silicon circuits by epitaxial liftoff
US5136347A (en) Semiconductor structure
JP2642645B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2003068593A (ja) 半導体積層基板およびその製造方法
US7176107B2 (en) Hybrid substrate and method for fabricating the same
US5384282A (en) Method for producing an embedded optoelectronic integrated circuit
US5208167A (en) Method for producing SOI substrate
TWI241651B (en) Semiconductor etch speed modification
JP3488927B2 (ja) 誘電体分離基板及びその製造方法
JPH0963951A (ja) 半導体基板の製造方法及び半導体装置の製造方法
TW201729355A (zh) 製造混合式基材的方法
JP2765466B2 (ja) 基板接合方法
CN116190203A (zh) 半导体基底、半导体器件以及制作方法
JP2001297990A (ja) エッジ成長ヘテロエピタキシ
JPH05109713A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040608