JP2001513952A - 単一チップ無線送受信器 - Google Patents

Abstract

(57)【要約】 無線送信器（１００）全体を単一のICチップ上に完全に集積化可能である。IFフィルタ（１２０、１２４）をチップ上に集積化するため、低いIFのヘテロダイン・アーキテクチャを使用する。送信時のアップ変換と受信時のダウン変換の両方に単一の直接変調VCO（１１８）を使用する。ボンド線をVCO（１１８）の発振器タンクの共振器として使用する。TDD方式（１１４）をエアー・インターフェースに使用してクロストーク又は漏れを除去する。ガウス形状２進FSK変調方式（１２４）を使用して多数のその他の実装利点を提供する。

Description

【発明の詳細な説明】 単一チップ無線送受信器 発明の背景 発明の技術分野 本発明は一般に無線通信分野に関係し、特に集積回路チップ上に製造した短距 離送受信器に関係する。 関連技術の説明 現代の技術により可能となった高レベルの回路集積は、携帯通信機器（例えば 、セルラ電話）の製造業者がその製品のサイズを相当に減少することを可能とし た。一般的に言って、これらのより小さな製品は電力消費が少なく、最終的には 生産が安価となる。 過去に、無線送信器／受信器（送受信器）全体を単一の集積回路（IC）チップ 上に製造しようとする多くの試みがなされた。一般に、これらの試みは成功せず 、前記無線器の一部のみが単一チップ上に置かれた。例えば、オカノブ（Okanob u）への米国特許第5,428,835号は単一の半導体チップ上に形成された受信器回路 を開示している。全体集積化が行なわれない主な理由は、無線システム仕様に見 出すことができる。 無線通信システムの多数の標準エアー・インターフェース仕様は周波数精度、 隣接チャネル干渉、変調性能等に関する高度の要求を記述している。しかしなが ら、既存のオンチップ信号処理技術は、これらのエアー・インターフェースに設 定される性能基準を満足できるレベルにまだ達していない。 発明の要旨 本発明の目的は無線送受信器の全体寸法を著しく減少することである。 本発明の他の目的は、ケーブル・リンクよりコストが少ない短距離無線リンク を生産することである。 本発明のさらに他の目的は、単一集積回路チップ上に短距離無線送受信器を生 産する事である。 本発明によると、以上の及びその他の目的は単一半導体ICチップ上に完全に集 積化可能な無線送受信器アーキテクチャにより達成される。送受信器のIFフィル タをチップに集積化するため、相対的に低いIFのヘテロダイン・アーキテクチャ を使用する。送信時のアップ変換用と受信時のダウン変換用の両方に単一の直接 変調VCOを使用する。VCOの発振器タンクの共振器としてボンド線を使用する。時 分割デュプレックス方式をエアー・インターフェースに使用してクロストーク又 は漏話を除去する。ガウス形状２進FSK変調方式を使用して多数のその他の実装 利点を提供する。 図面の簡単な説明 本発明の方法と装置のより完全な理解は、以下の添付図面を参照して以下の詳 細な説明を参照することにより得られる。 図１は本発明の理解を容易にするため使用可能な無線送受信器アーキテクチャ の基本機能ブロック線図である。 図２は図１に示した受信器部分の機能を実装するために使用可能である、従来 の受信器部分のブロック線図である。 図３は図１に図示した受信器アーキテクチャによるダウン変換に使用可能なイ メージ排除ミキサ段のブロック線図である。 図４は本発明の装置と方法を実装するために使用可能な、単一チップアーキテ クチャの概略ブロック線図である。 図５は本発明の第２の実施例による、単一ICチップ上の無線送受信器の詳細な 回路ブロック線図である。 図面の詳細な説明 本発明の望ましい実施例とその利点は図面の図１-図５を参照することにより 最も良く理解でき、同一の番号は各種の図面で同一の対応する部品に使用される 。 望ましい実施例では、エアー・インターフェース仕様は音声とデータの両方の ディジタル送信を可能とする。使用可能なこのようなエアー・インターフェース は、「短距離無線通信システムと使用方法」という名称の1996年7月13日提出の デント（Dent）他への共通に譲渡された米国特許出願一連番号第08/685,069号に 記載されている。使用可能な周波数帯域は、2.4GHzで、使用可能な83.5MHz帯域 を有する無免許工業用、科学用、医療用（ISM）帯域である。しかしながら、米 国では、連邦通信委員会（FCC）は送信電力が0dBm以上である場合は動作用に周 波数拡散を要求している。この帯域には多数の「干渉体」又は「ジャマー」が動 作している（例えば、電子レンジはこの帯域のよく知られた「干渉体」である） 。従って、このような干渉に対しての抵抗性を上げるため、周波数ホッピング方 式が使用される。直接シーケンス周波数拡散と対比して、周波数ホップ拡散によ り提供される干渉抵抗度はジャマーの送信電力から独立していることに注意され たい。 加えて、望ましい実施例に関しては、広帯域信号を処理することなく83.5MHz 帯域全体に渡る平均周波数拡散が実施できる。実施例の送受信器が動作可能な周 波数スペクトルは拡散を与えるのに十分広いが、瞬間帯域は小さくでき、これに より送受信器のフロントエンドを狭帯域で動作可能である。望ましいシステムで は、瞬間（チャネル）帯域は1MHzで、一方、ホッピングは擬似ランダム的に79ホ ップ・チャネル（79MHzに広がる）で実行される。使用される望ましい変調方式 は２進ガウス形状周波数シフト・キーイング（GFSK）である。この方式は確実な 無線通信リンクを提供し、相対的に簡単な送信器と受信器回路の使用を可能とす る。 望ましい実施例では、情報信号はパケットで送信される。自動繰返し要求（Au tomatic Repeat Request，ARQ）誤り訂正を使用してデータ欄に誤りを伴って受 信したパケットを再送する。音声欄は再送されないが、（確実な）連続変化傾き デルタ（Continuous Variable Slope Delta，CVSD）変調方式を音声コーディン グに使用する。CVSDは適合デルタ変調方式の１型式で、雑音の存在時には性能劣 化がゆるやかである。時分割デュプレックス（TDD）方式を使用して完全デュプ レックス通信リンクを達成する。デュプレックス・フレームは1.25ms継続し、最 初の625μｓの間パケットが１方向に送信され、第２の625μｓの間反対方向へ他 のパケットが送信される。各送信は新たなホップ周波数で発生し、これはユーザ ー依存の擬似ランダム・ホップ・シーケンスにより決定される。 本発明をよりよく理解するため、この時点で無線送受信器を一般用語で記述す るのが有用である。図１は無線送受信器アーキテクチャ（１０）の基本機能ブロ ック線図で、本発明の理解を助けるため使用可能である。アンテナ寸法と伝播状 況を基に課せられた要求のため、最初に送受信器の受信器部分を考えると、空間 を伝播する信号は通常無線周波数（RF）キャリアにより運ばれる。アンテナ（１ ２）で受信したＲＦ信号は周波数ダウン変換されて（１４）信号処理を容易にす る。担持される情報はキャリア周波数より相当低い速度を有することに注意され たい。次いで、問題の周波数帯域の外側にある全ての干渉と雑音を抑止し、受信 器の信号対雑音比を改善するため、ダウン変換された信号はフィルタされる（１ ６）。問題のチャネル又は周波数のみがフィルタされるため、この過程は一般に 「チャネル・フィルタ」と呼ばれる。 受信信号をチャネル・フィルタした後、過程の次の段階はチャネルから情報を 復元し（１８）、これを使用可能なフォーマットに変換することである。例えば 、復元される情報は、ディジタル変調方式に使用されるもののような離散シンボ ル（例えば、データ出力）の形式であるか又は音声又は映像応用のアナログ信号 である。受信器部分の主要な機能は、周波数スペクトルの残りの部分から問題の 帯域をフィルタすることであることに注意されたい。 送受信器（１０）の送信器部分は送信すべき情報をキャリアにより運搬可能な 信号形式に変換又は整形することである（２０）。この信号は次いで所望の高周 波（RF）帯域に周波数アップ変換され（２２）、アンテナ（１２）から送信され る。送信器部分では、主要な機能は、送信信号電力を問題の帯域に限定すること であることに注意されたい（すなわち、問題の帯域の外側の周波数に出来る限り 信号電力を漏らさないことである）。 図２は従来の受信器部分３０のブロック線図で、これを使用して図１に示した 受信器部分の機能を実装する。大部分の従来の無線受信器は、図２の受信器部分 ３０のアーキテクチャのようにスーパーヘテロダイン受信器アーキテクチャを使 用している。アンテナ３２から受信した受信RFキャリアは、RF信号に第１局所発 振器信号を混合すること（３６）により第１中間周波数（IF）にダウン変換され る。適切な帯域フィルタ３８（例えば、鋭い遮断特性を有するもの）をチャネル ・フィルタリングに使用する。チャネル・フィルタされた信号は次いで、フィル タ信号を第２局所発振器信号（４２）に混合する（４０）ことにより、ベースバ ンド信号にダウン変換される。この時点で、ベースバンド信号の別なフィルタリ ングを使用してもよい。使用すべき情報（例えば、データ）がこれにより復元さ れる（４４）。 このような受信器をチップ上に集積化する１つの問題は、IF帯域フィルタ（例 えば、３８）を集積化する処理である。例えば、フィルタの性能はその品質（Q ）値により決定される。Qはフィルタの選択度（これがどの程度十分にフィルタ するか）の尺度であり、式Q＝ｆ₀／BWにより表され、ここで（ｆ₀）はフィルタ の中心周波数、BWはフィルタの帯域幅である。それ故、高周波数を中心とする狭 いフィルタは高Qを有する。 一般的に、帯域フィルタは多数の技術により製造可能で半導体チップ上に集積 化される。しかしながら、このようなフィルタで達成可能なQ値は、シリコン技 術の従来の電子部品を使用しても相当に限定される。主要な限定要因は、チップ 上の電子部品間で発生する損失である。 干渉と雑音を減少することに関しては、フィルタの帯域幅（BW）のみが信号対 雑音比に関してその性能を決定する。固定した帯域幅に対しては、中心周波数ｆ₀ を低下することにより低いQフィルタをチップ上に集積化可能である。極端な場 合では、ｆ₀はゼロとなり、帯域フィルタは低域フィルタとなり、これは帯域フ ィルタよりチップ上に集積化がより簡単である。この場合、処理している信号は 、１回のダウン変換段階のみによりベースバンドに変換可能である。もちろん、 この方式は集積の観点からは魅力的であり、実際完全集積化を得る１つの方法で ある。しかしながら、「ホモダイン」又は「ゼロ−IF」アーキテクチャと呼ばれ ている、この方式には第２の問題が発生する。 処理している信号が直接直流にマップされるため、いわゆる「直流オフセット 」問題がゼロIFアーキテクチャでは発生する。従って、直流の干渉は所望の信号 から区別不可能であり、フィルタ出来ない。この問題は又受信器の偶数単位の変 調間特性により厳しい要求を課する。直流オフセットの一部は追加の信号処理に より除去可能であるが、この方法は回路の複雑度とICの電力消費を増大する。 IFフィルタを半導体チップに集積化するのに適した中間的な方式は、「低いIF 」アーキテクチャを使用することである。この方式により、IF又はフィルタの 中心周波数ｆ₀、は相対的に低い周波数であるが、ゼロではない。この型式のア ーキテクチャは直流問題を回避しつつ、チップ上への集積化に適した低いQフィ ルタの製造を可能とする。 それにも係らず、第３の問題が発生し、それはイメージ・キャリアと関係する 。 受信（RF）信号を局所発振器キャリアｆ₁₀と混合する過程は低いIF信号ｆ₀を 発生するが、これはｆ₁₀＋ｆ₀に問題の周波数帯域をマップするのみならず、ｆ_{1 0} −ｆ₀のイメージ帯域もIF信号にマップする（又は逆もある）。この過程は重大 な問題を生じる、なぜなら２つの匹帯が同じIF帯にマップされるため、それらは 互いにもはや区別不能となるからである。それ故、イメージ排除素子を使用しな ければならない。 図３は、図１に図示した受信器アーキテクチャのダウン変換に使用可能である イメージ排除ミキサ段（５０）のブロック線図である。このような段を使用する ことにより、アンテナ１２からの受信即信号は第１及び第２ミキサ（５２、５４ ）へ結合される。局所発振器信号（５６）は第１ミキサ（５２）に直接結合され 、また９０度位相シフトされて（５８）第２ミキサ（５４）に結合される。第１ ミキサ（５２）からのダウン変換された信号は９０度位相シフトされ（６０）、 第２ミキサ（５４）からの位相シフトされダウン変換された信号と代数的に加算 され（６２）、これは最終的にイメージ帯を抑止する機能を果たす。 このようなイメージ排除回路（例えば、図３）により実現可能なイメージ帯抑 止の程度は、いかに回路部品が整合可能であるかに依存し、また抑止を必要とす る周波数帯域幅に依存する。オン・チップ部品により、相対的に高い整合精度が 得られる。それにも係らず、実際には、オン・チップ回路で実際に達成可能なイ メージ排除はある程度限定される（例えば、１ＭＨz帯域幅に対して約30-40dB） 。しかしながら、（エアー・インターフェースに関して上述したような）本発明 によると、各パケットが７９個の利用可能なホップ周波数の内の１つで送信され る周波数ホッピング方式が使用される。２人の異なるユーザーが同じ周波数ホッ プを同時に占有した場合パケット間の衝突のような干渉が時折発生する。従って 、イメージ排除性能が低下すると、各他人のイメージ帯を占有する異なるユーザ ーのパケットも互いに干渉する結果となる。いずれにせよ、望ましい実施例では 、 コチャネル（Co-channel）、イメージ・チャネル、又は隣接チャネル干渉のどれ であれ生じたこのような時折のパケット衝突は、データ転送には適切なARQプロ トコルを、音声転送に確実な音声コーディング・フォーマット（例えば、CVSD） を使用することによりエアー・インターフェース操作で考慮され補償される。言 いかえると、本発明は、単一のICチップ上に送受信器の受信器と（以下で説明す るような）送信器部分の完全な集積化を可能とする、エアー・インターフェース に指定された周波数ホップ拡散、エラー訂正、及び音声コーディング技術の使用 により、イメージ干渉による受信器性能の劣化を補償する。 従来、送信器と受信器を単一チップ上に配置する試みがなされた時に、発生し た１つの問題は相対的に高電力レベルで送信される信号が受信器の入力段に漏れ ることであった。事実、このような漏れ、すなわち「クロストーク」が全送信器 を単一のチップ上に製造する従来の試みの主要な設計問題であった。しかしなが ら、本発明の望ましい実施例では、TDD方式をエアー・インターフェースに対す るデュプレックス操作に使用し、これはクロストークを除去し、それ故単一チッ プ上の送受信器の完全な集積化を容易にする。言いかえると、実施送受信器の送 信器と受信器は同時にアクティブにはならず、完全に集積化した送受信器での送 信器から受信器へのクロストーク又は漏れの問題は解決される。 加えて、周波数分割デュプレックス（FDD）を使用して異なる送受信周波数を 使用することによりクロストーク又は漏れはさらに減少可能である。通常、送受 信信号を分離するために、FDD方式の使用は送受信器のアンテナ段でデュプレク サを必要とする。しかしながら、本発明によるTDD方式を使用することにより、 このようなデュプレクサは不要となる。さらに、チップ上の部品数をさらに減少 させるため、望ましい実施例では送信器部分のアップ変換と受信部分のダウン変 換に交互に単一の可変制御発振器（VCO）を使用する。 図４は本発明の装置と方法を実装するために使用可能な単一チップ送受信器ア ーキテクチャの概略ブロック線図である。望ましい実施例では、ガウス・フィル タ付き２進FSK形状が使用する変調方式である。特に、単一チップ送受信器にはF SK変調の使用は多数の実装上の利点を有する。例えば、検出機能は周波数変調（ FM）弁別器段（１２２）によりIFで直接に実行される。この方式は情報復元の ためのベースバンド段への第２ダウン変換の必要性を除去する。次いで、送信す べき情報シンボルをVCO（例えば、HF発振器１１８）に直接結合するようにして 送信段を簡略化し、このVCOはこれらのシンボルをFM信号に変換する。この方式 により、単一のVCOで送信段に十分であり、別個のアップ変換ミキサの必要性を 除去する。FSKを使用する更に他の利点は、FSK信号の非コヒーレントな検出は周 波数誤りに対して相対的に鈍感である点である。この場合、周波数誤りはFM検出 器の出力で直流オフセット信号として現れる。しかしながら、自動周波数制御（ AFC）段を使用してオフセットを迅速に補償可能である。この方式は高度に安定 な局所発振器段又は正確な周波数追跡方式の必要性を除去する。 FSK変調の更に他の利点は、チャネル・フィルタ後受信信号を極制限（hard-li mited）可能な点である。受信している情報は位相にのみ含まれ信号の振幅には 含まれていない。従って、この方式は面倒な自動利得制御（AGC）回路や振幅追 跡方式の必要性を除去する。AGC動作はまた異なるホップ周波数上での相関のな い信号フェーディングのため、エアー・インターフェースに定めた周波数ホッピ ングにより激しく妨害される。 図４に戻ると、単一のICチップ上に送受信器全体を集積化しようとする他の以 前の試みがであった実装上の問題を補償するためエアー・インターフェースに適 切な調節を行なう（上述したように）ことにより、図４に示す相対的に簡単なア ーキテクチャが（本発明により）使用可能である。図１に開示したアーキテクチ ャと比較すると、図１の基本ブロックが依然として認められる。図１に示した各 基本ブロックは図４に示したアーキテクチャでは１回路のみによって置換可能で あることに注意されたい。例えば、図４では、ダウン変換段は、信号をRFから低 いIFへ変換するイメージ排除ミキサ（１１６）で実行される。この低いIFで選択 する帯域フィルタ（１２０）はチャネル選択を実行する。このチャネル・フィル タされた信号は次いでFM弁別器（１２２）で再生される。FM弁別器（１２２）は 低いIFで直接受信信号を検出可能なため、低いIF又はベースバンド周波数への第 ２ダウン変換段は必要ないことに注意されたい。 図４の送信器部分では、帯域外信号電力を抑止するため送信すべき信号はガウ ス形状フィルタ（１２４）により整形される。整形信号は、所望RFで直接FM信 号を発生するVCO（１１８）に直接結合される。送受信器全体には単一のVCOのみ が必要であることに注意されたい。この同じVCO（１１８）は受信サイクル時に はダウン変換機能を実行し、送信サイクル時にはアップ変換機能を実行する。十 分な選択度の帯域フィルタ（１２０）のオンチップ集積化を可能とするため、使 用する低いIFを適切な周波数に選択する。望ましい実施例では、３ＭＨｚのIF（ ｆ₀）を使用し、これは１ＭＨｚの帯域幅、従ってQが３であるCMOSジャイレータ ・フィルタ（チップ上）の実装を可能とする。FM弁別器の後の低域整形フィルタ （１２４）と低域検出フィルタ（明確には図示せず）も同様に実装可能である。 FM検出器（１２２）はクオドレーチャ直交（quadrature）検出器として製造され るのが望ましい。VCO段（１１８）には、外部（オフチップ）部品なしでボンド 線インダクタが発振器タンクの共振器として使用される。全てのフィルタは共通 の基準回路で同調されて製造公差を補償することが望ましい。 図５は本発明の第２実施例による単一ICチップ上に取付けた短距離無線送受信 器の詳細な回路ブロック線図である。しかしながら、図示の無線送受信器は単一 ICチップに関連して説明しているが、この説明は図解の都合上で、本発明はその ように限定される意図のものではない。例えば、図５に示した部品のいくつかは ICチップの外部に配置してもよい。図５に戻ると、チップ（２００）上の送受信 器は受信器フロント段の低雑音増幅器（LNA）２０４に結合した送信／受信アン テナ２０２を含む。LNAの出力は、Iチャネルの第１ミキサ２０６、Qチャネルの 第２ミキサ２０８、４５度位相シフタ２１０、１３５度位相シフタ２１２、９０ 度位相シフタ２１４、及び組合せ器２１６から構成されるイメージ排除ミキサに 結合される。局所発振器信号はVC0２１８から９０度位相シフタ２１４に結合さ れる。従って、イメージ排除は、位相シフトしたIFのI及びQ信号を再組合せして 組合せ器２１６から出力IF信号を発生することにより達成される。 この実施例では、選択したIF信号は約3.0MHzである。組合せ器２１６からのIF 信号出力はIF受信器回路に結合され、この回路は隣接チャネルへの信号を抑止す るための帯域フィルタ２２０を含む。帯域フィルタはトランスコンダクタC型式 フィルタリングを使用したスタガー同調IFフィルタが望ましい。IF受信器回路は 又ハード・リミタ（H.L.）２２２、FM弁別器２２４、及び低域フィルタ２２６も 含む。IF受信器回路は又A/D変換器（明確には図示せず）付きのRSSI指示器を含 むことも可能である。IF信号を検出し（２２４）、復元された情報は低域フィル タ２２６から出力される。 チップ上の送受信器２００はまた、位相検出器２３０、ループ・フィルタ２３ ６、及びモデュラス論理付きのプレスケーラから構成される、位相ロックループ も含む。位相ロックループは、位相検出器２３０、チャージポンプ２３２、レギ ュレータ・フィルタ２３４、ループ・フィルタ２３６、プレスケーラ２４０、モ デュラス論理回路２３８、VCO２１８、及びバッファ２１９を含むシンセサイザ の１部品である。このように、整形フィルタ２５６により整形された入力情報信 号（例えば、データ入力）を使用してVCOを直接変調する。サンプル・ホールド （S/H）回路（明確には図示せず）はVCOへの入力電圧を安定化し、一方VCOは直 接に変調されている。VCO２１８は又送信器部分の部品でもある。送信には、VCO ２１８の出力は電力増幅器２４２とアンテナ２０２に結合される。 完全な差動信号路を使用してコモンモード雑音と干渉信号を抑止する。加えて 、全ての受信フィルタ、送信フィルタ、FM弁別器は整合電子回路を適用する。全 てのフィルタと弁別器の自動同調は、水晶発振器２４８にロックした基準フィル タにより与えられる。 送受信器２００は、電力停止制御、プロセス変動によるチップ上のある種のア ナログ・ブロックのプログラム、及びシンセサイザ制御論理を行なうディジタル 回路２４４も含む。ディジタル回路２４４は直列ディジタル・インターフェース 接続部２４６に接続される。例えば、水晶発振器（XO）２4８、周波数調節可能 な低電力発振器（LPO）、リセット時電源オン（POR）２５２、及び有限ステート マシン（FSM）２５４のような多数の標準的な機能回路ブロックもチップ上に含 まれる。従って、図５に示すワンチップ送受信器は全てのアナログ回路ブロック の電力停止論理、アナログ回路ブロックを同調する論理、直列対並列変換器、及 びデコード論理を含む。 要約すると、図４及び図５に示す実施例に図示するように、無線送受信器全体 を単一のICチップに完全に集積化する。IFフィルタをチップ上に集積化するため 、相対的に低いIFのヘテロダイン・アーキテクチャを使用する。単一の直接変調 VCOをアップ変換とダウン変換の両方に使用し、ボンド線をVCOの発振器タンクの 共振器として使用する。TDD方式をエアー・インターフェースに使用してクロス トーク又は漏れを除去する。ガウス形状２進FSK変調方式を使用して多数の他の 実装利点を与える（上述したように）。 本発明の方法と装置の望ましい実施例を添付図面に図示し、以上の詳細な説明 に説明してきたが、本発明は開示した実施例に限定されるものではなく、以下の 請求の範囲に記述し定めるような本発明の要旨から逸脱することなく多数の再配 置、変更や置換えが可能であることを理解すべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＷ (72)発明者 ハールトセン，ヤコブス，コルネリス オランダ国，ボルネ，ドッデグラス 29

Claims (1)

1. 【特許請求の範囲】 1. 単一ICチップ上の無線器において、 複数個の高周波信号を送信し受信するアンテナ部分であって、前記無線器は時 分割デュプレックス・モードで前記複数個の高周波信号を送信し受信する装置を 含む前記アンテナ部分と、 前記複数個の高周波信号の内の第１高周波信号を低い中間周波数信号にダウン 変換するため、前記アンテナ部分に結合されたダウン変換部分と、 前記ダウン変換部分に結合された帯域フィルタと、 前記帯域フィルタに結合された弁別器と、 前記複数個の高周波信号の内の第２高周波信号へ情報信号をアップ変換するた め、前記アンテナ部分に結合されたアップ変換部分であって、前記ダウン変換部 分の一部を含む前記アップ変換部分と、 前記アップ変換部分の入力に結合された整形フィルタと、 を備えた単一ICチップ上の無線器。 2. 請求項１記載の無線器において、前記低い中間周波数信号は約３MHzを中 心としている無線器。 3. 請求項１記載の無線器において、前記ダウン変換部分は可変制御発振器を 含む無線器。 4. 請求項１記載の無線器において、前記アップ変換部分は可変制御発振器を 含む無線器。 5. 請求項１記載の無線器において、前記アップ変換部分は直接変調可変制御 発振器を含む無線器。 6. 請求項１記載の無線器において、前記ダウン変換部分はイメージ排除ミキ サ段を含む無線器。 7. 請求項１記載の無線器において、前記整形フィルタはガウス形状フィルタ を含む無線器。 8. 請求項１記載の無線器において、２進周波数シフト・キーイング変調装置 をさらに含む無線器。 9. 請求項１記載の無線器において、データ転送用に自動再送信要求誤り訂正 装置を含む無線器。 10．請求項１記載の無線器において、音声転送用に連続可変傾きデルタ変調装 置を含む無線器。 11．請求項１記載の無線器において、前記弁別器は周波数変調弁別器を含む無 線器。 12．請求項１記載の無線器において、干渉抵抗性を与えるため周波数ホッピン グ装置をさらに含む無線器。 13．請求項１記載の無線器において、複数個のフィルタとFM弁別器を自動同調 するための自動同調装置をさらに含む無線器。 14．請求項１記載の無線器において、全ての能動部品が単一のICチップ上に集 積化され、受動ループ・フィルタと受動VCO共振器の少なくとも１つが単一ICチ ップの外部に配置されている無線器。 15．半導体チップ上の短距離無線器において、 高周波信号を低い中間周波数信号にダウン変換し、イメージ信号を排除する受 信器入力装置と、 前記受信器入力装置に結合され、前記低い中間周波数信号を通すように同調さ れた帯域フィルタと、 前記帯域フィルタに結合された情報復元用の周波数変調弁別器段と、 アップ変換用に電力増幅器段に結合され、かつダウン変換用に前記受信器入力 装置に結合された可変制御発振器であって、送信すべき情報信号により変調され る前記可変制御発振器と、 を備えた半導体チップ上の短距離無線器。 16．請求項１５記載の無線器において、前記可変制御発振器は位相ロックルー プを含む無線器。 17．請求項１５記載の無線器において、前記低い中間周波数は約３ＭＨzであ る無線器。 18．請求項１５記載の無線器において、前記可変制御発振器は周波数シンセサ イザの一部を含む無線器。 19．請求項１５記載の無線器において、前記可変制御発振器は共振器としてボ ンド線を使用する無線器。 20．無線器アーキテクチャにおいて、 複数個の高周波信号を送信し受信するアンテナ部分であって、前記無線器アー キテクチャは時分割デュプレックス・モードで前記複数個の高周波信号を送信し 受信する装置を含む前記アンテナ部分と、 前記複数個の高周波信号の内の第１高周波信号を低い中間周波数信号にダウン 変換するため、前記アンテナ部分に結合されたダウン変換部分と、 前記ダウン変換部分に結合された帯域フィルタと、 前記帯域フィルタに結合された弁別器と、 前記複数個の高周波信号の内の第２高周波信号へ情報信号をアップ変換するた め、前記アンテナ部分に結合されたアップ変換部分であって、前記ダウン変換部 分の一部を含む前記アップ変換部分と、 前記アップ変換部分の入力に結合された整形フィルタと、 を備えた無線器アーキテクチャ。 21．半導体チップ上の短距離無線送受信器を使用する方法において、 時分割デュプレックス・モードで前記短距離無線送受信器を変調する段階と、 高周波数から低い中間周波数へ受信信号をダウン変換する段階と、 前記低い中間周波数信号をチャネル・フィルタする段階と、 前記チャネル・フィルタされた信号から第１情報信号を検出する段階と、 第２情報信号をガウス形状にする段階と、 前記整形した第２情報信号を前記高周波数へアップ変換する段階と、 を備えた半導体チップ上の短距離無線送受信器を使用する方法。 22．請求項２１記載の方法において、前記低い中間周波数は約３ＭＨzである 方法。