JP2001510302A - Atmトラヒック用のデータ・シェーパ - Google Patents

Atmトラヒック用のデータ・シェーパ

Info

Publication number
JP2001510302A
JP2001510302A JP2000502605A JP2000502605A JP2001510302A JP 2001510302 A JP2001510302 A JP 2001510302A JP 2000502605 A JP2000502605 A JP 2000502605A JP 2000502605 A JP2000502605 A JP 2000502605A JP 2001510302 A JP2001510302 A JP 2001510302A
Authority
JP
Japan
Prior art keywords
cell
slot
optimal
cell slot
list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000502605A
Other languages
English (en)
Inventor
ウィクルンド、ゴラン
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2001510302A publication Critical patent/JP2001510302A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L12/5602Bandwidth control in ATM Networks, e.g. leaky bucket
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651Priority, marking, classes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679Arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 タイム送信スロット内でATMセルを優先順位付けする方法及び装置を開示する。本発明は、将来のタイム・スロットにより送信されるべきセルのリストを全て適時に送信できることを保証するために、通常の優先順位回路により優先順位付けされた複数のセルを取り込み、これらに、現在のタイム・スロットにセルを送信し始めるために必要とすることに関連した情報を付加する。将来のタイム・スロットにおけるセルのリストが現在のタイム・スロットにおいて即時的な送信を指令していないときは、標準的な優先順位付けバッファからのセルを送信する。他方、前記リストにある全てのセルをこれらの最終期限前に送信することを保証するために、次のスロットが、次の現在のタイム・スロットにおいてそれらのセルのうちの1つを送信することを必要とする非常に多くのエントリを含むときは、現在スロットの標準優先順位セルに代わって、次のタイム・スロット・リストからの複数セルのうちの1つを送信する。

Description

【発明の詳細な説明】
【0001】 本出願は、下記(ここでその全てが引用により組み込まれる)に関係する。1
997年6月11日に出願された「ATMスイッチ用VCマージン(VC MA
RGING FOR ATM SWITCH)」と題する米国特許出願第08/
号(代理人処理番号1410−321)号、1997年6月11日に出願さ
れた「ABRサーバ(ABR SERVER)」と題する米国特許出願第08/
号(代理人処理番号1410−322)号、1997年6月11日に出願さ
れた「ATMマルチキャスト セルの処理方法(HANDLING ATM M
ULTICAST CELLS)」と題する米国特許出願第08/ 号(代理
人処理番号1410−323)号、1997年6月11日に出願された「VP/
VCのルックアップ機能(VP/VC LOOK UP FUNCTION)」
と題する米国特許出願第08/ 号(代理人処理番号1410−3216号。
【0002】 (技術分野) 本発明は、ATM交換網に関し、特にそのピーク・セル速度及び維持可能セル
速度のようなパラメータに従って各接続を適応させるATMトラヒックの成形に
関する。
【0003】 (背景技術) ディジタル・データは、通常、データ・パケットの形式により交換網を介して
一方のユーザから他方のユーザに送信される。ディジタル・データを送信する標
準的な1方法では、データ・パケットが仮想チャネルを介してネットワークによ
りスイッチングされる。この仮想チャネルは、特定のデータを送信するためのデ
ータ・トラヒックの必要条件を満足するように、サーバにより決定されたパスを
介して交換網を通るパケットをサーバが経路設定する結果として、準備される。
この形式のシステムは、非同期転送モード・ネットワーク(asyncrono
us transfer mode network:ATM)と呼ばれている
【0004】 ATMネットワークでは、データがユーザ・アプリケーションにより「セル」
と呼ばれる複数ブロックのデータにパケット化される。各セルは、ATM交換網
を介して一方のユーザ・アプリケーションから他方のユーザ・アプリケーション
に送信されるデータの一部である。ATMネットワークは、一連のATMスイッ
チにより、ユーザ・アプリケーションが他方のユーザ・アプリケーションにセル
を通信できる接続を提供する。各接続は、与えられた接続/単位時間により送信
可能とされるセルの最大数を表すピーク・セル速度により特徴付けられる。更に
、ATM接続は、「維持可能セル速度(sustainable cell r
ate)」により特徴付けることができ、この維持可能セル速度は、「ピーク・
セル速度」を特徴付けるより短いバースト送信というよりも、より長い送信継続
期間にわたり持続可能とされるセル速度を表す。これら「ピーク・セル速度」及
び「維持可能セル速度」の語句は、ATM接続を特徴付けるために使用されてい
るので、当該技術分野において通常に習熟する者は、「ピーク・セル速度」及び
「維持可能セル速度」を理解すべきである。
【0005】 ATMネットワークは種々の異なる形式を取り得るけれども、これらは、通常
、相互接続されたルータ及び他に関連するハードウェアがネットワークにおける
1の点からネットワークにおける他の点へ提供するデータ・パケットをスイッチ
ングすることにより特徴付けられる。ATMネットワークにおけるATMスイッ
チ内では、データ・パケットがスイッチを通り入ポートを介して、また出ポート
に提供する。各入ポートに提供されたデータ・パケットは、経路設定、即ちデー
タがATM交換網内を移動する仮想チャネル接続を指示する関連のヘッダを有し
てもよい。このようにして、入ポートに提供されたデータ・セルは、関連するA
TMスイッチを通って出ポートへ、また最終的にATMネットワークを通ってス
イッチからスイッチへと切り換えられる。
【0006】 当該技術分野において通常に習熟する者は、ATMスイッチを通って移動する
パケットは分配のために優先順位付けされる必要があることを理解すべきである
。即ち、ATMネットワークは、そのATMネットワーク内の各可能接続につい
て、パケット送信に制限された維持可能セル速度を有する。多数のユーザ・アプ
リケーションが特定の接続を経由する送信のためにATM交換網にパケットを提
供しているときは、これに供給されているセルは、まず、どのセルが特定の接続
を下って移動するのかについて、決定する必要がある。このような入データ・セ
ルの優先順位付けは、「待ち行列にする」と呼ばれる。
【0007】 ファースト・イン(first in)優先順位付け機構に基づいてこれらを
待ち行列にすることを含め、ATM交換網を通ってセルを待ち行列にする多数の
異なる方法が提供されていた。残念ながら、これらの機構は、異なる送信スロッ
ト内の異なるセルについて相対的な重要さを考慮していない。
【0008】 (発明の概要) 本発明は、より高い優先順位のセルを先に送信するように、複数の送信スロッ
ト内の複数のセルを優先順位付けする方法を提供する。本発明は、高く優先順位
付けされた全てのセルがそれらの最終期限前に送信されるのを保証するために、
将来のタイム・スロットにおける複数のセルをより早期のタイム・スロットによ
り送信できることを考慮している。
【0009】 従って、本発明は、ATM送信用のタイム・スロットを時間ウィンドウ内の一
連のスロットとみなす。このウィンドウは、ウィンドウ長内に同一スロット数を
保持するために、一方のスロットからのセルを送信すると、前記ウィンドウの終
端に他方のスロットを付加することにより一定の長さにする。各スロット内では
、現在のタイム・スロットへ送信することが必要となり得る将来のタイム・スロ
ットからのセルのリストと共に、1グループのセルの中から、そのタイム・スロ
ット期間中に送信されるべきセルが認識され、かつ優先順位付けされる。即ち、
各タイム・スロット内のリストは、現在のタイム・スロット内の前記優先順位付
けされたセルを優先使用することができ、従って将来のスロットに配置されたセ
ルを有利に現在のセルを衝突(bumping)させる。
【0010】 (現在好ましい実施例の詳細な説明) これらと共に本発明の他の目的及び効果は、添付図面と連係させて本発明の現
在好ましい一実施例に関する以下の更に詳細な説明を注意深く調べることにより
、より完全に理解されると共に認識されるべきである。 図1には、ユーザ構内12上のユーザ・アプリケーションと通信するATMネ
ットワーク10が示されている。ATMネットワーク10は多数のATMスイッ
チ13を備えており、それぞれは、入ポートと、アプリケーション14を介して
ユーザ構内12から又は他のATMスイッチ13によりATMスイッチ13に供
給されされるデータ用の出ポートとを定めている。本発明は、特定のATMスイ
ッチを通って移動している複数のデータ・セルを優先順位付けするシェーパを提
供する。図1は、ユーザ構内12及びATMネットワーク10と向かい合ってシ
ェーパを配置することができる可能位置を示す。特に、ユーザ装置(位置A)内
に、例えばアプリケーション14にこのシェーパを配置することができる。代替
として、このシェーパを特定のATMスイッチに関連させてもよい。例えば、シ
ェーパは、ATMスイッチ13の入ポートの直ぐ先に独立した装置(位置B)と
して配置されてもよい。
【0011】 代替として、シェーパは、ATMスイッチ13の出ポートの直後に独立した部
品として配置されてもよい。更に代替として、シェーパは入ポート装置(位置C
)又は出ポート装置(位置D)内に配置されてもよい。これらの場合のいずれに
おいても、シェーパは、ATMネットワークの接続を通って進行しているデータ
・セルを読み出し、かつ送信のためにセルを優先順位付けする。
【0012】 図2は本発明による一実施例についてのデータ構造を示す。図2には、ウィン
ドウ20の複数スロット(スロット1、スロット2、スロット3....スロッ
トn)が示されている。各スロットは、ATM交換網10がユーザ・アプリケー
ションに1データ・セルを送信する機会を提供する時間の一部分を示している。
その場合に、データ・フレームは多数のデータ・セルからなるものとして定義さ
れる。この意味において、本発明は、特定のセル構造に限定されず、任意のデー
タ・パケット(又は多重データ・パケット)形式のセルが可能である。
【0013】 図2に示すように、ウィンドウ20は、図2の左端にスATM交換ネットワー
ク10上に送信するための現在スロットであるスロット1を含む。即ち、次の送
信サイクルにおいて、即時送信用のスロット1において認識される情報が送信さ
れる。そこで、スロット2において認識される情報が送信され、スロット3が続
き、以下同様となる。従来、複数のスロット(スロット1、スロット2等)は、
送信用に優先順位付けされた情報の単一セルを含むことになる。
【0014】 しかしながら、本発明の本実施例において、スロット1は、ハードウェア又は
ソフトウェアに指令してこのスロットにおける2つの異なる形式の認識したセル
のうちの1つを選択する情報を含む。スロット1において第1形式のセルは、個
別的にスロット1、又はある種の待ち行列構成に含まれてもよい標準優先順位付
け形式のセルである。(第1形式のセルの代わりに)スロット1期間中の送信の
ために選択されてもよい第2形式のセルは、いわゆる「最適前(best−be
fore)」セル・リストからの1セルである。図2の最適前リスト及びメモリ
・バッファは、固定サイズによる専用メモリ領域からなる。これは、このように
して本発明の明確な特徴に対して示され、またこれが多量の未使用の空きメモリ
を発生させるので、好ましいメモリ使用方法ではない。代替として、このバッフ
ァに含まれる以上の情報は、以下の実施例に関して説明するように、空きバッフ
ァを設けることなく、蓄積、又は更に好適にリンク可能とされる。
【0015】 図2にスロット14について一例の「最適前」リストが示されている。このス
ロットについて示されているように、最適前リスト24は、好ましくは、全ての
セル識別子(代替として、セル・データそのもの)を内蔵する一組のバッファ2
6を含み、これらのセル識別子は他のバッファ内に適当なセル・データを見付け
るために使用可能とされる。このような装置の一例が図4に示されており、ユー
ザ・アプリケーション40からのデータ・セルは、サーバ45(又は代替として
、分散又は集中したハードウェア又はソフトウェア要素)のセル入力41に供給
されている。セル入力41はシェーパ42に供給され、シェーパ42は以下の段
落で説明するようにして図2に示すスロット情報を作成する。シェーパ42はR
AM44を使用して、以下で説明されている優先順位付けされたセル、最適前リ
スト及びポインタを含む、スロット情報を一時的に記憶する。シェーパ42は、
典型的には、それ自体がセル・データ情報を含むことはないが、動作を簡単にす
るためにバッファ・アドレスのみを使用する。実際のセル・データは、セル・バ
ッファ43に供給され、セル・バッファ43はこれをセル入力41から受け取る
。シェーパ42は送信している特定のスロットにセル・アドレスを供給し、セル
・バッファ43はこのアドレスを使用してセル・データそのものを見付け、次い
でセル・バッファ43はATMネットワーク12にセル・データを供給する。
【0016】 図2を戻ると、スロット14において8セル識別子を有する最適前リスト24
が示されている。これらの8セル識別子はバッファ26に配置されると共に、バ
ッファ26の残りの全アドレス位置は空きである。バッファ26における空きな
し位置の総数は、最適前リストにおけるセル数位置に、この場合では、8セルが
空きなしのために、8に等しいセル数が示される。スロット14の最適前リスト
24は、バッファ26において認識される8セルがスロット14により又は以前
に送信される必要があることを示している。まさにこの情報により、スロット1
4の最適前リストのバッファ24において認識される8セルは、スロット14に
より又は以前に全て送信されることを保証するために、スロット番号6による送
信を開始しなければならないことは、明らかである(14[最後の送信に対する
スロット番号]−8[1セル/スロットにより送信されるセル]=6[送信を開
始するスロット番号])。
【0017】 最適前リスト24における情報(8セルはスロット14以前に送信される必要
がある)がスロット14に対してのみ知られているので、本発明は、8セルがス
ロット14に存在するという知識により、より早期のスロットを提供するリスト
を含む。これは、全8セルがスロット14でこれらの最適前スロット以前に送信
されるのを保証するために、スロットの送信が余り進行しないうちに、より早期
のスロットがスロット14のバッファ26における8セルを優先順位付け可能に
する。これを実行するために、本発明は、ウィンドウ20における各スロット内
にポインタ・リスト22を含む。図2にスロット番号6に関してポインタ・リス
ト22の一例を示す。ポインタ・リストは、ウィンドウ20内で更に同期してあ
らゆるスロットに関する番号(即ち、ポインタ)を含む。即ち、スロット6に関
して、番号6からその後のスロットNまであらゆるスロットは、ポインタ・リス
ト22において関連されたバッファ位置内に空きなし(non−empty)番号
を含む。かくして、スロット6について図2に示すポインタ・リスト22は、ス
ロット位置1〜5における空き情報を有し、従ってスロット6〜Nについてのバ
ッファ位置に空なし番号を有する。更に、図2には、スロット14に関して示す
状況についての実際ポインタが示されている。即ち、ポインタ・リスト22は、
スロット番号14のバッファに6に等しいポインタを含む。これは、最適前リス
トの最終期限以前にセルを空にするためにセル・バッファ26からセルを送信し
始める必要がある。
【0018】 スロット1〜5は、スロット14の最適前リストにおいて何らのセルを送信す
ることなく、これらのセルを送信するものと仮定すると、スロット14の最適前
の最終期限以前に、バッファ26における各セルが送信されることを保証するた
めに、スロット6はスロット1となり、かつバッファ26におけるセルのうちの
一つを送信し始める必要がある。しかしながら、大抵の場合に、スロット1〜5
は、スロット6が到達する前にセル・バッファ26における1以上のセル1〜8
を送信することができる。この場合に、送信したセルは、セル・バッファ26か
ら除去されることになり、スロット14の最適前リストにおけるセル番号は、1
だけ減少され(即ち、8から7へ減少されることになり)、スロット6のポイン
タ・リスト22におけるスロット14に対するポインタは、スロット7へ(即ち
、6から7へ)移動され、かくしてリスト26における全てのセルがスロット1
4のこれら最適前の最終期限以前に送信されることを保証するために、リストス
ロット7(スロット6ではない)がセル・バッファ26からセルを送信し始める
必要があることを表す。
【0019】 図2を調べることにより解るように、将来スロットにおけるセルがこれらの時
間の最終期限以前に送信されてしまうことを保証するために、将来スロットに含
まれているセルを送信する必要性を早期のスロットに認識させることができる。
勿論、現在スロットのポインタ・リスト22が次の最適前(subsequen
t−best−before)リスト24におけるセルの送信を指令していない
ときは、次の最適前エストからの一つに代わって、現在スロットにおいて優先順
位付けされた複数セルからの1セルを送信することができる。これについては図
3に関連して更に詳細に説明する。
【0020】 シェーパ42は、図3に示すデータ構造を内蔵することができる。固定サイズ
のウィンドウ20が定義される。このウィンドウは、現在スロットから将来のセ
ル・スロットNまでの時間を表している。例えば、図3はウィンドウインスロッ
トを示す。各セルの間隔、このウィンドウは、後続する他のセル・スロットを含
むように、1ステップ先に移動される。
【0021】 ウィンドウにおける各セル・スロットのために、多数の待ち行列が関連される
。これらの待ち行列は、現在スロットにより送信するために競争するセルに対す
るポインタを含む。これらの待ち行列は、最高の優先順位の空でない待ち行列か
ら1セルを取り出すように、優先度により順位付けされている。セルを送信して
いるときは、その接続のトラヒック・パラメータに基づいて、その接続に対して
セルを送信するための新しい最早期の時間が計算される。これらのパラメータは
、ピーク・セル速度、維持可能セル速度及びバースト・サイズである。送信する
ための新しい最も早期の時間を計算する式の1例は次のようである。
【0022】
【数1】 最も早期の時間=max(A+TSCR-tauSCR+PHI,前の時間+TPCR)
【0023】 ただし、 Aは各セルの後で更新される変数である。即ち、A=A+TSCR (Aは、各接続について固有である。) 前の時間は、この接続の前のセルを送信した時間である。 PHIは、積算した位相シフトである。この接続の各セル後の更新: PHI=PHI+MAX(0,前の時間−A) これらは、(マイクロプロセッサにより書き込まれる)各接続につ
いてのパラメータである。 TSCR =維持可能セル速度により送出される2セル間の時間である。 tauSCR =(最大バースト・サイズを与える)SCRに対する理想時 間からの許容偏差。 TPCR=ピーク・セル速度により送出される2セル間の時間である。
【0024】 更に、セルが維持可能セル速度上での必要条件を満足させるために送信されて
いなければならないときは、「最適前」セル・スロットを計算するために、これ
らのパラメータも使用される(これは、この接続に関する最小セル速度として解
釈されてもよい)。これに対する1例は下記のようである。
【0025】
【数2】 最適前=A+TSCR
【0026】 図3には、各ウィンドウ20内に4スロットを設けている本発明の一実施例が
示されている。各スロット(スロットk、スロットk+1、スロットk+2及び
スロットk+3)は、そのスロット期間中に送信されるべきセルについての3優
先順位バッファを備えている。従って、各スロット(例えば、スロットk)は、
優先順位1、優先順位2及び優先順位3のような特定の待ち行列を有する。この
待ち行列により、優先順位1のセルは、明らかに優先順位2の先に送信され、優
先順位2は優先順位3に先行して送信される。また、各優先順位バッファ内に、
更にある数のセルを待ち行列にすることができる。例えば、スロットkには、優
先順位1、優先順位2及び優先順位3の領域のそれぞれに対して3セル・バッフ
ァ(30a〜30c)が設けられている。優先順位1、優先順位2及び優先順位
3の領域内と、それらの各バッファ30a〜30c内には、優先順位付け機能を
提供するユーザ・アプリケーション、サーバ、又は他のハードウェア又はソフト
ウェアによって、スロットkによる送信のためにスロットkに割り当てられた全
てのセルが存在する。スロットk期間中で、優先順位1..優先順位3の30a
〜30c位置におけるセルのうちの1セルを送信することができる。従って、ス
ロットkによる送信のために1セルが選択されると、残りの未送信のセルが次の
スロット位置(スロットk+1、スロットk+2等)に移動される。従って、優
先順位1、優先順位2及び優先順位3の領域におけるセルは、最高の優先順位か
ら最低の優先順位へと優先順位の順序により送信される。
【0027】 しかしながら、優先順位セルは、本発明の最適前リスト及びポインタ・リスト
の特徴により、送信において優先使用されてもよい。従って、例えば図3のスロ
ットkでは、スロットkの最適前リスト、又はポインタ・セクションのリストに
おける他のセルがこのような送信からセルAcに衝突しないときは、優先順位I
領域(バッファ30b)におけるセルAcのみをセル・バッファ43に送出する
ことができる。図3に示すように、セルcはスロットk+2の最適前リストに接
続されているので、このバンプにおいてセルcは適格なり、従って、このスロッ
トk(又はスロットk+1)において必要でないスロットk+2により、セルc
を送信することを指令する。図3に示す各スロットにおいて最適前リスト及びポ
イントのリストは、図2に関連して説明されている。従って、スロットkの最適
前リストが1セルを含む(即ち、スロットkの最適前リストにおけるバッファ3
0a〜30cが空でない)ときは、スロットk期間中にセルが送信されることに
なる。これらのセルがこれらの最適前の最終期限前に送信されることを保証する
ために、スロットkのポインタ・セクションのリストを調べて、次の最適前(s
ubsequent best−before)リストにおけるセルの送信はス
ロットkにおいて開始する必要があるか否かを判断する。図3に示すように、例
えば、スロットkにおけるポインタ30bのリストは、スロットk+3にリンク
される。スロットk+3が4セル・エントリを含む最適前リストを有するときは
、スロットk、スロットk+1、スロットk+2及びqsk+3を最適前の最終
期限前に送信するのを保証するために、これらを全て使用してこれら4エントリ
を送信する。
【0028】 図3において、「H」により表すバッファは、接続したリストに対するヘッド
(head:先頭)・ポインタであり、「C」により表すバッファは、複数のセ
ルに対するものであり、また「T」により表すバッファは、リンクしたリストに
対するテール(tail)・ポインタに対するものである。点線は、異なる2つ
のリンクされたリストの一部であるテーブルにおけるエントリのように、エント
リ間に潜在している関係を表す。
【0029】 更に、図3に示す例において、スロットkの優先順位1の領域30bにおける
セルcは、スロットk+2以前に送信される必要があり、またスロットkにおけ
る優先順位3の領域30cにおけるセルは、スロットk+3以前に送信される必
要がある。
【0030】 図3を調べることにより理解されるように、各スロットにおけるセルの送信は
、優先順位ハードウェア又はソフトウェアにより通常提供されるセルの優先順位
付けに基づくだけではなく、更に各スロット内に設けられた最適前リスト及びポ
イントのリストに基づいている。更に、スロットk+3の最適前リストが3セル
・エントリ以上を含むのであれば、スロットkにおけるポイントのリストがスロ
ットk+3の最適前リストからのセル・エントリを抽出できるのを保証するため
に、スロットkのポイントのリストは、スロットk+3に双方向にリンクされる
ことにも注意すべきである。
【0031】 図3に示すように、本発明の優先順位付けシェーパの動作は、下記のステップ
を実行する。まず、与えられた現在スロットに対して、その最適前リストにおけ
るセルがこれらの最適前の最終期限前に送信されることを保証するために、ポイ
ント・セクションのリストを調べて、次の最適前リストが現在スロットにおいて
送信を開始する必要がある非常に多くのエントリを含むか否かを判断する。現在
スロットにおけるポイントのリストがこのような条件を示していないときは、現
在スロット最適前リストを調べてこれが一杯か又は空かを判断する。これが一杯
のときは、現在スロットの最適前リストに残っているセルが送信される。これが
空のときは、優先順位1〜優先順位3のバッファ領域において最高に優先順位付
けされているセルが送信されると共に、優先順位1〜優先順位3の領域において
残っているセルを次のタイム・スロットに移動させる。
【0032】 以上で述べたように、最適前リストはウィンドウ内の各スロットに存在する。
従って、セルがその最も早期の可能スロットで待ち行列に挿入されるのであれば
、これは、他のスロットにおける他のリストと暗黙的な関係(即ち、点線)を有
することができる。
【0033】 図2及び3に示すように、ポイントのリストは、更にウィンドウ内の各スロッ
トにも存在する。このリストは、ウィンドウの遙かに下の全ての最適前リストに
対するポインタを含み、その長さは2スロット間の差に等しい。1ポインタを蓄
積するスロットは、最適前リストについての開始スロットと呼ばれる。図2の例
では、スロット14が8エントリによる最適前リストを有する。従って、図3に
例示したような双方向リンクは、図2に示すように、このリストと位置6でのリ
ストにおけるエントリとの間に設定されるべきである。
【0034】 1セルがシェーパに到達すると、このセルは仮想チャネル(VC毎の)待ち行
列に配置される。このセルが待ち行列において最初であるときは、これに対する
ポインタが前述のようにタイム・ウィンドウにおける待ち行列に配置される。こ
のセルが待ち行列において最初でないときは、タイム・ウィンドウにおけるこの
接続に属するセルは、既に存在する必要がある。各接続から1セルのみがタイム
・ウィンドウの待ち行列に存在することができる。
【0035】 タイム・ウィンドウの待ち行列からセルが送信されるときは、その接続に対す
る次のセルに対するポインタが挿入される。セルは待ち行列の先頭に挿入される
、即ち、既存のセルを時間的に下方にプッシュされるべきである。
【0036】 セルが送信されると、最適前リストにおいて対応するエントリが除去される。
従って、この最適前リストの長さが減少することになり、このことは、これに対
する開始スロットが1スロット前方向に除去される必要があることを意味する。
【0037】 セルが送信されたときは、そのセル・スロットにおける残りの待ち行列が次の
スロットについての待ち行列と連結される。この連結は、移動された待ち行列が
次のスロットにおいて同一の優先順位を有する待ち行列の先頭に配置されるよう
に、即ち、次のスロットにおけるセルに優先して与えられるように実行される。
これは、移動した複数セルがそれらセルの最も早期のスロットを喪失し、かつこ
れらの最適前スロットに近い1スロットであるので、理にかなっている。
【0038】 通常、最高優先順位の空でない待ち行列から1セルを取る。しかしながら、最
適前リストに対するポイントのリストが空でないときは、そうしなければ、それ
らの最適前スロットを喪失してしまうことになる時点以前に、このスロットから
更に下のある距離dのスロットまで、送信されるべき少なくともdセルが存在す
ることを意味する。この場合に、現在のタイム・スロットにおけるエントリによ
り指示された最適前リストから複数のセルが取り出される。このようなセルが取
り出されると、通常のウィンドウ待ち行列において対応するエントリが除去され
る。
【0039】 現在タイム・スロットにおける最適前リストに対して1以上のポインタが存在
することが時にある。このような場合には、残念ながら最適前スロット以前に全
てのセルを送出することはできない。これらの場合では、1)送出できないセル
を削除できる。2)未送出セルをこれらの最適前スロット以後に送出でき、同時
にそのピーク・セル速度を保持する(これは、修復不能の遅延を導入したことを
意味する)、又は3)未送出セルをこれらの最適前スロット以後に送出でき、同
時に遅延を修復するために、次のセルに関するピーク・セル速度に違反する。
【0040】 最適前リストは、多分(通常の場合、及び低負荷状態において)、ウィンドウ
がこれらの開始リストに到達する以前に消滅する。接続の維持可能セル速度(又
は実際の最小セル速度)を保証するために、これらは、緊急の場合にのみ読み出
される。
【0041】 本発明は、更に、以上で述べた固定長の実施例に対する代替として拡張ウィン
ドウ・サイズを意図している。例えば、低維持可能セル速度による非常にバース
ト的な接続のときは、現在のタイム・ウィンドウをかなり外れて最適前スロット
が存在し得る。これは、更に、MCRに関してABR接続を成形する必要がある
場合にもあり得る。これを解決するために、これらのタイム・スロットを例えば
128スロットの複数グループにグループ化してもよい。これらのグループは、
固定される。即ち、これらは、タイム・ウィンドウとして移動しない。各スロッ
トのグループは1待ち行列を有し、これに、そのグループ内で計画されるべきセ
ルに対するポインタを蓄積する。これらのポインタは、共に最の早期のスロット
及び最適前エントリであってもよい。タイム・ウィンドウが移動して、一つのグ
ループを完全に有効範囲内にしたときは、そのグループに関する待ち行列におけ
るセルは、ウィンドウ内でそれらの正しい位置に分配される。図5に示すように
、各セル間隔、グループ待ち行列(group−queue)からの1セルがウ
ィンドウ内に配置される。1グループ待ち行列グループ・サイズ(例えば128
)よりも多くのセルがグループ待ち行列に存在するということ(多分、非常にま
れ)が起きる。これはウィンドウが次のグループに移動したことを意味しており
、未だ配置されていない前のグループ待ち行列からのセルが依然として存在する
。この場合には、まず2つの待ち行列が最も古い待ち行列と連結される。グルー
プ待ち行列の平均サイズは、多分、ウィンドウのサイズよりも遙かに小さくなる
【0042】 あるセルが計画されると、これは、直接、タイム・ウィンドウ内に配置可能と
ならない限り、正しいグループ待ち行列に配置される。大抵のセルは、直接、タ
イム・ウィンドウに配置されるが、いくつかの最適前エントリはグループ待ち行
列に存在してもよい。しかしながら、最適前エントリは、セルが送出されたとき
に除去されるので、グループ待ち行列における最適前エントリは、タイム・ウィ
ンドウの待ち行列に挿入されてはならない。
【0043】 対応するデータ構造は定義するのがより容易と思われるので、タイム・ウィン
ドウのサイズと同一数のグループを有するのは合理的に見える。先に指摘した数
により、これは、128スロットの512グループ、即ち総計16kスロットを
意味することになる。これは、622Mビット/sで約11msに対応し、即ち
、セル又は最適前スロットを将来、34kビット/sの最低速度に対応する11
msに計画することができる。これが十分でないときは、同一機構を使用し、例
えば128グループのスパー・グループを定義することにより、1レベル高くす
ることができる。グループ・ウィンドウ(サイズ512*128)がスパー・グ
ループを包含したときは、スパー・グループ待ち行列におけるセルを複数のグル
ープ待ち行列に配置する。512スパー・グループにより、将来、セル5.7s
を計画することが可能である。しかしながら、下記のセクションでは、スパー・
グループを想定していない。
【0044】 シェーパ42は、2階層のデータ構造を使用することができる。即ち、1)ウ
ィンドウ内でデータ/スロット及び/グループ待ち行列(この構造はスロット番
号によりアドレス指定される)、2)データ/セル、即ち待ち行列内の接続(テ
ーブルにおける接続毎に1セルのみが存在するので、この構造は、接続番号によ
りアドレス指定する)。
【0045】 更に、最も早期の最適前スロットを計算するときに、使用される他のデータ/
接続も存在し、この接続のためにセルのリンク・リストを保持する。例えば、マ
イクロプロセッサ(図示なし)は、接続が設定されたときに、チャネル・テーブ
ルにパラメータ(例えば、ピーク・セル速度等)を書き込む。
【0046】 図6に下記の情報を含む1例のスロット構造を示す。 1.優先順位待ち行列における最初のセルに対するヘッド・ポインタ。例えば
、3優先順位による各優先順位待ち行列に対して1ヘッド・ポインタ(Head −pointer)が存在する。 2.優先順位待ち行列における最初のセルに対するテール・ポインタ(tai
l−pointer)。例えば、3優先順位による各優先順位待ち行列に対して
1テール・ポインタが存在する。 3.スロットについての最適前リストにおける最初のセルに対するヘッド・ポ
インタ。 4.セル・スロットと同一の開始スロットを有する他のスロットに対する前ポ
インタ(Previous−pointer)。最適前リストにおいてスロット
が最初であるときは、このポインタは、開始スロットそのものを指示し、この場
合は、ポインタにおける特殊マーカがセットされる。 5.現在スロットと同一の開始スロットを有する他のスロットに対する次のポ
インタ(Next−pointer)。このスロットが最適前リストにおいて最
後にあるときは、このポインタは、開始スロットそのものを指示し、この場合、
ポインタにおける特殊マーカがセットされる。 6.現在スロットについての開始スロットに対するスロット開始ポインタ(S
tart−slot−pointer)。開始スロットは、現在スロットよりも
早期の”n”スロットに配置されるスロットである。ただし、”n”はこのスロ
ットの最適前リスト長さである。 7.開始スロットが現在スロットである最初のスロットに対する最適前ヘッド
・ポインタ(Best−Before−Head)。 8.グループ待ち行列において最初のセルに対するグループ・ヘッド・ポイン
タ(Group−Head−pointer)。(最後の項目は、スロットに厳 密に関係しない。これは、ここで、実際的な理由に対して設定され、独立した構
造とみなしてもよい。)。
【0047】 図7に、下記の情報を含む1例のセル構造を示す。 1.同一の優先順位待ち行列に接続されたセルに対する前ポインタ。このセル
が待ち行列において最後であるときは、このポインタは優先順位待ち行列を指示
し、この場合は、ポインタが特殊マーカを含む(例えば、特殊ビットがセットさ
れる)。セルがグループ待ち行列に蓄積されているときは、これは、その待ち行
列における前のセルを指示する。 2.同一の優先順位待ち行列に接続されたセルに対する次のポインタ(Nex
t−pointer)。このセルが待ち行列において最初にあるときは、このポ
インタは、優先順位待ち行列を指示し、その場合に、ポインタは特殊マークを含
む(例えば、特殊ビットがセットされる)。セルがグループ待ち行列に蓄積され
ているときは、これは、その待ち行列における前のセルを指示する。 3.同一の最適前待ち行列に接続されたセルに対する前の最適前ポインタ(P
revious best−before)。このセルが待ち行列において最後
にあるときは、このポインタはスロット構造を指示し、その場合に、ポインタが
特殊マーカを含む(例えば、特殊ビットがセットされる)。このセルがグループ
待ち行列に蓄積されているときは、これは、その待ち行列における前のセルを指
示する。 4.同一の最適前待ち行列にリンクされたセルに対する次の最適前ポインタ。
このセルが待ち行列において最初にあるときは、このポインタはスロット構造を
指示し、その場合に、ポインタが特殊マーカを含む(例えば、特殊ビットがセッ
トされる)。セルがグループ待ち行列に蓄積されているときは、これは、その待
ち行列における次のセルを指示する。 5.そのセル用に対応した最適前スロットに対する最適前スロット・ポインタ
。 6.時間優先順位待ち行列値。これは、接続がグループ待ち行列に配置された
ときに使用される。この時間値は、グループ待ち行列から移動されたときに、そ
の接続を蓄積する必要がある優先順位待ち行列(従って、スロット番号)を示す
。 7.時間最適前値。これは、接続がグループ待ち行列に配置されたときに使用
される。この時間値は、グループ待ち行列から移動されたときに、その接続を蓄
積する必要がある最適前リスト(従って、スロット番号)を示す。
【0048】 図7に示すセル構造は、異なる2つの時間をグループ待ち行列に配置すること
ができる。第1に、セルは、その最適前スロットが現在ウィンドウ外にあるとき
に、待ち行列にされる。第2に、セルは、その優先順位待ち行列がウィンドウ外
にあるときに、待ち行列にされる。そのグループ待ち行列内のポインタにおける
特殊マーカ・ビットは、指示されたセルが挿入されなければならないのは、優先
順位待ち行列か、又は最適前リストかを示す。
【0049】 図8a〜8dは、各形式の待ち行列又はリストをどのように編成するのかを示
す。
【0050】 図8aは図6に示され、かつ関連して説明されたと同様のフォーマットを有す
るスロット構造80を示す。スロット構造80には、例えば図7に示し、かつこ
れに関連して説明したように、多数のセル構造82〜84が含まれている。図8
aは、スロット構造80内に、特に図3の優先順位1、優先順位2又は優先順位
3のように、優先順位待ち行列のうちの1つ内に存在し得るポインタを示す。図
8aは、例えば、図3の優先順位1を示すことができると共に、セル構造82〜
84のそれぞれは、優先順位1待ち行列のバッファ位置30a〜30cに対応し
ている。図3に示したように、セル・バッファ30aは、セル・バッファ30b
及び30cに、最後にスロットkのヘッド及びテールに逐次的にリンクされる。
これらポインタの詳細を図8aに対応して示す。特に、セル構造82〜84のそ
れぞれにおける前の位置は、スロット構造80のテール1位置に接続されており
、またセル構造82〜84の次のセル位置は、スロット構造80のヘッド1位置
に逐次的に接続されている。勿論、図8aのセル構造82〜84が図3の優先順
位2位置に対応しているときは、セル構造82〜84の前及び次の位置は、図示
のヘッド1及びテール1位置よりも、スロット構造80のヘッド2及びテール2
位置とリンクすることになる。従って、図8aは、図3のウィンドウ20内のス
ロットのうちの一つにおける優先順位待ち行列のうちの一つ内に存在する形式の
gを示す。
【0051】 図8bは、例えば図3のスロットのうちの1つの最適前リストに存在するポイ
ンタを示す。図3に示すように、スロットkは、セル位置30a、30b、30
cが相互に、かつスロットkのヘッド・ポインタに接続された最適前リスト位置
を有する。図8bは、スロット構造90(スロットkに対応する)、及び図3の
バッファ位置30a〜30cに対応させることができるセル構造92〜94を対
応して示す。図8bのセル構造92〜94は、以上の図7に関して説明したよう
に、前の最適前リスト及び次の最適前リストを識別するバッファ位置を含む。図
8bに示すように、セル構造92〜94のこれら前の最適前部分は、相互に逐次
的にリンクされ、更にスロット構造90のテールの最適前リスト部分にもリンク
される。これらのポインタは、更に、スロット構造90のヘッド最適前識別子に
対するセル構造92〜94の次の最適前部分間にも存在する。対応する配列及び
ポインタは、図3にスロットkのバッファ位置30a〜30c及び”h”ポイン
タに関連して示されている。更に、図8bに示すように、セル構造92〜94の
それぞれは、(図7に関連して前述したように)これらに対応する最適前スロッ
トに対する識別子を有し、またこれらの最適前スロットは、スロット構造90に
対する単方向ポインタを含む。
【0052】 図8cは最適前リストのリストにおけるポインタを表すスロット構造100を
示す。更に、スロットk〜k+3の各底部に図3における各スロットに関して、
最適前リストに対するポインタの対応するリストも示されている。図8cの場合
は、スロット構造100はスロットkに対応し、バッファ位置30a〜30cは
スロット構造102〜104を含む。図8cに示すように、スロット構造100
〜103は、前及び次の位置を含み、かつ前の位置は、スロット100の最適前
ヘッド・ポインタにリンクされ、またスロット構造102〜104の次の位置は
、スロット100の最適前ヘッド・ポインタに逐次的にリンクされる。更に、ス
ロット構造102〜104の各開始スロットは、スロット100へ単方向でリン
クされる。図3における最適前リスト30a〜30cに対するポインタのリスト
と、スロットkとの間に対応するポインタを対応して見ることができる。
【0053】 最後に、図8dは、例えば図5に関連して説明されているような、グループ待
ち行列におけるポインタを示す。図8dにおいて、スロット構造110は、グル
ープ・ヘッド位置からセル構造114の次の位置に、続いてセル構造113の次
の位置にリンクするポインタを有する。セル構造112は、そのセル構造のそれ
ぞれの前の位置を介して、及びそのセル構造のそれぞれの次の最適前リストを介
してセル構造113にリンクされる。最後に、セル構造113は、前の最適前リ
スト位置を介してセル構造114を指示している。
【0054】 セル構造112〜114は、スロット・グループ内で異なる3形式のセル対そ
の位置を表すように、選択される。セル構造112は、図5に示すように、スロ
ット・グループ内に配置される優先順位待ち行列を有したセルである。その時間
優先順位待ち行列は、セルが挿入されるのはどの待ち行列かを示す。
【0055】 セル構造113は、スロット・グループ内に配置される最適前スロットを有し
たセルである。その時間最適前は、セルが挿入されるのはどの待ち行列かを示す
【0056】 セル構造114は、スロット・グループ内に配置される優先順位待ち行列を有
したセルである。その時間優先順位待ち行列は、セルが挿入されるのはどの待ち
行列かを示す。
【0057】 好ましい実施例において、グループ待ち行列におけるエントリに対するポイン
タは、次のセル構造が配置されるのは優先順位待ち行列か、又は最適前リストか
を表す特殊ビットを有する。
【0058】 スロット80、90、及び100は図8a〜8dに個別的に示されているが、
これらのスロットは、勿論、図示したポインタ(又は付加的なポインタ又はリン
ク)を有する同一のスロットであってもよい。これらのスロットの機能の説明を
簡単かつ明確にするために、図8a〜8dは個別的に示されている。
【0059】 図2を再び参照すると、ここで、各送信サイクル、1スロットは送信用に1セ
ルを提供することが理解される。任意の1セル・スロットに対する送信サイクル
中に、シェーパは、これらのセル送信を優先順位付けし、かつ待ち行列にする。
以下の処理をシェーパ42により実行することができる。 a)スロット番号12又はユーザ構内(接続の最初のセル)からセルを受信し
、かつこれを最も早期のかつ最適前待ち行列において(又はグループ待ち行列に
おいて)計画する。 b)送出するために次のセルを読み出し、かつ同一接続の次のセルを計画する
。 c)グループ待ち行列からウィンドウ内の正しい待ち行列へ1又は2以上のエ
ントリ。
【0060】 これらの処理を次の項で更に詳細に説明する。
【0061】 a)スイッチからセルを受信する セルを受信すると、シェーパは、まず割り当てた接続が既に計画している待ち
行列に存在するか否かを判断する。これを前ポインタを調べることにより行う。
即ち、ゼロ・ポインタ(予約した値によるポインタ)は、この接続がスケジュー
ラにセルを有していないことを示す。これが存在するときは、VC毎の待ち行列
(per−VC queue)の終端に配置される(この待ち行列は例示したデ
ータ構造に示されていない)。
【0062】 優先順位待ち行列がウィンドウ内に存在しないときは、シェーパが接続の(P
CR、SCR、最大バースト・サイズ等のような)トラヒック・パラメータに基
づいて優先順位待ち行列、及び最適前リスト計算する。
【0063】 優先順位待ち行列がウィンドウ内のときは、優先順位待ち行列のテールにセル
構造が挿入される(ポインタが書き込まれて、変更される)。優先順位待ち行列
がウィンドウ外のときは、正しいスロットを含むグループ待ち行列のヘッドにセ
ル構造が挿入される。この構造に対するポインタは、優先順位待ち行列に挿入す
べきことを指示するものとなる。
【0064】 最適前スロットがウィンドウ内に存在するときは、最適前スロットにおける最
適前リストのテールにセル構造が挿入される。これは、このリストの長さが増加
することを意味しており、従って、その開始スロットは調整される必要がある。
最適前リストは、(次最適前ポインタ及び前の最適前ポインタを使用して)複数
の最適前リストのうちの現在リストから移動される。次いで、次に低いスロット
における最適前リストのリストのテールに最適前リストが挿入される。これは、
スロット開始ポインタを使用することにより見出されて、1により減少される。
最適前リストがウィンドウ外に存在するときは、正しいスロットを含むグループ
待ち行列のヘッドにセル構造が挿入される。この構造に対するポインタは、最適
前リストに挿入されるべきことを表す。
【0065】 b)次のセルを読み出して送出する セルを送出すべきときは、シェーパは、まず、現在スロットで最適前リストが
空であるか否かを判断する(最適前ヘッド・ポインタは、0ポインタ値にセット
されている必要がある)。
【0066】 その場合には、最高の空でない優先順位待ち行列が選択され、かつ(ヘッド・
ポインタを使用して)最初のセル・エントリが読み出される。対応するVC毎の
待ち行列からセルが送出される。セル・エントリは優先順位待ち行列及び最適前
リストから除去される。最適前リストは、サイズが減少され、このことは、セル
・エントリを蓄積したときと同様にして、開始スロットが変更される必要がある
ことを意味する。最適前リストがグループ待ち行列に存在することが起きること
があるが、その場合には、セル・エントリは、グループ待ち行列から単に除去さ
れる。
【0067】 代わって、最適前リストのリストが空でないときは、指示されている最適前リ
ストからセルが取り出される。前述したように、セル・エントリは、最適前リス
トから除去され、かつ開始スロットが調整される。更に、セルは、これが属して
いる優先順位待ち行列から除去される。
【0068】 最適前リストのリストにいくつかの最適前リストが存在するときは、これらの
最適前時間前に全てのリストを空にすることは不可能である。この場合には、セ
ルのうちのいくつかを後で送出する必要があり、かつシェーパを制御しているマ
イクロプロセッサに警報を送出する必要がある。
【0069】 セルを送出したときに、シェーパは、VC毎の待ち行列に更にセルが存在して
いるか否かを判断する。そのとおりのときは、セルがスイッチ・コアから到着し
たときと同様にして、待ち行列に同一の接続について新しいセル・エントリが導
入される。
【0070】 VC毎の待ち行列にそれ以上待ち行列が存在しないときは、前のポインタが0
(ポインタ上に特殊な値)にセットされる。
【0071】 c)グループ待ち行列からエントリを移動 ウィンドウが推移してスロット・グループを完全に包含すると、グループ待ち
行列に蓄積されたセル・エントリが読み出され、かつ正しい優先順位待ち行列及
び/又は最適前リストに挿入される。セル・エントリに対するポインタにおける
マーカは、どの形式の待ち行列にセルを挿入すべきかを表している。あらゆるス
ロットから1又は2エントリが読み出される。グループ待ち行列の長さは、大抵
、スロット・グループのサイズよりもはるかに小さいので、時間制限内にグルー
プ待ち行列を空にできないという可能性は非常に小さい。この場合に、マイクロ
プロセッサに通知する必要がある。
【0072】 最大スイッチ遅延を制御するためにシェーパを使用する スイッチを通る各セルの最大遅延を制御するために、以上で説明したシェーパ
機構を使用することができる。このために、各セルは、外部リンクからスイッチ
に入るときに、タイム・スタンプされる必要がある。このタイム・スタンプは、
全ての入スイッチに分配されるスロット・カウンタの値である。入スイッチ・ポ
ートは、外部リンクを終端し、セルを抽出し、これらのセルをバッファリングし
、かつスイッチ構造を通ってシェーパが配置されている出スイッチ・ポートへ送
出される。
【0073】 セルがシェーパに到達したときは、セルは現在バッファ・ステータスに依存し
たある遅延を受けている。最適前スロットを計算すべきときは、セルのタイム・
スタンプが読み出され、このタイム・スタンプにその接続の最大許容遅延が付加
される。その結果は、最適前スロットを獲得させ、またこのようにして、スイッ
チによる最大遅延を制御することができる。
【0074】 最も実際的かつ好ましい実施例であると現在考えられるものに関連させて本発
明を説明したが、本発明は、開示した実施例に限定されるのではなく、逆に、添
付する請求の範囲及び精神内に含まれる種々の変形及び等価的な構成を包含する
ことを意図していることを理解すべきである。
【図面の簡単な説明】
【図1】 本発明によるシェーパに関する可能位置を示すATM交換網システムの概要ブ
ロック図である。
【図2】 本発明の一実施例によるセル・スロットに関するデータ構造の概要ブロック図
である。
【図3】 本発明による例示的な1時点におけるウィンドウのセル・スロットの一実施例
である。
【図4】 本発明のハードウェアの一実施例による概要ブロック図である。
【図5】 本発明の一実施例の構成により複数のスロット・グループを処理する例示的な
方法である。
【図6】 本発明によるスロット・データ構造の一例である。
【図7】 本発明によるスロット・データ構造の他の例である。
【図8】 図8a〜8dは、下記を含む本発明による各形式の待ち行列又はリストの例示
的な構成を示す。 図8aは、優先順位待ち行列における例示的なポインタを示す。 図8bは、最適の前リストにおける例示的な複数のポインタを示す。 図8cは、最適の前リストのうちの1リストにおける例示的な複数のポインタ
を示す。 図8dは、グループ待ち行列における例示的な複数のポインタを示す。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成12年1月11日(2000.1.11)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】 本出願は、下記に関連している。1997年6月11日に出願された「ATM
スイッチ用VCマージン(VC MARGING FOR ATM SWITC
H)」と題する米国特許出願第08/393、391号(代理人処理番号141
0−321)号、1997年6月11日に出願された「ABRサーバ(ABR
SERVER)」と題する米国特許出願第08/891、232号(代理人処理
番号1410−322)号、1997年6月11日に出願された「ATMマルチ
キャスト セルの処理方法(HANDLING ATM MULTICAST
CELLS)」と題する米国特許出願第08/890、758号(代理人処理番
号1410−323)号、1997年6月11日に出願された「VP/VCのル
ックアップ機能(VP/VC LOOK UP FUNCTION)」と題する
米国特許出願第08/893、479号(代理人処理番号1410−3216号
)。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】 ファースト・イン(first in)優先順位付け機構に基づいてこれらを
待ち行列にすることを含め、ATM交換網を通ってセルを待ち行列にする多数の
異なる方法が提供されていた。残念ながら、これらの機構は、異なる送信スロッ
ト内の異なるセルについて相対的な重要さを考慮していない。 セルを計画するこのような他の方法は、ジェン(Zheng)の米国特許第5
,535,201号に示されている。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0074
【補正方法】変更
【補正内容】
【0074】 最も実際的かつ好ましい実施例であると現在考えられるものに関連させて本発
明を説明したが、本発明は、開示した実施例に限定されるのではなく、逆に、添
付する請求の範囲及び精神内に含まれる種々の変形及び等価的な構成を包含する
ことを意図していることを理解すべきである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,ML,MR, NE,SN,TD,TG),AP(GH,GM,KE,L S,MW,SD,SZ,UG,ZW),EA(AM,AZ ,BY,KG,KZ,MD,RU,TJ,TM),AL ,AM,AT,AU,AZ,BA,BB,BG,BR, BY,CA,CH,CN,CU,CZ,DE,DK,E E,ES,FI,GB,GE,GH,GM,GW,HU ,ID,IL,IS,JP,KE,KG,KP,KR, KZ,LC,LK,LR,LS,LT,LU,LV,M D,MG,MK,MN,MW,MX,NO,NZ,PL ,PT,RO,RU,SD,SE,SG,SI,SK, SL,TJ,TM,TR,TT,UA,UG,UZ,V N,YU,ZW

Claims (27)

    【特許請求の範囲】
  1. 【請求項1】 ATM装置において、 交換網接続に出力スロットとして送信するセルを受信する入力と、 各セルについて最も早期のセル・スロット及び最適の前セル・スロットを計算
    し、かつ前記最も早期のセル・スロットと前記最適の前セル・スロットとの間の
    距離上で少なくとも一部に基づいて各セルを待ち行列にするシェーパと、 前記待ち行列に基づいて前記出力スロットにおける前記セルを出力するポート
    と を備えているATM装置。
  2. 【請求項2】 前記シェーパは、所定のウィンドウ長のセル・スロットに基
    づいて更に計算し、かつ待ち行列にする請求項1記載のATM装置。
  3. 【請求項3】 前記ポートにより1出力スロットが出力される度に、前記ウ
    ィンドウ長のセル・スロットに新しいセル・スロットを加算する請求項1記載の
    ATM装置。
  4. 【請求項4】 前記シェーパは、ピーク・セル速度に基づき前記各セルに対
    応する前記交換網接続のうちの1つについて前記最適の前セル・スロットを計算
    する請求項1記載のATM装置。
  5. 【請求項5】 前記シェーパは、維持可能セル速度に基づき前記各セルに対
    応する前記交換網接続のうちの1つについて前記最適の前セル・スロットを計算
    する請求項1記載のATM装置。
  6. 【請求項6】 前記シェーパは、維持可能セル速度に基づき前記各セルに対
    応する前記交換網接続のうちの1つについて前記最適の前セル・スロットを計算
    する請求項1記載のATM装置。
  7. 【請求項7】 前記シェーパは、前記ウィンドウ長の現在スロット内に最適
    の前セル・スロット及び前記最も早期のセル・スロットを配置する請求項2記載
    のATM装置。
  8. 【請求項8】 前記シェーパは、前記ウィンドウ長の前記セル・スロットに
    おける各セル・スロットについて最適の前リストを保持し、前記各セル・スロッ
    トについての前記最適の前リストは、前記各セル・スロットにおける前記セルの
    それぞれについて前記計算した最適の前セル・スロットを含み、かつ前記シェー
    パは、前記各セル・スロットにおける前記セルを前記計算した最適の前セル・ス
    ロットにリンクさせる請求項2記載のATM装置。
  9. 【請求項9】 前記シェーパは、前記ウィンドウ長のセル・スロットにおけ
    る各セル・スロットについてのポインタ・リストを保持し、各セル・スロットに
    ついての前記ポインタ・リストは、前記ウィンドウ長のセル・スロットを更に時
    間を進めた全ての最適の前リストに対するポインタを含む請求項8記載のATM
    装置。
  10. 【請求項10】 前記シェーパは、特殊なスロット数の一つを有する現在の
    セル・スロットにより前記ウィンドウ長のセル・スロットにおける各セル・スロ
    ットに特殊なスロット番号を割り当て、かつ次の各セル・スロットは前記ウィン
    ドウ長のセル・スロットにおける前記最後のセル・スロットまで1により増分的
    に増加される特殊なスロット数を有し、 前記シェーパは、前記各セル・スロットの前記最適の前リストにおける前記現
    在数に基づき、前記ウィンドウ長のセル・スロットにおける各セル・スロットに
    特殊なセル数を割り当て、 前記シェーパは、前記ウィンドウ長のセル・スロットを更に時間を進めた全て
    のセル・スロットに対するポインタにより前記ポインタ・リストを更に保持し、
    前記ポインタは、 前記ウィンドウ長の現在スロットにおいて更に時間を進めた前記セル・スロッ
    トのそれぞれに対応するスロット番号から、 前記ウィンドウ長のセル・スロットにおいて更に時間を進めた前記セル・スロ
    ットの前記最適の前リストに含まれるセル数に対応するセル数を引き算すること
    により、計算される請求項9記載のATM装置。
  11. 【請求項11】 セル・スロット・ウィンドウにおける前記セル・スロット
    の送信時間位置に対応する1からNまでに対応した関連のセル・スロット番号を
    有する一連のATMセル・スロットを含むメモリであって、 各前記セル・スロットは、 前記セル・スロットにおいて又は以前に送信するように優先順位付けされたセ
    ルを識別する情報を含む最も早期の可能リストと、 前記セル・スロットにおいて又は以前に送信するように指令されたセルを識別
    する情報を含む最適の前リストと、 前記送信時間位置において更に時間を進めた全てのスロットに対応する情報を
    含むポインタ・リストとを含み、前記ポインタ・リスト情報は、前記更なるセル
    ・スロットについて、前記更なるセル・スロットに対する前記スロット番号から
    引き算された前記更なるセル・スロットについての前記セル番号に等しいポイン
    タを含むメモリ。
  12. 【請求項12】 出力スロットとして交換網接続に送信するためのセルを受
    信し、 各セル用に最も早期のセル・スロット及び最適の前セル・スロットを計算し、
    かつ前記最も早期のセル・スロットと前記最適の前セル・スロットとの間の距離
    上の少なくとも一部に基づいて各セルを待ち行列にし、 前記待ち行列に基づいて前記出力スロットに前記セルを出力する 方法。
  13. 【請求項13】 前記計算し、かつ待ち行列にする前記ステップは、所定の
    ウィンドウ長のセル・スロットに基づいている請求項12記載の方法。
  14. 【請求項14】 前記ポートにより出力スロットが出力される度に、前記ウ
    ィンドウ長のセル・スロットに新しいセル・スロットを付加するステップを更に
    含む請求項13記載の方法。
  15. 【請求項15】 前記最適の前セル・スロットを計算する前記ステップは、
    前記各セルに対応する前記交換網接続のうちの1つに対するピーク・セル速度に
    基づく請求項12記載の方法。
  16. 【請求項16】 前記最適の前セル・スロットを計算する前記ステップは、
    前記各セルに対応する前記交換網接続のうちの1つに対する維持可能セル速度に
    基づく請求項12記載の方法。
  17. 【請求項17】 前記最適の前セル・スロットを計算する前記ステップは、
    前記各セルに対応する前記交換網接続のうちの1つに対するピーク・セル速度及
    び維持可能セル速度に基づく請求項12記載の方法。
  18. 【請求項18】 前記ウィンドウ長のセル・スロット内に前記最適の前セル
    ・スロット及び前記最も早期のセル・スロットを配置するステップを更に含む請
    求項13記載の方法。
  19. 【請求項19】 前記ウィンドウ長のセル・スロットにおける各セル・スロ
    ットについて最適の前リストを保持し、各セル・スロットに対する前記最適の前
    リストは、前記各セル・スロットにおける各セルについて前記計算した最適の前
    セル・スロットを含み、かつ前記各前記セル・スロットにおけるセルを前記計算
    した最適の前セル・スロットとリンクさせる請求項13記載の方法。
  20. 【請求項20】 前記ウィンドウ長のセル・スロットにおける各セル・スロ
    ットに対するポインタ・リストを保持するステップを更に含み、前記各セル・ス
    ロットに対する前記ポインタ・リストは、前記ウィンドウ長のセル・スロットを
    更に時間を進めた全ての最適の前リストに対する複数のポインタを含む請求項1
    9記載の方法。
  21. 【請求項21】 前記ウィンドウ長のセル・スロットにおける各セル・スロ
    ットに対して特殊なスロット数を割り当てるステップであって、現在のセル・ス
    ロットは1の特殊なスロット数を有し、かつ各次のセル・スロットは前記ウィン
    ドウ長のセル・スロットにおける前記最後のセル・スロットまで1により増分的
    に増加されるステップと、 前記各セル・スロットの前記最適の前リストにおけるセルの現在番号に基づい
    て前記ウィンドウ長のセル・スロットにおける各セル・スロットに特殊なセル数
    を割り当てるステップと、 前記ウィンドウ長のセル・スロットにおける時間を更に進めた全てのセル・ス
    ロットに対する複数のポインタにより前記ポインタ・リストを保持するステップ
    とを更に含み、前記複数のポインタは、 前記ウィンドウ長のセル・スロットにおいて更に時間を進めた前記セル・スロ
    ットのそれぞれに対応しているスロット番号から 前記ウィンドウ長のセル・スロットにおいて更に時間を進めた前記セル・スロ
    ットの前記最適の前リストに含まれたセル番号に対応するセル番号を引き算する
    ことにより計算される請求項20記載の方法。
  22. 【請求項22】 送信について優先順位付けされた複数のセルを含む優先順
    位待ち行列を更に含み、かつ前記シェーパは、いずれかの最適の前セル・スロッ
    トが現在のセル・スロットであるか否かを判断し、次いで前記優先順位待ち行列
    からの優先順位付けされたセルか、又は前記現在のセル・スロットを識別する前
    記最適の前セル・スロットに関連されたセルかを出力するために選択する請求項
    1記載のATM装置。
  23. 【請求項23】 前記シェーパは、前記現在のセル・スロットと、次に連続
    する所定数のセル・スロットとを含む対応するセル・スロットに関連した最適前
    リストを保持し、各最適の前リストは、前記対応するセル・スロット以前に送信
    されることを除き、複数のセルを識別し、かつ a)前記シェーパが前記現在スロットを識別する前記最適の前セル・スロット
    に関連された前記セルを選択するときは、全ての最適の前リスト及び優先順位待
    ち行列から前記選択されたセルを除去する請求項22記載のATM装置。
  24. 【請求項24】 b)前記シェーパが前記優先順位待ち行列から前記優先順
    位を選択するときは、全ての最適の前リスト及び優先順位待ち行列から前記選択
    した優先順位セルを除去する 請求項23記載のATM装置。
  25. 【請求項25】 前記シェーパは、前記所定数の次に続くセル・スロットに
    対する複数の最適の前リストのうちの1リストを更に保持し、かつ割り当てられ
    た最適の前リストから1セルを除去するときは、複数の最適の前リストのうちの
    その現在リストから割り当てられた最適の前リストを除去して、最適の前リスト
    のうちの前記次に連続するリストに挿入する請求項24記載のATM装置。
  26. 【請求項26】 前記シェーパは、複数の出力スロットの複数のグループを
    複数のスロット・グループに更に固定して、前記ウィンドウ長が前記一時的に保
    持したセルを包含するまで、前記ウィンドウ長のセル・スロット外を除く、前記
    スロット・グループ内に入るセルを一時的に保持し、次いで前記シェーパは前記
    一時的に保持したセルを待ち行列にする請求項2記載のATM装置。
  27. 【請求項27】 前記シェーパは、前記入力と前記ポートとの間のある最小
    遅延を保証する請求項1記載のATM装置。
JP2000502605A 1997-07-11 1998-06-25 Atmトラヒック用のデータ・シェーパ Pending JP2001510302A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/893,576 US6154459A (en) 1997-07-11 1997-07-11 Data shaper for ATM traffic
US08/893,576 1997-07-11
PCT/SE1998/001245 WO1999003236A1 (en) 1997-07-11 1998-06-25 A data shaper for atm traffic

Publications (1)

Publication Number Publication Date
JP2001510302A true JP2001510302A (ja) 2001-07-31

Family

ID=25401770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000502605A Pending JP2001510302A (ja) 1997-07-11 1998-06-25 Atmトラヒック用のデータ・シェーパ

Country Status (6)

Country Link
US (1) US6154459A (ja)
JP (1) JP2001510302A (ja)
CN (1) CN1150724C (ja)
AU (1) AU8361498A (ja)
GB (1) GB2342810B (ja)
WO (1) WO1999003236A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261897A (ja) * 2005-03-16 2006-09-28 Hitachi Communication Technologies Ltd 端末アダプタ装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7664115B1 (en) * 1999-04-30 2010-02-16 Alcatel-Lucent Canada, Inc. Method and apparatus for merging virtual connections
US6631132B1 (en) * 1999-10-04 2003-10-07 Veraz Networks Ltd. Urgent packet transmission
US6434155B1 (en) * 1999-12-22 2002-08-13 Alcatel Usa Sourcing, L.P. Weighted round robin engine used in scheduling the distribution of ATM cells
US6937561B2 (en) * 2000-06-02 2005-08-30 Agere Systems Inc. Method and apparatus for guaranteeing data transfer rates and enforcing conformance with traffic profiles in a packet network
JP3536789B2 (ja) * 2000-06-30 2004-06-14 日本電気株式会社 Atm交換機及びトラヒックシェーパ管理方法
US7173931B2 (en) * 2000-11-20 2007-02-06 Hung-Hsiang Jonathan Chao Scheduling the dispatch of cells in multistage switches
USRE42600E1 (en) * 2000-11-20 2011-08-09 Polytechnic University Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined arbitration scheme
US7016369B2 (en) 2000-12-22 2006-03-21 Telefonaktiebolaget Lm Ericsson (Publ) Binding information for telecommunications network
US6912390B2 (en) * 2000-12-22 2005-06-28 Telefonaktiebolaget Lm Ericsson Connection handling in SRNC relocation
JP3698079B2 (ja) 2001-08-22 2005-09-21 日本電気株式会社 データ転送方法、データ転送装置及びプログラム
US6920111B1 (en) * 2003-03-21 2005-07-19 Cisco Technology, Inc. Multiple update frequencies for counters in a multi-level shaping system
JP4753909B2 (ja) * 2007-04-12 2011-08-24 アラクサラネットワークス株式会社 トラヒックシェーピング回路、端末装置及びネットワークノード
US10863522B2 (en) 2017-05-03 2020-12-08 Huawei Technologies Co., Ltd. System and method for coexistence of low latency and latency tolerant communications

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122240A (ja) * 1991-10-24 1993-05-18 Fujitsu Ltd Atm伝送におけるvpi,vci割り当て方式
EP0552384B1 (fr) * 1991-12-23 2001-11-21 Alcatel Procédé pour réduire le nombre de bits d'un mot binaire représentant une suite d'adresses
US5367520A (en) * 1992-11-25 1994-11-22 Bell Communcations Research, Inc. Method and system for routing cells in an ATM switch
JPH0744545B2 (ja) * 1993-01-21 1995-05-15 日本電気株式会社 Atmセル分解/組立てシステム
US5420858A (en) * 1993-05-05 1995-05-30 Synoptics Communications, Inc. Method and apparatus for communications from a non-ATM communication medium to an ATM communication medium
JP3044983B2 (ja) * 1993-08-25 2000-05-22 株式会社日立製作所 Atmスイッチングシステムのセル制御方法
US5467349A (en) * 1993-12-21 1995-11-14 Trw Inc. Address handler for an asynchronous transfer mode switch
US5504743A (en) * 1993-12-23 1996-04-02 British Telecommunications Public Limited Company Message routing
JP3159351B2 (ja) * 1994-03-03 2001-04-23 日本電気エンジニアリング株式会社 交換機のスイッチ制御情報管理方式
US5455825A (en) * 1994-04-28 1995-10-03 Mitsubishi Electric Research Laboratories Tag-based scheduling system for digital communication switch
EP0680235B1 (en) * 1994-04-28 2001-09-12 Hewlett-Packard Company, A Delaware Corporation Channel identifier generation
DE69428186T2 (de) * 1994-04-28 2002-03-28 Hewlett Packard Co Mehrfachsendeeinrichtung
US5418786A (en) * 1994-06-17 1995-05-23 Motorola, Inc. Asynchronous transfer mode (ATM) method and apparatus for communicating status bytes in a manner compatible with the utopia protocol
EP0690596B1 (en) * 1994-06-28 2002-05-15 Hewlett-Packard Company, A Delaware Corporation Method and apparatus for scheduling the transmission of cells of guaranteed-bandwidth virtual channels
US5483526A (en) * 1994-07-20 1996-01-09 Digital Equipment Corporation Resynchronization method and apparatus for local memory buffers management for an ATM adapter implementing credit based flow control
US5414701A (en) * 1994-07-22 1995-05-09 Motorola, Inc. Method and data structure for performing address compression in an asynchronous transfer mode (ATM) system
US5515359A (en) * 1994-08-26 1996-05-07 Mitsubishi Electric Research Laboratories, Inc. Credit enhanced proportional rate control system
DE69434329T2 (de) * 1994-08-31 2006-03-09 Hewlett-Packard Development Co., L.P., Houston Verfahren und Vorrichtung zur Regulierung von Zellentransmissionen über virtuelle Kanäle
EP0702472A1 (en) * 1994-09-19 1996-03-20 International Business Machines Corporation A method and an apparatus for shaping the output traffic in a fixed length cell switching network node
US5530806A (en) * 1994-12-15 1996-06-25 At&T Corp. Method and apparatus for storing and retrieving routing information in a network node
US5535201A (en) * 1995-05-10 1996-07-09 Mitsubishi Electric Research Laboratories, Inc. Traffic shaping system using two dimensional timing chains
US5815737A (en) * 1995-06-05 1998-09-29 Pmc-Sierra, Inc. Approach for identifying a subset of asynchronous transfer mode (ATM) VPI/VCI values in the complete VPI/VCI range
US5546377A (en) * 1995-10-31 1996-08-13 Digital Equipment Corporation Efficient distributed method for computing max-min fair rates of a limited resource in ATM networks
US5844890A (en) * 1997-03-25 1998-12-01 International Business Machines Corporation Communications cell scheduler and scheduling method for providing proportional use of network bandwith

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261897A (ja) * 2005-03-16 2006-09-28 Hitachi Communication Technologies Ltd 端末アダプタ装置
JP4649242B2 (ja) * 2005-03-16 2011-03-09 株式会社日立製作所 端末アダプタ装置

Also Published As

Publication number Publication date
AU8361498A (en) 1999-02-08
CN1269937A (zh) 2000-10-11
US6154459A (en) 2000-11-28
GB2342810A8 (en) 2000-05-17
GB0000445D0 (en) 2000-03-01
GB2342810A (en) 2000-04-19
GB2342810B (en) 2002-11-13
WO1999003236A1 (en) 1999-01-21
CN1150724C (zh) 2004-05-19

Similar Documents

Publication Publication Date Title
JP3813696B2 (ja) パケット交換通信システム
JP3813695B2 (ja) パケット交換通信システム
US7006438B2 (en) Distributed control of data flow in a network switch
JP3813697B2 (ja) トラフィック成形装置
US6349097B1 (en) Multicasting in switching apparatus
EP1064761B1 (en) Communication system and method for scheduling multiple and simultaneous connections in a communication system
US6292492B1 (en) Efficient method and apparatus for allocating memory space used for buffering cells received on several connections in an asynchronous transfer mode (ATM) switch
US6654343B1 (en) Method and system for switch fabric flow control
US7058057B2 (en) Network switch port traffic manager having configurable packet and cell servicing
EP0986221B1 (en) Port scheduler and method for scheduling service providing guarantees and hierarchical rate limiting with or without overbooking capability
US5640389A (en) Traffic shaper and packet communication apparatus
KR100328642B1 (ko) 패킷흐름제어에관한장치및방법
AU7243500A (en) A weighted round robin engine used in scheduling the distribution of ATM cells
JPH0846590A (ja) データ伝送システム
JPH0851439A (ja) パケット処理装置
JP2001510302A (ja) Atmトラヒック用のデータ・シェーパ
JP2000501260A (ja) 情報パケット交換機のためのスケジューラ
JPH07321822A (ja) マルチキャスティング機能を備えた装置
JPH07321823A (ja) マルチキャスティング機能を備えた装置
JPH1023012A (ja) 送出トラヒック制御装置
US7324524B2 (en) Pseudo synchronous machine
JPH10135957A (ja) トラヒックシェイパー装置
JP4118824B2 (ja) 優先パケットの遅延を最小化するシェーピング装置
JP3543725B2 (ja) パケット交換装置およびパケット交換方法
JP3813700B2 (ja) パケットの時間多重連続フロー成形方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070925