JP2001503934A - モジュラ通信切替システムの構成 - Google Patents

Abstract

(57)【要約】 モジュラ通信システムの構成が開示される。モジュラ通信システムは、少なくとも１つのモジュールと、前記システムに供給される外部ペイロード・データを受け取り、またはペイロード・データを処理する複数のリソース・モジュールと、１つのリンクが各リソース・モジュールを制御モジュールと各リソース・モジュールに接続される複数のリソース・モジュール・リンクとを含む。上記の制御モジュールは、複数のリソース・モジュール間でペイロード・データを切り替えるスイッチを含み、帯域幅割り当て器は各々が上記のスイッチと上記のリソース・モジュール・リンクに接続される帯域幅選択器と帯域幅分配器を含む。上記の帯域幅選択器は上記の任意のリソース・モジュールから上記のタイムスイッチに送られたペイロード・データの帯域幅を選択する。同様に、帯域幅分配器は、スイッチを介して切り替えられ、制御モジュールから任意のリソース・モジュールに供給されるペイロード・データの帯域幅を選択する。すべてのリソース・モジュール・リンクは、電気的に互いに分離していることが好ましい。この構成は、種々の処理能力、冗長性およびサービスを提供する電気通信のモジュラ組立を提供する。

Description

【発明の詳細な説明】発明の名称 モジュラ通信切替システムの構成発明の分野 本発明は、一般的には、通信切替システムに関し、特に、モジュラ通信切替シ ステムの構成に関する。従来技術 通信切替システムにおいて、特に電話通信に用いられるものは、典型的には、 モジュラ構成を用いて分散処理を行う。従来の電気通信切替システムは、一般的 に、時間分割多重化（“ＴＤＭ”）切替ネットワークに結合された中央制御ユニ ットを含む。この時間分割多重化（“ＴＤＭ”）切替ネットワークは、順番に通 信可能なように、周辺サブシステムに結合されている。さらに、従来の構成では 、このシステムは、１以上のコンポーネントが故障していたとしても、高い使用 率を有することができる。 典型的には、中央制御ユニットは、ＴＤＭ切替ネットワークを制御して、電話 の発呼を処理し、一般的に、切替システムの動作を導く。 周辺サブシステムは、電気通信ネットワーク内の加入者回線と電話中継線から なる外界と切替システムとの間に、物理的なインタフェースを供給するように機 能する。この様な既知の物理的なインタフェースの例として、ＤＳ−１、ＰＣＭ −３０，ＳＴＳ−１およびＯＣ−３のインタフェースが挙げられる。周辺サブシ ステムは、通常、さらに、例えば、トーン生成および受信、エコーキャンセリン グ、種々のメッセージ・フォーマットおよびプロトコルなどを含む種々の信号処 理機能を提供する。 従来の周辺サブシステムは、一般的に、切替システムに対し、予め決定された 特定の要求を満足するように設計されている。その結果、周辺のサブシステムに よって供給される特定の物理的なインタフェースや信号処理機能のタイプや、処 理能力、冗長度は、一般的には、予め決められ、限定されていて、一旦切替シス テムが製造されてしまえば、容易に変更されることはない。例えば、物理的なイ ンタフェースを介して切替システムに接続される最大数の加入者回線は、システ ムを設計している間に決定される。同様に、信号処理リソースとシステム中の加 入者回線との最大比も、一般的には、予め決定されている。したがって、切替シ ステムのモジュラを増加させることは制限され、切替システムの容量は、簡単に は変更できず、要求されるほどには拡張できない。さらに、従来の周辺サブシス テムでは、コンポーネント故障が発生したときに、動作を調整して、このような 故障による影響を最小限に押えて、システム・コンポーネントの冗長度を柔軟に するということは困難である。 さらに、従来のサブシステムでは、信号処理や外部インタフェースを行う多く のコンポーネントは、典型的には、電気的に互いに接続されている。１つのコン ポーネントが故障すると、それを分離することは難しく、他のコンポーネントの 機能にも影響を与える。 本発明の目的は、既知の通信システムの不利益な点を克服することにある。発明の概要 本発明の一側面によれば、本発明のモジュラ通信システムは：制御モジュール と；上記のシステムに供給される外部ペイロード・データを受け取る、または受 け取ったペイロード・データを処理する複数のリソース・モジュールと：１つの リンクが各リソース・モジュールを上記の制御モジュールおよび上記の各リソー ス・モジュールに接続する複数のリソース・モジュール・リンクとを含み、上記 の制御モジュールは、上記の複数のリソース・モジュール間でペイロード・デー タを切り替えるスイッチと；各々が上記のスイッチと上記のリソース・モジュー ル・リンクに接続される帯域幅選択器と帯域幅分配器を含む帯域幅割り当て器と ；上記の任意のリソース・モジュールから上記のタイムスイッチに送られたペイ ロード・データの帯域幅を選択する帯域幅選択器とを備え、上記の帯域幅分配器 は、上記のスイッチを介して切り替えられ、上記の制御モジュールから上記の任 意のリソース・モジュールに供給されたペイロード・データの帯域幅を選択する ように構成される。図面の簡単な説明 下記の図面を用いて、本発明の通信システムのモジュラ構成について説明する 。 図１は、本発明の一実施の形態による通信システムの構成を示すブロック図で ある。 図２は、図１の通信システムのコンポーネントの構成を示すブロック図である 。 図３は、図１の通信システムの他のコンポーネントの一般的な構成を示すブロ ック図である。 図４は、図１の通信システムに用いられる信号処理リソース・モジュールを示 すブロック図である。 図５は、図１の通信システムに用いられるインタフェース処理リソース・モジ ュールを示すブロック図である。 発明の実施の形態 図１は、モジュラ通信システムの構成を示している。共通複合モジュール装置 （“複合ＣＥＭ”）１０は、２つのＣＥＭ１２，１４（制御モジュール）からな る。２つのＣＥＭは、相互接続される。各制御モジュール１２，１４は、リソー ス・モジュール・リンク１８を介して、複数のリソース・モジュール１６（“Ｒ Ｍ”）に接続される。リソース・モジュール・リンク１８は、Ｓリンクとも呼ば れる。 この実施の形態では、２６個までのＲＭが、Ｓリンク１８によって、複合ＣＥ Ｍ１０に接続されている。本発明によれば、もちろん、多数のリソース・モジュ ールを適当な大きさのシステムに接続することができる。 各リソース・モジュール・リンク１８は、電気的に、他の各リソース・モジュ ール・リンク１８から分離され、ＲＭ１６とＣＥＭ１２，１４間で、ポイントツ ーポイント接続される。これによって、モジュール故障の分離と検出は簡単にな る。故障の位置の曖昧さは、多くて２つのモジュールおよびそれらの間のリンク に限られる。 ２つのＣＥＭ１２，１４は、冗長に動作する。１つのＣＥＭ（１２または１４ ）はアクティブで、一方、他のＣＥＭは非アクティブである。非アクティブなＣ ＥＭ（１４または１２）は、通常スタンバイモード準備になって、アクティブな ＣＥＭ（１２または１４）に故障が発生すると、その非アクティブなＣＥＭ（１ ４または１２）は、アクティブになる。アクティブの切替は、各ＣＥＭ１２，１ ４中のソフトウェアおよびハードウエアによって管理され、“ＳＷＡＴ”（アク ティブのスイッチ）と名付けられる。 同様に、ＲＭ１６は、要求に応じて種々の冗長構成を取ることができる。１つ のＲＭは、１以上のアクティブＲＭに対する冗長ＲＭとして動作する。アクティ ブＲＭに故障が生じたとき、ペイロード・データは、冗長なＲＭを通して、切り 替えられる。ＲＭの節約はＣＥＭによって制御される。ＣＥＭは、回路を組み入 れて、故障したＲＭから予備ＲＭにペイロード・データを効率よく転送する。 ＣＥＭ１２，１４は、さらに、ノードとホスト・システムを交換するためのホ スト・インタフェース２０を介して、ホスト通信システム（例えば、ＤＭＳ切替 装置）中の高位ノードに相互接続される。これによって、通信システムは、周辺 のサブシステムとして機能できるようになる。もちろん、通信システムは、ホス トに接続する必要はなく、独立の通信システムとして機能してもよい。 複合ＣＥＭ１０は、通信システムの全制御と調整の中心となる。複合ＣＥＭ１ ０は、ホスト通信システム（図示せず）からの要求に応じて、ＲＭ１６間または 、ＲＭ１６とホスト・インタフェース２０間の接続のセットアップと終了を調整 する。複合ＣＥＭ１０は、さらに、システムリソースを呼および呼イベントに割 り当ておよび割り当て解除し、リソース・モジュール節約動作と診断動作とを調 整する。 ＲＭ１６は、通信システムにペイロード処理性能を持たせる。必要とされるＲ Ｍ１６の数と型は、アプリケーションと規則に依存する。ＲＭ１６は、供給する リソースのタイプによって、広範囲に分類される。すなわち、 ・インタフェース（例えば、ＯＣ−３キャリア）、 ・パルスコード変調サービス（例えば、トーン検出および生成、エコーキャン セリング）、 ・メッセージングサービス（例えば、ＨＤＬＣメッセージフォーマット翻訳） 、または ・コンピューティング・サービスである。 このモジュラ設計は、通信システムに、一般化された小さい組のコンポーネン トから組み立てられる特定の機能を持たせる。十分で大きな制御処理を供給する ために、分散したコンピュータ技術が用いられ、各ＲＭ１６は、独自の処理能力 を有し、中央制御コンポーネント（すなわち、ＣＥＭ１２、１４）の監視のもと に、ローカルな低レベルの制御機能を実行する。このように、電気通信の機能は 、物理的に、制御、インタフェース、信号およびサービス・モジュールに分けら れる。物理的で論理的区分の調整によって、最小の新たな改善を用いて、種々の 機能が、異なる組み合わせで、有効に混在できる。この構成は、ＲＭ１６と交換 されたペイロード・データの量を、特定のサービス回路の実行要求と一致するよ うに変更する手段を供給することによって、ＣＥＭ１２，１４およびＲＭ１６の 切り替え機能を有効に用いることができる。詳しくは下記の通りである。 ＣＥＭ１２，１４は、相互モジュール通信（“ＩＭＣ”）リンク２２と、ホス トデータ・クロスオーバ・インタフェース２４と、アクティビティ仲裁リンク２ ６を介して、相互接続される。 ＩＭＣリンク２２は、ＣＥＭ１２と１４間でメッセージング・データを交換す るために用いられる１組の信号を送信する。この機能は、非アクテイブＣＥＭ上 のソフトウェアが、アクティブＣＥＭ中のソフトウェアの動作を追跡するように させ、非アクティブＣＥＭの状態データを、アクテイブＣＥＭの状態データと調 整するように維持する。 ホストリンク２０は、通信システム装置とホストシステム中の高位ノードとの 間に、冗長な通信信号を供給する。これらの信号は、ペイロード・データ（例え ば、ＰＣＭ音声）を運び、典型的にはＤＭＳ切替装置を含むホスト通信システム の他のコンポーネントにメッセージを送り、情報をクロッキングするために用い られる。１つのＣＥＭモジュールは、１組のホストリンクを備え、他のＣＥＭモ ジュールは、冗長な組を備える。 さらにアクティビティ入力／出力信号は、リンク２６を介して、ＣＥＭ間で交 換され、ＣＥＭアクティビティを仲裁する。上述のように、ＣＥＭ１２または１ ４のうちのどちらか一方は、どの瞬間にでもアクティブである。非アクティブな ＣＥＭは、アクティブなＣＥＭの動作を妨げることはない。 ＣＥＭとリソース・モジュール間のリソース・モジュール・リンク１８（また は、Ｓリンク）は、以下のような並列リンクである。すなわち、 ・ペイロード音声とデータバイトを、複合ＣＥＭ１０とＲＭ１６間で送信し、 ・システム・クロックを、複合ＣＥＭ１０からＲＭ１６に送信し、 ・ＣＥＭアクティビティ状態を、複合ＣＥＭ１０からＲＭ１６に送信し、 ・低レベル制御（ＲＭリセット制御を含む）を、複合ＣＥＭ１０からＲＭ１６ に送信し、低レベル状態をＲＭ１６から複合ＣＥＭ１０に送信し、 ・高レベル制御と状態を、複合ＣＥＭ１０とＲＭ１６（メッセージング）間で 送信し、 ・ＲＭ１６の存在または不存在を、複合ＣＥＭ１０によって検出し、 ・電気的ノイズまたは他の機構によって誘発された送信エラーを検出する。 すべてのＲＭ１６は、ＣＥＭ１２，１４に対し、共通のインタフェース（Ｓリ ンク）を共有している。ＲＭに対する使用可能な最大限のペイロード帯域幅は、 Ｓリンク・インタフェースを要求によって置き換えることによって増加する。こ れは、異なる物理的なＲＭインタフェース・スロット・タイプの数を制限するこ とによって、柔軟性を高める。 さらに、すべてのリソースと制御モジュールは、共通のモジュールテストやメ ンテナンス・バス（“ＭＴＭ”）２８を介して、モジュール間で、所定の診断や 制御情報を転送するように相互接続される。 ＭＴＭバス２８は、アクティブＣＥＭ１２、１４または外部のテスト装置に、 通信システム・コンポーネントのハードウエアテストを開始させる。さらに、Ｍ ＴＭバス２８は工場で用いることができ、初期のソフトウェアを通信システム・ コンポーネント上の非揮発性記憶装置に記憶させる。ＭＴＭバス２８は、動作中 にも使用され、各システム・コンポーネント上の視覚表示器を制御する。ＭＴＭ バス２８は、既知のジョイント・テスト・アクション・グループ（Joint Test A ction Group)(JTAG)1149.5の規格に基づいている。 図２は、ＣＥＭ１２の機能を示すブロック図である。各ＣＥＭ１２，１４は、 関連データを有するマイクロプロセッサ３０と、プログラム・メモリ３２と、プ ロセッサバス・アクセス・チップ３４（“ＰＢＡＣ”）、特定用途向け集積回路 （“ＡＳＩＣ”）とを含む。ＰＢＡＣ３４は、プロセッサ・アドレスとデータ制 御をモジュール上の他の装置に分配するので、プロセッサは他の装置を制御する ことができる。 クロック５８は、ＣＥＭのクロック信号を供給する。アクティブなＣＥＭのク ロックは、通信システム用のシステム・クロック５８として動作する。システム ・クロック信号は、Ｓリンク１８を介して、複合ＣＥＭ１０からＲＭ１６に流れ る。非アクティブなＣＥＭのクロックは、アクティブなＣＥＭのクロックに同期 する。さらに、システム・クロック５８は、ホスト・インタフェース２０または 特定のＲＭ１６に同期することができる。 インテリジェント・テスト・マスタ（“ＩＴＭ”）装置５９は、マイクロプロ セッサ３０の監督下で動作し、他のモジュールのテストと同様に、ＭＴＭバス２ ８とインタフェースすることによって、ＣＥＭ１２と１４のスキャン・テストお よびビルトイン・セルフ・テスト（ＢＩＳＴ）動作を制御する。 各ＣＥＭ１２，１４は、切替マトリクスを含み、ペイロード・データ・タイム スロットが、ホスト・インタフェースとＲＭ１６間、またはＲＭ１６間で接続さ れるようにする。さらに、各ＣＥＭ１２，１４は、ホスト・インタフェース２０ とＲＭ１６間、またはＲＭ１６間で、制御および状態のメッセージを中継する機 能を供給する。 各マトリクスは帯域幅割り当て器３６ａ、３６ｂ（“ＢＷＡ”）と、時分割多 重化スイッチ３８からなる。 タイムスイッチ３８は、ペイロード切替機能に、１つのタイムスロット分解能 を与える。 各タイムスロットは、８ビットのペイロード・データと、予備ビット、パリテ ィビット（典型的に奇数パリティ）からなる。各タイムスロットは、ペイロード ・データ（すなわち音声）、オーバーヘッドデータ、シグナリング情報、または メッセージ情報を送信してもよい。 ＢＷＡ３６ａ，３６ｂは、帯域幅選択器３６ａと帯域幅分配器３６ｂとからな る。帯域幅選択器３６ａと帯域幅分配器３６ｂの各々は、独自のマトリクスを有 する。帯域幅選択器および帯域幅分配器のマトリクスは、３２のタイムスロット 分解能を持つペイロード切替機能を有する。 切替マトリクスには、パッド・ブロック４０（“ＰＡＤＳ”）も含まれる。こ のパッド・ブロック４０は、１組の参照テーブルを用いたタイムスイッチ３８に よって、データ・ストリーム出力上で簡単な（１つの）の動作で実行されるよう にする。ストリーム中の各タイムスロットは、別々に処理される。 Ｓリンク１８は、６つのＳリンク・インタフェース・マスタ（ＳＬＩＦ−Ｍ） の１組からなる装置５４ａ、５４ｂによって、ＲＭ１６に接続される。ＳＬＩＦ −Ｍ装置５４ａ、５４ｂは、複合ＣＥＭ１０とＲＭ１６間で、ペイロードと制御 データを転送するための入力／出力ポイントとして機能する。物理的には、各Ｓ リンク１８は、一点で、ＣＥＭ１２に相互接続される。図２では、分かりやすく するために、ＳＬＩＦ−Ｍ５４ａを介して、Ｓリンク１８からＣＥＭにデータを 転送する接続ポイントと、ＳＬＩＦ−Ｍ５４ｂを介して、ＳリンクからＣＥＭに データを転送する接続ポイントとを別々に示している。ＳＬＩＦ−Ｍ装置５４ａ と５４ｂは、それぞれＢＷＡ選択器３６ａとＢＷＡ分配器３６ｂに相互接続され る。 ＢＷＡの選択部３６ａは、ホスト・インタフェース２０とＲＭ１６を介して、 ホストから入力ペイロード・ストリームを集め、全ペイロード容量のうち選択さ れた部分をタイムスイッチ３８に与える。ＢＷＡの分配部３６ｂは、タイムスイ ッチ３８から切り替えられたペイロードを集め、それをホスト・インタフェース ２０とＲＭ１６に分配する。 ホスト・インタフェース２０は、複合ＣＥＭ１０をホスト通信システム（図示 せず）に接続する。ホスト・インタフェース２０は、カッド・リンク制御器 （“ＱＬＣ”）４４ａ、４４ｂおよびチャネル監視メッセージ（“ＣＳＭ”）装 置４６ａ、４６ｂからなる。ＱＬＣ装置４４ａ，４ｂは、入力／出力ポイントと して機能し、複合ＣＥＭ１０とホスト装置の他のコンポーネント間でペイロード とメッセージ・データを転送する。 本通信システムは、また、プロセッサ間のメッセージを用いて、ＲＭ１６，Ｃ ＥＭ１２，１４および／またはホスト間で制御情報および状態情報を交換する。 メッセージ機能は、２つの装置によって供給される。リンク・プロトコル・メッ セージ・インタフェース・チップ（“ＬＰＭＩＣ”）４８は、ペイロード・スト リームとプロセッサ・メモリ間でメッセージを翻訳する。システム・マッパ／ト レーサ（“ＳＭＴ”）５０はオプションの装置で、プロセッサの介在なしに、メ ッセージを経路指定し、そのプロセッサがシステム内でメッセージの流れを追跡 できるような機構を提供する。 ＬＰＭＩＣ４８は、マイクロプロセッサ３０とペイロード・データ・ストリー ム間で、メッセージ・データを転送する。このＬＰＭＩＣ４８は、その後、ＢＷ Ａ選択器３６ａ，ＢＷＡ分配器３６ｂおよび他の装置によって経路指定される。 これは、既知のＤＭＳメッセージプロトコルを用いて、３２個のメッセージ・ポ ートまで行われる。各ポートは、データ交換を介して、他の終端で同様のポート と通信する。 上述のように、ＲＭ１６は、通信システムに対してペイロード処理能力を供給 し、ＲＭ１６は、それらが供給するリソースのタイプによって広範囲に分類でき る。供給するリソースとは、インタフェース、ＰＣＭサービス、メッセージ・サ ービス、または計算サービスである。要求されるＲＭ１６の数とタイプは、アプ リケーションと規格に依存する。 図３は、ＲＭの一般的な構成を示している。通信システムの柔軟な構成、ＲＭ 節約、ＲＭと複合ＣＥＭ１０の間の均一なインタフェースを供給するためには、 すべてのＲＭがこの構成と一致しなければならない。 各ＲＭ１６は、並列のリンク・インタフェース・スレーブ（ＳＬＩＦ−Ｓ）装 置１１０を含む。ＳＬＩＦ−Ｓ装置１１０は、入力／出力ポイントとして機能し 、複合ＣＥＭ１０とＲＭ１６間でペイロードおよび制御データを転送する。ＳＬ ＩＦ−Ｓ装置１１０は、Ｓリンク１８に相互接続され、最終的には、ＣＥＭ１２ と１４のＳＬＩＦ−Ｍ装置５４ａ、５４ｂに接続される。ＳＬＩＦ−Ｓ装置１１ ０は、さらに、モジュール特定回路１１２に相互接続され、このモジュール特定 回路１１２はＲＭ１６の処理機能を実行する。 さらに、各ＲＭ１６は、それ自のマイクロプロセッサおよびメモリ１１４を含 み、ＳＬＩＦ−Ｓ装置１１０とモジュール特定回路１１２と相互動作する。また 、ＲＭプロセッサ１１４はアクティブおよび非アクテイブＣＥＭの両方と通信す ることができる。しかしながら、通常、マイクロプロセッサ１１４上のソフトウ ェアは、アクティブなＣＥＭから発生されるペイロード・データ中のメッセージ 要求動作のみに応答する。 各ＲＭｌ６は、ＲＭ１６上のＭＴＭバス２８と１１４９．１テスト・バスに接 続されるＩＴＭ装置１１６を含む。ＭＴＭバス２８（アクティブなＣＥＭ１２， １４によって供給される）上の命令によって、診断およびセルフテストは、ＲＭ １６のコンポーネント上で行われる。 図４は、通信システムに用いるディジタル信号処理（“ＤＳＰ”）ＲＭ１３０ の構成を示している。一般的なＲＭ構成と一致して、ＤＳＰ ＲＭ１３０は、マ イクロプロセッサとメモリ１３０に相互接続されるＳＬＩＦ−Ｓ装置１３２を含 む。 ＤＳＰ ＲＭ１３０は、ペイロードＤＳＯデータのチャネル上で動作が可能な ディジタル信号処理能力を通信システムに与える。もちろん、機能性は、ＤＳＰ ＲＭ１３０に含まれるソフトウェアに依存する。典型的には、ＤＳＰ ＲＭは次 の用途で用いられる。すなわち、 ・ＤＴＭＦ、ＭＦ、ダイアルトーンなどのようなトーン生成、 ・ＤＴＭＦ、ＭＦ、特別なトーンのようなトーン検知、 ・ＡＢビット生成、または ・ＡＢビット濾波およびスキャンである。 将来可能なＤＳＰ機能は、音声認識、音声再生、データ圧縮／伸長を含む。 ＤＳＰ ＲＭ１３０において、リソース・モジュール特定回路１３６は、バス １４０と１４２を介して供給されるペイロード・データ上で動作する多数のＤＳ Ｐ部分１３８からなる。各ＤＳＰ部分１３８は、ＤＳＰプロセッサ１４４からな り、ＤＳＰプロセッサ１４４は、ランダム・アクセス・メモリ（ＲＡＭ）１４８ 、インタフェース装置（ＤＩＡ）１４６と関連している。ＤＩＡ装置１４６は、 バスを介して入力ペイロード・データを選択して緩衝し、ＤＳＰソフトウェアに よってアクセスできるように、それを、ＤＳＰプロヤッサ１４４に与える。ＤＳ Ｐプロセッサ１４４によって生成されたペイロード・データは、ＤＩＡ１４６に よって緩衝され、出力ペイロード・バス１４２上に出力される。ＤＳＰ ＲＭ１ ３０の性能は、ＤＳＰ部分１３８の数とＤＳＰプロセッサ１４４のタイプを変更 することによって可変できる。 ＤＳＰ ＲＭ１３０は、さらに、マイクロプロセッサ１３４を含む。このマイ クロプロセッサ１３４は、ＤＩＡ装置１４６とプロセッサバス１５０を介して、 ＤＳＰプロセッサ１４４にメッセージを送ったり、ソフトウェアをダウンロード したりする。これらのメッセージは、典型的には、ＤＳＰプロセッサ１４４に命 令を出し、サービスを可能にさせたり、不可能にさせ、または、トーン検出のよ うなサービス結果を照会させる。これらのメッセージは、ＣＥＭ１２，１４から 受け取ったメッセージに応じて、マイクロプロセッサによって生成される。 通信システムは、ＤＳＰ ＲＭの２つのタイプ、すなわち、一般的な目的のＤ ＳＰと大容量ＶＳＰ（音声サービス・プロセッサ）を有する。一般的な目的のＤ ＳＰと大容量ＶＳＰは、ＤＳＰ部分１３８の性能とタイプが異なるだけである。 このＶＳＰは、計算処理上、通信システムで用いるために、強化されたディジタ ル信号処理性能を供給し、ペイロードＤＳ０チャネル・データ上で動作する。機 能性はＶＳＰ ＲＭ上に含まれるソフトウェアに依存する。典型的なアプリケー ションは、エコー・キャンセリング性能を有する。 図５は、ＯＣ３インタフェースＲＭの構成を示している。このＲＭは、ＳＯＮ ＥＴイントラオフィス・インタフェースを、既知のＯＣ３レート（１５５．５２ メガビット／秒）で供給する。典型的なアプリケーションは、トランク・インタ フェースを供給し、またはインテリジェント・ディジタル・ループ・キャリア（ ＩＤＬＣ）をインタフェースする。 ＯＣ−３ ＲＭは、以下の処理を行う。すなわち、 ・電気／光変換、 ・ＳＯＮＥＴクロック再生およびフレーミング， ・ＳＯＮＥＴ回線およびセクション・オーバーヘッド生成と終端、 ・ＤＳ３と成分ＤＳＩをＳＯＮＥＴへマッピング、 ・ＤＳ１ をＳＯＮＥＴ ＶＴ１．５同期フォーマットへマッピング、 ・ＤＳ１フレーミング（８４ＤＳ１まで）、 ・ＤＳ０をＳＯＮＥＴ ＶＴ１．５バイト同期フォーマットヘマッピング、 ・ＤＳ０をＤＳ１フォーマットへマッピング、 ・通信システム・クロックと調整されたＤＳ０のスリップ緩衝、 ・シグナリング・ビット（ＡＢＣＤビット）の抽出と挿入、 ・すべてのキャリアレベルでの監視、 ・基準信号をＣＥＭ構成へ供給、スペクトル・システム・クロックと入力ＯＣ ３キャリアとの同期、 ・ローカル診断およびループバック制御である。 ＯＣ−３ ＲＭ１６０は、非同期マップＶＴ１．５、バイト同期マップＶＴ１ ．５およびバイト同期マップＶＴＩ．５、非同期マップＤＳ３を含む種々のフォ ーマット中で、すべての音声ペイロード（２０１６ ＤＳＯ）を終端させること ができる。 要求されたペイロード帯域幅に達するためには、ＯＣ−３ ＲＭ１６０は、Ｓ リンクのクラスタと関連する３つのＳＬＩＦ−Ｓ装置１６２ａ、１６２ｂ、１６ ２ｃを、ＯＣ３信号の各ＳＴＳ−１コンポーネントに対して１つづつ含む。 これら３つのＳＬＩＦ−Ｓ装置は、バス１８０ａ、１８０ｂ、１８０ｃ、１８ ２ａ、１８２ｂ、１８２ｃを介して、３つのパス終端ブロック１７８ａ、１７８ ｂ、１７８ｃの１つと相互接続される。各ブロックは、要求があれば、ＡＢシグ ナリング・ビットを生成するためにオーバーヘッド・ペイロード・タイムスロッ トを用いて、ペイロード・データ・ストリームから２８個のＶＴ１．５または１ つのＤＳ３を組み立てる。 パス終端ブロック１７８ａ、１７８ｂ、１７８ｃは、さらに、セクションおよ び回線オーバーヘッド終端ブロック１８２に相互接続される。回線オーバーヘッ ド終端ブロック１８２には、ＳＯＮＥＴセクションと回線オーバーヘッド・デー タが、各ＳＯＮＥＴ仕様ごとに加えられる。出力セクションのデータおよび回線 データ通信チャネルは、ＯＣ−３ ＲＭの全体の動作を制御するマイクロプロセ ッサ１７４によって供給される。光インタフェース・ブロック１６４は、データ を直列にして、光フォームに変換する。 ＳＯＮＥＴマッピング回路を駆動させるクロックは、位相ロックループ（“Ｐ ＬＬ”）１８４によって生成される。このＰＬＬ１８４は、アクティブＣＥＭ（ １２または１４）のフレーム・レートにロックされる。 通信システムは、ＣＥＭ１２、１４、ホスト通信システム（図示せず）および 複数のＲＭ１６間でペイロードとメッセージ・データを切り替える動作を行う。 データは、ホスト通信システムおよび／または外部リンクを有するこれらのＲ Ｍ１６を介して、このシステムで受信される。これらの外部リンクは、電話加入 者回線または他のスイッチへのトランクであってもよい。このシステムで受信さ れるデータは、典型的には、複数のＤＳ０（６４ｋｂｐｓ（キロビット毎秒）） データ・チャネル中でチャネル化される。 図５では、ＯＣ−３ ＲＭで受信されるデータに関して、入力光ＯＣ−３信号 は、光リンク１６６を介して光インタフェース１６４によって受信され、電気的 フォームに変換される。クロック波形は光インタフェース１６４によって抽出さ れる。フレーム指示器が備えられ、データはバイト幅並列フォームに変換される 。 並列データは、バス１６８を介してセクション／回線終端ブロック１８２に送 られる。セクションおよび回線オーバーヘッド終端ブロック１８２では、オーバ ーヘッド・バイトは、既知のＳＯＮＥＴ仕様に従って処理される。セクション及 び回線データ通信チャネルからのデータは抽出され、バス１７２を介してＯＣ− ３ ＲＭマイクロプロセッサ１７４に送られる。データ・ストリームの各ＳＴＳ −１コンポーネントからのペイロード・データは、３つの同じパス終端ブロック １７８ａ、１７８ｂ、１７８ｃの１つに送られる。各ブロックは、ＤＳ３または ＶＴ１．５フォーマットのどちらかの１つのＳＴＳ−１コンポーネント信号上で 動作する。パス終端ブロック１７８ａ、１７８ｂ、１７８ｃは、ＶＴ１．５また はＤＳ３からＤＳ０を抽出する処理を完了し、演算結果の並列ストリームである タイムスロット（Ｊ）を、ＳＬＩＦ−Ｓ装置１６２ａ、１６２ｂ、１６２ｃに送 出する。シグナリング・データ（ＡＢビット）は抽出され、バス１８０ａ，１８ ０ｂ，１８０ｃを介して、オーバーヘッド・ペイロード・タイムスロットとして 、ＳＬＩＦ−Ｓ装置１６２ａ、１６２ｂ、１６２ｃに送出される。個々のＤＳ１ またはＶＴ１．５コンポーネントは、スリップ緩衝され、通信システム・フレー ム・レートに一致される。 ＳＬＩＦ−Ｓ装置１６２ａ、１６２ｂ、１６２ｃに供給されたペイロード・デ ータは、Ｓリンク１８上のＣＥＭに供給される。さらに、ＯＣ−３ ＲＭマイク ロプロセッサ１７４上で実行されているソフトウェアは、キャリア信号の警告状 態を監視し、バス１７５とバス１７７を介して、ＳＬＩＦ−Ｓインタフェース１ ６２ａ、１６２ｂ、１６２ｃにメッセージを送ることによって、ＣＥＭプロセッ サ３０に、警告イベントを通知する。 システムによってホストから受信されたデータは、ホストリンク３０を介して 、複合ＣＥＭ１０（図２）のＱＬＣ４４ａに供給される。ＱＬＣ４４ａは、４つ の光／電気変換モジュール６０から各フレーム当たり５１２個の１２ビット・タ イムスロットの４つの直列ストリームを受信する。このデータ内では、ＱＬＣ４ ４ａは、フレーム識別子を備え、エラーに関するサイクリック冗長度チェック特 性を監視する。ＱＬＣ４４ａは、直列から並列への変換を、４つのデータ・スト リーム上で行い、１２のビットストリームを１０ビットストリーム（１２Ｂ１０ Ｂ復号化）に変換する。各ストリームをＣＥＭシステム・クロック５８に一致さ せるために、ＱＬＣ４４ａは、各データ・ストリームのスリップ緩衝動作を行う 。ペイロード・ストリームをＣＥＭクロック５８に合わせるように要求された場 合、スリップ・バッファは、データの全インタクト・フレームを削除するか、ま たは複製する。データをスリップ・バッファから読み込むと、ＱＬＣ４４ａは４ つのストリームをインターリーブし、フレームごとに（タイムスロットあたり１ ０ビット）２０４８のタイムスロットの均一化したストリームを作り、バス５２ を介して、ＣＳＭ装置４６ａに送出する。第２の同じストリームは、独立して作 られ、バス６２を介して、相手ＣＥＭモジュール（図２には示されていない）の ＣＳＭ装置に送出される。 ＣＳＭ装置４６ａは、ＱＬＣ４４ａから、１０ビットのタイムスロット、つま りフレームごとに２０４８タイムスロットのストリームを受け取り、バス６４を 介して、相手ＣＥＭ（図示せず）のＱＬＣ装置から類似したストリームを受け取 る。ＣＳＭ４６ａは、２つのストリーム上で、独立して、チャネル監視メッセー ジ情報（メッセージ・データ）を各タイムスロットから復号化し、マイクロプロ セッサ３０で使用される結果を生成し、バス５８を介して、ＢＷＡ選択器３６ａ に供給されるペイロード・データの出力ストリームを作る。ＱＬＣ装置４４ａか らのデータは、タイムスロットごとに、アクティブなＣＥＭから選択されるかま たは相手ＣＥＭから選択される。データは、受信したＣＳＭ情報中に存在する情 報を変化することによって選択される。あるストリームが間違ったＣＳＭ情報を 示したら、他のストリームが用いられる。自動選択処理も、タイムスロットごと に、マイクロプロヤッサ３０によって優先される。 選択されたストリームを用いて、ＣＳＭ４６ａは、さらに、バス６６を介して 、ＬＰＭＩＣ４８に供給される出力ストリームを作る。この出力ストリームは、 メッセージバス６８上のデータと、ＱＬＣ装置４４ａからのデータ（バス５２を 介して）または、相手ＱＬＣ装置からのデータ（バス６４を介して）とを組み合 わせることによって生成される。選択はタイムスロットごとに行われ、マイクロ プロセッサ３０の制御下にある。出力データ・ストリームは、バス６４またはバ ス５２を介した相手（非アクティブ）ＣＥＭ上のホスト・インタフェースからの 、ＱＬＣ４４ａを介したホスト・インタフェース２０からの、バス６８を介した ＲＭ１６とＩＭＣ２２ａからの、およびＩＭＣ２２を介した非アクティブなＣＥ Ｍからのインターリーブされたメッセージ・データを含む。 ＬＰＭＩＣ装置４８は、バス６６を介して、ＣＳＭ装置４６ａから、フレーム ごとに４０９６タイムスロットのデータ・ストリームを受け取る。このデータ・ ストリームは、他のモジュール中の３２の発信ポートまでのメッセージ情報を含 む。ＬＰＭＩＣ４８は、その後、マイクロプロセッサ３０によって初期化された 接続メモリ７０の制御下で、メッセージ・ポートにタイムスロットを割り当て、 各ポート上に現れたメッセージ・プロトコルを終了させ、受信されたメッセージ を緩衝する。個別のポートのメッセージ帯域幅は、所望数のタイムスロットをそ のポートに割り当てることによって設定できる。所定のポートは、ＬＰＭＩＣ４ ８に接続された接続メモリによって２０４８タイムスロットまで割り当てられて もよい。その後、ＬＰＭＩＣ４８は、ダイレクト・メモリ・アクセス（“ＤＭＡ ”）技術を用いて、トランザクションＳＴバス７２を介して、受信メッセージを マイクロプロセッサのメモリ３２に転送する。 マイクロプロセッサ３０が通知しているときには、ＬＰＭＩＣ４８は、ＤＭＡ 技術を用いて、ＳＴバス７２を介して、マイクロプロセッサのメモリ３２からメ ッセージ・データを検索し、メッセージ・データをローカルに緩衝する。マイク ロプロセッサのメモリ中の値に基づいて、ＬＰＭＩＣ４８は、メッセージ・デー タを、メッセージ・ポート３２のうちの１つに送るが、まずは、メッセージ・デ ータをそのポートに対するプロトコルで符号化する。ＬＰＭＩＣ４８は、符号化 されたメッセージを、４０９６タイムスロット・バス７１を介して、ＢＷＡ分配 器３６ｂとＣＳＭ装置４６ｂに送る。バス７１上のタイムスロットへのメッセー ジ・ポートの割り当ては、マイクロプロセッサ３０によって初期化された接続メ モリ７０によって制御される。 ＳＭＴ７６は、任意のコンポーネントで、メッセージマッピングと、追跡機能 をＣＥＭに付加する。ＳＭＴ７６がある場合には、ＬＰＭＩＣ４８は、受信メッ セージを、マイクロプロセッサ３０の介在なしに、再度、他のメッセージ・ポー トの送信側に送出することができる。このようにして、メッセージ中継サービス が行われる。 これは、ＳＴバス７２を介して、（論理エンドポイント・アドレスを表わす） メッセージ中の所定のデータ値をＳＭＴ装置７６に与えるＬＰＭＩＣ４８によっ て行われる。ＳＭＴ装置７６は、その後、論理アドレスを、その装置中の経路テ ーブルに記憶された値と比較し、どの物理的なメッセージ・ポートに、メッセー ジが経路指定されるべきかを決定する。選択された物理ポート番号は、ＬＰＭＩ Ｃ４８に転送され、そのＬＰＭＩＣ４８はメッセージ転送を実際に行う。物理的 なアドレスがモジュール自体である場合には、ＬＰＭＩＣ４８は、上記のように 、そのメッセージをマイクロプロセッサのメモリ３２に転送する。これらの動作 は、マイクロプロセッサのメモリバスとは独立してＳＴバス７２上で行われる。 ＳＭＴ毛糸テーブル中の値はマイクロプロセッサ３０によって初期化される。 ＳＭＴ装置７６は、ＳＴバス７２上でメッセージ・データが転送されるときに 、そのメッセージ・データ中に含まれるメモリ・バッファ・アドレス情報中でそ れを観察しメモリに記憶することによって、メッセージ・トランザクションを追 跡できる。 上記の動作は、ＳＭＴ装置７６が存在しない場合には、すべてのメッセージは マイクロプロセッサメモリ３２に転送され、マイクロプロセッサ３０によってソ フトウェアで実行されてもよい。 ＲＭ１６から複合ＣＥＭ１０に供給されるデータは、Ｓリンク１８を介して、 ＳＬＩＦ−Ｍ装置５４ａ，５４ｂに供給される。ＳＬＩＦ−Ｍ装置５４ａ，５４ ｂの各々は、フレーム当たり２５６タイムスロットの１６個のシリアル・ストリ ームを受け取る。各フレームは、５個のクラスタとして構成されているＳリンク １８を介したＲＭ１６からのクロックと関連する。 データを複合ＣＥＭに供給する各ＲＭのＳＬＩＦ−Ｓ装置（図３）は、１０ビ ットの並列データのストリームを、ＲＭ特定回路１１２から受け取る。その後、 この装置は、ペイロード・データのまったく同じコピーを２つ作る。ペイロード ・データの２つのコピー上で、メッセージ・データはＲＭマイクロプロセッサ１ １４から挿入される。両方のストリーム上に挿入されたメッセージ・データは、 同一である必要はない。ＳＬＩＦ−Ｓ装置１１０は、さらに、両方のストリーム に対して、サイクリック冗長度チェックを計算し、それらを直列のファーマット に変換して、Ｓリンク１８を介して、両方のＣＥＭに転送する（１つの直列デー タ・ストリームは、アクティブＣＥＭに転送し、もう１つは、非アクティブＣＥ Ｍに転送する）。 ＣＥＭのＳＬＩＦ−Ｍ装置５４ａ，５４ｂ（図２）は、このデータを受け取る と、フレーム識別子を置き、エラーを監視するために、サイクリック冗長度チェ ック特性を確認して、各データ・ストリーム上で、直列から並列への変換を行い 、演算結果の並列データを、フレームごとに４０９６タイムスロットの１つの並 列ストリームにインターリーブし、このストリームをバス５６を介して、ＢＷＡ 選択器３６ａに出力する。 マイクロプロセッサ３０の制御によって、ＳＬＩＦ−Ｍ装置５４ａは、受け取 ったデータを、ＳＬＩＦ−Ｍ装置５４ｂの送信部分の周囲に、診断目的のために 、ループ化することができる。物理的に、ＳＬＩＦ−Ｍ装置５４ａと５４ｂの送 受信ポートは、データ・ループを容易にする１つのＡＳＩＣ中で形成される。 ＢＷＡ選択器３６a、ＢＷＡ分配器３６ｂは、２つのコンポーネント（選択器 ３６ａおよび分配器３６ｂ）中で実行される。各コンポーネントは、粗い（３２ タイムスロット分解能）データ切り替え装置を備える。この装置は、ＲＭ１６と ホスト・インタフェース２０間のペイロード上で動作する。これはさらに、ＩＭ Ｃリンク２２とＲＭ１６間のメッセージ・データとペイロード・データとを合成 する。 ＢＷＡ選択器３６ａは、バス５６を介して、ペイロードとメッセージ・タイム スロットを含むＳＬＩＦ−Ｍ装置５４ａからデータ・ストリームを受け取る。Ｂ ＷＡ選択器３６ａは、さらに、ペイロード・タイムスロットを含むバス５８を介 して、ＣＳＭ装置４６ａからデータ・ストリームを受け取り、バス８０を介して 、ペイロード・タイムスロットを含む新しいデータ・ストリームを生成し、タイ ムスイッチ装置３８に送る。このストリームは、ＳＬＩＦ−Ｍ５４ａとホスト・ インタフェース２０から選択されたペイロードのサブセットを含む。さらに、Ｂ ＷＡ選択器３６ａは、バス８２を介して、相手ＣＥＭ上のＢＷＡ分配器３６ｂか ら、 ＩＭＣメッセージ・タイムスロットを含むデータ・ストリームを受け取る。ＢＷ Ａ選択器３６ａは、その後、ＩＭＣストリームとＲＭから、（ＳＬＩＦ−Ｍ５４ ａとバス５６を介して）メッセージ・タイムスロットを含む新しいデータ・スト リームを生成する。新しいデータ・ストリームは、バス６８を介して、ＣＳＭ装 置４６ａに送られる。 ＢＷＡ選択器３６ａからのデータは、バス８０を介して、タイムスイッチ３８ に供給される。タイムスイッチ３８内で、データはタイムスイッチ内の連続する メモリアドレス中で、２つのメモリバッファのうちの１つに書き込まれる。それ ぞれのバッファは、データの全フレームを記憶できる。同時に、データは、バス ８２を介して、第２のメモリから読み出され、バッファ・アドレスは第３のメモ リ８４（バス８７を介する接続メモリ）によって供給される。各フレーム内で、 バッファは機能を交換する。出力データはパッド機能４０に送信される。接続メ モリ８４のアドレシングはシーケンシャルにすべてのフレームを繰り返す。接続 メモリ８４も、マイクロプロセッサ３０によってアクセスされる。 値（バッファ・アドレス）を接続メモリ８４に書き込むことによって、マイク ロプロセッサ３０は、出力データ・ストリームのタイムスロット順序が、入力ス トリーム順序に関して、再配置されるようにして、切り替え機能を完了させる。 タイムスイッチは、主に呼処理ソフトウエアによって用いられる。 タイムスイッチの出力は、ＰＡＤＳ４０に供給される。ＰＡＤＳ４０はデー タ・ストリーム上で、１つの動作を行う。動作は、参照テーブルで行われる。新 しいデータ・ストリームは、バス８２を介して供給されるペイロード・ストリー ムとバス８６を介して接続メモリ８４から供給されるデータストリームとを縦続 接続することによって形成される。接続メモリ８４は、タイムスロットごとに１ つの位置を占め、各フレームをシーケンシャルに読み出す。上述のように、接続 メモリ８４は、マイクロプロセッサ３０でアクセスできるので、メモリ内容を変 更することもできる。 バス８２を介してＰＡＤＳ４０に送られる新しいデータ・ストリームは、２つ のコンポーネントを有してもよい。すなわち、タイムスイッチ８０（テーブル中 のインデックス）からの値と接続メモリ８４（テーブルの選択）からの値である 。このデータ・ストリームは、読み出し専用メモリ（ＲＯＭ）中に記憶された一 組のテーブルをアドレスするために用いられる。 ＲＯＭからの出力データは、ＰＡＤＳ４０の出力として用いられ、新しい（修 正された）ペイロード・データ・ストリームとして用いられる。ＲＯＭに記憶さ れたデータの値は、以下の動作に関して、あらかじめ計算された出力を示す。 ・ペイロード・データ（単一ゲイン）に対して変化がないこと、 ・ペイロード・データがパルスコード変調（ＰＣＭ）音声サンプルとしてフォ ーマットされるときの、ゲインと減衰の種々のレベル、 ・Ａ法ＰＣＭ符号化基準とμ法ＰＣＭ符号化基準間の変換である。 データは、バス８８を介して、ＢＷＡ分配器３６ｂに供給される。ＢＷＡ分配 器３６ｂは、バス８８を介して、ＰＡＤブロック４０からペイロード・タイムス ロットを含むデータ・ストリームを受け取る。さらに、ＬＰＭＩＣ装置４８から バス７４を介してメッセージ・タイムスロットを含むデータ・ストリームを受け 取る。また、ＢＷＡ分配器３６ｂは、バス９０を介して、ＳＬＩＦ−Ｍ装置５４ ｂに送られるペイロードとメッセージ・タイムスロットを含む新しいデータ・ス トリームを生成する。ＢＷＡ分配器３６ｂは、さらに、バス９２を介してＣＳＭ 装置に送られるペイロード・タイムスロットを含む新しいデータ・ストリームを 生成し、さらに、バス９４を介して相手ＣＥＭ上のＢＷＡ選択器に送られるメッ セージ・タイムスロット（ＩＭＣ）を含む新たなデータ・ストリームを生成する 。 ＢＷＡ選択器３６ａとＢＷＡ分配器３６ｂ内で、入力からのタイムスロットは 、連続するメモリ位置にある２つのメモリバッファのうちの１つに書き込まれる 。 各バッファは、フレームごとに、入力タイムスロット数の１／３２を記憶する。 それと同時に、データは第２のバッファから読み出される。２つのバッファは、 フレームごとに３２回、機能を交換する。読み出し動作に関するメモリアドレス は、接続命令を含む第３のメモリ８４をシーケンシャルに読み出すことによって 供給される。接続メモリ８４中の値は、マイクロプロセッサ３０によってアクセ スされる。 接続メモリ８４に値を書き込むことによって、マイクロプロセッサ３０は、Ｂ ＷＡ分配器３６ｂからの出力データ・ストリームのタイムスロット順序が、入力 ストリームのタイムスロット順序に関して再調整されるようにし、それによって 、タイムスロット中に含まれるデータを切り替える。接続処理はフレームごとに ３２回繰り返されるため、接続メモリ中の各パラメータは、フレームごとに３２ 回使われる。このように、所定の接続パラメータによって制御される３２個のタ イムスロットは、３２個のすべてのタイムスロットがまったく同時に切り替わる ユニットとして取り扱われる。このようなタイムスロットの集合は、帯域幅割り 当てグループと呼ばれる。 これらの帯域幅割り当てグループがインターリブされ、それによって、各グル ープから１つのタイムスロットは、交換時間ごとに、バッファによって処理され ることは明らかである。 ＢＷＡ選択部３６ａも、同様に、帯域幅割り当てグループを切り替えることが できる。 ＢＷＡ選択器３６ａ，ＢＷＡ分配器３６ｂも、１つの入力グループを１以上の 出力グループに放送できる。しかしながら、ＢＷＡ選択器３６ａ，ＢＷＡ分配器 ３６ｂは、ＢＷＡグループ内でタイムスロットを再設定できる。 ＢＷＡ選択器３６ａ，ＢＷＡ分配器３６ｂの切り替え機能は、主に以下に関し て用いられる。 （１）ＲＭの帯域割り当て （２）故障回復ソフトウエア ＲＭの帯域割り当てに関して、所定のＲＭスロットに割り当てられた帯域幅量 は、ＲＭの機能にしたがって調整される。この帯域幅の割り当てによって、時分 割多重化スイッチ（以下タイムスイッチともいう）３８は、バス５６，５０，４ ２上に存在する集合的なペイロード帯域幅より少ない容量（より少ないタイムス ロットを扱う）を有する。 ＲＭ１６上の維持動作または故障回復動作のために、所定のＲＭからまたは所 定のＲＭへのペイロード帯域幅は、タイムスイッチ機能において、接続を妨げる ことなく、予備のＲＭに切り替えられる。タイムスロットは、３２のグループ中 で切り替えられる（変更に必要な接続パラメータ数のせいぜい１／３２）である ので、タイムスイッチ３８で同じ動作を行うより速い。さらに、この動作は、時 分割多重化装置３８の接続パラメータを妨害することなく、メンテナンスを分離 することなく、呼処理ソフトウエア機能からソフトウエア機能を供給することな く、実行される。 ＢＷＡ選択器３６ａ，ＢＷＡ分配器３６ｂは、データ・マルチプレクサとは対 称的に、全マトリクスであるため、予備ＲＭのスロット位置は、稼動中のＲＭと 特別な関係を持つ必要はない。このような柔軟さのために、１＋１、Ｎ＋１、お よびＮ＋Ｍ ＲＭ予備構成が可能になる。冗長ＲＭまたはアクティブＲＭの選択 は、マイクロプロセッサ３０によって制御される。 １＋１ＲＭ予備構成の例として、予備ＲＭとして動作するＲＭ１６“Ｂ”が付 加されたとき、ＲＭ１６“Ａ”によって供給されるリソース“Ｘ”を考えてみる 。ＲＭ１６“Ｂ”はＲＭ１６“Ａ”と同一の方法で構成される。この結果、各Ｒ Ｍ１６“Ａ”とＲＭ１６“Ｂ”からの稼動中および予備の“Ｘ”は、Ｓリンク１ ８ 上で、同じタイムスロット（ＢＷＡグループに対応する）中で運ばれる。 タイムスイッチ３８中の十分な数のタイムスロットは、呼処理機能として使用 可能なリソース“Ｘ”を作るように割り当てられる。タイムスロットの数は、Ｂ ＷＡグループサイズ（つまり、３２）の倍数になる。マイクロプロセッサ３０は ＢＷＡ選択器３６ａの接続パラメータを設定し、ＲＭ１６“Ａ”からのＢＷＡグ ループは、データ・ストリーム８０を介してタイムスイッチ３８に送られる。さ らに、マイクロプロセッサ３０はＢＷＡ分配器３６ｂの接続パラメータを設定し 、これらのリソースに対応するタイムスイッチ３８からのタイムスロットは、Ｓ リンク１８を介して、ＲＭ１６“Ａ”とＲＭ１６“Ｂ”の両方にまったく同じく 送られる。このように、呼処理接続が、タイムスイッチ３８中に、リソース“Ｘ ”のうちの１つから作られるときには、ＲＭ１６“Ａ”からのペイロード・デー タはＢＷＡ選択器３６ａによって選択される。一方、タイムスイッチ３８中の呼 処理接続がリソース“Ｘ”のうちの１つに対して作られるときは、ペイロード・ データは、ＢＷＡ分配器３６ｂによってＲＭ１６“Ａ”とＲＭ１６“Ｂ”の両方 に同じく送られる。このように、リソース“Ｘ”はＲＭ１６“Ａ”によって供給 される。 ＲＭ１６“Ａ”の故障時に、マイクロプロセッサ３０上で走るメンテナンス・ ソフトウエアが、ＲＭ予備動作を実行することを決定すると、ＢＷＡ３６中で接 続パラメータが操作され、ＲＭ１６“Ｂ”からのＢＷＡグループはタイムスイッ チ３８に送られ、ＲＭ１６“Ａ”から前もって接続されたＢＷＡグループと交換 される。ＢＷＡ分配器３６ｂの接続パラメータは変更されない。タイムスイッチ ３８中の接続は変更されない。上記のリソース“Ｘ”は、ＲＭ１６“Ｂ”によっ て供給される。 Ｎ＋１ＲＭ予備構成の例として、ＲＭ１６“Ａ”によって供給されるリソース “Ｘ”と、異なるＲＭ１６“Ｂ”さらに予備ＲＭとして動作する他のＲＭ１６“ Ｃ”によって供給される他のリソース“Ｙ”がある場合を考えて見る。必要が あれば、ＲＭ１６“Ｃ”は、ソフトウエアによって構成され、ＲＭ１６“Ａ”か ＲＭ１６“Ｂ”のどちらかと等価である。まず、マイクロプロセッサ３０が接続 パラメータをＢＷＡ選択器３６ａ中に設定すると、リソース“Ｘ”に対応するタ イムスロットは、ＲＭ１６“Ａ”からタイムスイッチ３８に送られ、リソース“ Ｙ”に対応するタイムスロットは、ＲＭ１６“Ｂ”からタイムスイッチ３８に送 られる。ＲＭ１６“Ｃ”からのタイムスロットは使用されず、ＢＷＡ選択器３６ ａ中で接続されていないために、タイムスイッチ３８の容量を消費しない。同様 に、マイクロプロセッサ３０はＢＷＡ分配器３６ｂを構成するため、リソース“ Ｘ”に対応するタイムスイッチ３８からのタイムスロットは、ＲＭ１６“Ａ”に 送られ、リソース“Ｙ”に対応するタイムスイッチ３８からのタイムスロットは 、ＲＭ１６“Ｂ”に送られる。マイクロプロセッサ３０も、ＢＷＡ分配器３６ｂ の接続パラメータを設定して、ＲＭ１６“Ｃ”は、ＲＭ１６“Ａ”または、ＲＭ １６“Ｂ”のペイロード・データと同一のペイロード・データを受ける。上記の リソース“Ｘ”は、ＲＭ１６“Ａ”によって供給され、上記のリソース“Ｙ”は ＲＭ１６“Ｂ”によって供給される。 マイクロプロセッサ３０上で走るメンテナンス・ソフトウエアが、ＲＭ１６“ Ｂ”をＲＭ１６“Ｃ”と取りかえるとき、まず、メッセージを、（ＬＰＭＩＣ４ ８を介して）ＲＭ１６“Ｃ”に送り、マイクロプロセッサ１１４がＲＭ１６“Ｃ ”上にあるように命令して、ＲＭ１６“Ｃ”をＲＭ１６“Ｂ”と同一になるよう に構成させる。その後、マイクロプロセッサ３０は、ＢＷＡ分配器３６ｂの接続 パラメータを変更し、リソース“Ｙ”に対応するタイムスイッチ３８からのタイ ムスロットは、Ｓリンク７８を介して、ＲＭ１６“Ｂ”とＲＭ１６“Ｃ”の両方 に同じく送られる。リソース“Ｙ”に向けられたペイロード・データは、今度は 、ＲＭ１６“Ｂ”とＲＭ１６“Ｃ”の両方に同じく送られる。最終的に、マイク ロプロセッサ３０は、ＢＷＡ選択器３６ａ中で接続パラメータを処理し、ＲＭ１ ６“Ｃ”からのＲＭ１６“Ｂ”はタイムスイッチ３８に送られ、前もってＲＭ１ ６“Ｂ”から接続されたＲＭ１６“Ｂ”と置き換えられる。タイムスイッチ３８ 中の接続は変更されない。上記のリソース“Ｙ”は、今度は、ＲＭ１６ “Ｃ”によって供給される。上記のリソース“Ｘ”は、まだ、ＲＭ１６“Ａ”に よって供給される。 ＢＷＡ分配器３６ｂからデータが供給され、ＣＳＭ４６ａ、４６ｂの部分が送 出される。ＣＳＭ４６ｂは、バス９２を介して、ＢＷＡ分配器３６ｂから、フレ ームごとに、１０ビットのタイムスロット・ストリーム、すなわち２０４８のタ イムスロットを受け取る。ＣＳＭ４６ｂは、ＤＭＳ切り替え装置の要求にしたが って、各タイムスロットの１つに、データ・ストリーム（チャネル監視メッセー ジ）を加える。各２０４８タイムスロットは、独自のＣＳＭストリームを有して もよい。ＣＳＭストリームの値は、マイクロプロセッサ３０によって供給される 。このストリームは、タイムスロットごとに、ペイロード・ストリームとメッセ ージバス７４間の選択によって、Ｔｘメッセージバスからのデータと合流する。 ＣＳＭ４６ｂは、その後、演算結果のストリームを、バス９６を介して相手ＣＥ Ｍ（図示せず）に出力し、弾性記憶装置にも出力する。同様に、ＣＳＭ４６ｂは 、相手ＣＥＭ（図示せず）からバス９８を介して、ストリームを受け取り、それ を第２の弾性記憶装置に加える。この弾性記憶装置の目的は、２つのフレーム、 ＣＥＭ１２と１４間の不整合を小さくすることにある。ＣＳＭ４６ｂは、さらに 、２つのデータ・ストリームを弾性記憶装置から読み出し、１つの弾性記憶装置 または他の弾性記憶装置からデータを選択することによって、出力ストリームを 生成する。通常、アクティブＣＥＭによって作られたデータが用いられるが、こ れは、ＣＥＭが出力データ・ストリームをタイムスロットごとに優先して共有す ることを可能にする。演算結果のデータ・ストリームは、バス１００を介して、 ＱＬＣ装置４４ｂに供給される。 ＱＬＣ装置４４ｂは、バス１００を介して、ＣＳＭ装置４４ｂから、フレーム ごとに１０ビットのペイロード・データでインターリーブされた２０４８のスト リームを受け取り、その１０ビットのペイロード・データ・ストリームを光送信 に適した１２ビット・データ（１０Ｂ１２Ｂ符号化）のストリームに変換する。 さらに、ＱＬＣ装置４４ｂは、リンク・オーバーヘッド・ビット（フレーム識別 子とエラー検出のサイクリック冗長チェック）を追加する。さらに、ＱＬＣ装置 ４４ｂは、ペイロード・ストリームを、フレームごとに、タイムスロット５１２ の４つの直列ストリームに変換し、その直列ストリームを、４つの電気／光変換 モジュール１６２に出力し、ホスト・インタフェース２０を介して、ＣＥＭモジ ュールからホストへ送信する。ペイロード送信のレートは、どのＣＥＭがアクテ ィブ状態にあるかによって決められる。 ＢＷＡ分配器３６ｂは、さらに、バス９０を介して、並列フォーマットのフレ ームごとに、ＳＬＩＦ−Ｍ装置５４ｂの（Ｔｘ）部に、１０ビットのペイロード ・データでインターリーブされた４０９６のストリームを供給する。ＳＬＩＦ― Ｍ装置５４ｂは、リンク・オーバーヘッド・ビット（フレーム識別子およびエラ ー検出用サイクリック冗長チェック）を追加し、ＣＥＭのアクティビティ状態を 示す情報ビットを加え、５個のクラスタが各々３つのストリームで構成され、ま た１つのクラスタが１つのストリーム構成されたデータを、フレームごとに、２ ５６タイムスロットの１６個の直列ストリームに変換し、ビットクロックに関連 した１６個のデータ・ストリームを、Ｓリンク７８を介してＲＭに出力する。 ＲＭ１６（図３）において、ＳＬＩＦ−Ｓ装置１１０は、Ｓリンク１８を介し て、各ＣＥＭ１２，１４から、切り替えられたペイロード・データとメッセージ ・データを含むデータ・ストリームを受け取る。３つまでのＳリンクは、各ＣＥ ＭによってＲＭ１６に供給されたクラスタを形成する。ＳＬＩＦ−Ｓ装置１１０ は、各クラスタから、ＳＬＩＦ−Ｍ装置５４ｂによって挿入されたフレーム識別 子を探し、抽出する。ＳＬＩＦ−Ｓ装置１１０は、また、ＳＬＩＦ−Ｍ装置５４ ｂによって挿入されたＣＲＣを確認して、データの状態を監視する。また、各ス トリームから、アクティビティ情報を抽出し、どのストリームがアクティブおよ び非アクティブなＣＥＭから生成されたかを決定する。データは常にアクティブ なＣＥＭから選択される。ＣＥＭアクティビティ状態は、Ｓリンク１８に運ばれ る直列データ中の特別な識別子によって知られる。所定のＳリンク１８からの識 別子ビットは、そのストリームのＣＲＣが、データが破壊されていないことを 示している場合のみ、選択アルゴリズム中で用いられる。その後、直列ストリー ムは、１０ビットの並列ストリーム、またはインターリーブされたデータに変換 される。ＳＬＩＦ−Ｓ装置１１０は、その後、バス１２０を介して、リソース・ モジュール特定回路１１２に供給されるアクティブ・データの非アクティブ・ス トリームを選択することによって、１つの並列データ・ストリームを作る。ＳＬ ＩＦ−Ｓ装置１１０は、また、メッセージ・データを両方のストリームから抽出 し、メッセージ・データを、バス１１８を介して、ＲＭマイクロプロヤッサ１１ ４に送る。 リソース・モジュール特定回路１１２は、その後、ＲＭによって要求されるデ ータを処理する。 当業者は、本発明の好ましい実施の形態に種々の修正を加えることができる。 たとえば、このシステムは、異なる数のＲＭまたはより大きいペイロードに適応 するＣＥＭを用いてもよい。同様に、Ｓリンク１８またはホストリンク２０のレ ート、数、ペイロード容量またはフォマットを変更してもよい。たとえば、光リ ンクはＳリンクのために使用してもよい。同様に、タイムスイッチ３８の大きさ を修正してもよいし、ＢＷＡ中のスイッチの細分性または大きさを変更してもよ い。また、ＲＭ１０やＣＥＭ１２，１４内のバス・サイズやメッセージ・プロト コルは変更されてもよい。 さらに、タイムスイッチ３８の一部の分路として動作するＢＷＡ選択器３６ａ とＢＷＡ分配器３６ｂ間に、ペイロードパスを加えることも可能である。このパ スは、固定した接続の組を持つタイムスイッチ３８の一部として動作し、ＢＷＡ 選択器３６ａとＢＷＡ分配器３６ｂのアプリケーションよりむしろ、細分性によ るペイロード切り替えを要求しないアプリケーションに有用である。タイムスイ ッチ３８の入力８０と出力８２におけるフレーム整合はほぼ等しいため、このパ スは少しのラッチで実施することができ、経済的である。このパスを介して切り 替えられたペイロードは、タイムスイッチ３８のフレーム緩衝遅延を生じない。 このために、ＢＷＡ選択器３６ａとＢＷＡ分配器３６ｂの機能と目的は変化しな いで維持される。 当業者は、本請求の範囲で定義された発明の主題または範囲を逸脱しないの であれば、上述の好ましい実施の形態に対して、様々な修正や変化を加えてもよ い。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年４月２４日（１９９８．４．２４） 【補正内容】 請求の範囲一部訂正 １． モジュラ通信システムにおいて： 制御モジュールと； 各モジュールが （ｉ）前記システムに供給される外部ペイロード・データを受け取る、 （ｉｉ）受け取ったペイロード・データを処理する、 の少なくとも１つを行う複数のリソース・モジュールと； １つのリンクが各リソース・モジュールを前記の制御モジュールおよび前記の 各リソース・モジュールに接続する複数のリソース・モジュール・リンクとを含 み、 前記の制御モジュールは、 前記の複数のリソース・モジュール間でペイロード・データを切り替えるス イッチと； 各々が前記のスイッチと前記のリソース・モジュール・リンクに接続される 帯域幅選択器と帯域幅分配器を含む帯域幅割り当て器とを備え； 前記の帯域幅選択器は、前記の任意のリソース・モジュールから前記のタイ ムスイッチに送られたペイロード・データの帯域幅を選択し、 前記の帯域幅分配器は、前記のスイッチを介して切り替えられ、前記の制御 モジュールから前記の任意のリソース・モジュールに供給されたペイロード・デ ータの帯域幅を選択することを特徴とするモジュラ通信システム。以下の請求項を追加 ２２． モジュラ通信システムにおいて： 第１のスイッチ入力と第１のスイッチ出力間で、ペイロードデータの個々のチ ャネルを切り替え、各チャネルは固定された帯域幅を有する第１のスイッチと； 第２のスイッチ入力と第２のスイッチ出力間で、ペイロードデータのチャネル のグループを切り替え、チャネルの各グループはリンクから前記第２のスイッチ 入力に供給され、ペイロードデータの少なくとも２つの個々のチャネルを整数個 含む第２のスイッチと； 第３のスイッチ入力と第３のスイッチ出力間で、ペイロードデータのチャネル のグループを切り替え、チャネルの各グループがペイロードデータの少なくとも ２つの個々のチャネルを整数個含む第３のスイッチと； 各々が前記リンクの少なくとも１つが前記第２のスイッチに接続され、ペイロ ードデータを前記第２のスイッチと前記第３のスイッチに供給し、前記第３のス イッチからペイロードデータを受け取る複数のリソース・モジュールとを備え、 前記第２のスイッチ出力は、前記第１のスイッチ入力に相互接続され、前記第 ２のスイッチから前記第１のスイッチにペイロードデータを供給し； 前記第１のスイッチ出力は、前記第３のスイッチ入力に相互接続され、前記第 １のスイッチから前記第３のスイッチにペイロードデータを供給することを特徴 とするモジュラ通信システム。 ２３． 請求項２２記載のモジュラ通信システムにおいて： 前記第１、第２、第３のスイッチは、時分割多重化スイッチを含むことを特徴 とするモジュラ通信システム。 ２４． 請求項２２記載のモジュラ通信システムにおいて： 各チャネルは、６４ｋｂｐｓの帯域幅を持つことを特徴とするモジュラ通信シ ステム。 ２５． 請求項２２記載のモジュラ通信システムにおいて： 前記各リンクは同一であることを特徴とするモジュラ通信システム。 ２６． 請求項２２記載のモジュラ通信システムにおいて： 前記複数の各リソース・モジュールは、前記の少なくとも１つのリンクによっ て前記第３のスイッチに接続され、少なくとも１つのペイロードデータのチャネ ルの１つのグループを、前記の各リソース・モジュールに運ぶことを特徴とする モジュラ通信システム。 ２７． 請求項２６記載のモジュラ通信システムにおいて： 前記第３のスイッチは、前記第３のスイッチ入力においてチャネルの放送グル ープに適応し、前記第３のスイッチ出力において多重化リンクに適応することを 特徴とするモジュラ通信システム。 ２８． 請求項２６記載のモジュラ通信システムにおいて： 前記複数のリソース・モジュールの少なくとも１つは、前記の２つのリンクに よって前記第２のスイッチと前記第３のスイッチに接続され、前記の複数のリソ ース・モジュールの少なくとも１つのペイロードデータのチャネルの少なくとも ２つのグループを運ぶことを特徴とするモジュラ通信システム。 ２９． 請求項２２記載のモジュラ通信システムにおいて： 前記第２のスイッチは、前記第１のスイッチの全切り替え容量より小さい全切 り替え容量を有し、前記第１のスイッチの前記の全容量より小さい全容量は、前 記第１のスイッチによって、前記第３のスイッチの前記入力に切り替えられるこ とを特徴とするモジュラ通信システム。 ３０． 請求項２４記載のモジュラ通信システムにおいて： チャネルの各グループは、等しい整数の数からなることを特徴とするモジュラ 通信システム。 ３１． 請求項３０記載のモジュラ通信システムにおいて： 前記の等しい整数の数は３２であることを特徴とするモジュラ通信システム。 ３２． モジュラ通信システムにおいて： 制御モジュールと； 各モジュールが （ｉ）前記システムに供給される外部ペイロード・データを受け取る、 （ｉｉ）受け取ったペイロード・データを処理する、 の少なくとも１つを行う複数のリソース・モジュールと； １つのリンクが各リソース・モジュールを前記の制御モジュールに接続する複 数のリソース・モジュール・リンクとを含み、 前記の制御モジュールは、 前記の複数のリソース・モジュール間でペイロード・データを切り替えるス イッチと； ペイロード・データの帯域幅を選択し、前記の各リソース・モジュールから 前記のスイッチに送る手段と； 前記のスイッチから前記の任意のリソース・モジュールにぺイロード・デー タを分配する手段とを備えたことを特徴とするモジュラ通信システム。 ３３． 請求項３２記載のモジュラ通信システムにおいて、さらに： 前記スイッチから、前記複数のリソース・モジュールの２以上に同一のペイロ ードデータを放送する手段を含むことを特徴とするモジュラ通信システム。 ３４． 請求項３２記載のモジュラ通信システムにおいて： 前記複数のリンクは、前記スイッチの全切り替え容量より大きい全帯域幅を有 し、前記選択手段は、前記全リンク帯域幅の一部を前記スイッチに供給すること を特徴とするモジュラ通信システム。 ３５． モジュラ通信システムにおいて： 第１の入力と第１の出力間でペイロードデータの個々のチャネルを切り替え 、各チャネルは固定の帯域幅を有する第１の手段と； 第２の入力と第２の出力間でペイロードデータのチャネルのグループを切り 替え、各グループはリンクから前記第１の入力に供給され、ペイロードデータの 個々のチャネルを整数個含む第２の手段と； 第３の入力と第３の出力間で、ペイロードデータのチャネルのグループを切り 替える第３の手段と； 各々が前記リンクの少なくとも１つが前記第２の切り替え手段に接続され、ペ イロードデータを前記第２の切り替え手段と前記第３の切り替え手段に供給し、 前記第３の切り替え手段からペイロードデータを受け取る複数のリソース・モジ ュールとを備え、 前記第２の出力は、前記第１の入力と相互接続され、前記第２の切り替え手段 からのペイロードデータを供給し、前記第１の切り替え手段に切り替え； 前記第１の出力は、前記第３の入力と相互接続され、前記第１の切り替え手段 からのペイロードデータを供給し、前記第３の切り替え手段に切り替えることを 特徴とするモジュラ通信システム。 ３６． 第１、第２、第３のスイッチを含む通信システム中で、アクティブで冗 長な複数のリソース・モジュール間でデータを切り替える方法において： ａ．ペイロードデータのチャネルのグループを、前記のアクティブで冗長なリ ソース・モジュールから、前記第２のスイッチに供給し； ｂ．前記第２のスイッチにおいて、ペイロードデータのチャネルのグループを 、アクティブなリソース・モジュールから前記第１のスイッチヘ切り替え； ｃ．前記第１のスイッチにおいて、前記第１のスイッチのペイロードデータの 個々のチャネルを、前記第３のスイッチに切り替え； ｄ．前記第３のスイッチにおいて、前記第１のスイッチによって供給されたペ イロードデータを含むペイロードデータのグループを、前記のアクティブで冗長 なリソース・モジュールに切り替え、各グループは、ペイロードデータの少なく とも２つの個々のチャネルを整数個含むステップを含むことを特徴とするデータ 切り替え方法。 ３７． 請求項３６記載のデータ切り替え方法において： ステップ（ｄ）は、さらに、アクティブなリソース・モジュールに切り替えら れたペイロードデータを対応の冗長リソース・モジュールに放送するステップを 含むことを特徴とするデータ切り替え方法。 ３８． 請求項３６記載のデータ切り替え方法において： チャネルの各グループは、等しい整数の数からなることを特徴とするデータ切 り替え方法。 ３９． 請求項３８記載のデータ切り替え方法において： 前記の等しい整数の数は３２であることを特徴とするデータ切り替え方法。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウォング・エドムンド カナダ国，ケイ１ブイ ９イー９，オンタ リオ，オタワ，プラント ドライブ 1191 (72)発明者 タースキー・アナトリー カナダ国，ケイ２ジー ５アール６，オン タリオ，ネピーン，ハイド パーク ウエ イ ４ (72)発明者 バークハウス・ブルース・アイ カナダ国，ケイ２ジー ５ワイ４，オンタ リオ，ネピーン，サマーウォーク プレイ ス 116 【要約の続き】 力、冗長性およびサービスを提供する電気通信のモジュ ラ組立を提供する。

Claims (1)

1. 【特許請求の範囲】 １． モジュラ通信システムにおいて： 制御モジュールと； 前記システムに供給される外部ペイロード・データを受け取る、または受け取 ったペイロード・データを処理する複数のリソース・モジュールと； １つのリンクが各リソース・モジュールを前記の制御モジュールおよび前記の 各リソース・モジュールに接続する複数のリソース・モジュール・リンクとを含 み、 前記の制御モジュールは、 前記の複数のリソース・モジュール間でペイロード・データを切り替えるス イッチと； 各々が前記のスイッチと前記のリソース・モジュール・リンクに接続される 帯域幅選択器と帯域幅分配器を含む帯域幅割り当て器とを備え； 前記の帯域幅選択器は、前記の任意のリソース・モジュールから前記のタイ ムスイッチに送られたペイロード・データの帯域幅を選択し、 前記の帯域幅分配器は、前記のスイッチを介して切り替えられ、前記の制御 モジュールから前記の任意のリソース・モジュールに供給されたペイロード・デ ータの帯域幅を選択することを特徴とするモジュラ通信システム。 ２． 請求項１記載のモジュラ通信システムにおいて： 前記スイッチは、時分割多重化スイッチを含むことを特徴とするモジュラ通信 システム。 ３． 請求項２記載のモジュラ通信システムにおいて： 各リソース・モジュール・リンクは、他のリソース・モジュール・リンクから 分離されることを特徴とするモジュラ通信システム。 ４． 請求項３記載のモジュラ通信システムにおいて： 前記ペイロード・データは、チャネル化されることを特徴とするモジュラ通信 システム。 ５． 請求項４記載のモジュラ通信システムにおいて： 前記時分割多重化スイッチは、前記のペイロード・データの個々の６４ｋｂｐ ｓのチャネルを切り替えることを特徴とするモジュラ通信システム。 ６． 請求項３記載のモジュラ通信システムにおいて： 前記帯域幅選択器はさらに、 ペイロード・データを前記のリソース・モジュールに供給する前に、前記の 帯域幅割り当て器に供給されたペイロード・データを切り替える帯域幅選択スイ ッチを含むことを特徴とするモジュラ通信システム。 ７． 請求項３記載のモジュラ通信システムにおいて： 前記帯域幅分配器は、さらに、 ペイロード・データを前記のリソース・モジュールに供給する前に、前記の 帯域幅割り当て器に供給されたペイロード・データを切り替える帯域幅分配スイ ッチを含むことを特徴とするモジュラ通信システム。 ８． 請求項６記載のモジュラ通信システムにおいて： 前記の帯域幅選択スイッチは、前記のペイロード・データの多重化６４ｋｂｐ ｓのチャネルを切り替えることを特徴とするモジュラ通信システム。 ９． 請求項８記載のモジュラ通信システムにおいて： 前記の帯域幅分配スイッチは、前記のペイロード・データの多重化６４ｋｂｐ ｓのチャネルを切り替えることを特徴とするモジュラ通信システム。 １０． 請求項９記載のモジュラ通信システムにおいて： 前記のペイロード・データの多重化６４ｋｂｐｓのチャネルは、インターリー ブされることを特徴とするモジュラ通信システム。 １１． 請求項３記載のモジュラ通信システムにおいて、さらに： 前記の制御モジュールをホスト通信システムに接続し、前記の制御モジュール と前記のホスト接続システム間でペイロード・データを転送するホスト・インタ フェースを含むことを特徴とするモジュラ通信システム。 １２． 請求項１１記載のモジュラ通信システムにおいて： 前記ホスト・インタフェースは、前記の帯域幅割り当て器に接続され、前記の ペイロード・データは、前記の時分割多重化スイッチによって、前記のホストお よび任意のリソース・モジュール間で切り替えられることを特徴とするモジュラ 通信システム。 １３． 請求項２記載のモジュラ通信システムにおいて： 前記タイムスイッチは非ブロッキングであることを特徴とするモジュラ通信シ ステム。 １４． 請求項１記載のモジュラ通信システムにおいて： 前記の各リソース・リンクは、直列データ・リンクを含むことを特徴とするモ ジュラ通信システム。 １５． 請求項３記載のモジュラ通信システムにおいて、さらに： 第２の制御モジュールと； 前記の制御モジュールと前記第２の制御モジュール間に設けられ、前記の制御 モジュールと前記第２の制御モジュール間でデータを交換する制御モジュール・ リンクと： １つのリンクが各リソース・モジュールを前記の第２の制御モジュールと前記 の各リソース・モジュールに接続する複数の第２のリソース・モジュール・リン クとを含み、 前記リソース・モジュールは、前記の制御モジュールが故障したときに、前記 第２の制御モジュールからペイロード・データを選択する手段を含むことを特徴 とするモジュラ通信システム。 １６． 請求項１記載のモジュラ通信システムにおいて： 前記制御モジュールは、前記のリソース・モジュール・リンクに接続された複 数の同一リソース・モジュール・インタフェースを含むことを特徴とするモジュ ラ通信システム。 １７． 請求項１６記載のモジュラ通信システムにおいて： 前記リソース・モジュールの各々は、前記のリソース・モジュール・リンクに 接続するリソース・モジュール・インタフェースを含むことを特徴とするモジュ ラ通信システム。 １８． 請求項１記載のモジュラ通信システムにおいて： 前記の制御モジュールと前記の各リソース・モジュールは、独立の処理手段を 含むことを特徴とするモジュラ通信システム。 １９． 請求項１記載のモジュラ通信システムにおいて： 前記複数のリソース・モジュールは、アクティブで冗長なリソース・モジュー ルを含み、 前記の制御モジュールは、さらに、前記のアクティブ・モジュールの１つが故 障した場合に、前記のアクティブ・モジュールの１つと冗長なモジュール間で切 り替えを行う手段を含むことを特徴とするモジュラ通信システム。 ２０． 請求項１９記載のモジュラ通信システムにおいて： 前記のアクティブ ・モジュールの１つと前記の冗長なモジュール間で切り替えを行う前記手段は、 前記の帯域幅割り当て器を含むことを特徴とするモジュラ通信システム。 ２１． 請求項３記載のモジュラ通信システムは、さらに： 前記時分割スイッチと前記帯域幅分配器間に接続され、前記の時分割多重化ス イッチから、前記の帯域幅分配器へ送られたペイロード・データ上で単一動作を 行うデータ処理器を含むことを特徴とするモジュラ通信システム。