JP2001500338A - Atmトラヒックをフロー制御する方法 - Google Patents

Atmトラヒックをフロー制御する方法

Info

Publication number
JP2001500338A
JP2001500338A JP10525803A JP52580398A JP2001500338A JP 2001500338 A JP2001500338 A JP 2001500338A JP 10525803 A JP10525803 A JP 10525803A JP 52580398 A JP52580398 A JP 52580398A JP 2001500338 A JP2001500338 A JP 2001500338A
Authority
JP
Japan
Prior art keywords
network device
credit
computer
credits
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10525803A
Other languages
English (en)
Inventor
エイチ ハント,ダグラス
クリシュナン ナイル,ラジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2001500338A publication Critical patent/JP2001500338A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L12/5602Bandwidth control in ATM Networks, e.g. leaky bucket
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5632Bandwidth allocation
    • H04L2012/5634In-call negotiation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647Cell loss

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 少なくとも下流側、中間及び上流側の網装置を有するコンピュータ網における許可ベースのフロー制御は、中間の網装置で下流側の網装置からクレジットを受信し、中間の網装置で下流側の網装置から受信されたクレジットの少なくとも一部に基づいて中間の網装置から上流側の網装置にクレジットを与えることにより実現される。上記のクレジットチェインは、下流側へ送信する権利の付与を次の下流側の網装置の下流側でのバッファ利用可能性に基づいて予測するために利用される。クレジットチェインを使用することにより、データトラヒックの損失を最小限に抑えて、網リソースを十分に利用することができる。

Description

【発明の詳細な説明】 ATMトラヒックをフロー制御する方法 関連出願への相互参照 1996年12月6日に出願された「クレジットベースのフロー制御網におけ る網全体のフェアネスの実現(ACHIEVING NETWORK FAIRNESS IN A CREDIT BASE D FLOW CONTROLLED NETWORK)」という名称の米国仮特許出願第60/032, 620号及び1997年6月13日に出願された「ATMトラヒックをフロー制 御する方法(METHOD FOR FLOW CONTROLLING ATMTRAFFIC)」という名称の米国仮特 許出願第60/049,538号に優先権が主張されている。 連邦政府支援研究又は開発 該当無し。 発明の背景 本発明は、通信網のフロー制御に係わり、特に、データフローを制御し、デー タ損失を軽減するためのクレジット連鎖(chaining)に関する。 一般的に言うと、通信網のフロー制御は、許可ベース又は無許可ベースのいず れでもよい。許可ベース網において、送信機はデータを伝送する前に受信機から 送信許可を取得する。許可には、データの受信用に十分なバッファ空間が受信機 側で利用可能である旨の表示が含まれる。許可は、周期的に送られてもよいこと は勿論のこと、送信機によって発生された送信要求に対する直接的な応答でも構 わない。無許可ベース網の場合、送信機は、受信機側で十分なバッファが利用可 能である旨の明示的な事前の表示が無くても動作する。許可ベースのフロー制御 は、無許可ベースのフロー制御と比べて改 良された精度及び制御が得られ、特に、網輻輳に起因した損失を回避するサービ スを与える。 一つの従来型の許可ベースのフロー制御は、量子フロー制御(“QFC”)で ある。QFCは、非同期転送モード(“ATM”)網において、コネクションの 各装置で緩衝されるATMセルの数を制御することにより有効(Available)ビ ットレート(“ABR”)サービスをサポートする。特に、QFCは、十分なバ ッファ空間が利用可能であることを保証するため、受信側装置の入力ポート及び 関連したバッファを通る各フローに適用される。 QFCの実装によって、網輻輳に起因したATMセル損は回避される。しかし 、主として出力バッファ方式の装置は、装置の複数の入力ポートからのフローが 単一の出力ポート及び関連した出力バッファに集中するので問題点がある。その 結果として、出力バッファ方式の装置のセル損を回避するため必要な計算は、主 として入力バッファ方式の装置の場合の1(送信機):1(受信機)の関係では なく、多(送信機):1(受信機)の関係を含む。各入力ポート毎に1個の分割 を生成するため、一つの各出力バッファを分割することによりこの問題を解決す ることが知られている。しかし、確保されたバッファ分割を使用することにより 、使用されていない専用の分割は他のポート及びフローによる用途のため利用で きないので、バッファ空間全体の非効率的な利用不足が生じる。また、不可欠な バッファ全体のサイズは入力ポートの数が増加すると共に増大し、ある種の装置 構成の場合に十分に拡大できない場合がある。 発明の概要 本発明によれば、クレジットは網装置の間で連続的に繋がれる。中間網装置、 中間網装置に対し上流側にある網装置、並びに、中間網装置に対し下流側にある 網装置を備えた網において、クレジットは、少なくとも下流側網装置から中間網 装置に与えられたクレジッ トに部分的に基づいて中間網装置から上流側網装置に与えられる。ある種のノー ドアーキテクチャ、例えば、出力バッファ方式アーキテクチャにおいて、クレジ ットは、上記の通り、最終的な着信装置から始めの発信装置までの間で各網装置 を通って連続的に繋がれ、これにより、始めの発信装置からの伝送の前に網全体 にデータユニットを収容するために十分なバッファ空間を保証する。或いは、ク レジットは、最終的な着信装置から始めの発信装置まで間にある各網装置よりも 少ない装置を介して連続的に繋いでもよい。 クレジットチェインは、フローの間でより効率的にバッファを共用させ、フロ ーがデッドロックに陥ることを防止する。従来の一部のフロー制御プロトコルは 、個々のフロー毎に、所定の量のバッファ空間を取り分ける。取り分けられたバ ッファ空間は、そのバッファ空間が与えられたフローがバッファ空間を利用して いない場合であっても、他のフローによる用途には利用できない。もっと効率的 なバッファ共用は、クレジットチェインによって得られる。バッファ共用を実現 するため、個別のフローが何時でも、どの網素子においても所定の比例した量を 上回る記憶用バッファを利用することが防止される。比例的な量は各フローが“ 公正な”割合のバッファ空間を受け取ることを保証するように動的に調整される 。次のホップよりも下流にある装置にトラヒックを転送する許可は先に獲得され るので、フローはデッドロックに陥ることが防止される。クレジット連鎖化を実 現する網装置におけるバッファリング要求量は、ポート及びフローの数が増加す ると共に増大する点が有利である。 図面の簡単な説明 以下、添付図面と共に本発明の詳細な説明を見ることにより本発明がよりよく 理解される。図面中、 図1は単一のフローのクレジットチェインを示すブロック図であり、 図2は多数のフローが網装置の単一のバッファに集中するときのバッファ割付 を示すブロック図であり、 図3は網全体に亘るクレジットチェインを示すブロック図であり、 図4はクレジットチェインの方法を説明するブロック図である。 発明の詳細な説明 1996年12月6日に出願された「クレジットベースのフロー制御方式網に おける網全体のフェアネスの実現(ACREDIT BASED FLOW CONTROLLED NETWORK) 」という名称の米国仮特許出願第60/032,620号、及び、1997年1 月13日に出願された「ATMトラヒックをフロー制御する方法(METHOD FOR FL OW CONTROLLING ATMTRAFFIC)」という名称の米国仮特許出願第60/049, 538号を参考のため引用する。 図1を参照するに、通信網は、ブリッジ、ルータ、及び、スイッチのような複 数の網装置を含む。図示された実施例において、中央網装置10は、上流側網装 置12及び下流側網装置14と連結されている。各網装置は、複数の入力ポート 16と、複数の出力ポート18と、バッファプール20とを含む。非同期転送モ ード(“ATM”)網内のバーチャルコネクションを経由するセルのようなフロ ート24と関連したデータユニット22は、上流側網装置12の出力ポート18 から中央網装置10の入力ポート16に伝送され、次に、中央網装置10の出力 ポート18に伝送され、更に、下流側網装置14の入力ポート16に伝送される 。データユニット22は、中央網装置10内にあるとき、複数のフローの間で共 用されるバッファプール22に記憶される。 量子フロー制御(“QFC”)のような許可ベースのフロー制御プロトコルは 、通信網の動作を容易に行うため組み込まれる。QFCは、ATM網のような通 信網において、網輻輳に起因したデータユニット(ATMセル)損を防止するた め、データユニットトラヒ ックを調整するためのプロトコルである。セル損を防止するため、QFCは、上 流側送信装置による受信側網装置の利用可能なリソースへのアクセスを制御する ため、受信側網装置内でのバッファ利用可能性の明示的な先行表示を利用する。 周期的に、受信側網装置は、受信側網装置にデータを送信しても良いか否か、並 びに、送信できるデータ量を示す“クレジット”を含む許可を送る。 一般的に言うと、受信側網装置がバッファ利用可能性の先行表示を送信側網装 置に与えるとき、受信側網装置は、受信側網装置に下流側バッファ利用可能性が 供給されるまで、到来するデータを緩衝する必要がある。クレジットチェインが 実現されるとき、受信側網装置は、先行表示を上流に送る前に、下流からの先行 表示を待つ。これにより、スケジューリング方針によってのみ制限され、下流の バッファ利用可能性によって制限されるべきではない受信されたデータの一部、 場合によって全部を転送することが可能になる。 本実施例のQFCプロトコルによれば、パーミッション26は下流側網装置1 4から中央網装置10に送信され、中央網装置10がデータユニット22を下流 側網装置14に送信する前に伝送クレジットの数を示す。また、パーミッション 28は中央網装置10から上流側網装置12に送信され、上流側網装置12がデ ータユニット22を中央網装置10に送信する前に伝送クレジットの数を示す。 クレジットチェインによれば、中央網装置10によって上流側網装置12に供給 されたパーミッション28のクレジットは、少なくとも下流側網装置14によっ て中央網装置10に供給されたパーミッション26のクレジットに部分的に基づ く。従って、中央網装置10及び下流側網装置14の両方におけるバッファ利用 可能性の先行表示は、データユニット22が上流から送信される前に供給され、 フロー24は、クレジットが下流側装置から中央装置に通知された場合に限り、 中央装置10への伝送が許可される。しかし、トラヒックを更に下流に転送する 許可にはデータユニットを一時的にバッ ファに保持する準備が含まれ、即ち、許可は始めの発信元から最後の着信先まで 妨害されない伝送のため帯域幅が利用可能であることを示す必要はないことに注 意すべきである。 クレジットチェインは、フローの間で全てのバッファ20の共用を提供し、フ ローがデッドロックに陥ることを防止する点が有利である。バッファ共用が利用 される理由は、個別のフローが何時でも、どの網素子においても所定の比例した 量を上回る記憶用バッファを利用することが防止されるからである。トラヒック を更に下流に転送する許可は先に獲得されているので、デッドロックは発生し得 ない。その上、各網装置におけるバッファリング要求量は、ポート及びフローの 数が増加すると共に実際上増大する。フローと関連したデータユニットがクレジ ットチェインの結果として送信すべく許可され得る前に、ある種のレイテンシ(l atency)が生じる場合があるが、このレイテンシは、通常、網装置間の伝搬遅延 のオーダである。最悪の場合に、このレイテンシはラウンドトリップ時間の2分 の1のオーダである。 図2を参照するに、クレジットチェインは、マルチポイント・ツー・ポイント 動作におけるように、バッファ共用を保証し、かつ、複数のフローが網装置内の 共用されたバッファで集中する際にデッドロックを防止するため、網装置34内 で利用されている。例示された網装置34は、共用出力バッファ32に入り、共 用バッファ32を送り出す出力フロー36を形成する複数の入力フロー30をサ ポートする。網装置34は、QFCのようなクレジットベースフロー制御プロト コルに基づくバッファ空間の下流側フロー30への割付を制御する。また、上流 側フロー30に供給されたクレジットは、出力フロー36に供給されたクレジッ トの少なくとも一部分に基づいて設定される。4本の上流側フロー30が存在す るので、各上流側フロー30は、出力フロー36に与えられたクレジットの一部 を備えている。しかし、結果的に得られたバッファ使用量が網装置3 4と関連した他のフローをデッドロックさせる場合、上流側フロー30へのクレ ジット割付は減少させられる。実施例において、上流側フロー30と関連して与 えられたパーミッション40内のクレジットは、たとえ、望ましいクレジット割 付技術が幅輳回避戦略として利用されているとしても、相対的なバッファ使用量 及び出力フロー36の流出レートと比例する。 図3を参照するに、一実施例において、クレジットチェインが通信網の各網装 置42,44,46,48,50,52に実現され、装置42,44,46は始 めの発信側であり、装置54は最終的な着信側である。網全体の方式として実現 された場合、クレジットチェインは、バッファ空間への瞬間的なアクセスの制約 を伴わない利用可能なバッファ空間の公正な割付を行う。本例において、コネク ション90のクレジットの数を示すパーミッション68と、コネクション52の クレジットの数を示すパーミッション50と、コネクション56へのクレジット の数を示すパーミッション54は、最終的な着信装置54から中間装置52に供 給される。中間装置52はコネクション60のパーミッション58を経由してパ ーミッション50のクレジットを網装置48に配布する。装置52は、パーミッ ション68のクレジットをコネクション86のパーミッション70を介して網装 置48に配布し、パーミッション54のクレジットをコネクション88のパーミ ッション72を介して装置50に配布する。コネクションレベルで、パーミッシ ョン58,70及び72に与えられたクレジットの数は、夫々、パーミッシヨン 50,68及び54内のクレジットの数を超えない。論理リンクレベルで、網装 置54は、たとえば、網装置48及び網装置50に装置52内の論理リンクレベ ルのサイズを超える多数のクレジットを与えることにより、申込み超過になるよ うに構成してもよい。このような構成において、コネクションレベルのクレジッ トは装置54内の論理リンクバッファのオーバフローを防止するため使用される 。しかし、他 の実施例において、コネクションレベルの申込み超過又は他の望ましい方式は、 パーミッション58に与えられたクレジットの数がパーミッション50に与えら れたクレジットの数を上回り、パーミッション70に与えられたクレジットの数 がパーミッション68に与えられたクレジットの数を上回り、パーミッション7 2に与えられたクレジットの数がパーミッション54に与えられたクレジットの 数を上回るように利用しても構わない点に注意する必要がある。中間装置52に よって中間装置50に供給されたパーミッション72に応答して、パーミッショ ン74が中間装置50によって発生され、コネクション84のため中間装置46 に供給される。本実施例において、コネクションレベルでパーミッション74に 与えられたクレジットの数はパーミッション72のクレジットの数以下である。 中間装置48は、パーミッション58のクレジットをコネクション80のパーミ ッション76を介して中間装置42に配布する。同様に、中間装置48は、パー ミッション70のクレジットをコネクション82のパーミッション78を介して 中間装置44に配布する。本実施例において、コネクションレベルでパーミッシ ョン76及びパーミッション78に与えられたクレジットの数は、夫々、パーミ ッション58及びパーミッション70のクレジットの数以下である。 始めの各発信装置42,44,46が許可を受けたとき、データユニットは夫 々のコネクションに沿って伝送される。特に、データユニットは始めの発信装置 42からコネクション80を経由して中間装置48に伝送され、始めの発信装置 44からコネクション82を経由して中間装置48に伝送され、始めの発信装置 46からコネクション84を経由して中間装置50に伝送される。本実施例にお いて、コネクション80上の伝送は、定量的にパーミッション76のクレジット 以下である。同様に、本実施例において、コネクション82及び84上の伝送は パーミッション78及び74のクレジット以下である。コネクション86上の伝 送は、定量的にパーミッシ ョン70のクレジット以下であり、コネクション60上の伝送はパーミッション 58のクレジット以下であり、コネクション88上の伝送はパーミッション72 のクレジット以下である。最後に、コネクション52上の伝送はパーミッション 50のクレジット以下であり、コネクション56上の伝送はパーミッション54 のクレジット以下であり、コネクション90上の伝送は定量的にパーミッション 68のクレジット以下である。しかし、上記のクレジットチェイン技術を介して 、出力バッファは共用され、バッファ利用可能性はデータユニット伝送の前に保 証される。 図4には、クレジットチェインを実現する例示的な方法が示されている。本方 法によれば、バッファ割付フェアネスは、バーストレベルバッファ利用可能性に 基づいている。本方法は瞬間的な帯域幅アクセスを制限しない。本発明を説明す るため、利用可能な帯域幅へのアクセスは、純粋に下流側バッファ占有の関数で あると仮定する。また、要求量の転送はQFCプロトコルの規定に従って実現さ れる。 本方法は、所定の“バースト許容度”よりも多量のバッファリングが同時に受 信側装置で保持できないように、送受信されたバッファ使用状況最新情報につい て、バランスが維持されることを保証するように動作する。特に、("burst_tol erance"で表された)バースト許容度は、各網装置内で独立に管理される。状態 変数"b_up_cur"は、上流側に送信された最新バッファ利用可能性指標(例えば 、クレジットを伴う許可)を表し、"b_up_sum"は上流側に送信されたバッファ 利用可能性指標の合計を表す。状態変数"b_dn_cur"は、"b_up_cur"に対応す る最新情報が上流側に送信される前に下流側から受信された最新バッファ利用可 能性を表す。状態変数"b_dn_sum"は下流側の装置から受信されたバッファ利用 可能性の合計を表す。最初に、b_up_cur,b_dn_cur,b_up_sum,b_dn_s umはステップ96に示されているように零になるように設定され る。 ステップ98において決定されるように、値"cur_dn"のバッファ利用可能性 を含む受信された最新情報毎に、変数"b_dn_sum"はステップ100に示される ように、"b_dn_sum+b_dn_cur"に一致するように設定される。 ステップ98で決定されるように、作成された最新情報毎に、最新情報のバッ ファ利用可能性値"cur_up"は、ステップ104に示された不変式を満たすよう に選択される。 b_up_cur=cur_up; (不変式)b_up_cur+b_up_sum≦b_dn_cur+ burst_tolerance+b_dn_sum;(次の下流側装置からの許可がバー スト許容度未満になるバースト許容度までを許す) b_up_sum=b_up_sum+b_up_cur;(バッファ利用可能性の合計を更新) 上流側網装置に送信されたバッファ利用可能性指標の移動合計と結合された上 流側網装置に送信された最新バッファ利用可能性指標の合計は、最新に受信され たバッファ利用可能性指標と、下流側の網装置から受信されたバッファ利用可能 性指標の移動合計と組み合わされたバースト許容度との中の小さい方以下である ので、網全体を通じてデータユニットを取り扱うために十分なバッファ空間が、 上流側網装置からのデータユニットの伝送前に保証される。 上記の通り本発明の好ましい実施例を説明したが、当業者には本発明の概念を 組み込む他の実施例が容易である。従って、本発明は、開示された実施例に限定 されるものではなく、請求の範囲の記載の精神及び範囲だけによって限定される ものとして考える必要がある。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG,ZW),EA(AM,AZ,BY,KG ,KZ,MD,RU,TJ,TM),AL,AM,AT ,AU,AZ,BA,BB,BG,BR,BY,CA, CH,CN,CU,CZ,DE,DK,EE,ES,F I,GB,GE,GH,HU,ID,IL,IS,JP ,KE,KG,KP,KR,KZ,LC,LK,LR, LS,LT,LU,LV,MD,MG,MK,MN,M W,MX,NO,NZ,PL,PT,RO,RU,SD ,SE,SG,SI,SK,SL,TJ,TM,TR, TT,UA,UG,UZ,VN,YU,ZW (72)発明者 ナイル,ラジ クリシュナン アメリカ合衆国,マサチューセッツ州 01720,アクトン,グレイト・ロード 284 番 A7号

Claims (1)

  1. 【特許請求の範囲】 1. 第1の網装置は第2の網装置の下流側であり、第3の網装置は第2の網装 置の上流側であり、上記第2の網装置は、データユニットを受信し上記第3の網 装置の出力ポートに許可クレジットを送信する複数の入力ポートと、上記第1の 網装置にデータユニットを送信し上記第1の網装置の対応した入力ポートからク レジットを受信する複数の出力ポートとを含む、少なくとも第1、第2及び第3 の網装置を有するコンピュータ網で許可方式フロー制御を実現する方法において 、 1台の上記第1の網装置の一つの入力ポートから上記第2の網装置の一つの出 力ポートでクレジットを受信する段階と、 少なくとも部分的に上記第1の網装置の入力ポートから上記第2の網装置の一 つの出力ポートに受信されたクレジットに基づいて、上記第2の網装置の少なく とも一つの入力ポートから、上記第3の網装置の一つの出力ポートにクレジット を与える段階とを有する方法。 2. 上記第1の網装置は最終的な着信側であり、 3台以上の網装置が第1の網装置と発信側網装置との間に連結され、 上記発信側装置からデータユニットを送信する前に、上記第1の網装置から上 記発信側網装置までの各網装置を経由して上記クレジットを与える段階で与えら れたクレジットを連続的に繋ぐ段階を更に有する請求項1記載の方法。 3. 上記第3の装置の一つの出力ポートから上記第2の装置の一つの入力ポー トに送信要求を送信する段階を更に有する請求項1記載の方法。 4. 上記第3の網装置から上記第2の網装置に送信された要求に応じて、上記 第2の網装置の一つの出力ポートから上記第1の網装置の一つの入力ポートに送 信要求を送信する段階を更に有する請求項3記載の方法。 5. 上記第2の網装置から受信された送信要求に応じて、上記第1の網装置の クレジットの数を決定する段階を更に有する請求項4記載の方法。 6. 上記第1の網装置から上記第2の網装置で受信されたクレジットの量以下 のクレジットを、上記第2の網装置から上記第3の網装置に与える段階を更に有 する請求項5記載の方法。 7. 上記第2の網装置の流出レートに比例した量のクレジットを、上記第2の 網装置から上記第3の網装置に与える段階を更に有する請求項6記載の方法。 8. 少なくとも1台の網装置が上流側にあり、少なくとも1台の網装置が下流 側にある網におけるデータのフローを促進する網装置において、 複数の入力ポートと、 複数の出力ポートと、 上記入力ポート及び上記出力ポートと接続された共用バッファメモリと、 上記下流側の網装置から上記出力ポートの中の1出力ポートに受信された第1 の送信許可に応じて、少なくとも上記第1の送信許可に部分的に基づいて対応し た第2の送信許可を上流側のスイッチに供給するよう動作するフローコントロー ラとを含み、 上記第2の送信許可は上記入力ポートの中の1入力ポートによっ て送信される網装置。 9. 上記フローコントローラは、上記上流側の網装置から上記入力ポートの中 の1ポートに受信された第1の送信要求に応じて、下流側のスイッチに供給され る第2の送信要求を発生するよう動作する請求項8記載の網装置。 10. 上記フローコントローラは、バースト許容度と、上記上流側の網装置に 送信された最新バッファ利用可能性指標と、上記上流側の網装置に送信されたバ ッファ利用可能性指標の移動合計と、上記下流の網装置から受信された最新バッ ファ利用可能性指標と、上記下流の網装置から受信されたバッファ利用可能性指 標の移動合計との指標を保持する請求項8記載の網装置。 11. 上記下流側の網装置から受信されたバッファ利用可能性指標毎に、上記 下流側の網装置から受信された上記最新バッファ利用可能性指標と、上記下流側 の網装置から受信されたバッファ利用可能性指標の移動合計とが更新される請求 項10記載の網装置。 12. 上記上流側の網装置に供給されたバッファ利用可能性指標毎に、上記上 流側の網装置に送信されたバッファ利用可能性指標の合計と組み合わされた上記 上流側の網装置に送信された最新バッファ利用可能性指標の合計は、最新に受信 されたバッファ利用可能性指標と、上記下流側の網装置から受信されたバッファ 利用可能性指標の合計と組み合わされたバースト許容度との中の小さい方以下で ある請求項11記載の網装置。 13. 第1のコンピュータ網装置から第2のコンピュータ網装置に第1の情報 を通信し、上記第2のコンピュータ網装置から第3の コンピュータ網装置に上記第1の情報を通信する少なくとも一つの第1のバーチ ャルコネクションと、上記第3のコンピュータ網装置から上記第2のコンピュー タ網装置に第2の情報を通信し、上記第2のコンピュータ網装置から上記第1の コンピュータ網装置に上記第2の情報を通信する少なくとも一つの第2のバーチ ャルコネクションとを有する、クレジットベースのフロー制御方式コンピュータ 網でフロー制御を行う方法において、 上記第2のバーチャルコネクションを介して上記第2のコンピュータ網装置に より受信するため、上記第3のコンピュータ網装置から、上記第3のコンピュー タ網装置内のバッファ利用可能性を示す少なくとも一つの第1のクレジットの数 を含む第1のクレジットメッセージを転送する段階と、 上記第2のバーチャルコネクションを介して上記第1のコンピュータ網装置に より受信するため、上記第1のクレジットメッセージ内に含まれる上記第1のク レジットの数に少なくとも部分的に基づく第2のクレジットの数を含む第2のク レジットメッセージを転送する段階と、 上記第1のコンピュータ網装置で上記第2のクレジットメッセージの受信に応 じて、上記第1のコンピュータ網装置から、上記第2のコンピュータ網装置によ り受信するため、上記第1の情報の少なくとも一部を送信する段階とを有し、 上記送信される第1の情報の量は、少なくとも上記第1のクレジットメッセー ジで指定された上記第1のクレジットの数に部分的に基づいている方法。 14. 上記第2のバーチャルコネクションを介して上記第1のコンピュータ網 装置により受信するため、上記第2のコンピュータ網装置から上記第2のクレジ ットメッセージを転送する段階を更に有し、 上記第2のクレジットの数は、上記第1のクレジットメッセージに含まれる上 記第1のクレジットの数に比例する請求項13記載の方法。 15. 上記第2のバーチャルコネクションを介して上記第1のコンピュータ網 装置により受信するため、上記第2のコンピュータ網装置から上記第2のクレジ ットメッセージを転送する段階を更に有し、 上記第2のクレジットの数は、上記第1のクレジットメッセージに含まれる上 記第1のクレジットの数以下である請求項13記載の方法。 16. 上記第2のコンピュータ網装置により受信するため、上記第1のコンピ ュータ網装置から上記第1の情報の少なくとも一部を送信する段階を更に有し、 上記送信された第1の情報の量は、上記第1のクレジットメッセージに指定さ れた上記第1のクレジットの数に比例する請求項13記載の方法。 17. 上記第2のコンピュータ網装置により受信するため、上記第1のコンピ ュータ網装置から上記第1の情報の少なくとも一部を送信する段階を更に有し、 上記送信された第1の情報の量は、上記第1のクレジットメッセージに指定さ れた上記第1のクレジットの数以下である請求項13記載の方法。
JP10525803A 1996-12-06 1997-12-04 Atmトラヒックをフロー制御する方法 Pending JP2001500338A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US3262096P 1996-12-06 1996-12-06
US4953897P 1997-06-13 1997-06-13
US60/032,620 1997-06-13
US60/049,538 1997-06-13
PCT/US1997/022253 WO1998025378A1 (en) 1996-12-06 1997-12-04 Method for flow controlling atm traffic

Publications (1)

Publication Number Publication Date
JP2001500338A true JP2001500338A (ja) 2001-01-09

Family

ID=26708674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10525803A Pending JP2001500338A (ja) 1996-12-06 1997-12-04 Atmトラヒックをフロー制御する方法

Country Status (4)

Country Link
US (1) US6249819B1 (ja)
EP (1) EP0894380A4 (ja)
JP (1) JP2001500338A (ja)
WO (1) WO1998025378A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594701B1 (en) * 1998-08-04 2003-07-15 Microsoft Corporation Credit-based methods and systems for controlling data flow between a sender and a receiver with reduced copying of data
US6321276B1 (en) 1998-08-04 2001-11-20 Microsoft Corporation Recoverable methods and systems for processing input/output requests including virtual memory addresses
US6347337B1 (en) 1999-01-08 2002-02-12 Intel Corporation Credit based flow control scheme over virtual interface architecture for system area networks
US6657955B1 (en) * 1999-05-27 2003-12-02 Alcatel Canada Inc. Buffering system employing per traffic flow accounting congestion control
US6532501B1 (en) * 1999-09-30 2003-03-11 Silicon Graphics, Inc. System and method for distributing output queue space
US7454457B1 (en) * 2000-02-07 2008-11-18 Parallel Networks, Llc Method and apparatus for dynamic data flow control using prioritization of data requests
US6992984B1 (en) * 2000-03-07 2006-01-31 Lucent Technologies Inc. Credit-based adaptive flow control for multi-stage multi-dimensional switching architecture
US7068603B2 (en) * 2001-07-06 2006-06-27 Juniper Networks, Inc. Cross-bar switch
KR100624610B1 (ko) 2001-08-24 2006-09-19 인텔 코오퍼레이션 데이터 무결성을 관리하는 범용 입출력 아키텍쳐 프로토콜및 관련 방법
US9836424B2 (en) 2001-08-24 2017-12-05 Intel Corporation General input/output architecture, protocol and related methods to implement flow control
US7177971B2 (en) * 2001-08-24 2007-02-13 Intel Corporation General input/output architecture, protocol and related methods to provide isochronous channels
FR2881682B1 (fr) 2005-02-08 2007-04-27 Salomon Sa Jante de roue et son procede de fabrication
US8185423B2 (en) * 2005-12-22 2012-05-22 Canon Kabushiki Kaisha Just-in time workflow
FR2926941B1 (fr) 2008-01-30 2010-04-02 St Microelectronics Sa Procede de transfert de donnees et dispositif correspondant
GB2465595B (en) * 2008-11-21 2010-12-08 Nokia Corp A method and an apparatus for a gateway
US8209447B2 (en) 2009-08-31 2012-06-26 Micron Technology, Inc. Device to device flow control within a chain of devices

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734907A (en) 1985-09-06 1988-03-29 Washington University Broadcast packet switching network
US4897833A (en) 1987-10-16 1990-01-30 Digital Equipment Corporation Hierarchical arbitration system
US5377327A (en) 1988-04-22 1994-12-27 Digital Equipment Corporation Congestion avoidance scheme for computer networks
CA2038646C (en) 1990-03-20 1995-02-07 Katsumi Oomuro Atm communication system with optimal traffic control by changing the allocated bandwidth
US5029164A (en) * 1990-04-13 1991-07-02 Digital Equipment Corporation Congestion avoidance in high-speed network carrying bursty traffic
US5128932A (en) 1990-08-27 1992-07-07 Bell Communications Research, Inc. Traffic flow control and call set-up in multi-hop broadband networks
EP0487235B1 (en) 1990-11-21 1999-02-03 AT&T Corp. Bandwidth and congestion management in accessing broadband ISDN networks
US5166930A (en) 1990-12-17 1992-11-24 At&T Bell Laboratories Data channel scheduling discipline arrangement and method
CA2060559A1 (en) 1991-02-05 1992-08-06 Ryoichi Ishibashi Congestion relieving system in a communication system
FR2677203A1 (fr) 1991-05-30 1992-12-04 Cit Alcatel Procede de gestion des flux dans un reseau numerique de telecommunications, a integration de services et a large bande.
JPH0774984B2 (ja) 1991-06-10 1995-08-09 インターナショナル・ビジネス・マシーンズ・コーポレイション システム資源利用率測定方法とデータ処理システム
US5179556A (en) 1991-08-02 1993-01-12 Washington University Bandwidth management and congestion control scheme for multicast ATM networks
US5319638A (en) 1991-09-12 1994-06-07 Bell Communications Research, Inc. Link-by-link congestion control for packet transmission systems
US5291481A (en) 1991-10-04 1994-03-01 At&T Bell Laboratories Congestion control for high speed packet networks
US5371893A (en) 1991-12-27 1994-12-06 International Business Machines Corporation Look-ahead priority arbitration system and method
US5313454A (en) 1992-04-01 1994-05-17 Stratacom, Inc. Congestion control for cell networks
US5289462A (en) 1992-08-19 1994-02-22 International Business Machines Corp. Traffic management in packet communications networks
US5367520A (en) 1992-11-25 1994-11-22 Bell Communcations Research, Inc. Method and system for routing cells in an ATM switch
US5432784A (en) 1993-07-26 1995-07-11 Digital Equipment Corporation Flow control method and apparatus for systems with long distance links
US5485455A (en) 1994-01-28 1996-01-16 Cabletron Systems, Inc. Network having secure fast packet switching and guaranteed quality of service
US5617409A (en) * 1994-01-28 1997-04-01 Digital Equipment Corporation Flow control with smooth limit setting for multiple virtual circuits
US5392280A (en) 1994-04-07 1995-02-21 Mitsubishi Electric Research Laboratories, Inc. Data transmission system and scheduling protocol for connection-oriented packet or cell switching networks
US5432824A (en) * 1994-07-06 1995-07-11 Mitsubishi Electric Research Laboratories, Inc. Credit/rate-based system for controlling traffic in a digital communication network
US5515359A (en) 1994-08-26 1996-05-07 Mitsubishi Electric Research Laboratories, Inc. Credit enhanced proportional rate control system
US5517495A (en) 1994-12-06 1996-05-14 At&T Corp. Fair prioritized scheduling in an input-buffered switch
US5528591A (en) * 1995-01-31 1996-06-18 Mitsubishi Electric Research Laboratories, Inc. End-to-end credit-based flow control system in a digital communication network
US5533009A (en) 1995-02-03 1996-07-02 Bell Communications Research, Inc. Bandwidth management and access control for an ATM network
US5790770A (en) * 1995-07-19 1998-08-04 Fujitsu Network Communications, Inc. Method and apparatus for reducing information loss in a communications network
US5610745A (en) * 1995-10-26 1997-03-11 Hewlett-Packard Co. Method and apparatus for tracking buffer availability
JP2929991B2 (ja) * 1996-01-29 1999-08-03 日本電気株式会社 最適化クレジット制御方法
US5748613A (en) * 1996-03-29 1998-05-05 Hewlett-Packard Company Communication pacing method
EP0944976A2 (en) * 1996-12-04 1999-09-29 Alcatel USA Sourcing, L.P. Distributed telecommunications switching system and method

Also Published As

Publication number Publication date
US6249819B1 (en) 2001-06-19
EP0894380A4 (en) 2001-05-16
WO1998025378A1 (en) 1998-06-11
EP0894380A1 (en) 1999-02-03

Similar Documents

Publication Publication Date Title
JP2001500338A (ja) Atmトラヒックをフロー制御する方法
JP3497556B2 (ja) 非同期転送モード通信装置
JP3155472B2 (ja) ネットワークインタフェースコントローラ
EP0603099B1 (en) A method and system of requesting resources in a packet-switched network with minimal latency
JPH11512583A (ja) 広域atm網内のバッファ割付用送信側制御式フロー制御
JP2001511575A (ja) ネットワーキングシステム
JPH08237279A (ja) トラフィック制御装置
JP2001510002A (ja) Atmセルの送信
JPH10285187A (ja) Atmスイッチ用の分散形バッファリング・システム
JP2000503176A (ja) パケットフロー制御に関する装置及び方法
US5898691A (en) Method and apparatus for congestion distributed adaptive routing
US5477530A (en) Method and apparatus for managing communications between multi-node quota-based communication systems
JPH10243000A (ja) スイッチングフロー制御
JP2000503187A (ja) サービスマルチプレクサ
JP2001506818A (ja) ビデオ情報サービスと一体化された電話トラヒックを提供するための電気通信スイッチ
EP0884860A2 (en) Channel allocation method for a satellite communication system
US6144666A (en) Technique for efficiently transporting information through an asynchronous transfer mode (ATM) network
EP0653886B1 (en) Video on demand network
US7130267B1 (en) System and method for allocating bandwidth in a network node
JP2002537726A (ja) Atmノードの内部制御経路の確立
JPH0382244A (ja) プロセッサ間通信システム
JP2000510665A (ja) Atm網上でatmセルを伝送する方法
JP3069528B2 (ja) Atmスイッチ
Varvarigos et al. A loss-free connection control protocol for the Thunder and Lightning network
Ballance et al. Access networks-beyond MANS to solutions compatible with B-ISDN