JP2001358328A - サイリスタ及びそのサイリスタを使用した制御回路 - Google Patents

Abstract

(57)【要約】 【課題】この種の電圧型電力変換装置に使用されるサイ
リスタの特性としては殆ど不要な逆耐電圧特性をなく
し、製造工程の工数、部品点数、組立工数を削減して安
価にする。 【解決手段】ＰＥ層１１、ＮＢ層１２、ＰＢ層１３、Ｎ
Ｅ層１４から成る逆阻止３端子サイリスタにおいて、Ｐ
Ｅ層１２の厚さを従来のものに比較して１/３程度に形
成するとともに、外部部材への取付に補助板を介在させ
ない。

Description

【発明の詳細な説明】

【０００１】本発明は、サイリスタのＰＥ層の厚みをＰ
Ｂ層の厚みに比べて相対的に薄くし、逆方向耐圧を低く
したサイリスタ及びそのサイリスタを使用した制御回路
に関するものである。

【０００２】

【従来の技術】図１０は電源回生型可変速度制御装置の
ブロック回路図である。この速度制御装置にはサイリス
タＴｈが使用されているが、該サイリスタＴｈに要求さ
れる特性について説明する。まず、この速度制御装置の
構成は、商用三相交流電源ＡＣとスイッチＳを介して接
続された直流に変換するための変換回路１と、サイリス
タＴｈとダイオードＤとの逆並列接続体に抵抗Ｒを並列
接続したもの及び直流出力端間にコンデンサＣを有する
充電回路部ＣＨと、変換回路１による直流を所望の周波
数に変換する変換回路２と、この変換回路２に接続され
た三相交流モータＭとから成る。

【０００３】上記ように構成の電源回生型可変速度制御
装置において、スイッチＳを閉じると、変換回路１は交
流を直流に変換するコンバータとして動作し、このコン
バータにより出力された直流は、コンデンサＣの充電の
突入電流防止用の抵抗Ｒを通して該コンデンサＣを充電
する。コンデンサＣの電圧が所定値になるとサイリスタ
Ｔｈにオン信号を与え、該サイリスタＴｈがオンする。

【０００４】変換回路２は変換回路１からの直流を入力
とし、所望の周波数の三相交流を出力するインバータと
して動作する。変換回路２に接続された三相交流モータ
Ｍは、上記の三相交流によって運転される。

【０００５】次いで、交流モータＭの負荷から制動が働
いた場合には、該交流モータＭは発電機となる。この
時、該交流モータＭによって発電された三相交流は、変
換回路２により直流に変換され、当該変換回路２はコン
バータとして動作する。さらにダイオードＤを通して変
換回路１に入力された直流は、該変換回路１がインバー
タとして動作し、交流電源ＡＣに電力が回生される。

【０００６】上記電源回生型可変速度制御装置での動作
において、サイリスタＴｈの逆方向電圧は、ダイオード
Ｄの順方向電圧に略等しい電圧であり、一般に数ボルト
以下である。すなわち、従来のこの種の電圧型電力変換
装置では、サイリスタＴｈは常時陽極が陰極に対して電
圧が高いにもかかわらず、順方向、逆方向とも耐電圧が
同様に得られるように設計されていた。

【０００７】図１１は可変速度制御装置のブロック回路
図である。この可変速度制御装置の構成は、前記電源回
生型可変速度制御装置と同様に商用三相交流電源ＡＣと
スイッチＳを介して接続された直流に変換するための変
換回路１と、この変換回路１に接続された充電回路部Ｃ
Ｈと、この充電回路部ＣＨに接続された変換回路２と、
この変換回路２に接続された三相交流モータＭから成
る。また、充電回路部ＣＨにはコンデンサＣと、抵抗Ｒ
１とサイリスタＴｈの並列接続体と、直流出力端子間に
制動抵抗Ｒ２を介して接続された制御用トランジスタＱ
１と、該制動抵抗Ｒ２に並列に接続されたダイオードＤ
とを備えている。

【０００８】上記の回路において、商用三相交流電源Ａ
Ｃは変換回路１により直流に整流され、この直流は抵抗
Ｒ１を通じてコンデンサＣを充電する。この充電はコン
デンサＣ１、抵抗Ｒ１の時定数だけ遅延し充電電流を所
定の値に制限する。抵抗Ｒ１に並列接続されたサイリス
タＴｈは、抵抗Ｒ１を短絡することにより通電時の抵抗
Ｒ１の損失を防止する。

【０００９】三相交流モータＩＭの減速時には、該モー
タＩＭが発電機となり、図示を省略した変換回路２内の
逆変換トランジスタの帰還用ダイオードによりコンデン
サＣ１の電圧が上昇するが、制御用トランジスタＱ１が
オンされることにより制動抵抗Ｒ２を通じて放電し、前
記と同様にサイリスタＴｈの陰極が陽極に対して高くな
ることがない。

【００１０】図１２は定周波定電圧電源装置のブロック
回路図である。この定周波定電圧電源装置は図１１の可
変速制御装置と同様に、商用三相交流電源ＡＣ１がスイ
ッチＳを介して変換回路１に接続され、この変換回路１
が充電回路部ＣＨを通じて変換回路２に接続され、この
変換回路２と出力側三相交流電源ＡＣ２とが接続されて
いる。

【００１１】上記の充電回路部ＣＨ内には抵抗Ｒと、こ
の抵抗Ｒに並列接続されたサイリスタＴｈと、直流端子
間に接続されたコンデンサＣとを有する。上記の回路で
は、商用三相交流電源ＡＣ１から供給された電流を変換
回路１及び変換回路２を通じて所望の定周波定電圧に変
換し、出力側三相交流電源ＡＣ２に供給するものであ
り、コンデンサＣの電圧が変換回路１の出力電圧よりも
高くなることはない。すなわち、この回路においてもサ
イリスタＴｈの陰極が陽極に対して高くなることがな
い。

【００１２】次に、上記のような制御装置に使用される
サイリスタＴｈの構造及び製造方法について、図を参照
して説明する。図１３は従来の製造方法によって製作さ
れたサイリスタの断面図であり、このサイリスタ１０
は、ＰＥ層１１、ＮＢ層１２、ＰＢ層１３及びＮＥ層１
４から成る逆阻止３端子サイリスタである。また、アノ
ード側及びカソード側のＮＢ層１２内にはガードリング
１５，１６を有し、アノード側のＰＥ層１１上にはアノ
ード電極１７を介して補助板１８を設けられている。

【００１３】一方、カソード側のＮＥ層１４上にはリン
グ状のカソード電極２０が設けられ、また、ＰＢ層１３
の中心部にはゲート電極２１が設けられている。さら
に、両主面の所定の位置には、図示のようにガラス又は
二酸化珪素からなる絶縁皮膜２２が形成されている。

【００１４】次に、上記のような構造のサイリスタ１０
の製造方法を、図１４乃至図１９を参照して説明する。
まず、図１４に示すようにＮ型シリコン半導体基板２３
を用意する。このシリコン半導体基板２３の厚さは、板
厚約３３０μｍ程度である。上記のシリコン半導体基板
２３の両主面に二酸化珪素から成る絶縁皮膜２２を形成
し、該絶縁皮膜２２の所定の位置に、フォトリソグラフ
ィ技術を用いて窓明け部２４を形成し、この窓明け部２
４内の前記シリコン半導体基板２３の表面にボロン
（Ｂ）２７をデポジットする。

【００１５】次に、所定時間のドライブインを行い、図
１５に示すようにＮＢ層１２内にＰＥ層１１及びＰＢ層
１３を島状に形成し、また、それらＰＥ層１１およびＰ
Ｂ層１３の周囲にガードリング１５，１６を形成する。
次に、図１６に示すように、カソード側に形成された絶
縁皮膜２２に再び窓明け部２５を形成し、リン（Ｐ）２
８をデポジットした後、所定時間のドライブインを行
い、図１７に示すように、ＰＢ層１３内にＮＥ層１４を
島状に形成する。なお、該ＮＥ層１４は図示のようにリ
ング状でなくても良い。

【００１６】次に、前記シリコン半導体基板２３の両主
面の所定の位置に再び絶縁皮膜を形成し、所定の位置に
窓明け部を形成した後、ガラス２２ａを電着する。その
後、ガラス２２ａを焼成して図１８に示すように絶縁皮
膜２２となす。次いで、前記シリコン半導体基板２３の
窓明け部に電極金属を被着させ、アノード電極１７、カ
ソード電極２０及びゲート電極２１を形成した後、個々
の半導体チップに分割し、パッケージング等の所定の処
理を施して完成品とする。完成したサイリスタは、図１
９からも明らかなように、外部のベース部材２６に補助
板１８を介して取り付ける。

【００１７】

【発明が解決しようとする課題】従来のこの種の電圧型
電力変換装置に使用されるサイリスタは、その陽極が陰
極に対して常時電圧が高いにもかかわらず、順・逆対称
耐電圧型のサイリスタ使用しているため、次のような解
決すべき課題があった。 （１）上記の構造の半導体チップをアノード側主面を下
向きにしてベース部材２６に搭載する際に、ＮＥ層１２
とベース部材２６間の絶縁のための間隔を取るために、
必然的に補助板１８の介在が必要となる。このため部品
点数が増加する共に、組立工数がかかる。 （２）上記補助板１８を使用することにより放熱性が悪
くなり、順方向の損失が大きくなりサイリスタの電気特
性を低下させる。 （３）前述した図１０〜図１２の回路では逆耐圧が低く
ても使用可能なサイリスタで用が足りるが、従来ではこ
れに適したサイリスタがなかった。

【００１８】

【発明の目的】本発明は上記のような課題を解決すため
になされたもので、この種の電圧型電力変換装置に使用
されるサイリスタの特性としては殆ど不要な逆耐電圧特
性をなくし、サイリスタの製造工程、部品点数、組立工
数を削減し、かつ、電気的特性を改善したサイリスタ及
びその製造方法を提供することを目的とするものであ
る。

【００１９】

【課題を解決するための手段】本発明のサイリスタは、
ＰＥ―ＮＢ―ＰＢ−ＮＥ層から成る逆阻止３端子サイリ
スタにおいて、ＰＥ層の厚さとＰＢ層の関係を、ＰＢ≧
ＰＥとなるように形成する。その分、シリコン半導体基
板の厚さは従来の板厚に比較して薄くなり、順方向電圧
降下は小さくなる。さらに、アノード側の耐電圧特性を
得るためのガードリングやＰＥ層形成のためのフォトリ
ソグラフィ工程が省略され組立工数が減少する。また、
ＰＥ層が周縁まで存在しており、アノード側にガードリ
ングがないため、補助板を介せず直接外部のベース部材
に搭載できることから、部品点数が削減でき安価に製作
することができる。

【００２０】

【実施例】以下に、本発明の実施例を説明する。図１は
本発明に係るサイリスタの構造図である。本発明はＰＥ
層１１、ＮＢ層１２、ＰＢ層１３、ＮＥ層１４から成る
逆阻止３端子サイリスタにおいて、ＰＥ層１１の厚さを
ＰＢ層１３の厚さとの関係を、ＰＢ≧ＰＥとし、相対的
に薄くしたことを特徴するものである。さらに詳しく
は、前記ＰＥ層１１の厚さを前記ＰＢ層１３の厚さの１
/２以下としてある。

【００２１】なお、従来ＰＥ層１１の厚さを約４５μｍ
としていたものを、本発明の具体例では約１５μｍとし
た。これによりシリコン半導体基板の厚さが、従来では
約３３０μｍであったが、本発明では約３００μｍとな
った。したがって、その分、基板厚による抵抗も比例し
て減少し順電圧降下も小さくなる。

【００２２】また、従来ではアノード側に、所定の耐電
圧を得るためのガードリングを形成していたが、本発明
ではこれを不要とし、ＰＥ層１１とＮＢ層１２との接合
端面を半導体基板の側面に露出するようにした。また、
ガードリングに囲まれた島状のＰＥ層１１を形成するた
めに、フォトリソグラフィ工程を必要としたが、この工
程も不要となる。なお、図１において、図１３に示した
従来のサイリスタ構造と同一又は同等部分には、同一符
号を付してその詳しい説明は省略する。

【００２３】次に、上記サイリスタの製造方法につい
て、図２乃至図９を参照して説明する。まず、図２に示
すようにＮ型シリコン半導体基板２３を用意する。この
シリコン半導体基板２３の厚さは、板厚約３００μｍで
ある。上記のシリコン半導体基板２３の両主面に、二酸
化珪素から成る絶縁皮膜２２を形成し、一方の主面上の
絶縁皮膜２２の所定の位置に、フォトリソグラフィ技術
を用いて窓明け部２４を形成し、この窓明け部２４内の
前記シリコン半導体基板２３の表面に、ボロン（Ｂ）２
７をデポジットする。

【００２４】次に、所定時間のドライブインを行い、図
３に示すようにＮＢ層１２内に最終目的とする深さの１
/２程度の深さのＰＢ層１３を島状に、また、該ＰＢ層
１３の周囲にガードリング１６を形成する。次に、図４
に示すように、裏面側全面にボロン（Ｂ）２７をデポジ
ットし、所定時間のドライブインを行って、図５に示す
ように、ＰＥ層１１を形成する。この時、先のＰＢ層１
３及びガードング１６の深さが拡散が進行して最終目的
とする深さとなる。また、ＰＥ層１１とＮＢ層１２との
接合端面は半導体基板２３の側面に露出する。

【００２５】次に、図６に示すように、カソード側に形
成された絶縁皮膜２２に再び窓明け部２５を形成し、リ
ン（Ｐ）２８をデポジットした後、所定時間のドライブ
インを行い、図７に示すように、ＰＢ層１３内にＮＥ層
１４を島状に形成する。

【００２６】次に、前記シリコン半導体基板２３の上方
主面所定の位置に、再び絶縁皮膜を形成し、所定の位置
に窓明け部を形成した後、ガラス２２ａを電着する。そ
の後、ガラス２２ａを焼成して図８に示すように絶縁皮
膜となす。なお、このガラス２２ａに変えて二酸化珪素
の絶縁皮膜２２を形成するようにしても良い。

【００２７】次いで、図９に示すように、前記シリコン
半導体基板２３の裏面側全面に電極金属を被着させ、ア
ノード電極１７とすると共に、前記シリコン半導体基板
２３の一方の主面側の窓明け部には、カソード電極２０
及びゲート電極２１を形成した後、個々の半導体チップ
に分割し、パッケージング等所定の処理を施して目的と
するサイリスタを得る。完成したサイリスタは、図９か
ら明らかなように、従来使用していた補助板を使用する
ことなく、直接、外部のベース部材２６に取り付けて使
用する。

【００２８】上記のような構造のサイリスタを、図１０
乃至図１２に示した各制御装置に使用することにより、
該サイリスタ部の順方向損失を小さくすることができ、
また、部品点数、組立工数の削減により低価格となるの
で、装置全体のコストダウンに寄与することとなる。

【００２９】

【発明の効果】以上説明したように、本発明はＰＥ層の
厚みをＰＢ層の厚みに比較して相対的に薄く形成し、逆
方向耐電圧に対する考慮はしないこととしたので、外部
部材に取り付ける場合の補助板の省略による部品点数の
削減、選択拡散によるＰＥ層の作成を不要とすることに
よるフォトリソグラフィ工程の省略等で組立工数が削減
され、この種のサイリスタを安価に製作することができ
る。

【図面の簡単な説明】

【図１】本発明のサイリスタの構造図である。

【図２】本発明のサイリスタの製造方法における第１の
工程を示す断面図である。

【図３】上記サイリスタの製造方法における第２の工程
を示す断面図である。

【図４】上記サイリスタの製造方法における第３の工程
を示す断面図である。

【図５】上記サイリスタの製造方法における第４の工程
を示す断面図である。

【図６】上記サイリスタの製造方法における第５の工程
を示す断面図である。

【図７】上記サイリスタの製造方法における第６の工程
を示す断面図である。

【図８】上記サイリスタの製造方法における第７の工程
を示す断面図である。

【図９】上記サイリスタの製造方法における第８の工程
を示す断面図である。

【図１０】従来のサイリスタを使用した電源回生型可変
速度制御装置のブロック回路図である。

【図１１】従来のサイリスタを使用した可変速度制御装
置のブロック回路図である。

【図１２】従来のサイリスタを使用した定周波定電圧電
源装置のブロック回路図である。

【図１３】従来のサイリスタの構造図である。

【図１４】従来のサイリスタの製造方法における第１の
工程を示す断面図である。

【図１５】上記サイリスタの製造方法における第２の工
程を示す断面図である。

【図１６】上記サイリスタの製造方法における第３の工
程を示す断面図である。

【図１７】上記サイリスタの製造方法における第４の工
程を示す断面図である。

【図１８】上記サイリスタの製造方法における第５の工
程を示す断面図である。

【図１９】上記サイリスタの製造方法における第６の工
程を示す断面図である。

【符号の説明】

１０ シリコン半導体基板 １１ ＰＥ層 １２ ＮＢ層 １３ ＰＢ層 １４ ＮＥ層 １６ ガードリング １７ アノード電極 ２０ カソード電極 ２１ ゲート電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】ＰＥ―ＮＢ―ＰＢ−ＮＥ層を有する半導体
   基板から成る逆阻止３端子サイリスタにおいて、 前記ＰＢ層は、前記ＮＢ層内に島状に形成され、該ＰＢ
   層と該ＮＢ層の接合部が前記半導体基板の一方の主面に
   露出し、前記ＮＥ層は、前記ＰＢ層内に島状に形成さ
   れ、該ＮＥ層と該ＰＢ層の端子端部が半導体基板の一方
   の主面に露出し、前記ＮＢ層と前記ＰＥ層との接合端部
   は、前記半導体基板の側面に露出したプラナー型構造で
   あることを特徴とするサイリスタ。
2. 【請求項２】前記ＰＢ層と前記ＰＥ層の厚さの関係が、
   ＰＢ≧ＰＥとなることを特徴とする請求項１に記載のサ
   イリスタ。
3. 【請求項３】前記ＰＥ層をＰＢ層に対し薄くした分、半
   導体基板全体の厚さを薄くして順方向電圧を小さくした
   ことを特徴とする請求項１又は請求項２に記載のサイリ
   スタ。
4. 【請求項４】コンバータ回路とインバータ回路とを有す
   る制御回路において、 前記コンバータ回路とインバータ回路との間に、請求項
   １、請求項２又は請求項３のいずれかに記載されたサイ
   リスタを挿入したことを特徴とする制御回路。