JP2001358096A - Thinning device and method of flat object - Google Patents

Thinning device and method of flat object

Info

Publication number
JP2001358096A
JP2001358096A JP2000179664A JP2000179664A JP2001358096A JP 2001358096 A JP2001358096 A JP 2001358096A JP 2000179664 A JP2000179664 A JP 2000179664A JP 2000179664 A JP2000179664 A JP 2000179664A JP 2001358096 A JP2001358096 A JP 2001358096A
Authority
JP
Japan
Prior art keywords
plate
wafer
semiconductor wafer
unit
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000179664A
Other languages
Japanese (ja)
Other versions
JP4496609B2 (en
Inventor
Hiroshi Haji
宏 土師
Kiyoshi Arita
潔 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000179664A priority Critical patent/JP4496609B2/en
Publication of JP2001358096A publication Critical patent/JP2001358096A/en
Application granted granted Critical
Publication of JP4496609B2 publication Critical patent/JP4496609B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a device and method for thinning a flat object for removing a micro crack layer on the surface such as a wafer in a short unit time and with improved working efficiency. SOLUTION: A semiconductor wafer where a protection film is formed on a circuit surface is taken out of a wafer accommodation part 2 by a wafer transport part 3, is aligned by a pre-center part 5, and then is mechanically polished by a polishing part 6. The semiconductor wafer after polishing is washed with washing liquid by a wafer washing part 10 for removing foreign objects, and then is sent to first and second plasma treatment parts 4A and 4B slowly by the wafer transport part 3 so that the semiconductor wafer cannot be cracked for performing dry etching by plasma etching. When the etching is completed, the semiconductor wafer is carried out speedily from the first and second plasma treatment parts 4A and 4B by the wafer transport part 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェハなど
の板状体を薄化加工する板状体の薄化装置および薄化方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for thinning a plate-like body such as a semiconductor wafer.

【0002】[0002]

【従来の技術】半導体装置に用いられる半導体ウェハの
製造工程では、半導体装置の薄型化にともない半導体ウ
ェハの厚さを薄くするための研磨加工が行われる。この
研磨加工は、半導体ウェハの表面に回路パターンを形成
した後に、回路形成面と反対側の裏面を機械研磨するこ
とによって行われる。機械研磨後のシリコン基板の表面
には、加工によって形成されたマイクロクラックによっ
て脆化した層(マイクロクラック導入層)が存在する。
このマイクロクラックはシリコン基板の抗折強度を損な
い、シリコン基板はマイクロクラックから割れやすいの
で、機械研磨後にシリコン表面のマイクロクラック導入
層を除去する必要がある。従来このマイクロクラック導
入層除去は、フッ酸や硝酸などのエッチング液を用いた
ウエットエッチングが用いられていたが、マイクロクラ
ック導入層を除去する手段として、プラズマ処理装置を
用いることが考えられる。従来、プラズマ処理装置は、
プリント基板などのワークの表面をクリーニングするク
リーニング手段として提案されたものであって、真空チ
ャンバの2つの電極部の間にプリント基板などのワーク
を収納し、この電極部の間に高周波電圧を印加すること
によりプラズマを発生させ、イオン等をプリント基板の
電極の表面等に衝突させるなどして電極のクリーニング
を行うものである。
2. Description of the Related Art In a manufacturing process of a semiconductor wafer used for a semiconductor device, a polishing process is performed to reduce the thickness of the semiconductor wafer as the semiconductor device becomes thinner. This polishing is performed by forming a circuit pattern on the front surface of the semiconductor wafer and then mechanically polishing the back surface opposite to the circuit formation surface. On the surface of the silicon substrate after mechanical polishing, there is a layer (microcrack-introduced layer) embrittled by microcracks formed by processing.
The microcracks impair the bending strength of the silicon substrate, and the silicon substrate is easily broken from the microcracks. Therefore, it is necessary to remove the microcrack-introduced layer on the silicon surface after mechanical polishing. Conventionally, the microcrack-introduced layer has been removed by wet etching using an etching solution such as hydrofluoric acid or nitric acid. However, as a means for removing the microcrack-introduced layer, a plasma processing apparatus may be used. Conventionally, a plasma processing apparatus has
A cleaning means for cleaning the surface of a work, such as a printed circuit board, has been proposed. A work, such as a printed circuit board, is housed between two electrode portions of a vacuum chamber, and a high-frequency voltage is applied between the electrode portions. By doing so, plasma is generated, and ions and the like are caused to collide with the surface of the electrodes on the printed circuit board to clean the electrodes.

【0003】[0003]

【発明が解決しようとする課題】プラズマ処理装置など
のマイクロクラック除去手段を用いてマイクロクラック
の除去手段を用いてマイクロクラック導入層を除去する
場合、次の(1)(2)の要件が満足されることが望ま
しい。
When the microcrack introduction layer is removed by using the microcrack removing means using a microcrack removing means such as a plasma processing apparatus, the following requirements (1) and (2) are satisfied. It is desirable to be done.

【0004】(1)マイクロクラック導入層の除去処理
のためにウェハなどの板状体を取り扱う際(例えば、板
状体をプラズマ処理装置の真空チャンバ内に搬入すると
き)に、板状体がマイクロクラックから割れないこと。
(1) When handling a plate-like body such as a wafer to remove the microcrack-introduced layer (for example, when carrying the plate-like body into a vacuum chamber of a plasma processing apparatus), Not crack from micro cracks.

【0005】(2)生産能率を上げるために、出来るだ
け短時間で、マイクロクラック導入層の除去処理の全行
程を終了すること。このためには、板状体を出来るだけ
短時間で真空チャンバなどの処理空間に出し入れするこ
と。
(2) To improve the production efficiency, the entire process of removing the microcrack-introduced layer must be completed in as short a time as possible. For this purpose, the plate-like object should be put in and out of a processing space such as a vacuum chamber in as short a time as possible.

【0006】そこで本発明は、ウェハなどの板状体の表
面のマイクロクラック導入層を短いタクトタイムで作業
性よく除去できる板状体の薄化装置および薄化方法を提
供することを目的とする。
Accordingly, an object of the present invention is to provide an apparatus and a method for thinning a plate-like body capable of removing a micro-crack-introduced layer on the surface of a plate-like body such as a wafer in a short tact time with good workability. .

【0007】[0007]

【課題を解決するための手段】請求項1記載の板状体の
薄化装置は、板状体の機械研磨を行う機械研磨手段と、
機械研磨によって板状体の表面に形成されたマイクロク
ラックをエッチングにより除去するマイクロクラック除
去手段と、前記機械研磨手段により機械研磨された板状
体をマイクロクラック除去手段に搬入する第1の板状体
搬送手段と、マイクロクラック除去手段によりマイクロ
クラックが除去された板状体をマイクロクラック除去手
段から搬出する第2の板状体搬送手段とを備え、マイク
ロクラック除去手段によりマイクロクラックが除去され
る前の板状体の搬送速度を、マイクロクラック除去手段
によりマイクロクラックが除去された後の搬送速度より
も遅くした。
According to a first aspect of the present invention, there is provided an apparatus for thinning a plate-like body, comprising: mechanical polishing means for mechanically polishing the plate-like body;
Microcrack removing means for removing microcracks formed on the surface of the plate by mechanical polishing by etching, and a first plate which carries the plate polished by the mechanical polishing means into the microcrack removing means. Body transporting means, and a second plate-like body transporting means for carrying out the plate-like body from which the microcracks have been removed by the microcrack removing means from the microcrack removing means, and the microcracks are removed by the microcrack removing means. The transport speed of the previous plate was made slower than the transport speed after the microcracks were removed by the microcrack removing means.

【0008】請求項2記載の板状体の薄化装置は、請求
項1記載の板状体の薄化装置であって、同一の板状体搬
送手段が、前記第1の板状体搬送手段と前記第2の板状
体搬送手段を兼務している。
According to a second aspect of the present invention, there is provided an apparatus for thinning a plate-like body according to the first aspect of the present invention, wherein the same plate-like body transport means is provided with the first plate-like body transport. Means and the second plate-like body conveying means.

【0009】請求項3記載の板状体の薄化装置は、請求
項1記載の板状体の薄化装置であって、前記第1の板状
体搬送手段と前記第2の板状体搬送手段が板状体を吸着
して保持する板状体保持部を有する。
According to a third aspect of the present invention, there is provided an apparatus for thinning a plate-like body according to the first aspect, wherein the first plate-like body conveying means and the second plate-like body are provided. The transporting means has a plate-like body holding section that sucks and holds the plate-like body.

【0010】請求項4記載の板状体の薄化装置は、請求
項1〜3のいずれかに記載の板状体の薄化装置であっ
て、前記板状体を上下反転させるために、前記板状体保
持部を回転させるハンド回転機構を備えた。
According to a fourth aspect of the present invention, there is provided an apparatus for thinning a plate-like body according to any one of the first to third aspects. A hand rotation mechanism for rotating the plate-like body holding unit is provided.

【0011】請求項5記載の半導体ウェハの薄化方法
は、機械研磨手段により板状体の機械研磨を行う工程
と、機械研磨済の板状体を第1の板状体搬送手段により
マイクロクラック除去手段に搬入する工程と、マイクロ
クラック除去手段により板状体の表面のマイクロクラッ
クを除去する工程と、マイクロクラック除去済の板状体
を第2の板状体搬送手段によりマイクロクラック除去手
段から搬出する工程とを含み、前記第1の板状体搬送手
段による板状体の搬送速度を前記第2の板状体搬送手段
による板状体の搬送速度よりも遅くするように搬送速度
を制御する。
According to a fifth aspect of the present invention, there is provided a method of thinning a semiconductor wafer, wherein the step of mechanically polishing the plate-like body by mechanical polishing means and the step of micro-cracking the mechanically polished plate-like body by the first plate-like body transporting means. Carrying in the removing means, removing microcracks on the surface of the plate by the microcrack removing means, and removing the microcrack-removed plate from the microcrack removing means by the second plate-like transporting means. Transporting the plate-like body by the first plate-like body transporting means so as to be slower than the plate-like body transporting speed by the second plate-like body transporting means. I do.

【0012】請求項6記載の半導体ウェハの薄化方法
は、同一の板状体搬送手段が、前記第1の板状体搬送手
段と前記第2の板状体搬送手段を兼務している。
According to a sixth aspect of the present invention, in the method of thinning a semiconductor wafer, the same plate-like body transfer means also serves as the first plate-like body transfer means and the second plate-like body transfer means.

【0013】[0013]

【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図1は本発明の一実施の形態の半導
体ウェハの加工装置の斜視図、図2は本発明の一実施の
形態の半導体ウェハの加工装置の平面図、図3、図4は
本発明の一実施の形態の半導体ウェハの加工装置のウェ
ハ収納部の斜視図、図5は本発明の一実施の形態の半導
体ウェハの加工装置の部分平面図、図6は本発明の一実
施の形態の半導体ウェハの加工装置の研磨部の側面図、
図7は本発明の一実施の形態の半導体ウェハの加工装置
のウェハ洗浄部の断面図、図8は本発明の一実施の形態
の半導体ウェハの加工装置のプラズマ処理部の断面図、
図9、図10は本発明の一実施の形態の半導体ウェハの
加工方法の工程説明図、図11は本発明の一実施の形態
の半導体ウェハの加工装置のブロック図、図12は本発
明の一実施の形態の半導体ウェハの加工方法における半
導体ウェハ洗浄のフロー図である。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a perspective view of a semiconductor wafer processing apparatus according to one embodiment of the present invention, FIG. 2 is a plan view of a semiconductor wafer processing apparatus according to one embodiment of the present invention, and FIGS. FIG. 5 is a perspective view of a wafer storage unit of the semiconductor wafer processing apparatus according to the embodiment; FIG. 5 is a partial plan view of the semiconductor wafer processing apparatus according to one embodiment of the present invention; Side view of a polishing unit of a wafer processing apparatus,
7 is a cross-sectional view of a wafer cleaning unit of the semiconductor wafer processing apparatus according to one embodiment of the present invention, FIG. 8 is a cross-sectional view of a plasma processing unit of the semiconductor wafer processing apparatus of one embodiment of the present invention,
9 and 10 are process explanatory views of a semiconductor wafer processing method according to one embodiment of the present invention, FIG. 11 is a block diagram of a semiconductor wafer processing apparatus according to one embodiment of the present invention, and FIG. FIG. 2 is a flowchart of semiconductor wafer cleaning in the semiconductor wafer processing method according to one embodiment.

【0014】まず図1、図2を参照して板状体である半
導体ウェハの加工装置の全体構造を説明する。図1、図
2において、ベース部1の上面の前半部1aには、ウェ
ハ搬送部3を中心としてウェハ収納部2、第1のプラズ
マ処理部4A、第2のプラズマ処理部4B、プリセンタ
部5およびウェハ洗浄部10が放射状に配設されてい
る。
First, the overall structure of a semiconductor wafer processing apparatus which is a plate-like body will be described with reference to FIGS. In FIGS. 1 and 2, a wafer storage unit 2, a first plasma processing unit 4 </ b> A, a second plasma processing unit 4 </ b> B, and a pre-center unit Further, the wafer cleaning unit 10 is radially arranged.

【0015】ウェハ収納部2は、加工前および加工後の
半導体ウェハを収納する。すなわち、ウェハ収納部2は
半導体ウェハの収納手段となっている。第1のプラズマ
処理部4A、第2のプラズマ処理部4Bは、減圧雰囲気
下で発生するプラズマのエッチング作用により半導体ウ
ェハ表面のドライエッチングを行う。したがって、第1
のプラズマ処理部4A、第2のプラズマ処理部4Bは、
半導体ウェハのドライエッチング手段となっている。
The wafer storage section 2 stores semiconductor wafers before and after processing. That is, the wafer storage unit 2 serves as a storage unit of the semiconductor wafer. The first plasma processing unit 4A and the second plasma processing unit 4B perform dry etching on the surface of the semiconductor wafer by an etching action of plasma generated in a reduced-pressure atmosphere. Therefore, the first
The plasma processing unit 4A and the second plasma processing unit 4B
It serves as a means for dry etching a semiconductor wafer.

【0016】プリセンタ部5は、後述する研磨部6へ渡
される半導体ウェハを予め位置合わせするプリセンタ動
作を行う。ウェハ洗浄部10は、研磨部6によって研磨
された半導体ウェハを洗浄液によって洗浄する。すなわ
ち、ウェハ洗浄部10は半導体ウェハの洗浄手段となっ
ている。
The pre-center unit 5 performs a pre-center operation for pre-positioning a semiconductor wafer to be transferred to a polishing unit 6 described later. The wafer cleaning unit 10 cleans the semiconductor wafer polished by the polishing unit 6 with a cleaning liquid. That is, the wafer cleaning unit 10 is a means for cleaning a semiconductor wafer.

【0017】ベース部1の上面の後半部1bには、研磨
部6が配設されている。研磨部6はベース部1上面に立
設された壁部6aを備え、壁部6aの前側面には第1の
研磨ユニット8A、第2の研磨ユニット8Bが配設され
ている。第1の研磨ユニット8A、第2の研磨ユニット
は8Bそれぞれ半導体ウェハ11の粗研磨および仕上げ
研磨を行う。すなわち研磨部6は、半導体ウェハ11の
機械研磨を行う機械研磨手段となっている。第1の研磨
ユニット8A、第2の研磨ユニット8Bの下方には、コ
ーミング6bに囲まれてターンテーブル7が配設されて
いる。ターンテーブル7はインデックス回転し、研磨対
象の半導体ウェハ11を保持して第1の研磨ユニット8
Aや第2の研磨ユニット8Bに対して位置決めする。
A polishing section 6 is provided on the rear half 1b of the upper surface of the base section 1. The polishing unit 6 includes a wall 6a erected on the upper surface of the base 1, and a first polishing unit 8A and a second polishing unit 8B are disposed on the front side surface of the wall 6a. The first polishing unit 8A and the second polishing unit 8B perform rough polishing and finish polishing of the semiconductor wafer 11, respectively. That is, the polishing section 6 is a mechanical polishing means for mechanically polishing the semiconductor wafer 11. A turntable 7 is disposed below the first polishing unit 8A and the second polishing unit 8B, surrounded by the combing 6b. The turntable 7 rotates by an index, holds the semiconductor wafer 11 to be polished, and holds the first polishing unit 8.
A and the second polishing unit 8B.

【0018】研磨部6の手前側には、板状体搬送手段と
してのウェハ搬入部9A、ウェハ搬出部9Bが配設され
ている。ウェハ搬入部9Aは、プリセンタ部5で位置合
わせされた半導体ウェハを研磨部6に搬入する。ウェハ
搬出部9Bは、機械研磨後の半導体ウェハを研磨部6か
ら搬出する。したがって、前述のウェハ搬送部3、ウェ
ハ搬入部9A、ウェハ搬出部9Bは、研磨部6、ウェハ
洗浄部10、第1のプラズマ処理部4A又は第2のプラ
ズマ処理部4Bの間で半導体ウェハ11の受け渡しを行
い、研磨部6に半導体ウェハ11を供給しかつ第1のプ
ラズマ処理部4A又は第2のプラズマ処理部4Bからド
ライエッチング後の半導体ウェハ11を取り出すウェハ
ハンドリング手段となっている。
On the front side of the polishing section 6, a wafer carrying-in section 9A and a wafer carrying-out section 9B are provided as plate-like body conveying means. The wafer carry-in unit 9A carries the semiconductor wafer positioned in the pre-center unit 5 into the polishing unit 6. The wafer unloading section 9B unloads the semiconductor wafer after mechanical polishing from the polishing section 6. Therefore, the above-described wafer transfer unit 3, wafer carry-in unit 9A, and wafer carry-out unit 9B serve as the semiconductor wafer 11 between the polishing unit 6, the wafer cleaning unit 10, the first plasma processing unit 4A, or the second plasma processing unit 4B. And a wafer handling means for supplying the semiconductor wafer 11 to the polishing unit 6 and taking out the dry-etched semiconductor wafer 11 from the first plasma processing unit 4A or the second plasma processing unit 4B.

【0019】以下、各部の構成および機能について順次
説明する。図1、図2に示すように、ウェハ収納部2は
2つのウェハ収納用のマガジン2A,2Bを備えてい
る。マガジン2A,2Bは薄化加工の対象の半導体ウェ
ハを多数収納する。図3、図4に示すように、マガジン
2A,2Bは筺体12の内部に棚部材13を多段に設け
た構造となっており、棚部材13上には半導体ウェハ1
1が載置される。
Hereinafter, the configuration and function of each unit will be sequentially described. As shown in FIGS. 1 and 2, the wafer storage section 2 includes two magazines 2A and 2B for storing wafers. The magazines 2A and 2B store a large number of semiconductor wafers to be thinned. As shown in FIGS. 3 and 4, the magazines 2A and 2B have a structure in which shelf members 13 are provided in multiple stages inside a housing 12, and the semiconductor wafer 1 is placed on the shelf members 13.
1 is placed.

【0020】半導体ウェハ11はシリコンを主成分と
し、複数の半導体素子が作り込まれている。半導体ウェ
ハ11の回路形成面上には保護膜11aが形成されてい
る(図10(b)参照)。保護膜11aは半導体ウェハ
11の回路パターンを保護するとともに、半導体ウェハ
11を補強して抗折強度を向上させる機能を有してい
る。半導体ウェハ11をマガジン2A,2Bに収納する
際には、保護膜11a側を上向きにした状態で棚部材1
3上に載置される。
The semiconductor wafer 11 contains silicon as a main component, and has a plurality of semiconductor elements. A protective film 11a is formed on the circuit formation surface of the semiconductor wafer 11 (see FIG. 10B). The protective film 11a has a function of protecting the circuit pattern of the semiconductor wafer 11 and reinforcing the semiconductor wafer 11 to improve the bending strength. When the semiconductor wafer 11 is stored in the magazines 2A and 2B, the shelf member 1 is placed with the protective film 11a facing upward.
3 is placed.

【0021】図2において、前半部1aの中央部に形成
された凹部1c内には、ウェハ搬送部3が設置されてい
る。ウェハ搬送部3のベース部材3a上には極座標系の
ロボット機構が配設されている。ベース部材3aは図示
しない駆動機構によってベース部1上を360度旋回可
能になっており、ロボット機構の向きを自由に制御する
ことができる。このウェハ搬送部3は、半導体ウェハ1
1をウェハ収納部2、第1のプラズマ処理部4A、第2
のプラズマ処理部4B、プリセンタ部5、ウェハ洗浄部
10等の各作業ステージに移動・出し入れするための板
状体搬送手段となっている。また本実施の形態のウェハ
搬送部3は、機械研磨手段により機械研磨済の半導体ウ
ェハ11を第1のプラズマ処理装置4Aおよび第2のプ
ラズマ処理装置4Bに搬入する第1の板状体搬送手段
と、マイクロクラック除去済の半導体ウェハ11を第1
のプラズマ処理装置4Aおよび第2のプラズマ処理装置
4Bから搬出する第2の板状体搬送手段を兼務してお
り、更には、プリセンタ部5やウェハ洗浄部10等に出
し入れする出し入れ手段を兼務している。
In FIG. 2, a wafer transfer section 3 is provided in a recess 1c formed in the center of the first half 1a. On the base member 3a of the wafer transfer section 3, a robot mechanism of a polar coordinate system is provided. The base member 3a can be turned 360 degrees on the base part 1 by a drive mechanism (not shown), and the direction of the robot mechanism can be freely controlled. The wafer transfer section 3 is used for the semiconductor wafer 1
1 is a wafer storage unit 2, a first plasma processing unit 4A,
It is a plate-like body transport means for moving and taking in and out each work stage such as the plasma processing section 4B, the pre-center section 5, and the wafer cleaning section 10. In addition, the wafer transfer unit 3 of the present embodiment includes a first plate-shaped transfer unit that loads the semiconductor wafer 11 that has been mechanically polished by the mechanical polishing unit into the first plasma processing apparatus 4A and the second plasma processing apparatus 4B. The semiconductor wafer 11 from which the microcracks have been removed
And the second plate-like body transporting means for carrying out from the plasma processing apparatus 4A and the second plasma processing apparatus 4B, and also as the taking-in / out means for taking in and out of the pre-center section 5, the wafer cleaning section 10, and the like. ing.

【0022】ロボット機構はベース部材3a上に立設さ
れた上下方向に伸縮自在なアーム軸(図示せず)に対し
て横方向に延設された第1旋回アーム14aに第2旋回
アーム14bを連結し、さらに第2旋回アーム14bの
先端部に板状体保持部としてのウェハ保持部17を装着
して構成されている。ウェハ保持部17は上面に吸着孔
17aが設けられた2股のフォーク状部材17b(図4
参照)を備えており、ハンド回転機構15によって軸廻
りに回転し、手首機構16によってウェハ保持部17の
傾きを制御する。さらに第1旋回アーム14aと第2旋
回アーム14bを旋回させることにより、ウェハ保持部
17を水平方向に進退させることができる。
The robot mechanism includes a second swing arm 14b and a first swing arm 14a extending in the lateral direction with respect to an arm shaft (not shown) which can be vertically extended and retracted on the base member 3a. The second rotating arm 14b is connected to a wafer holding portion 17 as a plate-shaped body holding portion. The wafer holding portion 17 is a forked fork-like member 17b having a suction hole 17a provided on the upper surface (FIG. 4).
), And is rotated around an axis by the hand rotation mechanism 15, and the inclination of the wafer holding unit 17 is controlled by the wrist mechanism 16. Further, by turning the first turning arm 14a and the second turning arm 14b, the wafer holder 17 can be moved forward and backward in the horizontal direction.

【0023】ロボット機構の各部を駆動することによ
り、ウェハ保持部17はマガジン2A,2Bや第1のプ
ラズマ処理部4A、第2のプラズマ処理部4B、プリセ
ンタ部5およびウェハ洗浄部10などのウェハ受け渡し
対象に対して移動する。そしてウェハ保持部17によっ
て半導体ウェハ11を保持してウェハ受け渡し対象の各
部間で半導体ウェハの受け渡しを行う。
By driving each part of the robot mechanism, the wafer holding part 17 is provided with the wafers such as the magazines 2A and 2B, the first plasma processing part 4A, the second plasma processing part 4B, the pre-center part 5, and the wafer cleaning part 10. Move to the delivery target. Then, the semiconductor wafer 11 is held by the wafer holding unit 17 and the semiconductor wafer is transferred between the respective parts to be transferred.

【0024】すなわち、ベース部材3aを旋回させてウ
ェハ保持部17を任意の方向に向けることができ、第1
旋回アーム14a、第2旋回アーム14bにより、ウェ
ハ保持部17を水平方向に前進させて前記ウェハ受け渡
し対象の各部へアクセスさせることができる。またハン
ド回転機構15を駆動することにより、ウェハ保持部1
7に吸着孔17aによって吸着保持された状態の半導体
ウェハ11(図4参照)は上下反転され、図示しないア
ーム軸を駆動することにより、ウェハ保持部17は上下
動する。このように、極座標系のロボット機構を用いた
ウェハ搬送部3の周囲に、前記ウェハ受け渡し対象の各
部を放射状に配置した構成を採用することにより、単一
のロボット機構によって複数のウェハ受け渡し対象をカ
バーすることができ、作業効率に優れたコンパクトな半
導体ウェハの加工装置が実現される。
That is, the wafer holder 17 can be turned in any direction by turning the base member 3a.
The swivel arm 14a and the second swivel arm 14b allow the wafer holding unit 17 to move forward in the horizontal direction to access the respective parts to be transferred. By driving the hand rotation mechanism 15, the wafer holding unit 1
The semiconductor wafer 11 (see FIG. 4), which is sucked and held by the suction holes 17a on the wafer 7, is turned upside down, and by driving an arm shaft (not shown), the wafer holding unit 17 moves up and down. As described above, by adopting a configuration in which the respective parts to be transferred are radially arranged around the wafer transfer unit 3 using the robot mechanism of the polar coordinate system, a plurality of wafer transfer targets can be transferred by a single robot mechanism. A compact semiconductor wafer processing apparatus that can be covered and has excellent work efficiency is realized.

【0025】ここでウェハ保持部17による半導体ウェ
ハ11のマガジン2A,2Bからの取り出し動作および
収納動作について説明する。取り出し時には、図3に示
すようにウェハ保持部17を吸着孔17aを下向きにし
た姿勢で、マガジン2A(2B)内に収納された半導体
ウェハ11の上方まで差し込む。次いでウェハ保持部1
7を下降させて半導体ウェハ11の上面に当接させ、こ
の状態で吸着孔17aから真空吸着することにより、半
導体ウェハ11はウェハ保持部17の下面に吸着保持さ
れる。この後ウェハ保持部17を再び上昇させてマガジ
ン2A(2B)外に引き出すと、半導体ウェハ11はウ
ェハ保持部17の下面に吸着保持された状態で取り出さ
れる。
The operation of taking out and storing the semiconductor wafer 11 from the magazines 2A and 2B by the wafer holding unit 17 will now be described. At the time of unloading, as shown in FIG. 3, the wafer holding unit 17 is inserted up to above the semiconductor wafer 11 stored in the magazine 2A (2B) with the suction hole 17a facing downward. Next, the wafer holding unit 1
The semiconductor wafer 11 is lowered and brought into contact with the upper surface of the semiconductor wafer 11, and in this state, the semiconductor wafer 11 is suction-held on the lower surface of the wafer holding portion 17 by vacuum suction from the suction holes 17 a. Thereafter, when the wafer holding unit 17 is raised again and pulled out of the magazine 2A (2B), the semiconductor wafer 11 is taken out while being held by suction on the lower surface of the wafer holding unit 17.

【0026】図4は半導体ウェハ11をマガジン2A
(2B)内に戻し入れる収納動作を示している。この収
納動作では、薄化加工面が上向きの状態でウェハ保持部
17によって上面側から吸着保持された半導体ウェハ1
1を、ウェハ保持部17を軸廻りに回転させることによ
り上下反転させて、保護膜11aを上向きにした姿勢に
してマガジン2A(2B)内に収納する。このとき、同
一の半導体ウェハ11は、加工前に収納されていた同一
の位置に戻し入れられる。
FIG. 4 shows a semiconductor wafer 11 in a magazine 2A.
(2B) shows the storing operation of returning the inside. In this storing operation, the semiconductor wafer 1 sucked and held from the upper surface side by the wafer holding unit 17 with the thinned surface facing upward.
1 is turned upside down by rotating the wafer holding unit 17 around an axis, and is stored in the magazine 2A (2B) with the protective film 11a facing upward. At this time, the same semiconductor wafer 11 is returned to the same position stored before processing.

【0027】この戻し入れは、半導体ウェハ11を上面
に保持したウェハ保持部17をマガジン2A(2B)内
に挿入し、次いで真空吸着を解除した後にウェハ保持部
17を下降させることにより行われる。すなわち、この
下降動作において図4に示すようにウェハ保持部17の
フォーク状部材17bは、棚部材13上に半導体ウェハ
11を載置した状態で切り欠き部13aを下方に向かっ
て通過する。そしてウェハ保持部17をマガジン外に引
き出すことにより、半導体ウェハ11の収納が完了す
る。
This reinsertion is performed by inserting the wafer holding portion 17 holding the semiconductor wafer 11 on the upper surface into the magazine 2A (2B), releasing the vacuum suction, and then lowering the wafer holding portion 17. That is, in this lowering operation, as shown in FIG. 4, the fork-like member 17 b of the wafer holding unit 17 passes through the notch 13 a downward with the semiconductor wafer 11 placed on the shelf member 13. Then, the storage of the semiconductor wafer 11 is completed by pulling the wafer holding unit 17 out of the magazine.

【0028】次に図5を参照してプリセンタ部5につい
て説明する。プリセンタ部5は、研磨部6に供給される
半導体ウェハ11を予め位置合わせするものである。図
5において、プリセンタ部5は円形の載置テーブル20
を備えている。載置テーブル20の上面にはウェハ保持
部17の形状に対応して上面が部分的に除去された除去
部21(ハッチング部参照)が形成されており、除去部
21の深さは除去部21内にウェハ保持部17が収容で
きる深さに設定されている。
Next, the pre-center unit 5 will be described with reference to FIG. The pre-center unit 5 is for positioning the semiconductor wafer 11 supplied to the polishing unit 6 in advance. In FIG. 5, a pre-center unit 5 is a circular mounting table 20.
It has. On the upper surface of the mounting table 20, there is formed a removed portion 21 (see hatched portion) whose upper surface is partially removed corresponding to the shape of the wafer holding portion 17, and the depth of the removed portion 21 is equal to the removed portion 21. The depth is set so that the wafer holding unit 17 can be accommodated therein.

【0029】半導体ウェハ11のプリセンタ部5への搬
入は次のようにして行われる。まず半導体ウェハ11を
上面側に保持したウェハ保持部17を載置テーブル20
上に移動させてウェハ保持部17の水平位置を除去部2
1に合わせ、次いでウェハ保持部17が除去部21内に
収容される高さ位置まで下降させる。これにより、半導
体ウェハ11は載置テーブル20上に載置される。そし
てこの後ウェハ保持部17を除去部21内から退避させ
ることにより、半導体ウェハ11の搬入が完了する。
The loading of the semiconductor wafer 11 into the pre-center unit 5 is performed as follows. First, the wafer holding unit 17 holding the semiconductor wafer 11 on the upper surface side is placed on the mounting table 20.
The horizontal position of the wafer holding unit 17 is moved upward to remove unit 2.
After that, the wafer holding unit 17 is lowered to a height position where the wafer holding unit 17 is accommodated in the removing unit 21. Thereby, the semiconductor wafer 11 is mounted on the mounting table 20. Thereafter, the wafer holding unit 17 is retracted from the inside of the removing unit 21 to complete the loading of the semiconductor wafer 11.

【0030】載置テーブル20には、120度の等配位
置に中心に向かって放射状に複数の溝状部22が設けら
れており、各溝状部22は溝方向に沿って移動可能な位
置決め爪22aを備えている。載置テーブル20上に半
導体ウェハ11を載置した状態で、位置決め爪22aを
載置テーブル20の中心に向かって移動させることによ
り、半導体ウェハ11は載置テーブル20の中心位置に
対して位置合わせされる。すなわちプリセンタ部5は、
研磨部6に供給される半導体ウェハ11を載置し位置合
わせを行う載置部となっている。
The mounting table 20 is provided with a plurality of grooves 22 radially toward the center at equal positions at 120 degrees, and each groove 22 is positioned so as to be movable in the groove direction. The claw 22a is provided. By moving the positioning claw 22a toward the center of the mounting table 20 while the semiconductor wafer 11 is mounted on the mounting table 20, the semiconductor wafer 11 is aligned with the center position of the mounting table 20. Is done. That is, the pre-center unit 5
This is a mounting section for mounting and positioning the semiconductor wafer 11 supplied to the polishing section 6.

【0031】プリセンタ部5に隣接してウェハ搬入部9
Aが配設されている。ウェハ搬入部9Aは、図5に示す
ようにアーム駆動機構23によって旋回・上下駆動され
る搬送アーム24Aの先端部に吸着ヘッド25Aを装着
して構成される。吸着ヘッド25Aをプリセンタ部5の
半導体ウェハ11上に移動させて下降させると、吸着ヘ
ッド25Aは半導体ウェハ11を吸着保持する。この
後、搬送アーム24Aを上昇させ研磨部6の方向に旋回
移動させることにより、半導体ウェハ11は研磨部6へ
搬入され、ウェハ受け渡しステーション(後述)まで移
動する。
The wafer loading section 9 is adjacent to the pre-center section 5.
A is provided. As shown in FIG. 5, the wafer carrying-in section 9A is configured by attaching a suction head 25A to a distal end of a transfer arm 24A that is turned and moved up and down by an arm driving mechanism 23. When the suction head 25A is moved over the semiconductor wafer 11 in the pre-center section 5 and lowered, the suction head 25A suction-holds the semiconductor wafer 11. Thereafter, the semiconductor wafer 11 is carried into the polishing unit 6 by moving the transfer arm 24A upward and turning in the direction of the polishing unit 6, and moves to a wafer delivery station (described later).

【0032】次に図2、図6を参照して研磨部6につい
て説明する。図2、図6を参照して研磨部6について説
明する。図2、図6に示すように、ベース部1の上面に
はターンテーブル7が配設されている。ターンテーブル
7は中心軸廻りにインデックス回転可能となっており、
インデックス位置である120度等配位置には、3基の
チャックテーブル7aが設けられている。
Next, the polishing section 6 will be described with reference to FIGS. The polishing section 6 will be described with reference to FIGS. As shown in FIGS. 2 and 6, a turntable 7 is provided on the upper surface of the base 1. The turntable 7 can be rotated around the center axis by an index.
Three chuck tables 7a are provided at equally spaced positions at 120 degrees as index positions.

【0033】各チャックテーブル7aは、ウェハ受け渡
しステーション(図6において左側のインデックス位
置)において、ウェハ搬入部9Aの搬送アーム24Aか
ら半導体ウェハ11を受け取る。チャックテーブル7a
はその上面に半導体ウェハ11を吸着保持するととも
に、それぞれ軸中心廻りに回転自在となっている。
Each chuck table 7a receives the semiconductor wafer 11 from the transfer arm 24A of the wafer loading section 9A at a wafer transfer station (the index position on the left side in FIG. 6). Chuck table 7a
The semiconductor wafer 11 adsorbs and holds the semiconductor wafer 11 on its upper surface, and is rotatable about the axis.

【0034】ベース部1上面の右端部に立設された壁部
6aの側面には、第1の研磨ユニット8A、第2の研磨
ユニット8Bが設けられている。第1の研磨ユニット8
A、第2の研磨ユニット8Bの水平方向の配置は、それ
ぞれターンテーブル7のインデックス位置に対応したも
のとなっており、第1の研磨ユニット8A、第2の研磨
ユニット8Bの下方のインデックス位置はそれぞれ粗研
磨ステーション、仕上げ研磨ステーションとなってい
る。
A first polishing unit 8A and a second polishing unit 8B are provided on the side surface of the wall 6a erected on the right end of the upper surface of the base unit 1. First polishing unit 8
A, the horizontal arrangement of the second polishing unit 8B corresponds to the index position of the turntable 7, respectively, and the lower index position of the first polishing unit 8A and the second polishing unit 8B is Each has a rough polishing station and a finish polishing station.

【0035】第1の研磨ユニット8A、第2の研磨ユニ
ット8Bは、それぞれ下部に回転駆動部30を備えてい
る。回転駆動部30の下面には半導体ウェハ11を研磨
する粗研磨用又は仕上げ研磨用の砥石31A,31Bが
装着される。粗研磨用には#500程度の砥石が使用さ
れ、仕上げ研磨用には一般的に#3000〜#4000
の砥石が使用される。これらの第1の研磨ユニット8
A、第2の研磨ユニット8Bはそれぞれ内蔵された上下
動機構により昇降する。
Each of the first polishing unit 8A and the second polishing unit 8B has a rotation drive unit 30 at the bottom. On the lower surface of the rotation drive unit 30, grindstones 31A and 31B for rough polishing or finish polishing for polishing the semiconductor wafer 11 are mounted. A grindstone of about # 500 is used for rough polishing, and generally # 3000 to # 4000 for finish polishing.
Is used. These first polishing units 8
A, the second polishing unit 8B is moved up and down by a built-in vertical movement mechanism.

【0036】図6に示すように半導体ウェハ11を保持
したチャックテーブル7aを第1の研磨ユニット8A
(または第2の研磨ユニット8B)の下方のインデック
ス位置(研磨位置)に移動させた状態で、砥石31A
(または31B)を下降させて半導体ウェハ11の上面
に当接させ、砥石31A(または31B)を回転駆動部
30によって回転させることにより、半導体ウェハ11
の上面は研磨される。
As shown in FIG. 6, the chuck table 7a holding the semiconductor wafer 11 is moved to the first polishing unit 8A.
The grinding wheel 31A is moved to the index position (polishing position) below the (or second polishing unit 8B).
(Or 31B) is lowered and brought into contact with the upper surface of the semiconductor wafer 11, and the grindstone 31A (or 31B) is rotated by the rotation drive unit 30, whereby the semiconductor wafer 11 is rotated.
Is polished.

【0037】これらの第1の研磨ユニット8A、第2の
研磨ユニット8Bの下方の研磨位置にチャックテーブル
7aが位置した状態では、チャックテーブル7aは図示
しない駆動機構によって回転駆動されるようになってい
る。このチャックテーブル7aの回転と上述の砥石31
A,31Bの回転を組み合わせることにより、研磨時に
は半導体ウェハ11の上面は偏りなく均一に研磨され
る。
When the chuck table 7a is located at a polishing position below the first polishing unit 8A and the second polishing unit 8B, the chuck table 7a is rotated by a driving mechanism (not shown). I have. The rotation of the chuck table 7a and the grinding wheel 31
By combining the rotations of A and 31B, the upper surface of the semiconductor wafer 11 is uniformly polished without bias during polishing.

【0038】この研磨時には、半導体ウェハ11の研磨
面に対して研磨液が図示しない研磨液供給手段により供
給される。そしてこの研磨液はベース部1の上面にター
ンテーブル7を囲んで設けられたコーミング6b内に溜
まり、外部へ導出される。研磨後の半導体ウェハ11は
チャックテーブル7aをターンテーブル7のインデック
ス回転によって移動させることによりウェハ受け渡し位
置まで移動し、その後ウェハ搬出部9Bの搬送アーム2
4Bによって搬出される。
At the time of this polishing, a polishing liquid is supplied to the polishing surface of the semiconductor wafer 11 by a polishing liquid supply means (not shown). The polishing liquid is accumulated in the combing 6b provided on the upper surface of the base 1 and surrounding the turntable 7, and is led out. The polished semiconductor wafer 11 moves to the wafer delivery position by moving the chuck table 7a by the index rotation of the turntable 7, and then moves the transfer arm 2 of the wafer unloading section 9B.
It is carried out by 4B.

【0039】次に図7を参照してウェハ洗浄部10の構
造について説明する。図2のBB断面を示す図7におい
て、箱状の洗浄フレーム部35の上部には、前面および
2つの側面を部分的に切り取ることにより開口部35a
が設けられている。開口部35aは、半導体ウェハ11
を保持したウェハ搬出部9Bが出入可能な大きさとなっ
ている。洗浄フレーム部35の底部35bには、排水用
の開孔35cおよび上方に突出した形状の軸受けボス3
5dが設けられている。軸受けボス35d内には軸受け
38が嵌着されており、軸受け38に軸支された垂直な
軸部39の上部には回転支持部40が結合されている。
Next, the structure of the wafer cleaning section 10 will be described with reference to FIG. In FIG. 7 showing a cross section taken along the line BB in FIG. 2, an opening 35a is formed in the upper part of the box-shaped cleaning frame 35 by partially cutting out the front surface and two side surfaces.
Is provided. The opening 35a is provided in the semiconductor wafer 11
Is large enough to allow the wafer carry-out section 9B holding the same to enter and exit. An opening 35c for drainage and a bearing boss 3 having a shape projecting upward are provided on the bottom 35b of the cleaning frame 35.
5d is provided. A bearing 38 is fitted in the bearing boss 35d, and a rotation support portion 40 is coupled to an upper portion of a vertical shaft portion 39 supported by the bearing 38.

【0040】回転支持部40の水平な上面には複数の吸
着孔40aが設けられており、吸着孔40aは軸部39
内に設けられた吸引孔39aと連通している。回転支持
部40の上面に半導体ウェハ11を載置した状態で吸引
孔39aと接続された吸引制御部46を駆動して吸引孔
39aから真空吸引することにより、半導体ウェハ11
は回転支持部40の上面に吸着保持される。
A plurality of suction holes 40a are provided on the horizontal upper surface of the rotation support portion 40, and the suction holes 40a
It communicates with the suction hole 39a provided in the inside. When the semiconductor wafer 11 is placed on the upper surface of the rotary support part 40, the suction control part 46 connected to the suction hole 39a is driven to perform vacuum suction from the suction hole 39a, so that the semiconductor wafer 11
Is sucked and held on the upper surface of the rotation support section 40.

【0041】また軸部39の下部にはプーリ41が結合
されており、モータ44の回転軸44aに結合されたプ
ーリ43とプーリ41にはベルト42が調帯されてい
る。モータ44はモータ駆動部45により駆動される。
モータ44を駆動することにより軸部39は回転し、し
たがって回転支持部40に保持された半導体ウェハ11
はスピン回転する。
A pulley 41 is connected to a lower portion of the shaft portion 39. A pulley 43 connected to a rotating shaft 44a of a motor 44 and a belt 42 are tuned to the pulley 41. The motor 44 is driven by a motor drive unit 45.
By driving the motor 44, the shaft 39 rotates, and therefore the semiconductor wafer 11 held by the rotation support 40 is rotated.
Spins.

【0042】洗浄フレーム部35の内部には、半導体ウ
ェハ11を囲んだ形状の筒形のカバー部36が上下動自
在に装着されており、カバー部36の上部に設けられた
フランジ部36aには、シリンダ37のロッド37aが
結合されている。シリンダ37を駆動することにより、
カバー部36は上下動する。カバー部36が上昇した状
態では、フランジ部36aは洗浄フレーム部35の天井
面に接する位置にあり、開口部35aはカバー部36に
よって閉ざされる。
A cylindrical cover portion 36 surrounding the semiconductor wafer 11 is vertically movably mounted inside the cleaning frame portion 35. A flange portion 36a provided above the cover portion 36 has a flange portion 36a. , The rod 37a of the cylinder 37 is connected. By driving the cylinder 37,
The cover 36 moves up and down. In a state where the cover 36 is raised, the flange 36 a is at a position in contact with the ceiling surface of the cleaning frame 35, and the opening 35 a is closed by the cover 36.

【0043】洗浄フレーム部35の天井面には、洗浄液
ノズル47およびエアーノズル49がそれぞれ噴出方向
を下方に向けて配設されている。洗浄液ノズル47は純
水等の洗浄液を供給する洗浄液供給部48と接続されて
おり、洗浄液供給部48を駆動することにより、洗浄液
ノズル47から回転支持部40に支持された半導体ウェ
ハ11の上面に対して洗浄液が噴射される。
A cleaning liquid nozzle 47 and an air nozzle 49 are respectively provided on the ceiling surface of the cleaning frame 35 with the jetting direction directed downward. The cleaning liquid nozzle 47 is connected to a cleaning liquid supply unit 48 that supplies a cleaning liquid such as pure water. By driving the cleaning liquid supply unit 48, the cleaning liquid nozzle 47 is provided on the upper surface of the semiconductor wafer 11 supported by the rotation support unit 40 from the cleaning liquid nozzle 47. On the other hand, a cleaning liquid is sprayed.

【0044】このときモータ44を駆動することによっ
て半導体ウェハ11はスピン回転状態にあり、半導体ウ
ェハ11の中心部に噴射された洗浄液は遠心力によって
半導体ウェハ11の外縁方向に流動する。これにより半
導体ウェハ11上面に付着した異物は洗浄液とともに除
去され、洗浄フレーム部35の底面に溜まる。そして洗
浄液とともに開口部35cから排水管35eを経て図示
しない排水処理装置へ導かれる。
At this time, by driving the motor 44, the semiconductor wafer 11 is in a spin rotation state, and the cleaning liquid jetted to the center of the semiconductor wafer 11 flows toward the outer edge of the semiconductor wafer 11 by centrifugal force. As a result, foreign matters adhering to the upper surface of the semiconductor wafer 11 are removed together with the cleaning liquid, and accumulate on the bottom surface of the cleaning frame 35. Then, the liquid is guided from the opening 35c to a wastewater treatment device (not shown) through the drainpipe 35e together with the cleaning liquid.

【0045】またエアーノズル49はエアー供給部50
と接続されており、エアー供給部50を駆動することに
より、エアーノズル49のエア孔49aより下方にエア
ーが噴射される。これにより洗浄後の半導体ウェハ11
上面に残留付着する洗浄液滴は除去され、水切りおよび
乾燥が行われる。上記の各動作は、シリンダ37、モー
タ駆動部45、吸引制御部46、洗浄液供給部48およ
びエアー供給部50を、装置本体の制御部(図示せず)
によって制御することにより行われる。
The air nozzle 49 is connected to an air supply unit 50.
When the air supply unit 50 is driven, air is jetted downward from the air hole 49 a of the air nozzle 49. Thereby, the semiconductor wafer 11 after cleaning
The cleaning droplets remaining on the upper surface are removed, and draining and drying are performed. The above operations are performed by the cylinder 37, the motor drive unit 45, the suction control unit 46, the cleaning liquid supply unit 48, and the air supply unit 50 by the control unit (not shown) of the apparatus main body.
It is performed by controlling by.

【0046】次に図8を参照して第1および第2のプラ
ズマ処理部4A,4Bについて説明する。これらの2つ
のプラズマ処理部は同一機能を有するものであり、作業
負荷に応じて1方のみもしくは両方を使用するようにな
っている。図2のAA断面を示す図8において、真空チ
ャンバ51の側面には開口部51aが設けられている。
開口部51aは半導体ウェハ11の搬出入用であり、半
導体ウェハ11を保持したウェハ保持部17が出入可能
な大きさとなっている。開口部51aは昇降式のゲート
56を備えており、ゲート56はシリンダ57のロッド
57aに結合されている。シリンダ57を駆動すること
により、ゲート56は昇降し、開口部51aは開閉され
る。
Next, the first and second plasma processing units 4A and 4B will be described with reference to FIG. These two plasma processing units have the same function, and only one or both of them are used depending on the work load. In FIG. 8 showing an AA cross section in FIG. 2, an opening 51a is provided on a side surface of the vacuum chamber 51.
The opening 51a is for carrying in and out the semiconductor wafer 11, and has a size that allows the wafer holding unit 17 holding the semiconductor wafer 11 to enter and exit. The opening 51a has a vertically movable gate 56, and the gate 56 is connected to a rod 57a of a cylinder 57. By driving the cylinder 57, the gate 56 moves up and down, and the opening 51a is opened and closed.

【0047】真空チャンバ51の天井面および底面には
それぞれ開口部51b,51cが設けられている。開口
部51bには真空密の軸受け51eを介して上部電極5
2の支持部52aが上下動自在に挿通している。支持部
52aは電極昇降駆動部55と結合されており、電極昇
降駆動部55を駆動することにより、上部電極52は昇
降する。
Openings 51b and 51c are provided on the ceiling surface and the bottom surface of the vacuum chamber 51, respectively. The upper electrode 5 is connected to the opening 51b via a vacuum-tight bearing 51e.
The second support portion 52a is inserted so as to be vertically movable. The support portion 52a is connected to the electrode lifting / lowering driving portion 55, and the upper electrode 52 is raised / lowered by driving the electrode lifting / lowering driving portion 55.

【0048】上部電極52の下面にはガス噴出口52b
が多数開口しており、ガス噴出口52bは支持部52a
の内部に設けられた内孔52cを介してガス供給部54
と接続されている。ガス供給部54はCF4などのフッ
素系ガスと酸素を主体とするプラズマ発生用の混合ガス
を供給する。
A gas outlet 52b is provided on the lower surface of the upper electrode 52.
Are opened, and the gas ejection port 52b is
Gas supply unit 54 through an inner hole 52c provided inside
Is connected to The gas supply unit 54 supplies a mixed gas mainly composed of oxygen and a fluorine-based gas such as CF 4 for generating plasma.

【0049】真空チャンバ51の底面の開口部51cに
は絶縁体53を介して下部電極58の支持部58aが真
空密に挿通している。下部電極58の上面には吸着孔5
8bが多数設けられており、吸着孔58bは支持部58
aの内部に設けられた内孔58cを介して吸引制御部6
0と接続されている。吸引制御部60を駆動して、吸着
孔58bから真空吸引することにより、下部電極58の
上面に半導体ウェハ11を真空吸着して保持する。また
吸引制御部60を駆動して吸着孔58bに正圧を付与す
ることにより、吸着保持した半導体ウェハ11を吸着状
態から解放する。
A support portion 58a of the lower electrode 58 is inserted through an opening 51c on the bottom surface of the vacuum chamber 51 via an insulator 53 in a vacuum-tight manner. The upper surface of the lower electrode 58 is provided with a suction hole 5.
8b are provided, and the suction holes 58b are
a through the inner hole 58c provided inside the suction control unit 6
0 is connected. By driving the suction control unit 60 and performing vacuum suction through the suction holes 58 b, the semiconductor wafer 11 is suction-held on the upper surface of the lower electrode 58 and held. By driving the suction control unit 60 to apply a positive pressure to the suction holes 58b, the suction-held semiconductor wafer 11 is released from the suction state.

【0050】下部電極58の内部には冷却孔58dが設
けられており、冷却孔58dは支持部58a内の内孔5
8eを介して電極冷却部61と接続されている。電極冷
却部61を駆動して冷却孔58d内を冷媒を循環させる
ことにより、プラズマ処理時に発生する熱は下部電極5
8から冷媒へ伝達される。これにより下部電極58の異
常昇温が防止され、下部電極58上に載置された半導体
ウェハ11の保護膜11aへの熱によるダメージを防止
することができる。
A cooling hole 58d is provided inside the lower electrode 58, and the cooling hole 58d is formed in the inner hole 5 in the support portion 58a.
8e, it is connected to the electrode cooling unit 61. By driving the electrode cooling unit 61 to circulate the coolant in the cooling holes 58d, the heat generated during the plasma processing is reduced by the lower electrode 5
8 to the refrigerant. Thereby, abnormal temperature rise of the lower electrode 58 is prevented, and damage to the protective film 11a of the semiconductor wafer 11 mounted on the lower electrode 58 due to heat can be prevented.

【0051】真空チャンバ51には排気孔51dが設け
られており、排気孔51dは管継手51fを介してガス
排気部59に接続されている。ガス排気部59を駆動す
ることにより、真空チャンバ51内の空間は真空排気さ
れる。下部電極58は支持部58aを介して高周波電源
部62と電気的に接続されている。上部電極52は支持
部52aを介して接地部52dに接続されており、高周
波電源部62を駆動することにより、相対向した上部電
極52と下部電極58の間には高周波電圧が印加され
る。
The vacuum chamber 51 is provided with an exhaust hole 51d, and the exhaust hole 51d is connected to a gas exhaust portion 59 via a pipe joint 51f. By driving the gas exhaust unit 59, the space in the vacuum chamber 51 is evacuated. The lower electrode 58 is electrically connected to the high-frequency power supply 62 via a support 58a. The upper electrode 52 is connected to the ground part 52d via the support part 52a, and by driving the high frequency power supply part 62, a high frequency voltage is applied between the opposed upper electrode 52 and lower electrode 58.

【0052】プラズマ処理においては、下部電極58上
に半導体ウェハ11を載置して保持させた状態で、まず
真空チャンバ51を閉じ内部を真空排気する。そして真
空チャンバ51内にガス供給部54からプラズマ発生用
の混合ガスを供給した状態で上部電極52と下部電極5
8の間に高周波電圧を印加することにより、上部電極5
2と下部電極58との間にはプラズマ放電が発生する。
これにより発生するプラズマのエッチング効果により、
半導体ウェハ11の上面はエッチングされ薄化加工が行
われる。
In the plasma processing, with the semiconductor wafer 11 placed and held on the lower electrode 58, the vacuum chamber 51 is first closed and the inside is evacuated. Then, the upper electrode 52 and the lower electrode 5 are supplied to the vacuum chamber 51 while the mixed gas for plasma generation is supplied from the gas supply unit 54.
8, a high frequency voltage is applied to the upper electrode 5
A plasma discharge occurs between the second electrode 58 and the lower electrode 58.
Due to the plasma etching effect generated by this,
The upper surface of the semiconductor wafer 11 is etched and thinned.

【0053】ガス供給部54、電極昇降駆動部55、ガ
ス排気部59、吸引制御部60、電極冷却部61、高周
波電源部62を本体装置の制御部(図示せず)によって
制御することにより、上述のプラズマ処理動作が実行さ
れる。このとき、ガス供給部54からはガス流量のデー
タが、ガス排気部59からはチャンバー内圧のデータ
が、吸引制御部60からは冷媒温度(すなわち電極温
度)のデータが制御部に伝達される。制御部はこれらの
データに基づいて、プラズマ処理動作を制御する。
By controlling the gas supply unit 54, the electrode elevation drive unit 55, the gas exhaust unit 59, the suction control unit 60, the electrode cooling unit 61, and the high-frequency power supply unit 62 by a control unit (not shown) of the main unit, The above-described plasma processing operation is performed. At this time, data of the gas flow rate is transmitted from the gas supply unit 54, data of the chamber internal pressure is transmitted from the gas exhaust unit 59, and data of the refrigerant temperature (that is, the electrode temperature) is transmitted from the suction control unit 60 to the control unit. The control unit controls the plasma processing operation based on these data.

【0054】この半導体ウェハの加工装置は上記のよう
に構成されており、以下、半導体ウェハの薄化加工につ
いて説明する。この薄化加工は、複数の半導体素子が作
り込まれた半導体ウェハ11の回路形成面に保護膜11
aを形成した後に行われる。この半導体ウェハ11は、
図3に示すようにマガジン2A(又は2B)に保護膜1
1a側を上向きにして収納された状態で供給され、図3
に示すようにウェハ保持部17によって保護膜11a側
を真空吸着されて取り出される。そして半導体ウェハ1
1を下面に吸着保持したウェハ保持部17は、ウェハ搬
送部3のロボット機構によってプリセンタ部5まで移動
する。
This semiconductor wafer processing apparatus is configured as described above. Hereinafter, the semiconductor wafer thinning processing will be described. This thinning is performed by forming a protective film 11 on a circuit forming surface of a semiconductor wafer 11 in which a plurality of semiconductor elements are formed.
This is performed after forming a. This semiconductor wafer 11
As shown in FIG. 3, the protective film 1 is formed on the magazine 2A (or 2B).
3A is supplied in a state where it is stored with the side 1a facing upward.
As shown in (2), the protective film 11a side is taken out by vacuum suction by the wafer holding unit 17. And the semiconductor wafer 1
The wafer holding unit 17 holding the wafer 1 by suction is moved to the pre-center unit 5 by the robot mechanism of the wafer transfer unit 3.

【0055】ここでウェハ保持部17を軸廻りに回転さ
せ、ウェハ保持部17に吸着保持された半導体ウェハ1
1を上下反転させる。これにより、半導体ウェハ11は
保護膜11aを下向きにして、図5に示すようにウェハ
保持部17の上面に吸着保持された状態となる。そして
ウェハ保持部17を下降させることにより、半導体ウェ
ハ11は保護膜11a側を下に向けた状態で載置テーブ
ル20上に載置される。この後ウェハ保持部17が溝部
21内から退避したならば、位置決め爪22aが3方向
から半導体ウェハ11の外周部を中心に向かって押し付
ける。これにより、半導体ウェハ11の位置合わせ、す
なわちプリセンタ動作が行われる。
Here, the wafer holding unit 17 is rotated about an axis, and the semiconductor wafer 1 sucked and held by the wafer holding unit 17 is rotated.
1 is turned upside down. As a result, the semiconductor wafer 11 is suction-held on the upper surface of the wafer holding unit 17 with the protective film 11a facing downward as shown in FIG. By lowering the wafer holder 17, the semiconductor wafer 11 is mounted on the mounting table 20 with the protective film 11a side facing down. Thereafter, when the wafer holding unit 17 is retracted from the inside of the groove 21, the positioning claw 22a presses the outer peripheral portion of the semiconductor wafer 11 toward the center from three directions. Thereby, the alignment of the semiconductor wafer 11, that is, the pre-center operation is performed.

【0056】次いでこのプリセンタ動作により位置合わ
せされた半導体ウェハ11は、ウェハ搬入部9Aの吸着
ヘッド25Aによってピックアップされ、図6に示すよ
うに研磨部6に渡される。すなわち吸着ヘッド25Aを
ウェハ受け渡し位置まで移動させ、そこで半導体ウェハ
11をチャックテーブル7a上に移載する。
Next, the semiconductor wafer 11 positioned by the pre-center operation is picked up by the suction head 25A of the wafer loading section 9A and transferred to the polishing section 6 as shown in FIG. That is, the suction head 25A is moved to the wafer transfer position, where the semiconductor wafer 11 is transferred onto the chuck table 7a.

【0057】この後、研磨部6による機械研磨が行われ
る。まず半導体ウェハ11を保持したチャックテーブル
7aは第1の研磨ユニット8Aの下方の粗研磨ステーシ
ョンへ移動し、ここで砥石31Aを用いた粗研磨加工が
行われる。次いでチャックテーブル7aは仕上げ研磨ス
テーションへ移動し、第2の研磨ユニット8Bによって
より細かい砥石31Bを用いた仕上げ研磨が行われる。
このとき、半導体ウェハ11は所定の目標厚さ寸法より
も所定厚さだけ厚い寸法、すなわち3μm〜50μmの
範囲で設定されるドライエッチング代だけ厚い寸法に薄
化される。
Thereafter, mechanical polishing by the polishing section 6 is performed. First, the chuck table 7a holding the semiconductor wafer 11 moves to the rough polishing station below the first polishing unit 8A, where the rough polishing using the grindstone 31A is performed. Next, the chuck table 7a moves to the finishing polishing station, and the second polishing unit 8B performs the final polishing using the finer grindstone 31B.
At this time, the semiconductor wafer 11 is thinned to a size thicker by a predetermined thickness than a predetermined target thickness, that is, a size larger by a dry etching allowance set in a range of 3 μm to 50 μm.

【0058】仕上げ研磨が終了すると、当該半導体ウェ
ハ11を保持したチャックテーブル7aは、ターンテー
ブル7がインデックス回転することにより再びウェハ受
け渡しステーションまで移動する。そしてこの半導体ウ
ェハ11はウェハ搬出部9Bの吸着ヘッド25Bによっ
てピックアップされ、搬送アーム24Bを旋回させるこ
とにより、ウェハ洗浄部10まで移動する。したがっ
て、ウェハ搬出部9Bは、研磨部6から研磨後の半導体
ウェハ11を取り出し、ウェハ洗浄部10に渡す洗浄前
搬送手段となっている。
When the finish polishing is completed, the chuck table 7a holding the semiconductor wafer 11 moves to the wafer transfer station again due to the index rotation of the turntable 7. The semiconductor wafer 11 is picked up by the suction head 25B of the wafer unloading section 9B and moved to the wafer cleaning section 10 by rotating the transfer arm 24B. Therefore, the wafer unloading section 9B serves as a pre-cleaning transfer means for taking out the polished semiconductor wafer 11 from the polishing section 6 and passing it to the wafer cleaning section 10.

【0059】この半導体ウェハ11の搬出動作におい
て、本実施の形態では半導体ウェハ11には保護膜11
aが形成されていることから、機械研磨によってマイク
ロクラック導入層が生成した状態にあっても抗折強度が
補強され、搬送中の半導体ウェハ11の破損を防止する
ことができる。
In the unloading operation of the semiconductor wafer 11, in the present embodiment, the protective film 11
Since a is formed, the bending strength is reinforced even in the state where the microcrack-introduced layer is generated by the mechanical polishing, and the semiconductor wafer 11 during transportation can be prevented from being damaged.

【0060】図11において、制御部69は、研磨部
6、板状物搬送手段であるウェハ搬送部3、ウェハ搬入
部9A、ウェハ搬出部9B、プリセンタ部5、ウェハ洗
浄部10、マイクロクッラク除去手段である第1のプラ
ズマ処理装置4A、第2のプラズマ処理装置4B等を制
御する。
In FIG. 11, the control unit 69 includes a polishing unit 6, a wafer transfer unit 3 serving as a plate-like object transfer unit, a wafer transfer unit 9A, a wafer transfer unit 9B, a pre-center unit 5, a wafer cleaning unit 10, a micro crack unit. The first plasma processing apparatus 4A, the second plasma processing apparatus 4B, and the like, which are removal means, are controlled.

【0061】次に、ウェハ洗浄部10における洗浄動作
を、図12のフロー図に従って説明する。まず図7にお
いてカバー部36が下降した状態で、ウェハ搬出部9B
の搬送アーム24Bを旋回させ、吸着ヘッド25Bに保
持された半導体ウェハ11を洗浄フレーム部35内に搬
入して回転支持部40上に移載する(ST1)。
Next, the cleaning operation in the wafer cleaning section 10 will be described with reference to the flowchart of FIG. First, in FIG. 7, with the cover part 36 lowered, the wafer unloading part 9B
Is rotated, the semiconductor wafer 11 held by the suction head 25B is carried into the cleaning frame unit 35, and is transferred onto the rotary support unit 40 (ST1).

【0062】次いで回転支持部40の吸着孔40aから
真空吸引することにより半導体ウェハ11を吸着保持す
る(ST2)とともに、吸着ヘッド25Bによる半導体
ウェハ11の吸着を解除する(ST3)。そして搬送ア
ーム24Bが外部に退避したならば、カバー部36を上
昇させる(ST4)。これにより半導体ウェハ11は洗
浄フレーム部35内で周囲を閉囲された状態となり、洗
浄液の噴射が可能な状態となる。
Next, the semiconductor wafer 11 is sucked and held by vacuum suction from the suction hole 40a of the rotary support portion 40 (ST2), and the suction of the semiconductor wafer 11 by the suction head 25B is released (ST3). Then, when the transfer arm 24B has retracted to the outside, the cover unit 36 is raised (ST4). As a result, the semiconductor wafer 11 is in a state in which the periphery is enclosed in the cleaning frame portion 35, and a state in which the cleaning liquid can be jetted.

【0063】この後モータ44を駆動して回転支持部4
0を回転させ、半導体ウェハ11をスピン回転させる
(ST5)。そしてこの状態で洗浄液ノズル47から洗
浄液を噴射させ(ST6)、所定の洗浄時間経過後に洗
浄液の噴射を停止する(ST7)。この後エアーノズル
49からエアーを吹き出し(ST8)、半導体ウェハ1
1上面の水切り・乾燥を行う。そして所定時間後にエア
ー吹き出しを停止し(ST9)、その後回転支持部40
の回転を停止させる(ST10)。これにより、洗浄及
び水切り・乾燥が終了する。
After that, the motor 44 is driven to
0, and the semiconductor wafer 11 is spin-rotated (ST5). In this state, the cleaning liquid is jetted from the cleaning liquid nozzle 47 (ST6), and after a predetermined cleaning time has elapsed, the jetting of the cleaning liquid is stopped (ST7). Thereafter, air is blown from the air nozzle 49 (ST8), and the semiconductor wafer 1
1. Drain and dry the top surface. After a predetermined time, the air blowing is stopped (ST9).
Is stopped (ST10). Thus, the washing, draining and drying are completed.

【0064】この後カバー部36を下降させたならば
(ST11)、ウェハ搬送部3のロボット機構を駆動し
てウェハ保持部17を洗浄フレーム部35内に進入させ
る(ST12)。そしてウェハ保持部17の吸着孔17
aによって半導体ウェハ11の上面を吸着するととも
に、回転支持部40の吸着孔40aによる吸着を解除す
る(ST13)。そして半導体ウェハ11をピックアッ
プしたウェハ保持部17を上昇させて、洗浄フレーム部
35外に搬出する(ST14)。
When the rear cover 36 is lowered (ST11), the robot mechanism of the wafer transfer unit 3 is driven to move the wafer holder 17 into the cleaning frame 35 (ST12). Then, the suction hole 17 of the wafer holding unit 17
The upper surface of the semiconductor wafer 11 is sucked by a, and the suction by the suction hole 40a of the rotation support unit 40 is released (ST13). Then, the wafer holding unit 17 picking up the semiconductor wafer 11 is lifted and carried out of the cleaning frame unit 35 (ST14).

【0065】次に洗浄により表面の異物が除去された半
導体ウェハ11は、第1のプラズマ処理部4A又は第2
のプラズマ処理部4Bのいずれかに移動し、ここでプラ
ズマエッチング(ドライエッチング)が行われる。この
プラズマエッチングは、機械研磨によって目標厚さより
3μm〜50μmの範囲で設定されるドライエッチング
代だけ厚い寸法に薄化された半導体ウェハ11の表面
を、更にプラズマエッチングしてドライエッチング代分
を除去することにより、半導体ウェハ11を目標厚さに
薄化するものである。
Next, the semiconductor wafer 11 from which foreign substances on the surface have been removed by washing is removed from the first plasma processing section 4A or the second plasma processing section 4A.
The plasma etching (dry etching) is performed here. In this plasma etching, the surface of the semiconductor wafer 11 thinned to a size larger by a dry etching allowance set in a range of 3 μm to 50 μm than a target thickness by mechanical polishing is further plasma etched to remove the dry etching allowance. Thereby, the semiconductor wafer 11 is thinned to the target thickness.

【0066】#3000〜#4000の砥石で仕上げ研
磨を行う場合、このドライエッチング代は5μm〜6μ
m程度に設定するのが望ましい。これにより、研磨効率
の優れた機械研磨の適用割合を極力大きくして作業効率
を向上させるとともに、仕上げ研磨によって生じるマイ
クロクラック導入層(一般に3μm〜5μm)を完全に
除去することができ、作業効率と除去品質を両立させる
ことができる。
When finish polishing is performed with a grindstone of # 3000 to # 4000, the dry etching allowance is 5 μm to 6 μm.
It is desirable to set it to about m. As a result, the application rate of mechanical polishing with excellent polishing efficiency is increased as much as possible to improve the work efficiency, and the microcrack-introduced layer (generally 3 μm to 5 μm) generated by the finish polishing can be completely removed. And removal quality can be compatible.

【0067】このプラズマエッチングについて、図9、
図10を参照して説明する。図9(a)に示すように、
ウェハ搬送部3のロボット機構によりウェハ洗浄部10
から洗浄後の半導体ウェハ11を下面に吸着保持したウ
ェハ保持部17を、真空チャンバ51の開口部51aの
側方まで移動させる。このとき、ゲート56が下降して
開口部51aは開放状態にあり、上部電極52は電極昇
降駆動部55によって上昇した状態にある。ウェハ搬送
部3は、ウェハ洗浄部10から洗浄後の半導体ウェハ1
1を取り出し、プラズマエッチング部4A,4Bに渡す
洗浄後搬送手段となっている。
This plasma etching will be described with reference to FIG.
This will be described with reference to FIG. As shown in FIG.
The wafer cleaning unit 10 is operated by the robot mechanism of the wafer transfer unit 3.
Then, the wafer holding unit 17 holding the semiconductor wafer 11 after cleaning on the lower surface by suction is moved to the side of the opening 51 a of the vacuum chamber 51. At this time, the gate 56 is lowered, the opening 51a is in an open state, and the upper electrode 52 is in a state of being raised by the electrode lifting drive unit 55. The wafer transfer unit 3 cleans the semiconductor wafer 1 after cleaning from the wafer cleaning unit 10.
1 is taken out and transferred to the plasma etching units 4A and 4B to serve as a conveying means after cleaning.

【0068】次いで図9(b)に示すように、ウェハ保
持部17を開口部51aを介して真空チャンバ51内に
進入させ、ウェハ保持部17を下降させることにより、
下面に保持した半導体ウェハ11を下部電極58の上面
に載置する。そしてウェハ保持部17による吸着を解除
するとともに、下部電極58の吸着孔58bによって半
導体ウェハ11の保護膜11aを吸着保持する。
Next, as shown in FIG. 9B, the wafer holder 17 is moved into the vacuum chamber 51 through the opening 51a, and the wafer holder 17 is lowered.
The semiconductor wafer 11 held on the lower surface is placed on the upper surface of the lower electrode 58. Then, the suction by the wafer holding unit 17 is released, and the protective film 11 a of the semiconductor wafer 11 is sucked and held by the suction hole 58 b of the lower electrode 58.

【0069】ここで、半導体ウェハ11は、研磨部6で
機械研磨を行ったことにより、その表面にマイクロクラ
ック導入層が生じて割れやすくなっている。そこで研磨
部6で研磨済の半導体ウェハ11をウェハ搬出部9Bに
よりピックアップしてウェハ洗浄部10へ搬送する搬送
速度や、ウェハ搬送部3によりウェハ洗浄部10からプ
ラズマ処理部4A、4Bへ搬入する搬入速度は、研磨前
(すなわちマイクロクラック導入層の発生前)における
ウェハ搬送部3やウェハ搬出部9Aによる搬送速度より
も遅い低速度とするように制御手段により速度制御を行
う。このように研磨後の半導体ウェハ11は低速度でゆ
っくり取り扱い・搬送することにより、マイクロクラッ
クからの割れを防止する。
Here, the semiconductor wafer 11 is mechanically polished by the polishing section 6, so that a microcrack-introduced layer is formed on the surface thereof, and the semiconductor wafer 11 is easily broken. Therefore, the semiconductor wafer 11 polished by the polishing unit 6 is picked up by the wafer unloading unit 9B and transferred to the wafer cleaning unit 10, or the wafer transfer unit 3 transfers the semiconductor wafer 11 from the wafer cleaning unit 10 to the plasma processing units 4A and 4B. The control means controls the speed so that the carrying-in speed is lower than the carrying speed by the wafer carrying unit 3 and the wafer carrying-out unit 9A before polishing (that is, before the generation of the microcrack introduction layer). The semiconductor wafer 11 thus polished is slowly handled and transported at a low speed to prevent cracks from microcracks.

【0070】この後、ウェハ保持部17を上昇させて外
部に退避させたならば、図10(a)に示すようにシリ
ンダ57を駆動してゲート56を上昇させ、真空チャン
バ1を閉じる。そして電極昇降駆動部55を駆動して上
部電極52を下降させ、図10(b)に示すように上部
電極52の下面と下部電極58の上面の間の距離をプラ
ズマエッチング処理に適した所定の電極間距離Dに設定
する。
Thereafter, if the wafer holding unit 17 is raised and retracted to the outside, the cylinder 57 is driven to raise the gate 56 and close the vacuum chamber 1 as shown in FIG. The upper electrode 52 is lowered by driving the electrode raising / lowering drive unit 55, and the distance between the lower surface of the upper electrode 52 and the upper surface of the lower electrode 58 is set to a predetermined value suitable for plasma etching as shown in FIG. The distance D between the electrodes is set.

【0071】そして、この状態で前述のプラズマエッチ
ング処理が行われる。すなわち真空チャンバ51内を排
気した後に、フッ素系ガスと酸素ガスの混合ガスをプラ
ズマ発生用ガスとして上部電極52の下面のガス噴出口
52bから噴出させて真空チャンバ51内を所定のガス
圧力に維持する。そしてこの状態で上部電極52と下部
電極58の間に高周波電圧を印加する。これにより、上
部電極52と下部電極58の間の空間にはプラズマ放電
が発生し、このプラズマ放電により生じる活性物質の作
用により、半導体ウェハの表面のシリコンが除去され
る。
Then, the above-described plasma etching process is performed in this state. That is, after the inside of the vacuum chamber 51 is evacuated, a mixed gas of a fluorine-based gas and an oxygen gas is ejected from the gas ejection port 52b on the lower surface of the upper electrode 52 as a plasma generating gas to maintain the inside of the vacuum chamber 51 at a predetermined gas pressure. I do. In this state, a high-frequency voltage is applied between the upper electrode 52 and the lower electrode 58. As a result, a plasma discharge is generated in the space between the upper electrode 52 and the lower electrode 58, and silicon on the surface of the semiconductor wafer is removed by the action of an active substance generated by the plasma discharge.

【0072】そしてこのプラズマエッチング処理は、半
導体ウェハ11が目標厚さになるまで継続して行われ
る。これにより、機械研磨工程において半導体ウェハ1
1の表面に生じたマイクロクラック導入層が除去され
る。このマイクロクラック導入層は通常3μm〜5μm
の厚さで生成されるため、前述のように目標厚さよりマ
イクロクラック導入層を超えるドライエッチング代だけ
厚い寸法に機械研磨し、この後ドライエッチング代分だ
けプラズマエッチングで除去することにより、目標厚さ
まで加工された状態では、マイクロクラック導入層は完
全に除去される。
This plasma etching process is continuously performed until the semiconductor wafer 11 reaches the target thickness. Thereby, in the mechanical polishing process, the semiconductor wafer 1
The micro-crack-introduced layer formed on the surface of No. 1 is removed. This microcrack-introduced layer is usually 3 μm to 5 μm
As described above, the target thickness is mechanically polished to a dimension larger than the target thickness by a dry etching allowance exceeding the microcrack introduction layer, and then removed by plasma etching for the dry etch allowance. In the state where it has been processed, the microcrack-introduced layer is completely removed.

【0073】プラズマエッチング完了後の半導体ウェハ
11は、ウェハ搬送部3のウェハ保持部17によって取
り出され、ウェハ収納部2の当該半導体ウェハ11が取
り出されたマガジン2A(または2B)の同一位置に収
納される。そして上記動作が他の半導体ウェハ11につ
いても継続して繰り返される。この薄化加工後の半導体
ウェハ11は、上述のようにマイクロクラック導入層が
完全に除去されているので、半導体ウェハ11の抗折強
度が向上し半導体ウェハ11の破損が生じない。このよ
うに、本実施の形態によれば、マイクロクラックに起因
して半導体ウェハ11の搬送時など製造過程において発
生する破損を防止して、加工歩留りを向上させることが
できる。またマイクロクラック導入層の除去後の半導体
ウェハ11は割れにくいので、マイクロクッラク導入層
の除去前よりも高速度で半導体ウェハ11を搬送してプ
ラズマ処理部4A、4Bから搬出するように制御手段で
ウェハ搬送部3による搬送速度を制御し、これにより作
業能率を向上させる。
The semiconductor wafer 11 after the completion of the plasma etching is taken out by the wafer holding section 17 of the wafer transfer section 3 and stored in the same position of the magazine 2A (or 2B) in the wafer storage section 2 where the semiconductor wafer 11 is taken out. Is done. Then, the above operation is continuously repeated for the other semiconductor wafers 11. Since the microcrack-introduced layer is completely removed from the thinned semiconductor wafer 11 as described above, the bending strength of the semiconductor wafer 11 is improved and the semiconductor wafer 11 is not damaged. As described above, according to the present embodiment, it is possible to prevent breakage that occurs during a manufacturing process such as when the semiconductor wafer 11 is transported due to microcracks, and to improve the processing yield. Further, since the semiconductor wafer 11 after the removal of the microcrack-introduced layer is hard to be broken, the control means is configured to transport the semiconductor wafer 11 at a higher speed than before the removal of the microcrack-introduced layer and carry it out of the plasma processing units 4A and 4B. Controls the transfer speed of the wafer transfer unit 3, thereby improving work efficiency.

【0074】また、プラズマエッチングを用いたドライ
エッチングにおいては、従来のウエットエッチングにお
いて使用されたフッ酸や硝酸などの化学薬液を必要とし
ないことから、窒素酸化物などの有害な環境汚染物質の
発生がなく、また使用済エッチング液の廃液処理の必要
がなく、環境負荷を大幅に軽減することができる。
In addition, dry etching using plasma etching does not require a chemical solution such as hydrofluoric acid or nitric acid used in conventional wet etching, and thus generates harmful environmental pollutants such as nitrogen oxides. There is no need for waste liquid treatment of the used etching solution, and the environmental load can be greatly reduced.

【0075】さらに本実施の形態に示す半導体ウェハの
加工装置では、共通のベース部1上に、研磨部6とそれ
以外の各部との領域を分離して配置し、これらの間にお
いてそれぞれ個別の搬送手段によって半導体ウェハ11
の受け渡しを行うようにしている。すなわち、研磨液を
使用し研磨粉など汚染物の付着が避けられない作業領域
(図1、図2に示す後半部1b参照)における汚染物質
が付着した状態での半導体ウェハ11の搬送と、処理対
象物に高い清浄度が求められるプラズマエッチング処理
などクリーンルーム領域(図1、図2に示す前半部1a
参照)における清浄状態での半導体ウェハ11の搬送と
を、それぞれ個別の搬送手段によって分離して行うよう
にしている。
Further, in the semiconductor wafer processing apparatus shown in the present embodiment, the regions of the polishing section 6 and the other sections are separately arranged on the common base section 1, and individual sections are provided between them. The semiconductor wafer 11 by the transfer means
Is passed. That is, the transfer and processing of the semiconductor wafer 11 in a state where the contaminants adhere to the work area (see the second half 1b shown in FIGS. 1 and 2) in which the adherence of contaminants such as polishing powder is inevitable using the polishing liquid. A clean room area such as a plasma etching process in which a high cleanliness is required for the object (the first half 1a shown in FIGS. 1 and 2)
The transfer of the semiconductor wafer 11 in the clean state in (see) is performed separately by separate transfer means.

【0076】これにより、クリーンルーム領域における
搬送手段が汚染物質の付着によって汚染されることがな
い。したがって、マイクロクラック導入層除去を目的と
して行われるプラズマエッチング処理において、半導体
ウェハ11の表面にはエッチング効果を阻害する異物の
付着がなく、半導体ウェハ11の表面のマイクロクラッ
ク導入層を完全に除去して抗折強度を向上させることが
できる。また複数の個別装置間でロボットなどの搬送手
段を用いて半導体ウェハを受け渡す方法と比較して、搬
送時の半導体ウェハ11の受け渡しのための持ち換え回
数を最小回数に抑えることができる。したがって、ハン
ドリング時の半導体ウェハ11の破損の確率を減少させ
て、前述の加工歩留りを更に向上させることが可能とな
っている。
As a result, the transfer means in the clean room area is not contaminated by the adhesion of the contaminants. Therefore, in the plasma etching process performed for the purpose of removing the microcrack-introduced layer, there is no adhesion of foreign matter that inhibits the etching effect on the surface of the semiconductor wafer 11, and the microcrack-introduced layer on the surface of the semiconductor wafer 11 is completely removed. Therefore, the bending strength can be improved. Further, the number of times of transfer for transferring the semiconductor wafer 11 during transfer can be suppressed to the minimum number as compared with the method of transferring the semiconductor wafer between a plurality of individual devices using a transfer means such as a robot. Therefore, the probability of breakage of the semiconductor wafer 11 during handling can be reduced, and the above-mentioned processing yield can be further improved.

【0077】なお本発明では、上述した実施の形態に限
らず種々の変更を加えて実施してもよい。例えば本実施
の形態では、機械研磨を粗研磨工程と仕上げ研磨工程の
2段階で行っているが、仕上げ研磨工程を省略してもよ
い。この場合、粗い砥石で研磨するのでウェハの上面の
マイクロクラック導入層の深さは10μm以上になる。
The present invention is not limited to the above-described embodiment, but may be implemented with various changes. For example, in the present embodiment, mechanical polishing is performed in two stages of the rough polishing process and the finish polishing process, but the finish polishing process may be omitted. In this case, since the surface is polished with a coarse grindstone, the depth of the microcrack introduction layer on the upper surface of the wafer becomes 10 μm or more.

【0078】従って、ドライエッチング代を50μm程
残し、残りをドライエッチングして目標厚さまで加工す
るとマイクロクラック導入層を完全に除去することがで
きる。機械研磨を粗研磨工程のみの1段階とすることに
より研磨部の小型化が可能となり、占有床面積の小さな
半導体ウェハの加工装置を実現することができる。また
本発明は、水晶発振器に使用される水晶板の加工等にも
適用できる。
Therefore, when the dry etching allowance is left about 50 μm and the remaining is dry-etched and processed to a target thickness, the microcrack-introduced layer can be completely removed. By making the mechanical polishing only one step of the rough polishing step, the size of the polishing section can be reduced, and a semiconductor wafer processing apparatus with a small occupied floor area can be realized. The present invention can also be applied to processing of a quartz plate used for a quartz oscillator.

【0079】図13は、本発明の他の実施の形態の半導
体ウェハの加工装置のエッチング部の断面図である。こ
のエッチング部は、図7に示すウェハ洗浄部に、エッチ
ング液供給部70を付加している点で相違している。エ
ッチング液供給部70はノズル47にエッチング液を供
給し、ノズル47から半導体ウェハ11の上面にエッチ
ング液を吐出することにより、マイクロクラック導入層
を化学的にエッチングして除去する。すなわちこのもの
は、ノズル47およびエッチング液供給部70がマイク
ロクラック除去手段となっている。本実施の形態のノズ
ル47は、洗浄液吐出用ノズルとエッチング液吐出用ノ
ズルを兼務している。
FIG. 13 is a sectional view of an etching portion of a semiconductor wafer processing apparatus according to another embodiment of the present invention. This etching unit differs from the wafer cleaning unit shown in FIG. 7 in that an etching solution supply unit 70 is added. The etchant supply unit 70 supplies the etchant to the nozzle 47 and discharges the etchant from the nozzle 47 onto the upper surface of the semiconductor wafer 11 to chemically etch and remove the microcrack introduction layer. That is, in this case, the nozzle 47 and the etching liquid supply unit 70 serve as micro crack removing means. The nozzle 47 of the present embodiment also serves as a cleaning liquid discharging nozzle and an etching liquid discharging nozzle.

【0080】ノズル47から半導体ウェハ11の中心に
エッチング液を吐出するが、このときモータ44を駆動
することによって半導体ウェハ11はスピン回転状態に
あり、半導体ウェハ11の中心部に噴射されたエッチン
グ液は遠心力によって半導体ウェハ11の外縁方向に流
動する。これにより半導体ウェハ11上面全面は均一に
エッチングされてマイクロクラック導入層は除去され
る。
The etching liquid is discharged from the nozzle 47 to the center of the semiconductor wafer 11. At this time, the semiconductor wafer 11 is in a spin rotation state by driving the motor 44, and the etching liquid injected to the center of the semiconductor wafer 11 is Flows toward the outer edge of the semiconductor wafer 11 due to centrifugal force. As a result, the entire upper surface of the semiconductor wafer 11 is uniformly etched, and the microcrack introduction layer is removed.

【0081】[0081]

【発明の効果】本発明によれば、半導体ウェハなどの板
状体の薄化処理を、板状体がマイクロクラックから割れ
るのを防止しながら、短いタクトタイムで作業性よく行
うことができる。
According to the present invention, it is possible to perform a thinning treatment of a plate-like body such as a semiconductor wafer with a short work time and good workability while preventing the plate-like body from being cracked from microcracks.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の半導体ウェハの加工装
置の斜視図
FIG. 1 is a perspective view of a semiconductor wafer processing apparatus according to an embodiment of the present invention.

【図2】本発明の一実施の形態の半導体ウェハの加工装
置の平面図
FIG. 2 is a plan view of a semiconductor wafer processing apparatus according to one embodiment of the present invention;

【図3】本発明の一実施の形態の半導体ウェハの加工装
置のウェハ収納部の斜視図
FIG. 3 is a perspective view of a wafer storage unit of the semiconductor wafer processing apparatus according to one embodiment of the present invention;

【図4】本発明の一実施の形態の半導体ウェハの加工装
置のウェハ収納部の斜視図
FIG. 4 is a perspective view of a wafer storage unit of the semiconductor wafer processing apparatus according to one embodiment of the present invention;

【図5】本発明の一実施の形態の半導体ウェハの加工装
置の部分平面図
FIG. 5 is a partial plan view of the semiconductor wafer processing apparatus according to one embodiment of the present invention;

【図6】本発明の一実施の形態の半導体ウェハの加工装
置の研磨部の側面図
FIG. 6 is a side view of a polishing unit of the semiconductor wafer processing apparatus according to one embodiment of the present invention;

【図7】本発明の一実施の形態の半導体ウェハの加工装
置のウェハ洗浄部の断面図
FIG. 7 is a sectional view of a wafer cleaning unit of the semiconductor wafer processing apparatus according to one embodiment of the present invention;

【図8】本発明の一実施の形態の半導体ウェハの加工装
置のプラズマ処理部の断面図
FIG. 8 is a sectional view of a plasma processing unit of the semiconductor wafer processing apparatus according to one embodiment of the present invention;

【図9】本発明の一実施の形態の半導体ウェハの加工方
法の工程説明図
FIG. 9 is a process explanatory view of a semiconductor wafer processing method according to one embodiment of the present invention;

【図10】本発明の一実施の形態の半導体ウェハの加工
方法の工程説明図
FIG. 10 is a process explanatory view of a method for processing a semiconductor wafer according to one embodiment of the present invention;

【図11】本発明の一実施の形態の半導体ウェハの加工
装置のブロック図
FIG. 11 is a block diagram of an apparatus for processing a semiconductor wafer according to an embodiment of the present invention;

【図12】本発明の一実施の形態の半導体ウェハの加工
方法における半導体ウェハ洗浄のフロー図
FIG. 12 is a flowchart of semiconductor wafer cleaning in the semiconductor wafer processing method according to one embodiment of the present invention;

【図13】本発明の他の実施の形態の半導体ウェハの加
工装置のエッチング部の断面図
FIG. 13 is a sectional view of an etching unit of a semiconductor wafer processing apparatus according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2 ウェハ収納部 3 ウェハ搬送部(第1の板状体搬送手段、第2の板状
体搬送手段) 4A 第1のプラズマ処理部 4B 第2のプラズマ処理部 5 プリセンタ部 6 研磨部 8A 第1の研磨ユニット 8B 第2の研磨ユニット 9A ウェハ搬入部 9B ウェハ搬出部 10 ウェハ洗浄部 11 半導体ウェハ 69 制御部 70 エッチング液供給部
2 Wafer storage unit 3 Wafer transfer unit (first plate transfer unit, second plate transfer unit) 4A First plasma processing unit 4B Second plasma processing unit 5 Pre-center unit 6 Polishing unit 8A First Polishing unit 8B Second polishing unit 9A Wafer carry-in section 9B Wafer carry-out section 10 Wafer cleaning section 11 Semiconductor wafer 69 Control section 70 Etching liquid supply section

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】板状体の機械研磨を行う機械研磨手段と、
機械研磨によって板状体の表面に形成されたマイクロク
ラックをエッチングにより除去するマイクロクラック除
去手段と、前記機械研磨手段により機械研磨された板状
体をマイクロクラック除去手段に搬入する第1の板状体
搬送手段と、マイクロクラック除去手段によりマイクロ
クラックが除去された板状体をマイクロクラック除去手
段から搬出する第2の板状体搬送手段とを備え、マイク
ロクラック除去手段によりマイクロクラックが除去され
る前の板状体の搬送速度を、マイクロクラック除去手段
によりマイクロクラックが除去された後の搬送速度より
も遅くしたことを特徴とする板状体の薄化装置。
A mechanical polishing means for mechanically polishing a plate-like body;
Microcrack removing means for removing microcracks formed on the surface of the plate by mechanical polishing by etching, and a first plate which carries the plate polished by the mechanical polishing means into the microcrack removing means. Body transporting means, and a second plate-like body transporting means for carrying out the plate-like body from which the microcracks have been removed by the microcrack removing means from the microcrack removing means, the microcracks being removed by the microcrack removing means. An apparatus for thinning a plate-like body, wherein the conveying speed of the previous plate-like body is made slower than the conveying speed after the micro-cracks are removed by the micro-crack removing means.
【請求項2】同一の板状体搬送手段が、前記第1の板状
体搬送手段と前記第2の板状体搬送手段を兼務している
ことを特徴とする請求項1記載の板状体の薄化装置。
2. The plate-shaped member according to claim 1, wherein the same plate-shaped member conveying means also serves as said first plate-shaped member conveying member and said second plate-shaped member conveying member. Body thinning device.
【請求項3】前記第1の板状体搬送手段と前記第2の板
状体搬送手段が板状体を吸着して保持する板状体保持部
を有することを特徴とする請求項1または2記載の板状
体の薄化装置。
3. The apparatus according to claim 1, wherein said first plate-like body transporting means and said second plate-like body transporting means have a plate-like body holding portion for attracting and holding a plate-like body. 3. The apparatus for thinning a plate-like body according to 2.
【請求項4】前記板状体を上下反転させるために、前記
板状体保持部を回転させるハンド回転機構を備えたこと
を特徴とする請求項3に記載の板状体の薄化装置。
4. The apparatus for thinning a plate-shaped body according to claim 3, further comprising a hand rotating mechanism for rotating said plate-shaped body holding portion to turn said plate-shaped body upside down.
【請求項5】機械研磨手段により板状体の機械研磨を行
う工程と、機械研磨済の板状体を第1の板状体搬送手段
によりマイクロクラック除去手段に搬入する工程と、マ
イクロクラック除去手段により板状体の表面のマイクロ
クッラクを除去する工程と、マイクロクラック除去済の
板状体を第2の板状体搬送手段によりマイクロクラック
除去手段から搬出する工程とを含み、前記第1の板状体
搬送手段による板状体の搬送速度を前記第2の板状体搬
送手段による板状体の搬送速度よりも遅くするように搬
送速度を制御することを特徴とする板状体の薄化方法。
5. A step of mechanically polishing a plate-like body by a mechanical polishing means, a step of carrying a mechanically polished plate-like body into a micro-crack removing means by a first plate-like body transporting means, and a step of removing microcracks. Removing the microcracks on the surface of the plate-like body by means, and carrying out the microcrack-removed plate-like bodies from the microcrack removing means by a second plate-like body transporting means; The transfer speed of the plate-like body is controlled such that the transfer speed of the plate-like body by the plate-like body transfer means is lower than the transfer speed of the plate-like body by the second plate-like body transfer means. Thinning method.
【請求項6】同一の板状体搬送手段が、前記第1の板状
体搬送手段と前記第2の板状体搬送手段を兼務している
ことを特徴とする請求項5記載の板状体の薄化方法。
6. The plate-shaped member according to claim 5, wherein the same plate-shaped member conveying means also serves as said first plate-shaped member conveying member and said second plate-shaped member conveying member. How to thin the body.
JP2000179664A 2000-06-15 2000-06-15 Thin plate thinning device and thinning method Expired - Fee Related JP4496609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000179664A JP4496609B2 (en) 2000-06-15 2000-06-15 Thin plate thinning device and thinning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000179664A JP4496609B2 (en) 2000-06-15 2000-06-15 Thin plate thinning device and thinning method

Publications (2)

Publication Number Publication Date
JP2001358096A true JP2001358096A (en) 2001-12-26
JP4496609B2 JP4496609B2 (en) 2010-07-07

Family

ID=18680895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000179664A Expired - Fee Related JP4496609B2 (en) 2000-06-15 2000-06-15 Thin plate thinning device and thinning method

Country Status (1)

Country Link
JP (1) JP4496609B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034249A (en) * 2008-07-29 2010-02-12 Disco Abrasive Syst Ltd Processing apparatus for semiconductor wafer
JP2011040637A (en) * 2009-08-13 2011-02-24 Disco Abrasive Syst Ltd Detecting method, wafer carrying-in method, and detecting device
JP2019021859A (en) * 2017-07-21 2019-02-07 東京エレクトロン株式会社 Substrate processing system
JP2020017645A (en) * 2018-07-26 2020-01-30 株式会社Kokusai Electric Substrate processing apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1179390A (en) * 1998-07-17 1999-03-23 Disco Abrasive Syst Ltd Semiconductor wafer carry-in and carry-out means
JP2000126702A (en) * 1998-10-27 2000-05-09 Sony Corp Apparatus and method for rinsing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1179390A (en) * 1998-07-17 1999-03-23 Disco Abrasive Syst Ltd Semiconductor wafer carry-in and carry-out means
JP2000126702A (en) * 1998-10-27 2000-05-09 Sony Corp Apparatus and method for rinsing

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034249A (en) * 2008-07-29 2010-02-12 Disco Abrasive Syst Ltd Processing apparatus for semiconductor wafer
JP2011040637A (en) * 2009-08-13 2011-02-24 Disco Abrasive Syst Ltd Detecting method, wafer carrying-in method, and detecting device
JP2019021859A (en) * 2017-07-21 2019-02-07 東京エレクトロン株式会社 Substrate processing system
JP7002874B2 (en) 2017-07-21 2022-01-20 東京エレクトロン株式会社 Board processing system
JP2020017645A (en) * 2018-07-26 2020-01-30 株式会社Kokusai Electric Substrate processing apparatus
CN110767586A (en) * 2018-07-26 2020-02-07 株式会社国际电气 Substrate processing apparatus
US11289350B2 (en) 2018-07-26 2022-03-29 Kokusai Electric Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4496609B2 (en) 2010-07-07

Similar Documents

Publication Publication Date Title
US6511895B2 (en) Semiconductor wafer turning process
KR100949283B1 (en) Liquid processing apparatus and liquid process method
CN106847747B (en) Method for dividing wafer
KR102541745B1 (en) Wet etching method, substrate liquid processing device and storage medium
JP5455987B2 (en) Peeling apparatus, peeling system, peeling method, program, and computer storage medium
CN107026109B (en) Substrate cleaning apparatus and method, substrate processing apparatus and method
JP2005191511A (en) Substrate processing equipment and substrate processing method
JP2007165528A (en) Substrate processing device and substrate processing method
WO2012026262A1 (en) Peeling system, peeling method, and computer storage medium
WO2018037982A1 (en) Substrate processing device and substrate processing method
KR102493554B1 (en) Substrate processing method, substrate processing apparatus and storage medium
KR101146663B1 (en) Semiconductor wafer processing method and processing apparatus
JP4767204B2 (en) Substrate processing method and substrate processing apparatus
JP6061629B2 (en) Processing equipment
JP2006173462A (en) Wafer processor
JP3633854B2 (en) Semiconductor wafer processing equipment
JP5580805B2 (en) Peeling apparatus, peeling system, peeling method, program, and computer storage medium
JP4496609B2 (en) Thin plate thinning device and thinning method
JP3377414B2 (en) Processing equipment
JP2005223359A (en) Method of processing semiconductor wafer
JP2001257247A (en) Machining device of semiconductor wafer
JP2000353676A (en) Grinding system
JP2001257186A (en) Method of processing semiconductor wafer
JP2001257248A (en) Device and method for machining semiconductor wafer
JP7460448B2 (en) SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070525

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees