JP2001351998A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2001351998A
JP2001351998A JP2000173414A JP2000173414A JP2001351998A JP 2001351998 A JP2001351998 A JP 2001351998A JP 2000173414 A JP2000173414 A JP 2000173414A JP 2000173414 A JP2000173414 A JP 2000173414A JP 2001351998 A JP2001351998 A JP 2001351998A
Authority
JP
Japan
Prior art keywords
semiconductor element
concave portion
inert gas
base
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000173414A
Other languages
English (en)
Inventor
Koji Kinomura
浩司 木野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000173414A priority Critical patent/JP2001351998A/ja
Publication of JP2001351998A publication Critical patent/JP2001351998A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

(57)【要約】 【課題】変質した不活性ガスが蓋体の内面側(凹部側)
に付着するのを有効に防止することによって、受光型の
半導体素子と外光との結合効率を良好なものとし、半導
体素子を長期間にわたり正常かつ安定に作動させるこ
と。 【解決手段】基体1の上面から凹部の内側面にかけて貫
通する2つの貫通孔1cが形成されるとともに、貫通孔
1cの凹部の内側面側の各開口がそれぞれ半導体素子6
の略対角線の延長線上に対向して設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CCD(Charge
Coupled Device),PD(Photo Diode),EPRO
M(Erasable Programmable ROM)等の各種受光型
の半導体素子、またはLD(Laser Diode)等の発光型
の半導体素子を内部に収納する半導体素子収納用パッケ
ージに関する。
【0002】
【従来の技術】CCD,PD,EPROM等の各種受光
型の半導体素子を内部に収納する従来の半導体素子収納
用パッケージ(以下、半導体パッケージという)を図3
に示す。同図において、11はアルミナ(Al23)セ
ラミックスや窒化アルミニウム(AlN)セラミックス
等のセラミックスから成る基体、12は鉄(Fe)−ニ
ッケル(Ni)−コバルト(Co)合金等の金属材料か
ら成るシールリング、13はサファイアガラス等から成
る透光性部材の周縁部にFe−Ni−Co合金等の金属
材料から成り、貫通孔が少なくとも2ヶ所設けられてい
る金属フレームを取着した蓋体である。これらの基体1
1、シーリルング12、蓋体13とで、受光型半導体素
子16を半導体パッケージ内部に収納する。
【0003】基体11はセラミックスから成り、その上
面に凹部を有する。また、基体11は、受光型の半導体
素子16を載置固定する載置部11aを凹部の内部底面
に有する載置固定部材として機能し、基体11の材質等
の種類は半導体素子16の電気特性等に応じて適宜選定
される。
【0004】また、この基体11には、メタライズ層1
1bが半導体素子16の載置部11a、シールリング1
2が接合される面、リード端子14が接合される面、ボ
ンディングワイヤ15が接合される面等に被着形成さ
れ、電気的接続層やメタライズ接合層として機能する。
【0005】シールリング12は、Fe−Ni−Co合
金等の金属材料から成り、基体11上面に、半導体素子
16の載置部11aおよび凹部を囲繞するように銀ロウ
等のロウ材で接合される。
【0006】蓋体13は、サファイアガラス等の透光性
部材の周縁部に形成された金属膜を介して、Fe−Ni
−Co合金等から成り上面から下面にかけて貫通孔11
cが設けられている金属フレームを、金(Au)−錫
(Sn)等の低融点ロウ材で接合したものである。
【0007】この貫通孔11cは、基体11の凹部内部
に封入された窒素(N2)ガス等の不活性ガスの流路用
として、吸気孔および排気孔として少なくとも2つ以上
設けられる。蓋体13に貫通孔11cが設けられていな
い場合、基体11の凹部内部に不活性ガスを封入し気密
に封止しても、紫外線等の光により不活性ガスがイオン
化等して変質し、その変質したガスが透光性部材から成
る蓋体13の内面側に付着し蓋体13の光透過性が損な
わる傾向にある。
【0008】また、この貫通孔11cには、外部より不
活性ガス循環用パイプが接続され不活性ガスを循環させ
る機能を有する。
【0009】このように、基体11、シールリング1
2、蓋体13とで、半導体素子16を半導体パッケージ
内部に収容するとともに、貫通孔11cに不活性ガス循
環用パイプを接続することによって、半導体素子16が
半導体パッケージ内部に気密に収容される。また、ボン
ディングワイヤ15とリード端子14と半導体素子16
とを電気的に接続し、透光性部材の蓋体13を通して外
部から光透過させることによって、半導体素子16がそ
の光を受信し作動したり、外部の映像を信号化したり、
半導体素子16に記憶されている信号,データの消去等
を良好に行うことができる半導体装置となる。
【0010】
【発明が解決しようとする課題】しかしながら、貫通孔
11cが蓋体13上面に設けられているため、半導体素
子16の大きさが透光性部材の面積よりも大きい場合、
紫外線等の外光が半導体素子16に照射されるのに支障
をきたし、外光と半導体素子16との光の結合効率が損
なわれたり、また、半導体素子16に記憶されている信
号,データ等の消去を十分に行うことができない等の問
題点を有していた。
【0011】また、不活性ガスが基体11の凹部内の上
側から、即ち蓋体13部から供給され、同じく凹部内の
上側から排出される構造となっているため、不活性ガス
が凹部内を満遍なく流通することなく滞留し易くなる。
そのため、この不活性ガスが外光により変質し、蓋体1
3の内面側(凹部側)に付着して、半導体素子16に外
光を十分に照射できないという問題点を有していた。
【0012】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、外光を半導体素子16に十分
に照射でき、且つ基体11内部で不活性ガスが滞留する
のを有効に防止することによって、半導体素子16と外
光との結合効率を良好なものとし、また半導体素子16
に書き込まれている信号,データ等の消去を十分に行う
ことができる半導体パッケージを提供することにある。
【0013】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に凹部が形成され、該凹部底面に
方形状の半導体素子を載置する載置部が設けられた基体
と、主面に透光性部材が設けられ、かつ前記半導体素子
を封止するように前記凹部を覆って前記上面に接合され
た蓋体とを具備した半導体素子収納用パッケージにおい
て、前記基体の上面から前記凹部の内側面にかけて貫通
する2つの貫通孔が形成されるとともに、該貫通孔の前
記内側面側の各開口がそれぞれ前記半導体素子の略対角
線の延長線上に対向して設けられていることを特徴とす
る。
【0014】本発明は、このような構成によって、いか
なる大きさの半導体素子であっても十分に外光を照射で
き、また基体内部の不活性ガスの循環を良好に行うこと
ができる。そのため、半導体素子と外光との結合効率や
半導体素子に書き込まれている信号,データ等の消去を
十分なものとでき、半導体素子を長期間にわたり正常か
つ安定に作動させ得る。
【0015】本発明において、好ましくは、前記貫通孔
の前記内側面側の各開口は、前記半導体素子の上面より
も高くかつ該上面から5mmまでの高さに設けられてい
ることを特徴とする。
【0016】上記の構成により、不活性ガスを貫通孔よ
り基体の凹部内に速やかに満遍なく供給でき、また速や
かに排出することができる。
【0017】
【発明の実施の形態】本発明の半導体パッケージについ
て以下に詳細に説明する。図1は本発明の半導体パッケ
ージの一実施形態を示す断面図であり、図2は蓋体を除
く図1の基体の上面図である。これらの図において、1
は基体、2はシールリング、3は蓋体である。これら基
体1、シールリング2、蓋体3とで半導体素子6を内部
に収納する容器が構成される。
【0018】基体1は、上面に凹部を有するアルミナセ
ラミックスや窒化アルミニウムセラミックス等の各種セ
ラミックスから成り、方形状の半導体素子6を載置固定
する載置部1aを凹部底面に有する載置固定部材として
機能し、基体1の材質等の種類は半導体素子6の電気特
性等に応じて適宜選定される。
【0019】なお、半導体素子6の平面視における形状
は略長方形,略正方形等の方形状のものであり、この場
合、本発明の2つの貫通孔の凹部の内側面側の各開口
が、半導体素子6の略対角線の延長線上に対向して設け
られていることにより、不活性ガスの流路が形成され易
くなり、その滞留を抑制することができる。即ち、半導
体素子6の吸気用開口側の角部において、不活性ガスが
角部で左右に分離されて流路を形成し、半導体素子6の
排気用開口側の角部において、分離された不活性ガスは
集合し貫通孔へ至り排気され易くなる。また、不活性ガ
スは半導体素子6の上方へも一部供給されるので、凹部
内に満遍なく速やかに供給され、速やかに排気され易く
なる。
【0020】また、この基体1には、半導体素子6を気
密に封止するために封入した窒素ガス等の不活性ガスの
循環を可能にするために、基体1上面のメタライズ層1
bが被着形成されていない部位から基体1の凹部内側面
にかけて貫通する貫通孔1cが少なくとも2つ設けられ
る。そして、2つの貫通孔1cの凹部内側面側の各開口
が半導体素子6の略対角線の延長線上に対向して設けら
れており、それらは不活性ガスの吸気孔および排気孔と
しての機能を有するとともに、基体1の凹部内に不活性
ガスが滞留するのを有効に防止する所謂不活性ガス置換
機能を有する。
【0021】この貫通孔1cは、基体1上面側の開口を
覆うように、Fe−Ni−Co合金合金等から成るパイ
プ状金具(図示せず)がメタライズ層を介して銀ロウ等
のロウ材で接合される。即ち、不活性ガス循環用パイプ
としてのパイプ状金具に接続可能となっている。
【0022】また、この貫通孔1cは、その基体1上面
側の開口が基体1の凹部上端角部から5〜30mm離れ
た位置に設けられるとともに、基体1の凹部の内側面側
の開口が凹部底面から0.1〜7mmの高さの位置に設
けられることが好ましい。
【0023】なお、貫通孔1cの凹部の内側面側の開口
下端は、図4に示すように、収容された半導体素子6よ
りもやや上側に設けられることが好ましい。即ち、貫通
孔1cの凹部の内側面側の各開口下端は、半導体素子6
の上面よりも高くかつその上面から5mmまでの高さに
設けられていることがよい。半導体素子6の上面から5
mmを超えると、不活性ガスが半導体素子6の側面に入
り込みにくくなり、凹部内の全体に不活性ガスを満遍な
く供給することが難しくなる。また、そのような高さに
開口下端を設けるために基体1の厚みが不要に厚くなっ
てしまう点で不適である。各開口下端が半導体素子6の
上面以下の高さになると、不活性ガスの流路が半導体素
子6の側面(端面)により妨げられ、凹部内で不活性ガ
スが滞留する傾向にある。
【0024】また、この貫通孔1cは、その内径が0.
2〜2mm程度の大きさで、また、その垂直方向の高さ
が0.2〜5mm程度、水平方向の長さが5〜30mm
程度であるほうが、不活性ガスの循環をより良好にでき
る点で好ましい。
【0025】このような基体1が、例えばアルミナセラ
ミックスから成る場合、酸化アルミニウム(Al
23),酸化珪素(SiO2),酸化マグネシウム(M
gO),酸化カルシウム(CaO)等の原料粉末に適当
な有機バインダ、溶剤等を添加混合してペーストを作成
し、このペーストをドクターブレード法やカレンダーロ
ール法を採用することによって、セラミックグリーンシ
ートと成す。しかる後、基体1にメタライズ層1bを被
着形成するために、半導体素子6の載置部1a,ボンデ
ィングワイヤ5が接合される面,リード端子4が接合さ
れる面等にモリブデン(Mo)−マンガン(Mn)やタ
ングステン(W)等の金属ペーストを印刷塗布するとと
もに、このセラミックグリーンシートに適当な打ち抜き
加工を施し、これを複数枚積層し、約1600℃の温度
で焼成することによって製作される。
【0026】なお、このメタライズ層1bを成す金属ペ
ーストは、例えばモリブデン−マンガンの場合、モリブ
デン,マンガンのような高融点金属粉末に適当な有機バ
インダ、溶剤等を添加混合することによって得られる。
【0027】また、このメタライズ層1bは、その表面
に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具
体的には厚さ0.5〜9μmのニッケル(Ni)層をメ
ッキ法により被着させておくと、基体1とシールリング
2,リード端子4との銀ロウ等のロウ材による接合、お
よび、半導体素子6と載置部1aとの錫(Sn)−鉛
(Pb)半田等の低融点半田による接合を可能にする、
所謂メタライズ接合層として機能する。また、このニッ
ケル層の表面にさらに厚さ0.5〜9μmの金層をメッ
キ法により被着させることによって、半導体素子6とボ
ンディングワイヤ5との電気的接続を可能にする電気的
接合層として機能する。
【0028】シールリング2は、Fe−Ni−Co合金
等の金属材料から成り、基体1の熱膨張係数に近似した
ものを用いることによって、基体1の上面に戴置部1a
および凹部を囲繞するように銀ロウ等のロウ材で接合し
た後の、熱膨張差による歪みを極めて小さいものとし、
その結果それらの接合を強固なものとできる。
【0029】このシールリング2は、そのインゴットに
圧延加工や打ち抜き加工等の従来周知の金属加工を施す
ことによって所定の形状に製作される。また、その表面
に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具
体的には厚さ0.5〜9μmのニッケル層をメッキ法等
により被着させておくと、基体1上面との銀ロウ等によ
る接合をより強固なものとできる。
【0030】このシールリング2上面には、サファイア
ガラス等から成る透光性部材の周縁部に形成された金属
膜を介して、Fe−Ni−Co合金等から成る金属フレ
ームを接合した蓋体3が、シーム溶接等の溶接によって
接合される。
【0031】この蓋体3は、その主面に開けられた窓部
に透光性部材が設けられ、かつ半導体素子6を封止する
ように凹部を覆って基体1の上面に接合される。これに
より、内部に収納された半導体素子6を気密に封止する
機能を有するとともに、透光性部材に紫外線等の外光を
透過させ半導体素子6に外光を伝達する所謂光透過窓と
しての機能を有する。また、蓋体3全体がサファイアガ
ラス等の透光性部材から成っていてもよい。
【0032】また、この蓋体3の透光性部材がサファイ
アガラスから成る場合、その熱膨張係数が約5×10-6
/℃(室温〜400℃)であるため、熱膨張係数が4×
10 -6〜5×10-6/℃程度(室温〜400℃)のFe
−Ni−Co合金から成る金属フレームとの熱膨張係数
が近似し、それらの接合を非常に強固なものとできる。
【0033】この蓋体3の金属フレームは、そのインゴ
ットに圧延加工や打ち抜き加工等の従来周知の金属加工
を施すことによって所定の形状に製作される。また、そ
の表面に耐蝕性に優れかつロウ材との濡れ性に優れる金
属、具体的には厚さ0.5〜9μmのニッケル層と、厚
さ0.5〜9μmの金層をメッキ法により被着させるこ
とによって、透光性部材の周縁部の金属膜に金(Au)
−錫(Sn)等の低融点ロウ材で強固に接合される。
【0034】この蓋体3の透光性部材は、不活性ガスが
紫外線等による外光によって変質し蓋体3の透光性部材
の内面側(凹部側)へ付着するのを、基体1に形成され
た不活性ガス循環用の貫通孔1cが有効に防止するた
め、透明度の非常に高い状態を維持できる。
【0035】このように、蓋体3の透光性部材を透過す
る外光は、基体1の凹部内の不活性ガスを変質させるこ
となく、凹部内に収納されたいかなる大きさの半導体素
子6にも十分に照射される。そのため、半導体素子6と
外光との結合効率を十分に確保でき、また半導体素子6
に記憶されている信号,データ等の消去を十分なものと
でき、その結果半導体素子6を長期間にわたり正常かつ
安定に作動させ得る。
【0036】かくして、本発明の半導体パッケージは、
上面に凹部が形成され、凹部底面に方形状の半導体素子
6を載置する載置部1aが設けられた基体1と、半導体
素子6を封止するように凹部を覆って上面に接合される
透光性の蓋体3とを具備したものであり、半導体素子6
を気密に封止するために封入した窒素ガス,アルゴンガ
ス等の不活性ガスの循環を可能にするために、基体の上
面から凹部の内側面にかけて貫通する少なくとも2つの
貫通孔1cが形成されるとともに、2つの貫通孔1cの
内側面側の各開口が半導体素子6の略対角線の延長線上
に対向して設けられている。
【0037】これにより、不活性ガスが紫外線等による
外光によって変質し蓋体3の透光性部材の内面側へ付着
するのを有効に防止でき、透明度の非常に高い状態を維
持した透光性部材を有する蓋体3を得ることができる。
その結果、この蓋体3を透過する外光によって半導体素
子6を長期間にわたり正常かつ安定に作動させ得る。
【0038】このように、基体1、シールリング2、蓋
体3とで、半導体素子6を半導体パッケージ内部に収容
するとともに、貫通孔1cに不活性ガス循環用パイプを
接続することによって、半導体素子6が半導体パッケー
ジ内部に気密に収容され、基体1の凹部内で不活性ガス
を循環させ得る。また、ボンディングワイヤ5とリード
端子4と半導体素子6とを電気的に接続し、外部から蓋
体3の透光性部材を通して外光を透過させることによっ
て、半導体素子6がその外光を受信し作動したり、外部
の映像を取り込み信号化したり、半導体素子6に書き込
まれ記憶されている信号,データ等の消去等を良好に行
うことができる半導体装置となる。
【0039】なお、本発明は上記実施形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。
【0040】例えば、貫通孔1cは、メタライズ層1b
が被着形成されていない基体1の側部から基体1の内部
にかけて貫通するように形成されていても良く、この場
合、積層されるセラミックグリーンシートに貫通孔1c
を形成するための加工を施す作業効率が良くなるととも
に、不活性ガス循環用パイプを接続する際に、この不活
性ガス循環用パイプが蓋体3やリード端子4に接触し、
それらを破損させる危険性を回避し易くなる。
【0041】また、本発明の半導体素子6は、CCD,
PD,EPROM等の受光型のものに限らず、LD(半
導体レーザ)等の発光型のものであってもよい。
【0042】
【発明の効果】本発明は、基体の上面から凹部の内側面
にかけて貫通する2つの貫通孔が形成されるとともに、
貫通孔の凹部の内側面側の各開口がそれぞれ半導体素子
の略対角線の延長線上に対向して設けられていることに
より、不活性ガスが紫外線等による外光によって変質し
蓋体の透光性部材の内面側へ付着するのを有効に防止で
き、透明度の非常に高い状態を維持した透光性部材を有
する蓋体を得ることができる。その結果、この蓋体を透
過する外光によって半導体素子を長期間にわたり正常か
つ安定に作動させ得る。
【0043】また、本発明は、貫通孔の凹部の内側面側
の各開口下端は、半導体素子の上面よりも高くかつ上面
から5mmまでの高さに設けられていることにより、不
活性ガスを貫通孔より基体の凹部内に速やかに満遍なく
供給し、また速やかに排出し易いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの一実施形態を示す
断面図である。
【図2】図1の蓋体を除く基体の平面図である。
【図3】従来の半導体パッケージの断面図である。
【図4】本発明の半導体パッケージの他の実施形態を示
す断面図である。
【符号の説明】
1:基体 1a:載置部 1c:貫通孔 2:シールリング 3:蓋体 6:受光型の半導体素子

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】上面に凹部が形成され、該凹部底面に方形
    状の半導体素子を載置する載置部が設けられた基体と、
    主面に透光性部材が設けられ、かつ前記半導体素子を封
    止するように前記凹部を覆って前記上面に接合された蓋
    体とを具備した半導体素子収納用パッケージにおいて、
    前記基体の上面から前記凹部の内側面にかけて貫通する
    2つの貫通孔が形成されるとともに、該貫通孔の前記内
    側面側の各開口がそれぞれ前記半導体素子の略対角線の
    延長線上に対向して設けられていることを特徴とする半
    導体素子収納用パッケージ。
  2. 【請求項2】前記貫通孔の前記内側面側の各開口下端
    は、前記半導体素子の上面よりも高くかつ該上面から5
    mmまでの高さに設けられていることを特徴とする請求
    項1記載の半導体素子収納用パッケージ。
JP2000173414A 2000-06-09 2000-06-09 半導体素子収納用パッケージ Pending JP2001351998A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000173414A JP2001351998A (ja) 2000-06-09 2000-06-09 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000173414A JP2001351998A (ja) 2000-06-09 2000-06-09 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2001351998A true JP2001351998A (ja) 2001-12-21

Family

ID=18675648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000173414A Pending JP2001351998A (ja) 2000-06-09 2000-06-09 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2001351998A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065445A1 (en) * 2002-01-31 2003-08-07 Nec Schott Components Corporation Method for preparing gas-tight terminal
JP2006099095A (ja) * 2004-09-27 2006-04-13 Idc Llc ディスプレイをパッケージングするための方法およびシステム
KR100714776B1 (ko) 2004-05-10 2007-05-04 샤프 가부시키가이샤 반도체 장치, 반도체 장치의 제조방법 및 광학장치용 모듈
JP2007128987A (ja) * 2005-11-01 2007-05-24 Sharp Corp 半導体パッケージおよびこれを用いた半導体装置
US7668415B2 (en) 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
US7701631B2 (en) 2004-09-27 2010-04-20 Qualcomm Mems Technologies, Inc. Device having patterned spacers for backplates and method of making the same
US7746537B2 (en) 2006-04-13 2010-06-29 Qualcomm Mems Technologies, Inc. MEMS devices and processes for packaging such devices
US8115983B2 (en) 2004-09-27 2012-02-14 Qualcomm Mems Technologies, Inc. Method and system for packaging a MEMS device
US8379392B2 (en) 2009-10-23 2013-02-19 Qualcomm Mems Technologies, Inc. Light-based sealing and device packaging
US8682130B2 (en) 2004-09-27 2014-03-25 Qualcomm Mems Technologies, Inc. Method and device for packaging a substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065445A1 (en) * 2002-01-31 2003-08-07 Nec Schott Components Corporation Method for preparing gas-tight terminal
KR100714776B1 (ko) 2004-05-10 2007-05-04 샤프 가부시키가이샤 반도체 장치, 반도체 장치의 제조방법 및 광학장치용 모듈
US8115983B2 (en) 2004-09-27 2012-02-14 Qualcomm Mems Technologies, Inc. Method and system for packaging a MEMS device
JP2006099095A (ja) * 2004-09-27 2006-04-13 Idc Llc ディスプレイをパッケージングするための方法およびシステム
US7668415B2 (en) 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
US7701631B2 (en) 2004-09-27 2010-04-20 Qualcomm Mems Technologies, Inc. Device having patterned spacers for backplates and method of making the same
US8682130B2 (en) 2004-09-27 2014-03-25 Qualcomm Mems Technologies, Inc. Method and device for packaging a substrate
JP4535386B2 (ja) * 2004-09-27 2010-09-01 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド ディスプレイをパッケージングするための方法およびシステム
US8124434B2 (en) 2004-09-27 2012-02-28 Qualcomm Mems Technologies, Inc. Method and system for packaging a display
JP2007128987A (ja) * 2005-11-01 2007-05-24 Sharp Corp 半導体パッケージおよびこれを用いた半導体装置
JP4554492B2 (ja) * 2005-11-01 2010-09-29 シャープ株式会社 半導体パッケージの製造方法
US7746537B2 (en) 2006-04-13 2010-06-29 Qualcomm Mems Technologies, Inc. MEMS devices and processes for packaging such devices
US8379392B2 (en) 2009-10-23 2013-02-19 Qualcomm Mems Technologies, Inc. Light-based sealing and device packaging

Similar Documents

Publication Publication Date Title
EP0089044B1 (en) A semiconductor device having a container sealed with a solder of low melting point
CN1930680B (zh) 集合基板
JP2001351998A (ja) 半導体素子収納用パッケージ
JP3500304B2 (ja) 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ
JP2004207672A (ja) 発光素子収納用パッケージおよび発光装置
JP3619393B2 (ja) 光半導体素子収納用パッケージ
JP6010394B2 (ja) 電子素子収納用パッケージおよび電子装置
JP4931438B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2005093675A (ja) 蓋体およびこれを用いた光半導体素子収納用パッケージ
JPH05160284A (ja) 半導体素子収納用パッケージ
JP3488392B2 (ja) 光半導体素子収納用パッケージ
JP2003197803A (ja) 半導体パッケージ
JP2004014579A (ja) 光半導体素子収納用パッケージ
JP3481840B2 (ja) 光半導体素子収納用パッケージ
JPH09167810A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2003037196A (ja) 光半導体素子収納用パッケージ
JP2002243993A (ja) 光半導体素子収納用パッケージ
JP2000277644A (ja) 光半導体素子収納用パッケージの製造方法
JP2004221505A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JPH1167950A (ja) 電子部品収納用パッケージ
JP2009111054A (ja) 光半導体装置
JP2003283029A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2000147329A (ja) 光半導体素子収納用パッケージ
JPH05166958A (ja) 半導体素子収納用パッケージ
JP2000277642A (ja) 光半導体素子収納用パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215