JP2001351802A - Electronic parts - Google Patents

Electronic parts

Info

Publication number
JP2001351802A
JP2001351802A JP2000168709A JP2000168709A JP2001351802A JP 2001351802 A JP2001351802 A JP 2001351802A JP 2000168709 A JP2000168709 A JP 2000168709A JP 2000168709 A JP2000168709 A JP 2000168709A JP 2001351802 A JP2001351802 A JP 2001351802A
Authority
JP
Japan
Prior art keywords
electrode
paste
dividing
resistor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000168709A
Other languages
Japanese (ja)
Other versions
JP4510235B2 (en
Inventor
Kenji Kurato
健二 蔵藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000168709A priority Critical patent/JP4510235B2/en
Publication of JP2001351802A publication Critical patent/JP2001351802A/en
Application granted granted Critical
Publication of JP4510235B2 publication Critical patent/JP4510235B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide electronic parts in which the variations of electrical characteristics are reduced by making the applied width of electrode paste which becomes side-face electrode sections uniform and the occurrence of short circuits between adjacent electrodes due to the electrode paste spread over the electrodes is prevented when the parts in a multiple resistor, etc. SOLUTION: The electronic parts are formed in such a way that electrode sections are arranged on an assembled insulating substrate having first and second dividing grooves cut into the substrate and a resistor and/or a dielectric material is arranged between the electrode sections, and then, the side-face electrode sections are arranged by applying the electrode paste to the side edge sections of bar-like substrates formed by dividing the insulating substrate along the first dividing grooves in the lengthwise direction and dividing the bar-like substrates along the second dividing grooves. Side- face electrode width control means which control the applied width of the electrode paste applied to the side edge sections of the bar-like substrates in the lengthwise direction are arranged on the bar-like substrates. In addition, the side-face electrode width control means are arranged in nearly parallel with the first dividing groves and the means are formed in the forms of step walls, projected line walls, or recessed line grooves.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電子部品に関するも
のであり、特に、分割溝の刻設された集合絶縁基板の状
態で製造され、最終的に分割溝で分割することによって
単体とされる電子部品の電極部を精度よく製造すること
ができる電子部品である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component, and more particularly to an electronic component manufactured in a state of a collective insulating substrate in which a dividing groove is engraved, and finally divided by the dividing groove into a single unit. It is an electronic component that can accurately manufacture the electrode portion of the component.

【0002】[0002]

【従来の技術】従来、チップ抵抗器やチップコンデンサ
などの電子部品は、格子状に分割溝を刻設した集合絶縁
基板の状態で抵抗体や誘電体の配設を行い、その後、分
割溝に沿って分割を行うことによって棒状基板とし、特
開平8−213222号公報や特開平8−213223
号公報に記載されているような電極塗布装置によって、
同棒状基板の長手方向の側面部分に電極ペーストを塗布
して側面電極部を形成している。
2. Description of the Related Art Conventionally, electronic components such as chip resistors and chip capacitors are provided with resistors and dielectrics in a state of a collective insulating substrate in which division grooves are formed in a lattice shape, and thereafter, are provided in the division grooves. A rod-shaped substrate is obtained by dividing the substrate along the line, as disclosed in JP-A-8-213222 and JP-A-8-213223.
By an electrode coating device as described in
An electrode paste is applied to a side surface portion of the rod-shaped substrate in the longitudinal direction to form a side electrode portion.

【0003】同電極塗布装置では、図6に示すように、
棒状基板100の長手方向の側面を下方に向け、平面視略
U字状とした棒状基板保持治具200によって同棒状基板1
00を保持固定し、同棒状基板保持治具200の下方より、
上面に所要の厚みに電極ペーストを塗布したペースト膜
面300を上昇させ、ペースト膜面300を棒状基板100の長
手方向の側面に当接させことによって塗布している。
In the same electrode coating apparatus, as shown in FIG.
The rod-shaped substrate 1 is turned by a rod-shaped substrate holding jig 200 having a substantially U-shape in plan view with the longitudinal side surface of the rod-shaped substrate 100 facing downward.
00 and fix it, from below the rod-shaped substrate holding jig 200,
The paste film surface 300 on which the electrode paste is applied to a required thickness on the upper surface is raised, and the paste film surface 300 is applied by abutting the side surface of the rod-shaped substrate 100 in the longitudinal direction.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記の塗布方
法では、ペースト膜面への漬け込み幅が電極ペーストの
塗込み幅となるが、ペースト膜面の厚みバラツキ、及
び、電極ペーストの表面張力などの様々な因子によっ
て、電極ペースト400の塗込み幅Tが、図7(a)に示
すように均一とはならず、電子部品毎に側面電極部の大
きさが異なった製品ができあがることとなり、電気特性
に大きなバラツキを発生させる原因となっていた。
However, in the above-mentioned coating method, the immersion width on the paste film surface becomes the application width of the electrode paste. However, the thickness variation of the paste film surface, the surface tension of the electrode paste, etc. Due to the various factors described above, the application width T of the electrode paste 400 is not uniform as shown in FIG. 7A, and a product having a different side electrode portion for each electronic component is completed. This causes large variations in electrical characteristics.

【0005】また、図7(b)に示すような多連のチッ
プ抵抗器などの場合には、電極ペースト400の塗込み幅
Tが一定とならずに幅が太くなった部分において、隣り
合った電極間に電極ペースト400が跨り、ショートを生
起するという問題があった。
In the case of a multiple chip resistor or the like as shown in FIG. 7B, the width T of the electrode paste 400 applied is not constant, and the width of the electrode paste 400 is increased. There is a problem that the electrode paste 400 straddles between the electrodes, which causes a short circuit.

【0006】[0006]

【課題を解決するための手段】上記の問題点を解決する
べく、本発明では、複数の互いに平行な第1分割溝と、
同第1分割溝と直交する複数の互いに平行な第2分割溝
とを刻設した集合絶縁基板に電極部を配設し、同電極部
間に抵抗体及び/または誘電体を配設し、第1分割溝に
沿って分割することにより形成した棒状基板の長手方向
側縁部に電極ペーストを塗布して側面電極部を配設し、
第2分割溝に沿って分割して形成した電子部品であっ
て、前記棒状基板に側面電極幅規制手段を配設し、棒状
基板の長手方向側縁部に塗布する電極ペーストの塗込み
幅を規制していることを特徴とする電子部品を提供せん
とするものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a plurality of mutually parallel first divided grooves.
Disposing an electrode portion on a collective insulating substrate in which a plurality of parallel second division grooves orthogonal to the first division groove are engraved, and disposing a resistor and / or a dielectric between the electrode portions; An electrode paste is applied to a longitudinal side edge portion of a rod-shaped substrate formed by dividing along the first dividing groove, and a side electrode portion is provided.
An electronic component formed by being divided along the second dividing groove, wherein a side electrode width regulating means is provided on the rod-shaped substrate, and an application width of an electrode paste applied to a longitudinal side edge of the rod-shaped substrate is reduced. It is intended to provide an electronic component characterized by regulation.

【0007】特に、側面電極幅規制手段を第1分割溝と
略平行に配設していることにも特徴を有するものであ
り、さらには、側面電極幅規制手段が段差壁、または、
突条壁、または、凹条溝であることにも特徴を有するも
のである。
In particular, the invention is characterized in that the side electrode width regulating means is disposed substantially in parallel with the first dividing groove. Further, the side electrode width regulating means has a step wall or
It is also characterized in that it is a ridge wall or a concave groove.

【0008】[0008]

【発明の実施の形態】本発明の電子部品では、集合絶縁
基板を分割して形成した棒状基板の長手方向側縁部に、
電極ペーストを一様に塗布して側面電極部を配設するた
めに、同棒状基板に側面電極幅規制手段を配設し、棒状
基板の長手方向側縁部に塗布する電極ペーストの塗込み
幅を規制するようにしている。
BEST MODE FOR CARRYING OUT THE INVENTION In an electronic component of the present invention, a rod-shaped substrate formed by dividing a collective insulating substrate is provided on a longitudinal side edge thereof.
In order to uniformly apply the electrode paste and dispose the side electrode portion, a side electrode width regulating means is disposed on the rod-shaped substrate, and the width of the electrode paste applied to the longitudinal side edge of the rod-shaped substrate is applied. Is regulated.

【0009】特に、同側面電極幅規制手段を第1分割溝
と略平行に配設しており、さらには、側面電極幅規制手
段を段差壁、または、突条壁、または、凹条溝によって
形成している。
In particular, the side surface electrode width regulating means is disposed substantially in parallel with the first dividing groove, and the side surface electrode width regulating means is further provided by a step wall, a projecting wall, or a concave groove. Has formed.

【0010】以下において、図面を用いながら実施例に
基づいて詳説する。以下においては多連チップ抵抗器の
場合についての説明を行うが、多連チップ抵抗器に限定
するものではなく、1つのチップ基板上に1つの抵抗体
または誘電体を配設したチップ抵抗器またはチップコン
デンサ、さらには、多連チップコンデンサや1つのチッ
プ基板上に抵抗体と誘電体とを配設したネットワーク電
子部品など、分割溝に沿った分割にともなってあらわれ
る分割面に、側面電極部を形成する電子部品であればど
のようなものにでも応用することができる。
Hereinafter, a detailed description will be given based on embodiments with reference to the drawings. In the following, the case of a multiple chip resistor will be described. However, the present invention is not limited to the multiple chip resistor, but a chip resistor in which one resistor or dielectric is disposed on one chip substrate or Side electrodes are provided on the division surface that appears along the division grooves, such as chip capacitors, further, multiple chip capacitors, and network electronic components in which resistors and dielectrics are arranged on one chip substrate. The present invention can be applied to any electronic component to be formed.

【0011】また、以下の実施例の説明において、複数
の実施例を挙げて説明するが、同一構成部については同
一符号を使用し、第1実施例と重複する内容の説明は省
略している。
Further, in the following description of the embodiments, a plurality of embodiments will be described. However, the same reference numerals are used for the same components, and the description of the same contents as those of the first embodiment is omitted. .

【0012】[0012]

【実施例】<第1実施例(側面電極幅規制手段が段差壁
の場合)>図1は第1実施例のチップ抵抗器A1の製造工
程を説明する説明図である。
FIG. 1 is an explanatory view for explaining a manufacturing process of a chip resistor A1 according to a first embodiment.

【0013】同チップ抵抗器A1は、図1(a)に示すよ
うに、複数の互いに平行な第1分割溝2と、同第1分割
溝2と直行する複数の互いに平行な第2分割溝3とを刻
設したセラミックスからなる集合絶縁基板4aの状態で製
造している。第1分割溝2と第2分割溝3とで区分され
る1つ1つのセラミックスの矩形体をチップ基板1と呼
ぶことにする。本実施例では、絶縁基板としてセラミッ
クスを使用しているが、セラミックスに限定するもので
はなく、その他の絶縁材を使用してもよい。
As shown in FIG. 1A, the chip resistor A1 includes a plurality of first divided grooves 2 parallel to each other and a plurality of parallel second divided grooves perpendicular to the first divided grooves 2. 3 is manufactured in the state of a collective insulating substrate 4a made of ceramics engraved. Each rectangular body of ceramics divided by the first divided groove 2 and the second divided groove 3 is referred to as a chip substrate 1. In this embodiment, ceramics is used as the insulating substrate. However, the present invention is not limited to ceramics, and other insulating materials may be used.

【0014】また、本実施例では、製造されるチップ抵
抗器A1が、1つのチップ上に複数の抵抗体5を配設した
多連チップ抵抗器であるので、隣り合った各抵抗体5の
電極間部分に切欠部6を設けるべく、所用の位置に予め
貫通孔6'を形成している。
In this embodiment, the chip resistor A1 to be manufactured is a multiple chip resistor in which a plurality of resistors 5 are arranged on one chip, so that each of the adjacent resistor 5 In order to provide the notch 6 in the portion between the electrodes, a through-hole 6 'is previously formed at a required position.

【0015】さらに、本実施例では、側面電極幅規制手
段となる段差壁7を形成すべく、集合絶縁基板4a両面に
予め第1分割溝2に沿って段差形成用溝8を形成してい
る。従って、後述するように、第1分割溝2に沿って集
合絶縁基板4aを分割することによって、同第1分割溝2
と略平行となった段差壁7とすることができる。
Further, in this embodiment, a step forming groove 8 is formed in advance on the both surfaces of the collective insulating substrate 4a along the first dividing groove 2 in order to form a step wall 7 serving as a side surface electrode width regulating means. . Therefore, as described later, by dividing the collective insulating substrate 4a along the first division groove 2, the first division groove 2
The step wall 7 can be substantially parallel to the step wall 7.

【0016】段差形成用溝8の形成は、第1分割溝2に
沿って集合絶縁基板4aに段差形成用溝8を刻設すること
によって形成してもよいし、第1分割溝2に相当する部
分を打ち抜いたセラミックスシートを集合絶縁基板4aに
積層することによって形成してもよい。本実施例では、
焼成前の集合絶縁基板4aを金型で押圧することによって
段差形成用溝8を形成し、第1分割溝2及び第2分割溝
3を刻設した後、焼成することによって段差形成用溝8
の形成された集合絶縁基板4aとしている。
The step-forming groove 8 may be formed by carving the step-forming groove 8 in the collective insulating substrate 4a along the first division groove 2, or may correspond to the first division groove 2. Alternatively, the ceramic sheet may be formed by laminating a ceramic sheet having a punched portion on the collective insulating substrate 4a. In this embodiment,
A step forming groove 8 is formed by pressing the collective insulating substrate 4a before firing with a mold, and the first dividing groove 2 and the second dividing groove 3 are engraved.
Is formed on the collective insulating substrate 4a.

【0017】同集合絶縁基板4aに対して、図1(b)に
示すように、上部電極9となる電極ペーストを印刷し、
かつ、集合絶縁基板4aの裏面に下部電極10となる電極ペ
ーストを印刷し、焼成した後、上部電極9,9間に抵抗体
5となる抵抗体ペーストを印刷・焼成して抵抗体5を形
成する。その後、抵抗体5を被覆する保護ガラス層11と
なるガラスペーストを印刷・焼成した後、抵抗体5をレ
ーザーなどでトリミングすることによって抵抗値調整を
行う。図中の符号12は、トリミングによって形成された
トリミング溝である。
As shown in FIG. 1B, an electrode paste to be the upper electrode 9 is printed on the insulating substrate 4a.
Also, after printing and firing an electrode paste to be the lower electrode 10 on the back surface of the collective insulating substrate 4a, a resistor paste to be the resistor 5 is printed and fired between the upper electrodes 9 to form the resistor 5. I do. After that, after printing and baking a glass paste to be the protective glass layer 11 covering the resistor 5, the resistance is adjusted by trimming the resistor 5 with a laser or the like. Reference numeral 12 in the figure denotes a trimming groove formed by trimming.

【0018】抵抗値調整後、トリミング溝12を埋め戻す
べく中間ガラス層13(図1(e)参照)となるガラスペ
ーストを印刷し、同中間ガラス層13を被覆するようにさ
らに被覆ガラス層14となるガラスペーストを印刷し、焼
成することによって抵抗体5を封止するようにしている
(図1(c))。
After adjusting the resistance value, a glass paste to be an intermediate glass layer 13 (see FIG. 1E) is printed to refill the trimming groove 12, and a coating glass layer 14 is further coated so as to cover the intermediate glass layer 13. The resistor 5 is sealed by printing and baking a glass paste to be used (FIG. 1C).

【0019】中間ガラス層13及び被覆ガラス層14による
抵抗体5の封止後、第1分割溝2に沿って集合絶縁基板
4aを分割し、図1(d)に示すように棒状基板15aとす
る。上述したように、棒状基板15aの両面の両側部分に
は、段差形成用溝8の形成にともなう段差壁7が形成さ
れている。
After sealing the resistor 5 with the intermediate glass layer 13 and the covering glass layer 14, the collective insulating substrate is formed along the first dividing groove 2.
4a is divided into rod-shaped substrates 15a as shown in FIG. As described above, the step wall 7 is formed on both sides of the rod-shaped substrate 15a along with the formation of the step forming groove 8.

【0020】この棒状基板15aの両側に、従来の技術の
項で説明した電極塗布装置によって電極ペーストを塗布
し、焼成することによって側面電極16として、上部電極
9と下部電極10とを電気的に接続するようにしている。
An electrode paste is applied to both sides of the rod-shaped substrate 15a by the electrode coating apparatus described in the section of the prior art and fired to electrically connect the upper electrode 9 and the lower electrode 10 as side electrodes 16. I try to connect.

【0021】側面電極16となる電極ペーストの塗布にお
いては、段差壁7により電極ペーストの伸延を防止する
ことによって、電極ペーストの塗込み幅を同段差壁7に
よって規制することができ、電極部の大きさを均一にそ
ろえることができる。従って、電気特性のバラツキを抑
えることができるとともに、多連電子部品では、隣り合
った電極間でのショートの生起を防止することができ
る。
In the application of the electrode paste to be the side electrodes 16, the spreading width of the electrode paste can be regulated by the step walls 7 by preventing the electrode paste from being extended by the step walls 7. The size can be evenly distributed. Therefore, variation in electrical characteristics can be suppressed, and in a multiple electronic component, occurrence of a short circuit between adjacent electrodes can be prevented.

【0022】側面電極16の形成後、棒状基板15aを第2
分割溝3に沿って分割することによって1つ1つに分離
し、上部電極9,下部電極10、及び、側面電極16部分に
ニッケルめっき、及び、半田めっきを施して外部接続端
子17を形成することによりチップ抵抗器A1が完成する。
After the formation of the side electrodes 16, the rod-shaped substrate 15a is
The outer connection terminals 17 are formed by dividing the upper electrode 9, the lower electrode 10, and the side surface electrodes 16 by nickel plating and solder plating by dividing along the dividing grooves 3. Thereby, the chip resistor A1 is completed.

【0023】段差壁7の形成方法の他の実施例として、
図2(a)に示すように、複数の互いに平行な第1分割
溝2と、同第1分割溝2と直行する複数の互いに平行な
第2分割溝3とを刻設した集合絶縁基板4a'であって、
段差形成用溝8の形成を行っていない同集合絶縁基板4
a'を用いて行う方法がある。同集合絶縁基板4a'にも貫
通孔6'を穿設している。
As another embodiment of the method of forming the step wall 7,
As shown in FIG. 2A, a collective insulating substrate 4a having a plurality of mutually parallel first divided grooves 2 and a plurality of mutually parallel second divided grooves 3 orthogonal to the first divided grooves 2. '
The same set insulating substrate 4 in which the step forming groove 8 is not formed.
There is a method using a '. A through-hole 6 'is also formed in the collective insulating substrate 4a'.

【0024】集合絶縁基板4a'に対して、図2(b)に
示すように、上部電極9及び下部電極10を形成した後に
上部電極9,9間に抵抗体5を形成し、その後、抵抗体5
を保護ガラス層11で被覆し、レーザーなどでトリミング
することによってトリミング溝12を刻設しながら抵抗値
調整を行う。
As shown in FIG. 2 (b), after forming an upper electrode 9 and a lower electrode 10 on the collective insulating substrate 4a ', a resistor 5 is formed between the upper electrodes 9 and 9, and then the resistor 5 is formed. Body 5
Is covered with a protective glass layer 11 and trimmed with a laser or the like to adjust the resistance while engraving the trimming groove 12.

【0025】抵抗値調整後、トリミング溝12を埋め戻す
べく中間ガラス層13(図2(e)参照)となるガラスペ
ーストを印刷し、同中間ガラス層13を被覆するようにさ
らに被覆ガラス層14'となるガラスペーストを印刷し、
焼成することによって抵抗体5を封止する(図2
(c))。
After adjusting the resistance value, a glass paste to be an intermediate glass layer 13 (see FIG. 2E) is printed to fill back the trimming groove 12, and a coating glass layer 14 is further coated so as to cover the intermediate glass layer 13. Print the glass paste
The resistor 5 is sealed by firing (FIG. 2)
(C)).

【0026】この時、被覆ガラス層14'は抵抗体5を被
覆するだけでなく、貫通孔6'を穿設したことによって突
出状となっている電極端子用突部20の基端部分上面まで
被覆するようにガラスペーストを印刷し、特に、側縁部
分が第1分割溝2と略平行となるように印刷し、焼成す
ることによって、被覆ガラス層14'により段差壁7',7'を
形成している。
At this time, the coating glass layer 14 ′ not only covers the resistor 5 but also extends to the upper surface of the base end portion of the electrode terminal projection 20 which is formed by forming the through hole 6 ′. A glass paste is printed so as to cover, and in particular, a side edge portion is printed so as to be substantially parallel to the first dividing groove 2 and baked, so that the step walls 7 ′ and 7 ′ are formed by the covering glass layer 14 ′. Has formed.

【0027】さらに、集合絶縁基板4a'の裏面側にも、
抵抗体5はないものの被覆ガラス層14'と同一の印刷パ
ターンを用いてガラスペーストを印刷し、焼成すること
によって、被覆ガラス層14'による段差壁7',7'を形成し
ている。
Further, on the back side of the collective insulating substrate 4a ',
Although there is no resistor 5, a glass paste is printed using the same printing pattern as the coating glass layer 14 ′ and baked, thereby forming the step walls 7 ′ and 7 ′ by the coating glass layer 14 ′.

【0028】段差壁7'の形成は、被覆ガラス層14'によ
るものだけではなく、保護ガラス層11または中間ガラス
層13の形成時に、同保護ガラス層11または中間ガラス層
13によって形成してもよい。あるいは、保護ガラス層1
1、中間ガラス層13、被覆ガラス層14'の全てにおいて形
成するようにしてもよい。
The step wall 7 ′ is formed not only by the covering glass layer 14 ′, but also when the protective glass layer 11 or the intermediate glass layer 13 is formed.
13 may be formed. Alternatively, protective glass layer 1
1, it may be formed in all of the intermediate glass layer 13 and the coating glass layer 14 '.

【0029】その後、集合絶縁基板4a'を第1分割溝2
に沿って分割し、図2(d)に示すように棒状基板15a'
とする。同棒状基板15a'の両側に、従来の技術の項で説
明した電極塗布装置によって電極ペーストを塗布し、焼
成することによって側面電極16とし、上部電極9と下部
電極10とを電気的に接続する。
Thereafter, the collective insulating substrate 4a 'is
And the rod-shaped substrate 15a 'as shown in FIG.
And An electrode paste is applied to both sides of the rod-shaped substrate 15a 'by the electrode coating device described in the section of the related art, and the electrode paste is baked to form the side electrode 16, and the upper electrode 9 and the lower electrode 10 are electrically connected. .

【0030】側面電極16となる電極ペーストの塗布にお
いては、図2(e)に示すように、段差壁7'により電極
ペーストの伸延を防止することによって、電極ペースト
の塗込み幅を同段差壁7'によって規制することができ、
電極部の大きさを均一にそろえることができる。従っ
て、電気特性のバラツキを抑えることができるととも
に、多連電子部品では、隣り合った電極間でのショート
の生起を防止することができる。
As shown in FIG. 2 (e), when the electrode paste for forming the side electrode 16 is applied, the extension of the electrode paste is prevented by the stepped wall 7 'so that the width of the electrode paste to be applied is reduced. Can be regulated by 7 '
The size of the electrode portion can be made uniform. Therefore, variation in electrical characteristics can be suppressed, and in a multiple electronic component, occurrence of a short circuit between adjacent electrodes can be prevented.

【0031】<第2実施例(側面電極幅規制手段が突条
壁の場合)>図3は第2実施例のチップ抵抗器A2の製造
工程を説明する説明図である。
<Second embodiment (when side electrode width regulating means is a ridge wall)> FIG. 3 is an explanatory view for explaining a manufacturing process of a chip resistor A2 of a second embodiment.

【0032】同チップ抵抗器A2も、図3(a)に示すよ
うに、複数の互いに平行な第1分割溝2と、同第1分割
溝2と直行する複数の互いに平行な第2分割溝3とを刻
設した集合絶縁基板4bの状態で製造している。
As shown in FIG. 3A, the chip resistor A2 also has a plurality of mutually parallel first divided grooves 2 and a plurality of mutually parallel second divided grooves orthogonal to the first divided grooves 2. 3 is manufactured in the state of the collective insulating substrate 4b engraved with the above.

【0033】本実施例でも、製造されるチップ抵抗器A2
が、1つのチップ上に複数の抵抗体5を配設した多連チ
ップ抵抗器であるので、隣り合った各抵抗体5の電極間
部分に切欠部6を設けるべく、所用の位置に予め貫通孔
6'を形成している。
In this embodiment, the chip resistor A2
However, since it is a multiple chip resistor in which a plurality of resistors 5 are arranged on a single chip, it is necessary to penetrate the resistor 5 in advance to a required position in order to provide a cutout 6 between the electrodes of the adjacent resistors 5. Hole
6 '.

【0034】さらに、本実施例では、側面電極幅規制手
段となる突条壁18,18を、予め集合絶縁基板4b両面に第
1分割溝2と平行に突設し、チップ基板1の両面の左右
両側に突条壁18,18が形成されるようにしている。同突
条壁18,18の形成は、ガラスペーストの印刷・焼成によ
る形成であってもよいし、線状に形成したセラミックス
シートを所用の位置に配設して焼結させることによって
形成してもよい。あるいは、単に耐熱性の樹脂を印刷す
ることによって形成してもよい。
Further, in this embodiment, the ridge walls 18, 18 serving as the side surface electrode width regulating means are previously provided on both surfaces of the collective insulating substrate 4b in parallel with the first dividing groove 2, so that both surfaces of the chip substrate 1 are formed. Protrusions 18 are formed on both left and right sides. The ridge walls 18, 18 may be formed by printing and firing glass paste, or may be formed by arranging and sintering a linearly formed ceramic sheet at a required position. Is also good. Alternatively, it may be formed by simply printing a heat-resistant resin.

【0035】同集合絶縁基板4bに対して、図3(b)に
示すように、上部電極9及び下部電極10を形成した後に
上部電極9,9間に抵抗体5を形成し、その後、抵抗体5
を保護ガラス層11で被覆し、レーザーなどでトリミング
することによってトリミング溝12を刻設しながら抵抗値
調整を行う。
As shown in FIG. 3 (b), after forming an upper electrode 9 and a lower electrode 10 on the same insulating substrate 4b, a resistor 5 is formed between the upper electrodes 9, 9. Body 5
Is covered with a protective glass layer 11 and trimmed with a laser or the like to adjust the resistance while engraving the trimming groove 12.

【0036】抵抗値調整後、トリミング溝12を埋め戻す
べく中間ガラス層13(図3(e)参照)となるガラスペ
ーストを印刷し、同中間ガラス層13を被覆するようにさ
らに被覆ガラス層14となるガラスペーストを印刷し、焼
成することによって抵抗体5を封止する(図3
(c))。
After adjusting the resistance value, a glass paste for forming the intermediate glass layer 13 (see FIG. 3E) is printed so as to fill the trimming groove 12, and the coated glass layer 14 is further coated so as to cover the intermediate glass layer 13. The resistor 5 is sealed by printing and baking a glass paste to be used (see FIG. 3).
(C)).

【0037】中間ガラス層13及び被覆ガラス層14による
抵抗体5の封止後、第1分割溝2に沿って集合絶縁基板
4bを分割し、図3(d)に示すように棒状基板15bとす
る。上述したように、棒状基板15bの両面の両側部分に
は、突条壁18が形成されている。
After sealing the resistor 5 with the intermediate glass layer 13 and the covering glass layer 14, the collective insulating substrate is formed along the first dividing groove 2.
4b is divided into rod-shaped substrates 15b as shown in FIG. As described above, the ridge walls 18 are formed on both sides of both sides of the rod-shaped substrate 15b.

【0038】この棒状基板15bの両側部分に、従来の技
術の項で説明した電極塗布装置によって電極ペーストを
塗布し、焼成することによって側面電極16とし、上部電
極9と下部電極10とを電気的に接続するようにしてい
る。
An electrode paste is applied to both side portions of the rod-shaped substrate 15b by the electrode coating apparatus described in the section of the prior art, and the electrode paste is baked to form the side electrode 16, and the upper electrode 9 and the lower electrode 10 are electrically connected. To connect to.

【0039】側面電極16となる電極ペーストの塗布にお
いては、突条壁18により電極ペーストの伸延を防止する
ことによって、電極ペーストの塗込み幅を同突条壁18に
よって規制することができ、電極部の大きさを均一にそ
ろえることができる。従って、電気特性のバラツキを抑
えることができるとともに、多連電子部品では、隣り合
った電極間でのショートの生起を防止することができ
る。
In the application of the electrode paste for forming the side electrodes 16, the width of the electrode paste to be applied can be regulated by the protrusions 18 by preventing the electrode paste from being extended by the protrusions 18. The size of the parts can be made uniform. Therefore, variation in electrical characteristics can be suppressed, and in a multiple electronic component, occurrence of a short circuit between adjacent electrodes can be prevented.

【0040】突条壁18の形成方法の他の実施例として、
図4(a)に示すように、複数の互いに平行な第1分割
溝2と、同第1分割溝2と直行する複数の互いに平行な
第2分割溝3とを刻設した集合絶縁基板4b'であって、
予め突条壁18の形成を行っていない同集合絶縁基板4b'
を用いて行う方法がある。同集合絶縁基板4b'にも貫通
孔6'を穿設している。
As another embodiment of the method of forming the ridge wall 18,
As shown in FIG. 4A, a collective insulating substrate 4b engraved with a plurality of mutually parallel first divided grooves 2 and a plurality of mutually parallel second divided grooves 3 which are orthogonal to the first divided grooves 2. '
The same set insulating substrate 4b 'in which the ridge wall 18 has not been formed in advance.
There is a method of using the method. A through hole 6 'is also formed in the collective insulating substrate 4b'.

【0041】集合絶縁基板4b'に対して、図4(b)に
示すように、上部電極9及び下部電極10を形成した後に
上部電極9,9間に抵抗体5を形成し、その後、抵抗体5
を保護ガラス層11で被覆し、レーザーなどでトリミング
することによってトリミング溝12を刻設しながら抵抗値
調整を行う。
As shown in FIG. 4 (b), after forming the upper electrode 9 and the lower electrode 10 on the collective insulating substrate 4b ', the resistor 5 is formed between the upper electrodes 9, 9, and then the resistor 5 is formed. Body 5
Is covered with a protective glass layer 11 and trimmed with a laser or the like to adjust the resistance while engraving the trimming groove 12.

【0042】抵抗値調整後、トリミング溝12を埋め戻す
べく中間ガラス層13(図4(e)参照)となるガラスペ
ーストを印刷し、同中間ガラス層13を被覆するようにさ
らに被覆ガラス層14となるガラスペーストを印刷し、焼
成することによって抵抗体5を封止する(図4
(c))。
After adjusting the resistance value, a glass paste to be an intermediate glass layer 13 (see FIG. 4E) is printed to refill the trimming groove 12, and a coating glass layer 14 is further coated so as to cover the intermediate glass layer 13. The resistor 5 is sealed by printing and baking a glass paste to be used (FIG. 4).
(C)).

【0043】この時、被覆ガラス層14となるガラスペー
ストの印刷と同時に、貫通孔6'を穿設したことによって
突出状となっている電極端子用突部20に、上部電極9を
横断し、第1分割溝2と略平行となるように線状にガラ
スペーストの印刷を行い、焼成することによって突条壁
18'を形成している。
At this time, at the same time as the printing of the glass paste to be the coating glass layer 14, the upper electrode 9 is traversed by the electrode terminal projections 20 which have been formed by forming the through holes 6 '. The glass paste is printed in a linear shape so as to be substantially parallel to the first dividing groove 2 and then fired to form a ridge wall.
18 'is formed.

【0044】さらに、集合絶縁基板4b'の裏面側にも、
電極端子用突部20部分に線状にガラスペーストを印刷
し、焼成することによって突条壁18'を形成している。
突条壁18'の形成は、被覆ガラス層14の成形時に行うの
ではなく、保護ガラス層11または中間ガラス層13の形成
時に行ってもよい。また、ガラスペーストを用いるので
はなく、耐熱性を有する樹脂を使用して形成してもよ
い。
Further, on the back side of the collective insulating substrate 4b ',
A glass paste is printed linearly on the electrode terminal protrusions 20 and fired to form the protrusions 18 '.
The ridge wall 18 ′ may be formed not at the time of forming the cover glass layer 14 but at the time of forming the protective glass layer 11 or the intermediate glass layer 13. Instead of using a glass paste, a resin having heat resistance may be used.

【0045】その後、集合絶縁基板4b'を第1分割溝2
に沿って分割し、図4(d)に示すように棒状基板15b'
とする。同棒状基板15b'の両側に、従来の技術の項で説
明した電極塗布装置によって電極ペーストを塗布し、焼
成することによって側面電極16とし、上部電極9と下部
電極10とを電気的に接続する。
Thereafter, the collective insulating substrate 4b 'is
And the rod-like substrate 15b 'as shown in FIG.
And An electrode paste is applied to both sides of the rod-shaped substrate 15b 'by the electrode coating device described in the section of the related art, and the electrode paste is baked to form the side electrode 16, and the upper electrode 9 and the lower electrode 10 are electrically connected. .

【0046】側面電極16となる電極ペーストの塗布にお
いては、図4(e)に示すように、突条壁18'により電
極ペーストの伸延を防止することによって、電極ペース
トの塗込み幅を同段差壁7'によって規制することがで
き、電極部の大きさを均一にそろえることができる。従
って、電気特性のバラツキを抑えることができるととも
に、多連電子部品では、隣り合った電極間でのショート
の生起を防止することができる。
In the application of the electrode paste to be the side electrode 16, as shown in FIG. 4E, the width of the electrode paste is reduced by the same step by preventing the extension of the electrode paste by the ridge wall 18 '. It can be regulated by the wall 7 ', and the size of the electrode portions can be made uniform. Therefore, variation in electrical characteristics can be suppressed, and in a multiple electronic component, occurrence of a short circuit between adjacent electrodes can be prevented.

【0047】<第3実施例(側面電極幅規制手段が凹条
溝の場合)>図5は第3実施例のチップ抵抗器A3の製造
工程を説明する説明図である。
<Third embodiment (when the side surface electrode width regulating means is a concave groove)> FIG. 5 is an explanatory view for explaining a manufacturing process of the chip resistor A3 of the third embodiment.

【0048】同チップ抵抗器A3も、図5(a)に示すよ
うに、複数の互いに平行な第1分割溝2と、同第1分割
溝2と直行する複数の互いに平行な第2分割溝3とを刻
設した集合絶縁基板4cの状態で製造している。
As shown in FIG. 5A, the chip resistor A3 also includes a plurality of first division grooves 2 parallel to each other and a plurality of parallel second division grooves orthogonal to the first division grooves 2. 3 is manufactured in the state of the collective insulating substrate 4c engraved.

【0049】本実施例でも、製造されるチップ抵抗器A3
が、1つのチップ上に複数の抵抗体5を配設した多連チ
ップ抵抗器であるので、隣り合った各抵抗体5の電極間
部分に切欠部6を設けるべく、所用の位置に予め貫通孔
6'を形成している。
In this embodiment, the chip resistor A3
However, since it is a multiple chip resistor in which a plurality of resistors 5 are arranged on a single chip, it is necessary to penetrate the resistor 5 in advance to a required position in order to provide a cutout 6 between the electrodes of the adjacent resistors 5. Hole
6 '.

【0050】さらに、本実施例では、側面電極幅規制手
段となる凹状溝19,19を、予め集合絶縁基板4c両面に第
1分割溝2と平行に凹設している。同凹状溝19,19の形
成は、例えば、トリミングに使用するレーザーを用いて
行ってもよいし、凹状溝19,19に相当する部分を打ち抜
いたセラミックスシートを積層することによって形成し
てもよい。あるいは、凹状溝19,19以外の部分にガラス
ペーストを印刷し、焼成することにより、同凹状溝19 ,
19以外の部分を盛り上げることによって形成してもよ
い。本実施例では、焼成前の集合絶縁基板4cを金型で押
圧することによって凹状溝19,19を形成し、第1分割溝
2及び第2分割溝3を刻設した後、焼成することによっ
て凹状溝19,19の形成された集合絶縁基板4cとしてい
る。
Further, in this embodiment, the concave grooves 19, 19 serving as the side surface electrode width regulating means are formed in advance on both surfaces of the collective insulating substrate 4c in parallel with the first division groove 2. The formation of the concave grooves 19, 19 may be performed by using, for example, a laser used for trimming, or may be formed by laminating a ceramic sheet obtained by punching a portion corresponding to the concave grooves 19, 19. . Alternatively, a glass paste is printed on portions other than the concave grooves 19, 19, and baked, so that the concave grooves 19, 19,
It may be formed by raising portions other than 19. In this embodiment, the concave insulating grooves 19, 19 are formed by pressing the collective insulating substrate 4c before firing with a mold, the first dividing groove 2 and the second dividing groove 3 are engraved, and then fired. The collective insulating substrate 4c in which the concave grooves 19, 19 are formed.

【0051】同集合絶縁基板4cに対して、図5(b)に
示すように、上部電極9及び下部電極10を形成して上部
電極9,9間に抵抗体5を形成し、その後、抵抗体5を保
護ガラス層11で被覆し、レーザーなどでトリミングする
ことによってトリミング溝12を刻設しながら抵抗値調整
を行う。
As shown in FIG. 5B, an upper electrode 9 and a lower electrode 10 are formed on the collective insulating substrate 4c, and a resistor 5 is formed between the upper electrodes 9 and 9, and then the resistor 5 is formed. The body 5 is covered with a protective glass layer 11 and trimmed with a laser or the like to adjust the resistance value while engraving a trimming groove 12.

【0052】抵抗値調整後、トリミング溝12を埋め戻す
べく中間ガラス層13(図5(e)参照)となるガラスペ
ーストを印刷し、同中間ガラス層13を被覆するようにさ
らに被覆ガラス層14となるガラスペーストを印刷し、焼
成することによって抵抗体5を封止する(図5
(c))。
After adjusting the resistance value, a glass paste to be the intermediate glass layer 13 (see FIG. 5E) is printed to fill back the trimming groove 12, and the coated glass layer 14 is further coated so as to cover the intermediate glass layer 13. The resistor 5 is sealed by printing and baking a glass paste (see FIG. 5).
(C)).

【0053】中間ガラス層13及び被覆ガラス層14による
抵抗体5の封止後、第1分割溝2に沿って集合絶縁基板
4cを分割し、図5(d)に示すように棒状基板15cとす
る。上述したように、棒状基板15cの両側部分には、両
面に凹状溝19が形成されている。
After the resistor 5 is sealed by the intermediate glass layer 13 and the covering glass layer 14, the collective insulating substrate is formed along the first dividing groove 2.
4c is divided into rod-shaped substrates 15c as shown in FIG. As described above, the concave grooves 19 are formed on both sides of both sides of the rod-shaped substrate 15c.

【0054】この棒状基板15cの両側に、従来の技術の
項で説明した電極塗布装置によって電極ペーストを塗布
し、焼成することによって側面電極16とし、上部電極9
と下部電極10とを電気的に接続するようにしている。
An electrode paste is applied to both sides of the rod-shaped substrate 15c by the electrode coating apparatus described in the section of the prior art, and the electrode paste is baked to form the side electrodes 16 and the upper electrode 9
And the lower electrode 10 are electrically connected.

【0055】側面電極16となる電極ペーストの塗布にお
いては、電極ペーストの伸延を凹状溝19によりうけとめ
ることができるので、電極ペーストの塗込み幅を同凹状
溝19によって規制することができ、電極部の大きさを均
一にそろえることができる。従って、電気特性のバラツ
キを抑えることができるとともに、多連電子部品では、
隣り合った電極間でのショートの生起を防止することが
できる。
In the application of the electrode paste for forming the side electrodes 16, the extension of the electrode paste can be received by the concave grooves 19, so that the application width of the electrode paste can be regulated by the concave grooves 19. The size of the parts can be made uniform. Therefore, variation in electrical characteristics can be suppressed, and in a multiple electronic component,
The occurrence of a short circuit between the adjacent electrodes can be prevented.

【0056】上述してきた実施例の説明では、保護ガラ
ス層11、中間ガラス層13、被覆ガラス層14,14'を全てガ
ラスペーストを焼結させることによって構成している
が、封止用の樹脂を用い抵抗体5を封止するようにして
もよい。
In the above description of the embodiment, the protective glass layer 11, the intermediate glass layer 13, and the coating glass layers 14, 14 'are all formed by sintering a glass paste. May be used to seal the resistor 5.

【0057】[0057]

【発明の効果】本発明によれば、側面電極幅規制手段に
より棒状基板の長手方向側縁部に塗布する電極ペースト
の塗込み幅を規制することによって、電極部を一定の大
きさに揃えることができ、かつ、多連電子部品では、隣
り合った電極部間でのショートの生起を防止することが
できる。
According to the present invention, the width of the electrode paste applied to the longitudinal side edge of the rod-shaped substrate is regulated by the side-surface electrode width regulating means, so that the electrode portions are made uniform in size. In a multiple electronic component, occurrence of a short circuit between adjacent electrode portions can be prevented.

【0058】特に、側面電極幅規制手段を第1分割溝と
略平行に配設することによって、電極ペーストの塗込み
幅を全ての電極部においてほぼ一定に揃えることができ
るので、同電極部にめっきを施して形成した外部電極部
の大きさを均一に揃えることができ、電子部品ごとの電
気特性のバラツキを抑制することができる。
In particular, by disposing the side surface electrode width regulating means substantially in parallel with the first dividing groove, the application width of the electrode paste can be made substantially constant in all the electrode portions. The size of the external electrode portion formed by plating can be made uniform, and variations in electrical characteristics of each electronic component can be suppressed.

【0059】また、側面電極幅規制手段を段差壁、また
は、突条壁、または、凹条溝とすることによって、比較
的簡単な構成で、確実に電極ペーストの塗込み幅を規制
することができる。
In addition, the width of the electrode paste can be reliably regulated with a relatively simple structure by using the side wall electrode width regulating means as a step wall, a ridge wall, or a concave groove. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施例のチップ抵抗器の製造工程を説明す
る説明図である。
FIG. 1 is an explanatory diagram illustrating a manufacturing process of a chip resistor according to a first embodiment.

【図2】他の実施例のチップ抵抗器の製造工程を説明す
る説明図である。
FIG. 2 is an explanatory view illustrating a manufacturing process of a chip resistor according to another embodiment.

【図3】第2実施例のチップ抵抗器の製造工程を説明す
る説明図である。
FIG. 3 is an explanatory diagram for explaining a manufacturing process of the chip resistor of the second embodiment.

【図4】他の実施例のチップ抵抗器の製造工程を説明す
る説明図である。
FIG. 4 is an explanatory view illustrating a manufacturing process of a chip resistor according to another embodiment.

【図5】第3実施例のチップ抵抗器の製造工程を説明す
る説明図である。
FIG. 5 is an explanatory diagram for explaining a manufacturing process of the chip resistor of the third embodiment.

【図6】棒状基板側面への電極ペーストの塗布方法説明
図である。
FIG. 6 is an explanatory diagram of a method of applying an electrode paste to a side surface of a rod-shaped substrate.

【図7】従来の電極ペーストの塗布方法によって棒状基
板側面に電極ペーストを塗布した状態を示す説明図であ
る。
FIG. 7 is an explanatory view showing a state in which an electrode paste is applied to the side surface of a rod-shaped substrate by a conventional electrode paste application method.

【符号の説明】[Explanation of symbols]

A1,A2,A3 チップ抵抗器 1 チップ基板 2 第1分割溝 3 第2分割溝 5 抵抗体 6 切欠部 6' 貫通孔 7,7' 段差壁 8 段差形成用溝 9 上部電極 10 下部電極 11 保護ガラス層 12 トリミング溝 13 中間ガラス層 14,14' 被覆ガラス層 16 側面電極 18,18' 突条壁 19 凹状溝 15c 棒状基板 4a,4a',4b,4b',4c 集合絶縁基板 15a,15a',15b,15b',15c 棒状基板 A1, A2, A3 Chip resistor 1 Chip substrate 2 First division groove 3 Second division groove 5 Resistor 6 Notch 6 'Through hole 7, 7' Step wall 8 Step formation groove 9 Upper electrode 10 Lower electrode 11 Protection Glass layer 12 Trimming groove 13 Intermediate glass layer 14, 14 'Coating glass layer 16 Side electrode 18, 18' Ridge wall 19 Concave groove 15c Rod-shaped substrate 4a, 4a ', 4b, 4b', 4c Collective insulating substrate 15a, 15a ' , 15b, 15b ', 15c Rod-shaped substrate

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数の互いに平行な第1分割溝と、同第
1分割溝と直交する複数の互いに平行な第2分割溝とを
刻設した集合絶縁基板に電極部を配設し、同電極部間に
抵抗体及び/または誘電体を配設し、第1分割溝に沿っ
て分割することにより形成した棒状基板の長手方向側縁
部に電極ペーストを塗布して側面電極部を配設し、第2
分割溝に沿って分割して形成した電子部品であって、 前記棒状基板に側面電極幅規制手段を配設し、棒状基板
の長手方向側縁部に塗布する電極ペーストの塗込み幅を
規制していることを特徴とする電子部品。
An electrode portion is provided on a collective insulating substrate in which a plurality of mutually parallel first divided grooves and a plurality of mutually parallel second divided grooves orthogonal to the first divided groove are provided. A resistor and / or a dielectric is provided between the electrode portions, and an electrode paste is applied to a longitudinal side edge portion of the rod-shaped substrate formed by dividing along the first dividing groove to provide a side electrode portion. And the second
An electronic component formed by being divided along a dividing groove, wherein a side electrode width regulating means is provided on the rod-shaped substrate to regulate a width of an electrode paste applied to a longitudinal side edge of the rod-shaped substrate. An electronic component characterized by the following.
【請求項2】 前記側面電極幅規制手段を第1分割溝と
略平行に配設していることを特徴とする請求項1記載の
電子部品。
2. The electronic component according to claim 1, wherein said side surface electrode width regulating means is disposed substantially parallel to said first dividing groove.
【請求項3】 前記側面電極幅規制手段が段差壁である
ことを特徴とする請求項2記載の電子部品。
3. The electronic component according to claim 2, wherein said side surface electrode width regulating means is a step wall.
【請求項4】 前記側面電極幅規制手段が突条壁である
ことを特徴とする請求項2記載の電子部品。
4. The electronic component according to claim 2, wherein said side electrode width regulating means is a ridge wall.
【請求項5】 前記側面電極幅規制手段が凹条溝である
ことを特徴とする請求項2記載の電子部品。
5. The electronic component according to claim 2, wherein said side surface electrode width regulating means is a concave groove.
JP2000168709A 2000-06-06 2000-06-06 Electronic components and multiple chip resistors Expired - Fee Related JP4510235B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000168709A JP4510235B2 (en) 2000-06-06 2000-06-06 Electronic components and multiple chip resistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000168709A JP4510235B2 (en) 2000-06-06 2000-06-06 Electronic components and multiple chip resistors

Publications (2)

Publication Number Publication Date
JP2001351802A true JP2001351802A (en) 2001-12-21
JP4510235B2 JP4510235B2 (en) 2010-07-21

Family

ID=18671678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000168709A Expired - Fee Related JP4510235B2 (en) 2000-06-06 2000-06-06 Electronic components and multiple chip resistors

Country Status (1)

Country Link
JP (1) JP4510235B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060788A1 (en) * 2005-11-25 2007-05-31 Murata Manufacturing Co., Ltd. Process for producing multilayer ceramic substrate
JP2008205130A (en) * 2007-02-19 2008-09-04 Nichicon Corp Chip-type solid electrolytic capacitor and manufacturing method thereof
JP2009194148A (en) * 2008-02-14 2009-08-27 Rohm Co Ltd Chip resistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199001U (en) * 1985-05-31 1986-12-12
JPS6379628U (en) * 1986-11-11 1988-05-26
JPH08330115A (en) * 1995-03-30 1996-12-13 Rohm Co Ltd Network electronic component
JPH09180904A (en) * 1995-12-27 1997-07-11 Kyocera Corp Method for manufacturing electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199001U (en) * 1985-05-31 1986-12-12
JPS6379628U (en) * 1986-11-11 1988-05-26
JPH08330115A (en) * 1995-03-30 1996-12-13 Rohm Co Ltd Network electronic component
JPH09180904A (en) * 1995-12-27 1997-07-11 Kyocera Corp Method for manufacturing electronic component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060788A1 (en) * 2005-11-25 2007-05-31 Murata Manufacturing Co., Ltd. Process for producing multilayer ceramic substrate
EP1954111A1 (en) * 2005-11-25 2008-08-06 Murata Manufacturing Co., Ltd. Process for producing multilayer ceramic substrate
KR100890231B1 (en) 2005-11-25 2009-03-25 가부시키가이샤 무라타 세이사쿠쇼 Process for producing multilayer ceramic substrate
US7601235B2 (en) 2005-11-25 2009-10-13 Murata Manufacturing Co., Ltd. Manufacturing method of multilayer ceramic board
EP1954111A4 (en) * 2005-11-25 2010-11-10 Murata Manufacturing Co Process for producing multilayer ceramic substrate
JP2008205130A (en) * 2007-02-19 2008-09-04 Nichicon Corp Chip-type solid electrolytic capacitor and manufacturing method thereof
JP2009194148A (en) * 2008-02-14 2009-08-27 Rohm Co Ltd Chip resistor

Also Published As

Publication number Publication date
JP4510235B2 (en) 2010-07-21

Similar Documents

Publication Publication Date Title
US9916921B2 (en) Resistor and method for making same
JPH01302803A (en) Chip resistor and its manufacture
US5757076A (en) Chip type electronic component
EP0159771B1 (en) Chip resistors and forming method
JP2005026525A (en) Wiring board and method of manufacturing the same
JP2001351802A (en) Electronic parts
US5790385A (en) One-chip electronic composite component
JP2001118703A (en) Chip resistor
JP2001118705A (en) Chip resistor
JP2866808B2 (en) Manufacturing method of chip resistor
JPH1140943A (en) Manufacture of ceramic mold
JP3649668B2 (en) Trimming method for chip network resistor
JP2775718B2 (en) Chip resistor and manufacturing method thereof
JPH11204313A (en) Electronic component and manufacture thereof
JPH1116760A (en) Forming method of outer electrode of electronic component
JP2000021613A (en) Manufacture of chip resistor
JP2000164456A (en) Electronic parts
JPH01270301A (en) Small-sized thermosensitive resistor and manufacture thereof
JPH08273972A (en) Method for manufacturing electronic component
JPH0497501A (en) Resistor and its manufacture
JPH0653007A (en) Chip type thermistor and its manufacture
JP2002208506A (en) Shape of through-hole of multiple electronic part
JPH03152988A (en) Hybrid circuit board
JPH01168004A (en) Manufacture of resistance network element
JPH0274007A (en) Trimming method for thick film resistor

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees