JP2001350737A - シングルチップマイクロコンピュータ及びその記憶装置の記憶内容変更方法 - Google Patents
シングルチップマイクロコンピュータ及びその記憶装置の記憶内容変更方法Info
- Publication number
- JP2001350737A JP2001350737A JP2000169505A JP2000169505A JP2001350737A JP 2001350737 A JP2001350737 A JP 2001350737A JP 2000169505 A JP2000169505 A JP 2000169505A JP 2000169505 A JP2000169505 A JP 2000169505A JP 2001350737 A JP2001350737 A JP 2001350737A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- osd
- storage device
- side storage
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000006870 function Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 239000003086 colorant Substances 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 101100027815 Drosophila melanogaster a10 gene Proteins 0.000 description 1
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵ３１によるＲＯＭ３５の記憶内容の書
き換え動作が終了するまで、ＯＳＤＲＯＭ３６及びＯＳ
Ｄ回路３７は待機状態となり、画像表示機能を動作させ
ることができず、逆にＯＳＤＲＯＭ３６及びＯＳＤ回路
３７が画像表示機能を動作させている間は、ＣＰＵ３１
によるＲＯＭ３５の記憶内容の書き換え動作を行うこと
ができないという課題があった。 【解決手段】 ＣＰＵにＣＰＵ側記憶装置、ＯＳＤ装
置、及びＯＳＤ側記憶装置を各々接続するＣＰＵ側信号
線と、ＣＰＵ側信号線を介してＣＰＵがＣＰＵ側記憶装
置の記憶内容を消去又は書き換えを行う際に、ＯＳＤ装
置及びＯＳＤ側記憶装置をＣＰＵ側信号線から切り離す
スイッチ手段とを備えた。
き換え動作が終了するまで、ＯＳＤＲＯＭ３６及びＯＳ
Ｄ回路３７は待機状態となり、画像表示機能を動作させ
ることができず、逆にＯＳＤＲＯＭ３６及びＯＳＤ回路
３７が画像表示機能を動作させている間は、ＣＰＵ３１
によるＲＯＭ３５の記憶内容の書き換え動作を行うこと
ができないという課題があった。 【解決手段】 ＣＰＵにＣＰＵ側記憶装置、ＯＳＤ装
置、及びＯＳＤ側記憶装置を各々接続するＣＰＵ側信号
線と、ＣＰＵ側信号線を介してＣＰＵがＣＰＵ側記憶装
置の記憶内容を消去又は書き換えを行う際に、ＯＳＤ装
置及びＯＳＤ側記憶装置をＣＰＵ側信号線から切り離す
スイッチ手段とを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は画像表示機能を有
するＯＳＤ装置（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐｌａ
ｙ；ＯＳＤ）を内蔵したシングルチップマイクロコンピ
ュータに係り、特にＯＳＤ装置を、これとＣＰＵとを接
続する信号線から切り離すことで、ＣＰＵによる記憶装
置の消去又は書き換え動作とＯＳＤ装置による画像表示
動作とを独立して行うことができるシングルチップマイ
クロコンピュータ及びその記憶装置の記憶内容変更方法
に関するものである。
するＯＳＤ装置（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐｌａ
ｙ；ＯＳＤ）を内蔵したシングルチップマイクロコンピ
ュータに係り、特にＯＳＤ装置を、これとＣＰＵとを接
続する信号線から切り離すことで、ＣＰＵによる記憶装
置の消去又は書き換え動作とＯＳＤ装置による画像表示
動作とを独立して行うことができるシングルチップマイ
クロコンピュータ及びその記憶装置の記憶内容変更方法
に関するものである。
【０００２】
【従来の技術】従来のＣＰＵとメモリ回路が同一チップ
上に形成されているシングルチップマイクロコンピュー
タにおいて、メモリ回路の記憶内容を消去又は書き換え
を行うとき、ＣＰＵがマイクロコンピュータ内の機能を
制御してメモリ回路の記憶内容を消去又は書き換えてい
る。また、テレビや液晶表示装置を有するＡＶ機器で
は、ブラウン管や液晶表示装置のディスプレイ上に画像
表示機能（以下、ＯＳＤ機能と略す）を有するマイクロ
コンピュータを用いて文字などを含む画像を表示させて
いる。
上に形成されているシングルチップマイクロコンピュー
タにおいて、メモリ回路の記憶内容を消去又は書き換え
を行うとき、ＣＰＵがマイクロコンピュータ内の機能を
制御してメモリ回路の記憶内容を消去又は書き換えてい
る。また、テレビや液晶表示装置を有するＡＶ機器で
は、ブラウン管や液晶表示装置のディスプレイ上に画像
表示機能（以下、ＯＳＤ機能と略す）を有するマイクロ
コンピュータを用いて文字などを含む画像を表示させて
いる。
【０００３】図３は上述したようなメモリ回路を備え、
ＯＳＤ機能を有する従来のシングルチップマイクロコン
ピュータの構成を示すブロック図である。図において、
３１はＣＰＵプログラムに含まれる命令を実行するＣＰ
Ｕ、３２はシーケンサ３３を介してブートＲＯＭ３４、
ＲＯＭ３５、ＯＳＤＲＯＭ３６、及びＯＳＤ回路３７を
各々ＣＰＵ３１に接続して、これらの装置とＣＰＵ３１
とがやり取りする信号（アドレス信号、データ信号）を
伝搬する信号線で、アドレスバス及びデータバスからな
る。３３は信号線３２を介してＣＰＵ３１、ＲＯＭ３
５、及びＯＳＤＲＯＭ３６に接続し、ＣＰＵ３１がＲＯ
Ｍ３５又はＯＳＤＲＯＭ３６の記憶内容を消去又は書き
換えを行う際に、これらを構成するメモリ回路に消去及
び書き換えのための電圧を印加する順序を制御するシー
ケンサである。
ＯＳＤ機能を有する従来のシングルチップマイクロコン
ピュータの構成を示すブロック図である。図において、
３１はＣＰＵプログラムに含まれる命令を実行するＣＰ
Ｕ、３２はシーケンサ３３を介してブートＲＯＭ３４、
ＲＯＭ３５、ＯＳＤＲＯＭ３６、及びＯＳＤ回路３７を
各々ＣＰＵ３１に接続して、これらの装置とＣＰＵ３１
とがやり取りする信号（アドレス信号、データ信号）を
伝搬する信号線で、アドレスバス及びデータバスからな
る。３３は信号線３２を介してＣＰＵ３１、ＲＯＭ３
５、及びＯＳＤＲＯＭ３６に接続し、ＣＰＵ３１がＲＯ
Ｍ３５又はＯＳＤＲＯＭ３６の記憶内容を消去又は書き
換えを行う際に、これらを構成するメモリ回路に消去及
び書き換えのための電圧を印加する順序を制御するシー
ケンサである。
【０００４】３４はＣＰＵ３１がＲＯＭ３５又はＯＳＤ
ＲＯＭ３６の記憶内容の消去又は書き換えを行う際に、
ＣＰＵ３１によって適宜読み出されて消去又は書き換え
動作を実行させる消去又は書き換え用プログラムを記憶
するブートＲＯＭ、３５はＣＰＵ３１に実行させるＣＰ
Ｕプログラム（マイクロコンピュータに実行させる機能
に係るプログラム）を記憶するメモリ回路であるＲＯＭ
で、電気的に記憶内容の消去及び書き換えが可能な不揮
発性メモリ、例えばフラッシュメモリなどから構成され
る。３６はＯＳＤ回路３７が表示信号を生成する際に使
用する画像表示データを記憶するメモリ回路であるＯＳ
ＤＲＯＭで、電気的に記憶内容の消去及び書き換えが可
能な不揮発性メモリ、例えばフラッシュメモリなどから
構成される。３７はＣＰＵ３１からの命令に基づいて不
図示の外部の表示装置に表示させるべき画像情報に係る
表示信号を生成して上記外部の表示装置に出力するＯＳ
Ｄ回路、３８はＯＳＤＲＯＭ３６とＯＳＤ回路３７とに
接続し、ＣＰＵ３１からの命令に基づいて選択された画
像表示データとそのＯＳＤＲＯＭ３６内のアドレス値に
係る信号とを伝搬する信号線である。
ＲＯＭ３６の記憶内容の消去又は書き換えを行う際に、
ＣＰＵ３１によって適宜読み出されて消去又は書き換え
動作を実行させる消去又は書き換え用プログラムを記憶
するブートＲＯＭ、３５はＣＰＵ３１に実行させるＣＰ
Ｕプログラム（マイクロコンピュータに実行させる機能
に係るプログラム）を記憶するメモリ回路であるＲＯＭ
で、電気的に記憶内容の消去及び書き換えが可能な不揮
発性メモリ、例えばフラッシュメモリなどから構成され
る。３６はＯＳＤ回路３７が表示信号を生成する際に使
用する画像表示データを記憶するメモリ回路であるＯＳ
ＤＲＯＭで、電気的に記憶内容の消去及び書き換えが可
能な不揮発性メモリ、例えばフラッシュメモリなどから
構成される。３７はＣＰＵ３１からの命令に基づいて不
図示の外部の表示装置に表示させるべき画像情報に係る
表示信号を生成して上記外部の表示装置に出力するＯＳ
Ｄ回路、３８はＯＳＤＲＯＭ３６とＯＳＤ回路３７とに
接続し、ＣＰＵ３１からの命令に基づいて選択された画
像表示データとそのＯＳＤＲＯＭ３６内のアドレス値に
係る信号とを伝搬する信号線である。
【０００５】次に動作について説明する。ＣＰＵ３１は
ＲＯＭ３５に記憶されるＣＰＵプログラムに含まれる命
令を順次読み出して、必要に応じてＲＯＭ３５に上記処
理により生じたデータを書き込み、若しくはＲＯＭ３５
内に記憶しておいたデータを読み出すことで、マイクロ
コンピュータの諸機能に係る処理を実行する。
ＲＯＭ３５に記憶されるＣＰＵプログラムに含まれる命
令を順次読み出して、必要に応じてＲＯＭ３５に上記処
理により生じたデータを書き込み、若しくはＲＯＭ３５
内に記憶しておいたデータを読み出すことで、マイクロ
コンピュータの諸機能に係る処理を実行する。
【０００６】先ず、画像表示機能の動作について説明す
ると、ＣＰＵ３１による命令実行によりＯＳＤ回路３７
内の不図示の制御部を制御しＯＳＤ回路３７を動作させ
る。ＯＳＤ回路３７は、信号線３２を介してＣＰＵ３１
から不図示の外部表示装置に表示させるべき画像（文字
情報を含む）に係る画像表示データ（図形、文字フォン
トや色などの情報）のＯＳＤＲＯＭ３６内におけるアド
レス値や上記外部表示装置のディスプレイ上の表示位置
が設定されると、信号線３８を介して上記アドレス値に
対応するアドレス信号をＯＳＤＲＯＭ３６に出力する。
ＯＳＤＲＯＭ３６は上記アドレス信号を受けると、この
アドレス値に対応する画像表示データを抽出し、信号線
３８を介してＯＳＤ回路３７に出力する。ＯＳＤ回路３
７は、上記画像表示データを使用して不図示の外部表示
装置に表示させるべき画像（文字情報を含む）に係る表
示信号を生成し、不図示の信号線を介してこれを上記外
部表示装置に出力し、これに係る画像（文字情報を含
む）を表示させる。
ると、ＣＰＵ３１による命令実行によりＯＳＤ回路３７
内の不図示の制御部を制御しＯＳＤ回路３７を動作させ
る。ＯＳＤ回路３７は、信号線３２を介してＣＰＵ３１
から不図示の外部表示装置に表示させるべき画像（文字
情報を含む）に係る画像表示データ（図形、文字フォン
トや色などの情報）のＯＳＤＲＯＭ３６内におけるアド
レス値や上記外部表示装置のディスプレイ上の表示位置
が設定されると、信号線３８を介して上記アドレス値に
対応するアドレス信号をＯＳＤＲＯＭ３６に出力する。
ＯＳＤＲＯＭ３６は上記アドレス信号を受けると、この
アドレス値に対応する画像表示データを抽出し、信号線
３８を介してＯＳＤ回路３７に出力する。ＯＳＤ回路３
７は、上記画像表示データを使用して不図示の外部表示
装置に表示させるべき画像（文字情報を含む）に係る表
示信号を生成し、不図示の信号線を介してこれを上記外
部表示装置に出力し、これに係る画像（文字情報を含
む）を表示させる。
【０００７】次にメモリ回路（ＲＯＭ３５，ＯＳＤＲＯ
Ｍ３６）の記憶内容の書き換え動作について説明する。
ここで、ＣＰＵ３１によるＲＯＭ３５，ＯＳＤＲＯＭ３
６の記憶内容の書き換えは、基本的に同様な動作で行わ
れるので、例えばＣＰＵプログラムを変更するために、
ＲＯＭ３５に書き込まれているプログラムデータを書き
換える動作について説明すると、ＣＰＵ３１はブートＲ
ＯＭ３４から消去又は書き換え動作を実行させる消去又
は書き換え用プログラムを読み出し、この消去又は書き
換え用プログラムに従ってＣＰＵプログラムの内容が書
き換えられる。具体的には、ＣＰＵ３１は、シーケンサ
３３を用いてＲＯＭ３５内のメモリセルに対して消去用
の電圧若しくは書き込み用の電圧を順次印加して、ＲＯ
Ｍ３５の記憶内容の消去又は書き換えを行う。
Ｍ３６）の記憶内容の書き換え動作について説明する。
ここで、ＣＰＵ３１によるＲＯＭ３５，ＯＳＤＲＯＭ３
６の記憶内容の書き換えは、基本的に同様な動作で行わ
れるので、例えばＣＰＵプログラムを変更するために、
ＲＯＭ３５に書き込まれているプログラムデータを書き
換える動作について説明すると、ＣＰＵ３１はブートＲ
ＯＭ３４から消去又は書き換え動作を実行させる消去又
は書き換え用プログラムを読み出し、この消去又は書き
換え用プログラムに従ってＣＰＵプログラムの内容が書
き換えられる。具体的には、ＣＰＵ３１は、シーケンサ
３３を用いてＲＯＭ３５内のメモリセルに対して消去用
の電圧若しくは書き込み用の電圧を順次印加して、ＲＯ
Ｍ３５の記憶内容の消去又は書き換えを行う。
【０００８】このとき、信号線３２を介してＣＰＵ３
１、シーケンサ３３、及びＲＯＭ３５がそれぞれ接続し
た状態になるため、ＣＰＵ３１によるＲＯＭ３５の記憶
内容の書き換え動作が終了するまで、ＣＰＵ３１はＯＳ
Ｄ回路３７に不図示の外部表示装置に表示させるべき画
像に係る画像表示データのＯＳＤＲＯＭ３６内における
アドレス値や上記外部表示装置のディスプレイ上の表示
位置を設定することができず、また、ＯＳＤ回路３７
は、信号線３２を介してＣＰＵ３１からの設定に基づい
たＯＳＤＲＯＭ３６内における画像表示データのアドレ
ス信号の出力やその読み出しをすることができない。こ
のため、ＣＰＵ３１によるＲＯＭ３５の記憶内容の書き
換え動作が終了するまで、ＯＳＤＲＯＭ３６及びＯＳＤ
回路３７は待機状態となる。
１、シーケンサ３３、及びＲＯＭ３５がそれぞれ接続し
た状態になるため、ＣＰＵ３１によるＲＯＭ３５の記憶
内容の書き換え動作が終了するまで、ＣＰＵ３１はＯＳ
Ｄ回路３７に不図示の外部表示装置に表示させるべき画
像に係る画像表示データのＯＳＤＲＯＭ３６内における
アドレス値や上記外部表示装置のディスプレイ上の表示
位置を設定することができず、また、ＯＳＤ回路３７
は、信号線３２を介してＣＰＵ３１からの設定に基づい
たＯＳＤＲＯＭ３６内における画像表示データのアドレ
ス信号の出力やその読み出しをすることができない。こ
のため、ＣＰＵ３１によるＲＯＭ３５の記憶内容の書き
換え動作が終了するまで、ＯＳＤＲＯＭ３６及びＯＳＤ
回路３７は待機状態となる。
【０００９】逆に、ＯＳＤＲＯＭ３６及びＯＳＤ回路３
７が上述したような画像表示動作を行っている間は、信
号線３２を介してＣＰＵ３１からの設定に基づいたＯＳ
ＤＲＯＭ３６内における画像表示データのアドレス信号
の出力やその読み出しをすることから、ＣＰＵ３１によ
るＲＯＭ３５の記憶内容の書き換え動作を行うことがで
きない。
７が上述したような画像表示動作を行っている間は、信
号線３２を介してＣＰＵ３１からの設定に基づいたＯＳ
ＤＲＯＭ３６内における画像表示データのアドレス信号
の出力やその読み出しをすることから、ＣＰＵ３１によ
るＲＯＭ３５の記憶内容の書き換え動作を行うことがで
きない。
【００１０】
【発明が解決しようとする課題】従来のシングルチップ
マイクロコンピュータは以上のように構成されているの
で、ＣＰＵ３１によるＲＯＭ３５の記憶内容の書き換え
動作が終了するまで、ＯＳＤＲＯＭ３６及びＯＳＤ回路
３７は待機状態となり、画像表示機能を動作させること
ができず、逆にＯＳＤＲＯＭ３６及びＯＳＤ回路３７が
画像表示機能を動作させている間は、ＣＰＵ３１による
ＲＯＭ３５の記憶内容の書き換え動作を行うことができ
ないという課題があった。
マイクロコンピュータは以上のように構成されているの
で、ＣＰＵ３１によるＲＯＭ３５の記憶内容の書き換え
動作が終了するまで、ＯＳＤＲＯＭ３６及びＯＳＤ回路
３７は待機状態となり、画像表示機能を動作させること
ができず、逆にＯＳＤＲＯＭ３６及びＯＳＤ回路３７が
画像表示機能を動作させている間は、ＣＰＵ３１による
ＲＯＭ３５の記憶内容の書き換え動作を行うことができ
ないという課題があった。
【００１１】この発明は上記のような課題を解決するた
めになされたもので、ＯＳＤ装置とＣＰＵとを接続する
信号線からＯＳＤ装置を切り離すことで、ＣＰＵによる
記憶装置の消去又は書き換え動作とＯＳＤ装置による画
像表示動作とを独立して行うことができるシングルチッ
プマイクロコンピュータを得ることを目的とする。
めになされたもので、ＯＳＤ装置とＣＰＵとを接続する
信号線からＯＳＤ装置を切り離すことで、ＣＰＵによる
記憶装置の消去又は書き換え動作とＯＳＤ装置による画
像表示動作とを独立して行うことができるシングルチッ
プマイクロコンピュータを得ることを目的とする。
【００１２】また、この発明はＯＳＤ装置による画像表
示動作と独立して、ＣＰＵによる記憶装置の消去又は書
き換え動作を行うことができるシングルチップマイクロ
コンピュータの記憶装置の記憶内容変更方法を得ること
を目的とする。
示動作と独立して、ＣＰＵによる記憶装置の消去又は書
き換え動作を行うことができるシングルチップマイクロ
コンピュータの記憶装置の記憶内容変更方法を得ること
を目的とする。
【００１３】
【課題を解決するための手段】この発明に係るシングル
チップマイクロコンピュータは、ＣＰＵプログラムに含
まれる命令を実行するＣＰＵと、電気的に記憶内容の消
去及び書き換えが自在で、ＣＰＵに実行させるＣＰＵプ
ログラムを記憶するＣＰＵ側記憶装置と、ＣＰＵからの
命令に基づいて外部の表示装置に表示させるべき画像情
報に係る表示信号を生成して出力し、外部の表示装置に
画像情報を表示させるＯＳＤ装置と、電気的に記憶内容
の消去及び書き換えが自在で、ＯＳＤ装置が表示信号を
生成する際に使用する画像表示データを記憶するＯＳＤ
側記憶装置と、ＣＰＵにＣＰＵ側記憶装置、ＯＳＤ装
置、及びＯＳＤ側記憶装置を各々接続して、これらの装
置とＣＰＵとがやり取りする信号を伝搬するＣＰＵ側信
号線と、ＯＳＤ側記憶装置とＯＳＤ装置とに接続し、Ｃ
ＰＵからの命令に基づいて選択された画像表示データと
そのＯＳＤ側記憶装置内のアドレスに係る信号とを伝搬
するＯＳＤ側信号線と、ＣＰＵ側信号線を介してＣＰＵ
がＣＰＵ側記憶装置の記憶内容を消去又は書き換えを行
う際に、ＯＳＤ装置及びＯＳＤ側記憶装置をＣＰＵ側信
号線から切り離すスイッチ手段とを備えるものである。
チップマイクロコンピュータは、ＣＰＵプログラムに含
まれる命令を実行するＣＰＵと、電気的に記憶内容の消
去及び書き換えが自在で、ＣＰＵに実行させるＣＰＵプ
ログラムを記憶するＣＰＵ側記憶装置と、ＣＰＵからの
命令に基づいて外部の表示装置に表示させるべき画像情
報に係る表示信号を生成して出力し、外部の表示装置に
画像情報を表示させるＯＳＤ装置と、電気的に記憶内容
の消去及び書き換えが自在で、ＯＳＤ装置が表示信号を
生成する際に使用する画像表示データを記憶するＯＳＤ
側記憶装置と、ＣＰＵにＣＰＵ側記憶装置、ＯＳＤ装
置、及びＯＳＤ側記憶装置を各々接続して、これらの装
置とＣＰＵとがやり取りする信号を伝搬するＣＰＵ側信
号線と、ＯＳＤ側記憶装置とＯＳＤ装置とに接続し、Ｃ
ＰＵからの命令に基づいて選択された画像表示データと
そのＯＳＤ側記憶装置内のアドレスに係る信号とを伝搬
するＯＳＤ側信号線と、ＣＰＵ側信号線を介してＣＰＵ
がＣＰＵ側記憶装置の記憶内容を消去又は書き換えを行
う際に、ＯＳＤ装置及びＯＳＤ側記憶装置をＣＰＵ側信
号線から切り離すスイッチ手段とを備えるものである。
【００１４】この発明に係るシングルチップマイクロコ
ンピュータは、複数のＯＳＤ側記憶装置と、各ＯＳＤ側
記憶装置とＯＳＤ装置を接続する複数のＯＳＤ側信号線
とを備え、スイッチ手段は、少なくともＯＳＤ装置が複
数のＯＳＤ側記憶装置のうち１つが記憶する画像表示デ
ータを使用する間にＣＰＵが他のＯＳＤ側記憶装置の画
像表示データを消去又は書き換えが行えるように、ＣＰ
Ｕと接続するＯＳＤ側記憶装置を適宜切り換えるもので
ある。
ンピュータは、複数のＯＳＤ側記憶装置と、各ＯＳＤ側
記憶装置とＯＳＤ装置を接続する複数のＯＳＤ側信号線
とを備え、スイッチ手段は、少なくともＯＳＤ装置が複
数のＯＳＤ側記憶装置のうち１つが記憶する画像表示デ
ータを使用する間にＣＰＵが他のＯＳＤ側記憶装置の画
像表示データを消去又は書き換えが行えるように、ＣＰ
Ｕと接続するＯＳＤ側記憶装置を適宜切り換えるもので
ある。
【００１５】この発明に係るシングルチップマイクロコ
ンピュータの記憶装置の記憶内容変更方法は、ＣＰＵプ
ログラムに含まれる命令を実行するＣＰＵと、電気的に
記憶内容の消去及び書き換えが自在で、ＣＰＵに実行さ
せるＣＰＵプログラムを記憶するＣＰＵ側記憶装置と、
ＣＰＵからの命令に基づいて外部の表示装置に表示させ
るべき画像情報に係る表示信号を生成して出力し、外部
の表示装置に画像情報を表示させるＯＳＤ装置と、電気
的に記憶内容の消去及び書き換えが自在で、ＯＳＤ装置
が表示信号を生成する際に使用する画像表示データを記
憶するＯＳＤ側記憶装置と、ＣＰＵにＣＰＵ側記憶装
置、ＯＳＤ装置、及びＯＳＤ側記憶装置を各々接続し
て、これらの装置とＣＰＵとがやり取りする信号を伝搬
するＣＰＵ側信号線と、ＯＳＤ側記憶装置とＯＳＤ装置
とに接続し、ＣＰＵからの命令に基づいて選択された画
像表示データとそのＯＳＤ側記憶装置内のアドレスに係
る信号とを伝搬するＯＳＤ側信号線とを備えたシングル
チップマイクロコンピュータの記憶装置の記憶内容変更
方法において、ＣＰＵ側信号線を介してＣＰＵがＣＰＵ
側記憶装置の記憶内容を消去又は書き換えを行う際に、
ＯＳＤ装置及びＯＳＤ側記憶装置をＣＰＵ側信号線から
切り離すものである。
ンピュータの記憶装置の記憶内容変更方法は、ＣＰＵプ
ログラムに含まれる命令を実行するＣＰＵと、電気的に
記憶内容の消去及び書き換えが自在で、ＣＰＵに実行さ
せるＣＰＵプログラムを記憶するＣＰＵ側記憶装置と、
ＣＰＵからの命令に基づいて外部の表示装置に表示させ
るべき画像情報に係る表示信号を生成して出力し、外部
の表示装置に画像情報を表示させるＯＳＤ装置と、電気
的に記憶内容の消去及び書き換えが自在で、ＯＳＤ装置
が表示信号を生成する際に使用する画像表示データを記
憶するＯＳＤ側記憶装置と、ＣＰＵにＣＰＵ側記憶装
置、ＯＳＤ装置、及びＯＳＤ側記憶装置を各々接続し
て、これらの装置とＣＰＵとがやり取りする信号を伝搬
するＣＰＵ側信号線と、ＯＳＤ側記憶装置とＯＳＤ装置
とに接続し、ＣＰＵからの命令に基づいて選択された画
像表示データとそのＯＳＤ側記憶装置内のアドレスに係
る信号とを伝搬するＯＳＤ側信号線とを備えたシングル
チップマイクロコンピュータの記憶装置の記憶内容変更
方法において、ＣＰＵ側信号線を介してＣＰＵがＣＰＵ
側記憶装置の記憶内容を消去又は書き換えを行う際に、
ＯＳＤ装置及びＯＳＤ側記憶装置をＣＰＵ側信号線から
切り離すものである。
【００１６】この発明に係るシングルチップマイクロコ
ンピュータの記憶装置の記憶内容変更方法は、ＣＰＵプ
ログラムに含まれる命令を実行するＣＰＵと、電気的に
記憶内容の消去及び書き換えが自在で、ＣＰＵに実行さ
せるＣＰＵプログラムを記憶するＣＰＵ側記憶装置と、
ＣＰＵからの命令に基づいて外部の表示装置に表示させ
るべき画像情報に係る表示信号を生成して出力し、外部
の表示装置に画像情報を表示させるＯＳＤ装置と、電気
的に記憶内容の消去及び書き換えが自在で、ＯＳＤ装置
が表示信号を生成する際に使用する画像表示データを記
憶する複数のＯＳＤ側記憶装置と、ＣＰＵにＣＰＵ側記
憶装置、ＯＳＤ装置、及び複数のＯＳＤ側記憶装置を各
々接続して、これらの装置とＣＰＵとがやり取りする信
号を伝搬するＣＰＵ側信号線と、複数のＯＳＤ側記憶装
置の各々とＯＳＤ装置とに接続し、ＣＰＵからの命令に
基づいて選択された画像表示データとその上記ＯＳＤ側
記憶装置内のアドレスに係る信号とを伝搬する複数のＯ
ＳＤ側信号線とを備えたシングルチップマイクロコンピ
ュータの記憶装置の記憶内容変更方法において、ＣＰＵ
側信号線を介してＣＰＵがＣＰＵ側記憶装置の記憶内容
を消去又は書き換えを行う際に、ＯＳＤ装置及びこのＯ
ＳＤ装置が使用する画像表示データを記憶するＯＳＤ側
記憶装置をＣＰＵ側信号線から切り離し、且つ、少なく
ともＯＳＤ装置が複数のＯＳＤ側記憶装置のうち１つが
記憶する画像表示データを使用する間にＣＰＵが他のＯ
ＳＤ側記憶装置の画像表示データを消去又は書き換えが
行えるように、ＣＰＵと接続するＯＳＤ側記憶装置を適
宜切り換えるものである。
ンピュータの記憶装置の記憶内容変更方法は、ＣＰＵプ
ログラムに含まれる命令を実行するＣＰＵと、電気的に
記憶内容の消去及び書き換えが自在で、ＣＰＵに実行さ
せるＣＰＵプログラムを記憶するＣＰＵ側記憶装置と、
ＣＰＵからの命令に基づいて外部の表示装置に表示させ
るべき画像情報に係る表示信号を生成して出力し、外部
の表示装置に画像情報を表示させるＯＳＤ装置と、電気
的に記憶内容の消去及び書き換えが自在で、ＯＳＤ装置
が表示信号を生成する際に使用する画像表示データを記
憶する複数のＯＳＤ側記憶装置と、ＣＰＵにＣＰＵ側記
憶装置、ＯＳＤ装置、及び複数のＯＳＤ側記憶装置を各
々接続して、これらの装置とＣＰＵとがやり取りする信
号を伝搬するＣＰＵ側信号線と、複数のＯＳＤ側記憶装
置の各々とＯＳＤ装置とに接続し、ＣＰＵからの命令に
基づいて選択された画像表示データとその上記ＯＳＤ側
記憶装置内のアドレスに係る信号とを伝搬する複数のＯ
ＳＤ側信号線とを備えたシングルチップマイクロコンピ
ュータの記憶装置の記憶内容変更方法において、ＣＰＵ
側信号線を介してＣＰＵがＣＰＵ側記憶装置の記憶内容
を消去又は書き換えを行う際に、ＯＳＤ装置及びこのＯ
ＳＤ装置が使用する画像表示データを記憶するＯＳＤ側
記憶装置をＣＰＵ側信号線から切り離し、且つ、少なく
ともＯＳＤ装置が複数のＯＳＤ側記憶装置のうち１つが
記憶する画像表示データを使用する間にＣＰＵが他のＯ
ＳＤ側記憶装置の画像表示データを消去又は書き換えが
行えるように、ＣＰＵと接続するＯＳＤ側記憶装置を適
宜切り換えるものである。
【００１７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるシ
ングルチップマイクロコンピュータの構成を示すブロッ
ク図である。図において、１はＣＰＵプログラムに含ま
れる命令を実行するＣＰＵ、２はシーケンサ３を介して
ブートＲＯＭ４、ＲＯＭ５、ＯＳＤＲＯＭ６、及びＯＳ
Ｄ回路７を各々ＣＰＵ１に接続して、これらの装置とＣ
ＰＵ１とがやり取りする信号（アドレス信号、データ信
号）を伝搬する信号線（ＣＰＵ側信号線）で、アドレス
バス及びデータバスからなる。３は信号線２を介してＣ
ＰＵ１、ＲＯＭ５、及びＯＳＤＲＯＭ６に接続し、ＣＰ
Ｕ１がＲＯＭ５又はＯＳＤＲＯＭ６の記憶内容を消去又
は書き換えを行う際に、これらを構成するメモリ回路に
消去及び書き換えのための電圧を印加する順序を制御す
るシーケンサである。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるシ
ングルチップマイクロコンピュータの構成を示すブロッ
ク図である。図において、１はＣＰＵプログラムに含ま
れる命令を実行するＣＰＵ、２はシーケンサ３を介して
ブートＲＯＭ４、ＲＯＭ５、ＯＳＤＲＯＭ６、及びＯＳ
Ｄ回路７を各々ＣＰＵ１に接続して、これらの装置とＣ
ＰＵ１とがやり取りする信号（アドレス信号、データ信
号）を伝搬する信号線（ＣＰＵ側信号線）で、アドレス
バス及びデータバスからなる。３は信号線２を介してＣ
ＰＵ１、ＲＯＭ５、及びＯＳＤＲＯＭ６に接続し、ＣＰ
Ｕ１がＲＯＭ５又はＯＳＤＲＯＭ６の記憶内容を消去又
は書き換えを行う際に、これらを構成するメモリ回路に
消去及び書き換えのための電圧を印加する順序を制御す
るシーケンサである。
【００１８】４はＣＰＵ１がＲＯＭ５又はＯＳＤＲＯＭ
６の記憶内容の消去又は書き換えを行う際に、ＣＰＵ１
によって適宜読み出されて消去又は書き換え動作を実行
させる消去又は書き換え用プログラムを記憶するブート
ＲＯＭ、５はＣＰＵ１に実行させるＣＰＵプログラム
（マイクロコンピュータに実行させる機能に係るプログ
ラム）を記憶するメモリ回路であるＲＯＭ（ＣＰＵ側記
憶装置）で、電気的に記憶内容の消去及び書き換えが可
能な不揮発性メモリ、例えばフラッシュメモリなどから
構成される。６はＯＳＤ回路７が表示信号を生成する際
に使用する画像表示データを記憶するメモリ回路である
ＯＳＤＲＯＭ（ＯＳＤ側記憶装置）で、電気的に記憶内
容の消去及び書き換えが可能な不揮発性メモリ、例えば
フラッシュメモリなどから構成される。７はＣＰＵ１か
らの命令に基づいて不図示の外部の表示装置に表示させ
るべき画像情報に係る表示信号を生成して上記外部の表
示装置に出力するＯＳＤ回路（ＯＳＤ装置）、８はＯＳ
ＤＲＯＭ６とＯＳＤ回路７とに接続し、ＣＰＵ１からの
命令に基づいて選択された画像表示データとそのＯＳＤ
ＲＯＭ６内のアドレス値に係る信号とを伝搬する信号線
（ＯＳＤ側信号線）である。９は信号線２に設けられ、
ＯＳＤＲＯＭ６及びＯＳＤ回路７をＣＰＵ１と接続する
信号線２から適宜切り離すスイッチ（スイッチ手段）で
ある。このスイッチ９はマイクロコンピュータ内で適当
な論理演算素子を組み合わせることで実現することがで
きる。
６の記憶内容の消去又は書き換えを行う際に、ＣＰＵ１
によって適宜読み出されて消去又は書き換え動作を実行
させる消去又は書き換え用プログラムを記憶するブート
ＲＯＭ、５はＣＰＵ１に実行させるＣＰＵプログラム
（マイクロコンピュータに実行させる機能に係るプログ
ラム）を記憶するメモリ回路であるＲＯＭ（ＣＰＵ側記
憶装置）で、電気的に記憶内容の消去及び書き換えが可
能な不揮発性メモリ、例えばフラッシュメモリなどから
構成される。６はＯＳＤ回路７が表示信号を生成する際
に使用する画像表示データを記憶するメモリ回路である
ＯＳＤＲＯＭ（ＯＳＤ側記憶装置）で、電気的に記憶内
容の消去及び書き換えが可能な不揮発性メモリ、例えば
フラッシュメモリなどから構成される。７はＣＰＵ１か
らの命令に基づいて不図示の外部の表示装置に表示させ
るべき画像情報に係る表示信号を生成して上記外部の表
示装置に出力するＯＳＤ回路（ＯＳＤ装置）、８はＯＳ
ＤＲＯＭ６とＯＳＤ回路７とに接続し、ＣＰＵ１からの
命令に基づいて選択された画像表示データとそのＯＳＤ
ＲＯＭ６内のアドレス値に係る信号とを伝搬する信号線
（ＯＳＤ側信号線）である。９は信号線２に設けられ、
ＯＳＤＲＯＭ６及びＯＳＤ回路７をＣＰＵ１と接続する
信号線２から適宜切り離すスイッチ（スイッチ手段）で
ある。このスイッチ９はマイクロコンピュータ内で適当
な論理演算素子を組み合わせることで実現することがで
きる。
【００１９】次に動作について説明する。ＣＰＵ１はＲ
ＯＭ５に記憶されるＣＰＵプログラムに含まれる命令を
順次読み出して、必要に応じてＲＯＭ５に上記処理によ
り生じたデータを書き込み、若しくはＲＯＭ５内に記憶
しておいたデータを読み出すことで、マイクロコンピュ
ータの諸機能に係る処理を実行する。ここまでは従来の
マイクロコンピュータと同様に動作する。
ＯＭ５に記憶されるＣＰＵプログラムに含まれる命令を
順次読み出して、必要に応じてＲＯＭ５に上記処理によ
り生じたデータを書き込み、若しくはＲＯＭ５内に記憶
しておいたデータを読み出すことで、マイクロコンピュ
ータの諸機能に係る処理を実行する。ここまでは従来の
マイクロコンピュータと同様に動作する。
【００２０】先ず、画像表示機能の動作について説明す
ると、ＣＰＵ１による命令実行によりＯＳＤ回路７内の
不図示の制御部を制御し、ＯＳＤ回路７を動作させる。
ＯＳＤ回路７は、信号線２を介してＣＰＵ１から不図示
の外部表示装置に表示させるべき画像（文字情報を含
む）に係る画像表示データ（図形、文字フォントや色な
どの情報）のＯＳＤＲＯＭ６内におけるアドレス値や上
記外部表示装置のディスプレイ上の表示位置を設定す
る。このとき、信号線２におけるスイッチ９は閉状態と
なって、ＣＰＵ１とＯＳＤＲＯＭ６及びＯＳＤ回路７と
が接続した状態にある。ＯＳＤ回路７は、ＣＰＵ１から
画像表示データに係るアドレス値やディスプレイ上の表
示位置が設置されると、信号線８を介して上記アドレス
値に対応するアドレス信号をＯＳＤＲＯＭ６に出力す
る。ＯＳＤＲＯＭ６は上記アドレス信号を受けると、こ
のアドレス値に対応する画像表示データを抽出し、信号
線８を介してＯＳＤ回路７に出力する。ＯＳＤ回路７
は、上記画像表示データを使用して不図示の外部表示装
置に表示させるべき画像（文字情報を含む）に係る表示
信号を生成し、不図示の信号線を介してこれを上記外部
表示装置に出力し、これに係る画像（文字情報を含む）
を表示させる。
ると、ＣＰＵ１による命令実行によりＯＳＤ回路７内の
不図示の制御部を制御し、ＯＳＤ回路７を動作させる。
ＯＳＤ回路７は、信号線２を介してＣＰＵ１から不図示
の外部表示装置に表示させるべき画像（文字情報を含
む）に係る画像表示データ（図形、文字フォントや色な
どの情報）のＯＳＤＲＯＭ６内におけるアドレス値や上
記外部表示装置のディスプレイ上の表示位置を設定す
る。このとき、信号線２におけるスイッチ９は閉状態と
なって、ＣＰＵ１とＯＳＤＲＯＭ６及びＯＳＤ回路７と
が接続した状態にある。ＯＳＤ回路７は、ＣＰＵ１から
画像表示データに係るアドレス値やディスプレイ上の表
示位置が設置されると、信号線８を介して上記アドレス
値に対応するアドレス信号をＯＳＤＲＯＭ６に出力す
る。ＯＳＤＲＯＭ６は上記アドレス信号を受けると、こ
のアドレス値に対応する画像表示データを抽出し、信号
線８を介してＯＳＤ回路７に出力する。ＯＳＤ回路７
は、上記画像表示データを使用して不図示の外部表示装
置に表示させるべき画像（文字情報を含む）に係る表示
信号を生成し、不図示の信号線を介してこれを上記外部
表示装置に出力し、これに係る画像（文字情報を含む）
を表示させる。
【００２１】次にＣＰＵ１によるＲＯＭ５の記憶内容の
書き換え動作について説明する。ＣＰＵ１はブートＲＯ
Ｍ４から消去又は書き換え動作を実行させる消去又は書
き換え用プログラムを読み出し、この消去又は書き換え
用プログラムに従ってＣＰＵプログラムの内容が書き換
えられる。具体的には、ＣＰＵ１は、シーケンサ３を用
いてＲＯＭ５内のメモリセルに対して消去用の電圧若し
くは書き込み用の電圧を順次印加して、ＲＯＭ５の記憶
内容の消去又は書き換えを行う。
書き換え動作について説明する。ＣＰＵ１はブートＲＯ
Ｍ４から消去又は書き換え動作を実行させる消去又は書
き換え用プログラムを読み出し、この消去又は書き換え
用プログラムに従ってＣＰＵプログラムの内容が書き換
えられる。具体的には、ＣＰＵ１は、シーケンサ３を用
いてＲＯＭ５内のメモリセルに対して消去用の電圧若し
くは書き込み用の電圧を順次印加して、ＲＯＭ５の記憶
内容の消去又は書き換えを行う。
【００２２】このとき、スイッチ９を開状態にして、信
号線２を介してＣＰＵ１、シーケンサ３、及びＲＯＭ５
がそれぞれ接続する部分とＯＳＤＲＯＭ６及びＯＳＤ回
路７とを切り離しておく。これにより、ＯＳＤＲＯＭ６
及びＯＳＤ回路７が上述したような画像表示動作を行っ
ている間に、ＣＰＵ１によるＲＯＭ５の記憶内容の書き
換え動作を行っても、ＯＳＤＲＯＭ６とＯＳＤ回路７と
は信号線８によって接続していることから、ＯＳＤ回路
７は信号線８を介してＣＰＵ１からの設定に基づいたＯ
ＳＤＲＯＭ６内における画像表示データのアドレス信号
の出力やその読み出しをすることができる。このため、
ＣＰＵ１によるＲＯＭ５の記憶内容の書き換え動作して
いても、ＯＳＤＲＯＭ６及びＯＳＤ回路７は画像表示動
作を継続することができる。
号線２を介してＣＰＵ１、シーケンサ３、及びＲＯＭ５
がそれぞれ接続する部分とＯＳＤＲＯＭ６及びＯＳＤ回
路７とを切り離しておく。これにより、ＯＳＤＲＯＭ６
及びＯＳＤ回路７が上述したような画像表示動作を行っ
ている間に、ＣＰＵ１によるＲＯＭ５の記憶内容の書き
換え動作を行っても、ＯＳＤＲＯＭ６とＯＳＤ回路７と
は信号線８によって接続していることから、ＯＳＤ回路
７は信号線８を介してＣＰＵ１からの設定に基づいたＯ
ＳＤＲＯＭ６内における画像表示データのアドレス信号
の出力やその読み出しをすることができる。このため、
ＣＰＵ１によるＲＯＭ５の記憶内容の書き換え動作して
いても、ＯＳＤＲＯＭ６及びＯＳＤ回路７は画像表示動
作を継続することができる。
【００２３】このように、スイッチ９が閉状態のとき、
ＣＰＵ１による画像表示データの設定とＯＳＤＲＯＭ６
及びＯＳＤ回路７による画像表示動作とを行うことがで
き、スイッチ９が開状態のとき、ＣＰＵ１によるＲＯＭ
５の記憶内容の書き換え動作と、スイッチ９が閉状態の
ときにＣＰＵ１に設定された画像表示データに基づいて
ＯＳＤＲＯＭ６及びＯＳＤ回路７が画像表示動作を行う
ことができる。
ＣＰＵ１による画像表示データの設定とＯＳＤＲＯＭ６
及びＯＳＤ回路７による画像表示動作とを行うことがで
き、スイッチ９が開状態のとき、ＣＰＵ１によるＲＯＭ
５の記憶内容の書き換え動作と、スイッチ９が閉状態の
ときにＣＰＵ１に設定された画像表示データに基づいて
ＯＳＤＲＯＭ６及びＯＳＤ回路７が画像表示動作を行う
ことができる。
【００２４】また、ＣＰＵ１がＲＯＭ５の記憶内容の書
き換え動作を行う際に、ＯＳＤＲＯＭ６及びＯＳＤ回路
７が画像表示動作をしているか否かを検出し、ＯＳＤＲ
ＯＭ６及びＯＳＤ回路７が画像表示動作をしていれば、
ＲＯＭ５の記憶内容の書き換え動作を行う前にＣＰＵ１
による画像表示データの設定を行うようにＣＰＵプログ
ラム若しくは消去又は書き換え用プログラムを設定して
おいてもよい。
き換え動作を行う際に、ＯＳＤＲＯＭ６及びＯＳＤ回路
７が画像表示動作をしているか否かを検出し、ＯＳＤＲ
ＯＭ６及びＯＳＤ回路７が画像表示動作をしていれば、
ＲＯＭ５の記憶内容の書き換え動作を行う前にＣＰＵ１
による画像表示データの設定を行うようにＣＰＵプログ
ラム若しくは消去又は書き換え用プログラムを設定して
おいてもよい。
【００２５】さらに、ＣＰＵ１がＲＯＭ５の記憶内容の
書き換え動作を行っている際に、スイッチ９を周期的に
切り換えてＣＰＵ１による画像表示データの設定を適宜
行い、ＯＳＤＲＯＭ６及びＯＳＤ回路７による画像表示
動作を継続させるようにしてもよい。
書き換え動作を行っている際に、スイッチ９を周期的に
切り換えてＣＰＵ１による画像表示データの設定を適宜
行い、ＯＳＤＲＯＭ６及びＯＳＤ回路７による画像表示
動作を継続させるようにしてもよい。
【００２６】以上のように、この実施の形態１によれ
ば、ＣＰＵプログラムに含まれる命令を実行するＣＰＵ
１と、電気的に記憶内容の消去及び書き換えが自在で、
ＣＰＵに実行させるＣＰＵプログラムを記憶するＲＯＭ
５と、ＣＰＵ１からの命令に基づいて外部の表示装置に
表示させるべき画像情報に係る表示信号を生成して出力
し、外部の表示装置に画像情報を表示させるＯＳＤ回路
７と、電気的に記憶内容の消去及び書き換えが自在で、
ＯＳＤ回路７が表示信号を生成する際に使用する画像表
示データを記憶するＯＳＤＲＯＭ６と、ＣＰＵ１にＲＯ
Ｍ５、ＯＳＤ回路７、及びＯＳＤＲＯＭ６を各々接続し
て、これらの装置とＣＰＵ１とがやり取りする信号を伝
搬する信号線２と、ＯＳＤＲＯＭ６とＯＳＤ回路７とに
接続し、ＣＰＵ１からの命令に基づいて選択された画像
表示データとそのＯＳＤＲＯＭ６内のアドレスに係る信
号とを伝搬する信号線８と、信号線２を介してＣＰＵ１
がＲＯＭ５の記憶内容を消去又は書き換えを行う際に、
ＯＳＤ回路７及びＯＳＤＲＯＭ６を信号線２から切り離
すスイッチ９とを備えるので、ＣＰＵ１によるＲＯＭ５
の消去又は書き換え動作とＯＳＤ回路７及びＯＳＤＲＯ
Ｍ６による画像表示動作とを独立して行うことができる
ことから、一方の動作中に他方が待機状態となるような
不具合を除くことができ、使用上の利便性を向上させる
ことができる。
ば、ＣＰＵプログラムに含まれる命令を実行するＣＰＵ
１と、電気的に記憶内容の消去及び書き換えが自在で、
ＣＰＵに実行させるＣＰＵプログラムを記憶するＲＯＭ
５と、ＣＰＵ１からの命令に基づいて外部の表示装置に
表示させるべき画像情報に係る表示信号を生成して出力
し、外部の表示装置に画像情報を表示させるＯＳＤ回路
７と、電気的に記憶内容の消去及び書き換えが自在で、
ＯＳＤ回路７が表示信号を生成する際に使用する画像表
示データを記憶するＯＳＤＲＯＭ６と、ＣＰＵ１にＲＯ
Ｍ５、ＯＳＤ回路７、及びＯＳＤＲＯＭ６を各々接続し
て、これらの装置とＣＰＵ１とがやり取りする信号を伝
搬する信号線２と、ＯＳＤＲＯＭ６とＯＳＤ回路７とに
接続し、ＣＰＵ１からの命令に基づいて選択された画像
表示データとそのＯＳＤＲＯＭ６内のアドレスに係る信
号とを伝搬する信号線８と、信号線２を介してＣＰＵ１
がＲＯＭ５の記憶内容を消去又は書き換えを行う際に、
ＯＳＤ回路７及びＯＳＤＲＯＭ６を信号線２から切り離
すスイッチ９とを備えるので、ＣＰＵ１によるＲＯＭ５
の消去又は書き換え動作とＯＳＤ回路７及びＯＳＤＲＯ
Ｍ６による画像表示動作とを独立して行うことができる
ことから、一方の動作中に他方が待機状態となるような
不具合を除くことができ、使用上の利便性を向上させる
ことができる。
【００２７】実施の形態２．この実施の形態２は、複数
のＯＳＤ側記憶装置と、各ＯＳＤ側記憶装置とＯＳＤ装
置を接続する複数のＯＳＤ側信号線とを備え、スイッチ
手段は少なくともＯＳＤ装置が複数のＯＳＤ側記憶装置
のうち１つが記憶する画像表示データを使用する間にＣ
ＰＵが他のＯＳＤ側記憶装置の画像表示データを消去又
は書き換えが行えるようにＣＰＵと接続するＯＳＤ側記
憶装置を適宜切り換えるものである。
のＯＳＤ側記憶装置と、各ＯＳＤ側記憶装置とＯＳＤ装
置を接続する複数のＯＳＤ側信号線とを備え、スイッチ
手段は少なくともＯＳＤ装置が複数のＯＳＤ側記憶装置
のうち１つが記憶する画像表示データを使用する間にＣ
ＰＵが他のＯＳＤ側記憶装置の画像表示データを消去又
は書き換えが行えるようにＣＰＵと接続するＯＳＤ側記
憶装置を適宜切り換えるものである。
【００２８】図２はこの発明の実施の形態２によるシン
グルチップマイクロコンピュータの構成を示すブロック
図である。図において、６ａはＯＳＤ回路７が表示信号
を生成する際に使用する画像表示データを記憶するメモ
リ回路であるＯＳＤＲＯＭ（ＯＳＤ側記憶装置）で、Ｏ
ＳＤＲＯＭ６と同様に電気的に記憶内容の消去及び書き
換えが可能な不揮発性メモリ、例えばフラッシュメモリ
などから構成される。９ａは信号線２上に設けられ、Ｏ
ＳＤＲＯＭ６とＯＳＤ回路７との接続を開閉するスイッ
チ（スイッチ手段）、９ｂは信号線２上に設けられ、Ｏ
ＳＤＲＯＭ６とＣＰＵ１との接続を開閉するスイッチ
（スイッチ手段）、１０はＯＳＤＲＯＭ６ａとＯＳＤ回
路７とを接続し、ＣＰＵ１からの命令に基づいて選択さ
れた画像表示データとそのＯＳＤＲＯＭ６ａ内のアドレ
ス値に係る信号とを伝搬する信号線（ＯＳＤ側信号線）
である。１１ａは信号線２上に設けられ、ＯＳＤＲＯＭ
６ａとＯＳＤ回路７との接続を開閉するスイッチ（スイ
ッチ手段）、１１ｂは信号線２上に設けられ、ＯＳＤＲ
ＯＭ６ａとＣＰＵ１との接続を開閉するスイッチ（スイ
ッチ手段）である。また、スイッチ９ａ，９ｂ，１１
ａ，１１ｂはマイクロコンピュータ内で適当な論理演算
素子を組み合わせることで実現することができる。な
お、図１と同一構成要素には同一符号を付して重複する
説明を省略する。
グルチップマイクロコンピュータの構成を示すブロック
図である。図において、６ａはＯＳＤ回路７が表示信号
を生成する際に使用する画像表示データを記憶するメモ
リ回路であるＯＳＤＲＯＭ（ＯＳＤ側記憶装置）で、Ｏ
ＳＤＲＯＭ６と同様に電気的に記憶内容の消去及び書き
換えが可能な不揮発性メモリ、例えばフラッシュメモリ
などから構成される。９ａは信号線２上に設けられ、Ｏ
ＳＤＲＯＭ６とＯＳＤ回路７との接続を開閉するスイッ
チ（スイッチ手段）、９ｂは信号線２上に設けられ、Ｏ
ＳＤＲＯＭ６とＣＰＵ１との接続を開閉するスイッチ
（スイッチ手段）、１０はＯＳＤＲＯＭ６ａとＯＳＤ回
路７とを接続し、ＣＰＵ１からの命令に基づいて選択さ
れた画像表示データとそのＯＳＤＲＯＭ６ａ内のアドレ
ス値に係る信号とを伝搬する信号線（ＯＳＤ側信号線）
である。１１ａは信号線２上に設けられ、ＯＳＤＲＯＭ
６ａとＯＳＤ回路７との接続を開閉するスイッチ（スイ
ッチ手段）、１１ｂは信号線２上に設けられ、ＯＳＤＲ
ＯＭ６ａとＣＰＵ１との接続を開閉するスイッチ（スイ
ッチ手段）である。また、スイッチ９ａ，９ｂ，１１
ａ，１１ｂはマイクロコンピュータ内で適当な論理演算
素子を組み合わせることで実現することができる。な
お、図１と同一構成要素には同一符号を付して重複する
説明を省略する。
【００２９】次に動作について説明する。ＣＰＵ１はＲ
ＯＭ５に記憶されるＣＰＵプログラムに含まれる命令を
順次読み出して、必要に応じてＲＯＭ５に上記処理によ
り生じたデータを書き込み、若しくはＲＯＭ５内に記憶
しておいたデータを読み出すことで、マイクロコンピュ
ータの諸機能に係る処理を実行する。ここまでは上記実
施の形態１のマイクロコンピュータと同様に動作する。
ＯＭ５に記憶されるＣＰＵプログラムに含まれる命令を
順次読み出して、必要に応じてＲＯＭ５に上記処理によ
り生じたデータを書き込み、若しくはＲＯＭ５内に記憶
しておいたデータを読み出すことで、マイクロコンピュ
ータの諸機能に係る処理を実行する。ここまでは上記実
施の形態１のマイクロコンピュータと同様に動作する。
【００３０】先ず、画像表示機能の動作について説明す
ると、ＣＰＵ１による命令実行によりＯＳＤ回路７内の
不図示の制御部を制御し、ＯＳＤ回路７を動作させる。
スイッチ９ａ，９ｂを閉状態にすることで、ＯＳＤ回路
７は信号線２を介してＣＰＵ１から不図示の外部表示装
置に表示させるべき画像（文字情報を含む）に係る画像
表示データ（図形、文字フォントや色などの情報）のＯ
ＳＤＲＯＭ６内におけるアドレス値や上記外部表示装置
のディスプレイ上の表示位置を設定する。ＯＳＤ回路７
は、ＣＰＵ１から画像表示データに係るアドレス値やデ
ィスプレイ上の表示位置が設置されると、信号線８を介
して上記アドレス値に対応するアドレス信号をＯＳＤＲ
ＯＭ６に出力する。ＯＳＤＲＯＭ６は上記アドレス信号
を受けると、このアドレス値に対応する画像表示データ
を抽出し、信号線８を介してＯＳＤ回路７に出力する。
ＯＳＤ回路７は、上記画像表示データを使用して不図示
の外部表示装置に表示させるべき画像（文字情報を含
む）に係る表示信号を生成し、不図示の信号線を介して
これを上記外部表示装置に出力し、これに係る画像（文
字情報を含む）を表示させる。
ると、ＣＰＵ１による命令実行によりＯＳＤ回路７内の
不図示の制御部を制御し、ＯＳＤ回路７を動作させる。
スイッチ９ａ，９ｂを閉状態にすることで、ＯＳＤ回路
７は信号線２を介してＣＰＵ１から不図示の外部表示装
置に表示させるべき画像（文字情報を含む）に係る画像
表示データ（図形、文字フォントや色などの情報）のＯ
ＳＤＲＯＭ６内におけるアドレス値や上記外部表示装置
のディスプレイ上の表示位置を設定する。ＯＳＤ回路７
は、ＣＰＵ１から画像表示データに係るアドレス値やデ
ィスプレイ上の表示位置が設置されると、信号線８を介
して上記アドレス値に対応するアドレス信号をＯＳＤＲ
ＯＭ６に出力する。ＯＳＤＲＯＭ６は上記アドレス信号
を受けると、このアドレス値に対応する画像表示データ
を抽出し、信号線８を介してＯＳＤ回路７に出力する。
ＯＳＤ回路７は、上記画像表示データを使用して不図示
の外部表示装置に表示させるべき画像（文字情報を含
む）に係る表示信号を生成し、不図示の信号線を介して
これを上記外部表示装置に出力し、これに係る画像（文
字情報を含む）を表示させる。
【００３１】このとき、スイッチ９ｂを開状態にして、
信号線２を介してＣＰＵ１、シーケンサ３、及びＲＯＭ
５がそれぞれ接続する部分とＯＳＤＲＯＭ６及びＯＳＤ
回路７とを切り離しておく。これにより、ＯＳＤＲＯＭ
６及びＯＳＤ回路７が上述したような画像表示動作を行
っている間に、上記実施の形態１と同様にＣＰＵ１によ
るＲＯＭ５の記憶内容の書き換え動作を行っても、ＯＳ
ＤＲＯＭ６とＯＳＤ回路７とは信号線８によって接続し
ていることから、ＯＳＤ回路７は信号線８を介してＣＰ
Ｕ１からの設定に基づいたＯＳＤＲＯＭ６内における画
像表示データのアドレス信号の出力やその読み出しをす
ることができる。このため、ＣＰＵ１によるＲＯＭ５の
記憶内容の書き換え動作していても、ＯＳＤＲＯＭ６及
びＯＳＤ回路７は画像表示動作を継続することができ
る。
信号線２を介してＣＰＵ１、シーケンサ３、及びＲＯＭ
５がそれぞれ接続する部分とＯＳＤＲＯＭ６及びＯＳＤ
回路７とを切り離しておく。これにより、ＯＳＤＲＯＭ
６及びＯＳＤ回路７が上述したような画像表示動作を行
っている間に、上記実施の形態１と同様にＣＰＵ１によ
るＲＯＭ５の記憶内容の書き換え動作を行っても、ＯＳ
ＤＲＯＭ６とＯＳＤ回路７とは信号線８によって接続し
ていることから、ＯＳＤ回路７は信号線８を介してＣＰ
Ｕ１からの設定に基づいたＯＳＤＲＯＭ６内における画
像表示データのアドレス信号の出力やその読み出しをす
ることができる。このため、ＣＰＵ１によるＲＯＭ５の
記憶内容の書き換え動作していても、ＯＳＤＲＯＭ６及
びＯＳＤ回路７は画像表示動作を継続することができ
る。
【００３２】このように、スイッチ９ａ，９ｂが閉状態
のとき、ＣＰＵ１による画像表示データの設定とＯＳＤ
ＲＯＭ６及びＯＳＤ回路７による画像表示動作とを行う
ことができ、スイッチ９ａが閉状態でスイッチ９ｂが開
状態のとき、ＣＰＵ１によるＲＯＭ５の記憶内容の書き
換え動作と、スイッチ９ａ，９ｂが閉状態のときにＣＰ
Ｕ１に設定された画像表示データに基づいてＯＳＤＲＯ
Ｍ６及びＯＳＤ回路７が画像表示動作を行うことができ
る。
のとき、ＣＰＵ１による画像表示データの設定とＯＳＤ
ＲＯＭ６及びＯＳＤ回路７による画像表示動作とを行う
ことができ、スイッチ９ａが閉状態でスイッチ９ｂが開
状態のとき、ＣＰＵ１によるＲＯＭ５の記憶内容の書き
換え動作と、スイッチ９ａ，９ｂが閉状態のときにＣＰ
Ｕ１に設定された画像表示データに基づいてＯＳＤＲＯ
Ｍ６及びＯＳＤ回路７が画像表示動作を行うことができ
る。
【００３３】また、ＯＳＤＲＯＭ６ａ及びＯＳＤ回路７
においても同様に、スイッチ１１ａ，１１ｂが閉状態の
とき、ＣＰＵ１による画像表示データの設定とＯＳＤＲ
ＯＭ６ａ及びＯＳＤ回路７による画像表示動作とを行う
ことができ、スイッチ１１ａが閉状態でスイッチ１１ｂ
が開状態のとき、ＣＰＵ１によるＲＯＭ５の記憶内容の
書き換え動作と、スイッチ１１ａ，１１ｂが閉状態のと
きにＣＰＵ１に設定された画像表示データに基づいてＯ
ＳＤＲＯＭ６ａ及びＯＳＤ回路７が画像表示動作を行う
ことができる。
においても同様に、スイッチ１１ａ，１１ｂが閉状態の
とき、ＣＰＵ１による画像表示データの設定とＯＳＤＲ
ＯＭ６ａ及びＯＳＤ回路７による画像表示動作とを行う
ことができ、スイッチ１１ａが閉状態でスイッチ１１ｂ
が開状態のとき、ＣＰＵ１によるＲＯＭ５の記憶内容の
書き換え動作と、スイッチ１１ａ，１１ｂが閉状態のと
きにＣＰＵ１に設定された画像表示データに基づいてＯ
ＳＤＲＯＭ６ａ及びＯＳＤ回路７が画像表示動作を行う
ことができる。
【００３４】次にＣＰＵ１によるＯＳＤＲＯＭ６，６ａ
の記憶内容の書き換え動作について説明する。スイッチ
９ａを閉状態、スイッチ９ｂを開状態、スイッチ１１ａ
を開状態、及びスイッチ１１ｂを閉状態とすると、信号
線２を介してＣＰＵ１、シーケンサ３、及びＯＳＤＲＯ
Ｍ６ａがそれぞれ接続する部分とＯＳＤＲＯＭ６及びＯ
ＳＤ回路７とを切り離すことができ、ＯＳＤＲＯＭ６及
びＯＳＤ回路７による画像表示動作中に、ＣＰＵ１によ
ってＯＳＤＲＯＭ６ａの記憶内容の書き換え動作を行う
ことができる。具体的には、上述したＲＯＭ５の場合と
同様に、ＣＰＵ１はブートＲＯＭ４から消去又は書き換
え動作を実行させる消去又は書き換え用プログラムを読
み出し、この消去又は書き換え用プログラムに従ってＯ
ＳＤＲＯＭ６ａの内容である画像表示データが書き換え
られる。具体的には、ＣＰＵ１は、シーケンサ３を用い
てＯＳＤＲＯＭ６ａ内のメモリセルに対して消去用の電
圧若しくは書き込み用の電圧を順次印加して、ＯＳＤＲ
ＯＭ６ａの記憶内容の消去又は書き換えを行う。
の記憶内容の書き換え動作について説明する。スイッチ
９ａを閉状態、スイッチ９ｂを開状態、スイッチ１１ａ
を開状態、及びスイッチ１１ｂを閉状態とすると、信号
線２を介してＣＰＵ１、シーケンサ３、及びＯＳＤＲＯ
Ｍ６ａがそれぞれ接続する部分とＯＳＤＲＯＭ６及びＯ
ＳＤ回路７とを切り離すことができ、ＯＳＤＲＯＭ６及
びＯＳＤ回路７による画像表示動作中に、ＣＰＵ１によ
ってＯＳＤＲＯＭ６ａの記憶内容の書き換え動作を行う
ことができる。具体的には、上述したＲＯＭ５の場合と
同様に、ＣＰＵ１はブートＲＯＭ４から消去又は書き換
え動作を実行させる消去又は書き換え用プログラムを読
み出し、この消去又は書き換え用プログラムに従ってＯ
ＳＤＲＯＭ６ａの内容である画像表示データが書き換え
られる。具体的には、ＣＰＵ１は、シーケンサ３を用い
てＯＳＤＲＯＭ６ａ内のメモリセルに対して消去用の電
圧若しくは書き込み用の電圧を順次印加して、ＯＳＤＲ
ＯＭ６ａの記憶内容の消去又は書き換えを行う。
【００３５】また、スイッチ９ａを開状態、スイッチ９
ｂを閉状態、スイッチ１１ａを閉状態、及びスイッチ１
１ｂを開状態とすると、信号線２を介してＣＰＵ１、シ
ーケンサ３、及びＯＳＤＲＯＭ６がそれぞれ接続する部
分とＯＳＤＲＯＭ６ａ及びＯＳＤ回路７とを切り離すこ
とができ、ＯＳＤＲＯＭ６ａ及びＯＳＤ回路７による画
像表示動作中に、ＣＰＵ１によってＯＳＤＲＯＭ６の記
憶内容の書き換え動作を行うことができる。
ｂを閉状態、スイッチ１１ａを閉状態、及びスイッチ１
１ｂを開状態とすると、信号線２を介してＣＰＵ１、シ
ーケンサ３、及びＯＳＤＲＯＭ６がそれぞれ接続する部
分とＯＳＤＲＯＭ６ａ及びＯＳＤ回路７とを切り離すこ
とができ、ＯＳＤＲＯＭ６ａ及びＯＳＤ回路７による画
像表示動作中に、ＣＰＵ１によってＯＳＤＲＯＭ６の記
憶内容の書き換え動作を行うことができる。
【００３６】このように、実施の形態２によるシングル
チップマイクロコンピュータは、スイッチ９ａ，９ｂ，
１１ａ，１１ｂを適宜切り換えることで、ＯＳＤＲＯＭ
６（若しくはＯＳＤＲＯＭ６ａ）及びＯＳＤ回路７によ
る画像表示動作中に、ＯＳＤＲＯＭ６ａ（若しくはＯＳ
ＤＲＯＭ６）の画像表示データを変更することができ
る。
チップマイクロコンピュータは、スイッチ９ａ，９ｂ，
１１ａ，１１ｂを適宜切り換えることで、ＯＳＤＲＯＭ
６（若しくはＯＳＤＲＯＭ６ａ）及びＯＳＤ回路７によ
る画像表示動作中に、ＯＳＤＲＯＭ６ａ（若しくはＯＳ
ＤＲＯＭ６）の画像表示データを変更することができ
る。
【００３７】また、ＣＰＵ１がＲＯＭ５の記憶内容の書
き換え動作を行う際に、ＯＳＤＲＯＭ６（若しくはＯＳ
ＤＲＯＭ６ａ）及びＯＳＤ回路７が画像表示動作をして
いるか否かを検出し、ＯＳＤＲＯＭ６（若しくはＯＳＤ
ＲＯＭ６ａ）及びＯＳＤ回路７が画像表示動作をしてい
れば、ＲＯＭ５の記憶内容の書き換え動作を行う前に、
ＣＰＵ１による画像表示データの設定を行うようにＣＰ
Ｕプログラム若しくは消去又は書き換え用プログラムを
設定しておいてもよい。
き換え動作を行う際に、ＯＳＤＲＯＭ６（若しくはＯＳ
ＤＲＯＭ６ａ）及びＯＳＤ回路７が画像表示動作をして
いるか否かを検出し、ＯＳＤＲＯＭ６（若しくはＯＳＤ
ＲＯＭ６ａ）及びＯＳＤ回路７が画像表示動作をしてい
れば、ＲＯＭ５の記憶内容の書き換え動作を行う前に、
ＣＰＵ１による画像表示データの設定を行うようにＣＰ
Ｕプログラム若しくは消去又は書き換え用プログラムを
設定しておいてもよい。
【００３８】さらに、ＣＰＵ１がＲＯＭ５の記憶内容の
書き換え動作を行っている際に、スイッチ９ａ，９ｂ，
１１ａ，１１ｂを周期的に切り換えてＣＰＵ１による画
像表示データの設定を適宜行い、ＯＳＤＲＯＭ６（若し
くはＯＳＤＲＯＭ６ａ）及びＯＳＤ回路７による画像表
示動作を継続させるようにしてもよい。
書き換え動作を行っている際に、スイッチ９ａ，９ｂ，
１１ａ，１１ｂを周期的に切り換えてＣＰＵ１による画
像表示データの設定を適宜行い、ＯＳＤＲＯＭ６（若し
くはＯＳＤＲＯＭ６ａ）及びＯＳＤ回路７による画像表
示動作を継続させるようにしてもよい。
【００３９】さらに、スイッチ９ａ，９ｂ，１１ａ，１
１ｂを周期的に切り換えてＣＰＵ１による画像表示デー
タの設定を適宜行い、ＯＳＤＲＯＭ６ａ（若しくはＯＳ
ＤＲＯＭ６）及びＯＳＤ回路７による画像表示動作を継
続させながら、ＯＳＤＲＯＭ６（若しくはＯＳＤＲＯＭ
６ａ）の画像表示データの書き換え動作を行うようにし
てもよい。
１ｂを周期的に切り換えてＣＰＵ１による画像表示デー
タの設定を適宜行い、ＯＳＤＲＯＭ６ａ（若しくはＯＳ
ＤＲＯＭ６）及びＯＳＤ回路７による画像表示動作を継
続させながら、ＯＳＤＲＯＭ６（若しくはＯＳＤＲＯＭ
６ａ）の画像表示データの書き換え動作を行うようにし
てもよい。
【００４０】なお、上記実施の形態２では画像表示デー
タを記憶するメモリ回路として、ＯＳＤＲＯＭ６、ＯＳ
ＤＲＯＭ６ａの２つを備えた例について述べたが、これ
に限らず、画像表示データを記憶するメモリ回路を３つ
以上備えていても上記と同様の概念に基づく構成を適用
することができる。
タを記憶するメモリ回路として、ＯＳＤＲＯＭ６、ＯＳ
ＤＲＯＭ６ａの２つを備えた例について述べたが、これ
に限らず、画像表示データを記憶するメモリ回路を３つ
以上備えていても上記と同様の概念に基づく構成を適用
することができる。
【００４１】以上のように、この実施の形態２によれ
ば、複数のＯＳＤＲＯＭ６，６ａと、各ＯＳＤＲＯＭ
６，６ａとＯＳＤ回路７を接続する複数の信号線８，１
０とを備え、スイッチ９ａ，９ｂ，１１ａ，１１ｂは、
少なくともＯＳＤ回路７が複数のＯＳＤＲＯＭ６，６ａ
のうち１つが記憶する画像表示データを使用する間にＣ
ＰＵ１が他のＯＳＤＲＯＭ６（又はＯＳＤＲＯＭ６ａ）
の画像表示データを消去又は書き換えが行えるように、
ＣＰＵ１と接続するＯＳＤＲＯＭ６（又はＯＳＤＲＯＭ
６ａ）を適宜切り換えるので、上記実施の形態１と同様
の効果が得られると共に、ＯＳＤＲＯＭ６（若しくはＯ
ＳＤＲＯＭ６ａ）及びＯＳＤ回路７による画像表示動作
中に、ＯＳＤＲＯＭ６ａ（若しくはＯＳＤＲＯＭ６）の
画像表示データを変更することができることから、画像
表示機能における利便性を向上させることができる。
ば、複数のＯＳＤＲＯＭ６，６ａと、各ＯＳＤＲＯＭ
６，６ａとＯＳＤ回路７を接続する複数の信号線８，１
０とを備え、スイッチ９ａ，９ｂ，１１ａ，１１ｂは、
少なくともＯＳＤ回路７が複数のＯＳＤＲＯＭ６，６ａ
のうち１つが記憶する画像表示データを使用する間にＣ
ＰＵ１が他のＯＳＤＲＯＭ６（又はＯＳＤＲＯＭ６ａ）
の画像表示データを消去又は書き換えが行えるように、
ＣＰＵ１と接続するＯＳＤＲＯＭ６（又はＯＳＤＲＯＭ
６ａ）を適宜切り換えるので、上記実施の形態１と同様
の効果が得られると共に、ＯＳＤＲＯＭ６（若しくはＯ
ＳＤＲＯＭ６ａ）及びＯＳＤ回路７による画像表示動作
中に、ＯＳＤＲＯＭ６ａ（若しくはＯＳＤＲＯＭ６）の
画像表示データを変更することができることから、画像
表示機能における利便性を向上させることができる。
【００４２】
【発明の効果】以上のように、この発明によれば、ＣＰ
Ｕプログラムに含まれる命令を実行するＣＰＵと、電気
的に記憶内容の消去及び書き換えが自在で、ＣＰＵに実
行させるＣＰＵプログラムを記憶するＣＰＵ側記憶装置
と、ＣＰＵからの命令に基づいて外部の表示装置に表示
させるべき画像情報に係る表示信号を生成して出力し、
外部の表示装置に画像情報を表示させるＯＳＤ装置と、
電気的に記憶内容の消去及び書き換えが自在で、ＯＳＤ
装置が表示信号を生成する際に使用する画像表示データ
を記憶するＯＳＤ側記憶装置と、ＣＰＵにＣＰＵ側記憶
装置、ＯＳＤ装置、及びＯＳＤ側記憶装置を各々接続し
て、これらの装置とＣＰＵとがやり取りする信号を伝搬
するＣＰＵ側信号線と、ＯＳＤ側記憶装置とＯＳＤ装置
とに接続し、ＣＰＵからの命令に基づいて選択された画
像表示データとそのＯＳＤ側記憶装置内のアドレスに係
る信号とを伝搬するＯＳＤ側信号線と、ＣＰＵ側信号線
を介してＣＰＵがＣＰＵ側記憶装置の記憶内容を消去又
は書き換えを行う際に、ＯＳＤ装置及びＯＳＤ側記憶装
置をＣＰＵ側信号線から切り離すスイッチ手段とを備え
るので、ＣＰＵによるＣＰＵ側記憶装置の消去又は書き
換え動作とＯＳＤ装置及びＯＳＤ側記憶装置による画像
表示動作とを独立して行うことができることから、一方
の動作中に他方が待機状態となるような不具合を除くこ
とができ、使用上の利便性を向上させることができると
いう効果がある。
Ｕプログラムに含まれる命令を実行するＣＰＵと、電気
的に記憶内容の消去及び書き換えが自在で、ＣＰＵに実
行させるＣＰＵプログラムを記憶するＣＰＵ側記憶装置
と、ＣＰＵからの命令に基づいて外部の表示装置に表示
させるべき画像情報に係る表示信号を生成して出力し、
外部の表示装置に画像情報を表示させるＯＳＤ装置と、
電気的に記憶内容の消去及び書き換えが自在で、ＯＳＤ
装置が表示信号を生成する際に使用する画像表示データ
を記憶するＯＳＤ側記憶装置と、ＣＰＵにＣＰＵ側記憶
装置、ＯＳＤ装置、及びＯＳＤ側記憶装置を各々接続し
て、これらの装置とＣＰＵとがやり取りする信号を伝搬
するＣＰＵ側信号線と、ＯＳＤ側記憶装置とＯＳＤ装置
とに接続し、ＣＰＵからの命令に基づいて選択された画
像表示データとそのＯＳＤ側記憶装置内のアドレスに係
る信号とを伝搬するＯＳＤ側信号線と、ＣＰＵ側信号線
を介してＣＰＵがＣＰＵ側記憶装置の記憶内容を消去又
は書き換えを行う際に、ＯＳＤ装置及びＯＳＤ側記憶装
置をＣＰＵ側信号線から切り離すスイッチ手段とを備え
るので、ＣＰＵによるＣＰＵ側記憶装置の消去又は書き
換え動作とＯＳＤ装置及びＯＳＤ側記憶装置による画像
表示動作とを独立して行うことができることから、一方
の動作中に他方が待機状態となるような不具合を除くこ
とができ、使用上の利便性を向上させることができると
いう効果がある。
【００４３】この発明によれば、複数のＯＳＤ側記憶装
置と、各ＯＳＤ側記憶装置とＯＳＤ装置を接続する複数
のＯＳＤ側信号線とを備え、スイッチ手段は、少なくと
もＯＳＤ装置が複数のＯＳＤ側記憶装置のうち１つが記
憶する画像表示データを使用する間にＣＰＵが他のＯＳ
Ｄ側記憶装置の画像表示データを消去又は書き換えが行
えるように、ＣＰＵと接続するＯＳＤ側記憶装置を適宜
切り換えるので、上記段落００４２と同様の効果を奏す
るとともに、１つのＯＳＤ側記憶装置とＯＳＤ装置とに
よる画像表示動作中に、他のＯＳＤ側記憶装置の画像表
示データを変更することができることから、画像表示機
能における利便性を向上させることができるという効果
がある。
置と、各ＯＳＤ側記憶装置とＯＳＤ装置を接続する複数
のＯＳＤ側信号線とを備え、スイッチ手段は、少なくと
もＯＳＤ装置が複数のＯＳＤ側記憶装置のうち１つが記
憶する画像表示データを使用する間にＣＰＵが他のＯＳ
Ｄ側記憶装置の画像表示データを消去又は書き換えが行
えるように、ＣＰＵと接続するＯＳＤ側記憶装置を適宜
切り換えるので、上記段落００４２と同様の効果を奏す
るとともに、１つのＯＳＤ側記憶装置とＯＳＤ装置とに
よる画像表示動作中に、他のＯＳＤ側記憶装置の画像表
示データを変更することができることから、画像表示機
能における利便性を向上させることができるという効果
がある。
【００４４】この発明によれば、ＣＰＵプログラムに含
まれる命令を実行するＣＰＵと、電気的に記憶内容の消
去及び書き換えが自在で、ＣＰＵに実行させるＣＰＵプ
ログラムを記憶するＣＰＵ側記憶装置と、ＣＰＵからの
命令に基づいて外部の表示装置に表示させるべき画像情
報に係る表示信号を生成して出力し、外部の表示装置に
画像情報を表示させるＯＳＤ装置と、電気的に記憶内容
の消去及び書き換えが自在で、ＯＳＤ装置が表示信号を
生成する際に使用する画像表示データを記憶するＯＳＤ
側記憶装置と、ＣＰＵにＣＰＵ側記憶装置、ＯＳＤ装
置、及びＯＳＤ側記憶装置を各々接続して、これらの装
置とＣＰＵとがやり取りする信号を伝搬するＣＰＵ側信
号線と、ＯＳＤ側記憶装置とＯＳＤ装置とに接続し、Ｃ
ＰＵからの命令に基づいて選択された画像表示データと
そのＯＳＤ側記憶装置内のアドレスに係る信号とを伝搬
するＯＳＤ側信号線とを備えたシングルチップマイクロ
コンピュータの記憶装置の記憶内容変更方法において、
ＣＰＵ側信号線を介してＣＰＵがＣＰＵ側記憶装置の記
憶内容を消去又は書き換えを行う際に、ＯＳＤ装置及び
ＯＳＤ側記憶装置をＣＰＵ側信号線から切り離すので、
ＣＰＵによるＣＰＵ側記憶装置の消去又は書き換え動作
とＯＳＤ装置及びＯＳＤ側記憶装置による画像表示動作
とを独立して行うことができることから、一方の動作中
に他方が待機状態となるような不具合を除くことがで
き、使用上の利便性を向上させることができるという効
果がある。
まれる命令を実行するＣＰＵと、電気的に記憶内容の消
去及び書き換えが自在で、ＣＰＵに実行させるＣＰＵプ
ログラムを記憶するＣＰＵ側記憶装置と、ＣＰＵからの
命令に基づいて外部の表示装置に表示させるべき画像情
報に係る表示信号を生成して出力し、外部の表示装置に
画像情報を表示させるＯＳＤ装置と、電気的に記憶内容
の消去及び書き換えが自在で、ＯＳＤ装置が表示信号を
生成する際に使用する画像表示データを記憶するＯＳＤ
側記憶装置と、ＣＰＵにＣＰＵ側記憶装置、ＯＳＤ装
置、及びＯＳＤ側記憶装置を各々接続して、これらの装
置とＣＰＵとがやり取りする信号を伝搬するＣＰＵ側信
号線と、ＯＳＤ側記憶装置とＯＳＤ装置とに接続し、Ｃ
ＰＵからの命令に基づいて選択された画像表示データと
そのＯＳＤ側記憶装置内のアドレスに係る信号とを伝搬
するＯＳＤ側信号線とを備えたシングルチップマイクロ
コンピュータの記憶装置の記憶内容変更方法において、
ＣＰＵ側信号線を介してＣＰＵがＣＰＵ側記憶装置の記
憶内容を消去又は書き換えを行う際に、ＯＳＤ装置及び
ＯＳＤ側記憶装置をＣＰＵ側信号線から切り離すので、
ＣＰＵによるＣＰＵ側記憶装置の消去又は書き換え動作
とＯＳＤ装置及びＯＳＤ側記憶装置による画像表示動作
とを独立して行うことができることから、一方の動作中
に他方が待機状態となるような不具合を除くことがで
き、使用上の利便性を向上させることができるという効
果がある。
【００４５】この発明によれば、ＣＰＵプログラムに含
まれる命令を実行するＣＰＵと、電気的に記憶内容の消
去及び書き換えが自在で、ＣＰＵに実行させるＣＰＵプ
ログラムを記憶するＣＰＵ側記憶装置と、ＣＰＵからの
命令に基づいて外部の表示装置に表示させるべき画像情
報に係る表示信号を生成して出力し、外部の表示装置に
画像情報を表示させるＯＳＤ装置と、電気的に記憶内容
の消去及び書き換えが自在で、ＯＳＤ装置が表示信号を
生成する際に使用する画像表示データを記憶する複数の
ＯＳＤ側記憶装置と、ＣＰＵにＣＰＵ側記憶装置、ＯＳ
Ｄ装置、及び複数のＯＳＤ側記憶装置を各々接続して、
これらの装置とＣＰＵとがやり取りする信号を伝搬する
ＣＰＵ側信号線と、複数のＯＳＤ側記憶装置の各々とＯ
ＳＤ装置とに接続し、ＣＰＵからの命令に基づいて選択
された画像表示データとその上記ＯＳＤ側記憶装置内の
アドレスに係る信号とを伝搬する複数のＯＳＤ側信号線
とを備えたシングルチップマイクロコンピュータの記憶
装置の記憶内容変更方法において、ＣＰＵ側信号線を介
してＣＰＵがＣＰＵ側記憶装置の記憶内容を消去又は書
き換えを行う際に、ＯＳＤ装置及びこのＯＳＤ装置が使
用する画像表示データを記憶するＯＳＤ側記憶装置をＣ
ＰＵ側信号線から切り離し、且つ、少なくともＯＳＤ装
置が複数のＯＳＤ側記憶装置のうち１つが記憶する画像
表示データを使用する間にＣＰＵが他のＯＳＤ側記憶装
置の画像表示データを消去又は書き換えが行えるよう
に、ＣＰＵと接続するＯＳＤ側記憶装置を適宜切り換え
るので、上記段落００４５と同様の効果を奏するととも
に、１つのＯＳＤ側記憶装置とＯＳＤ装置とによる画像
表示動作中に、他のＯＳＤ側記憶装置の画像表示データ
を変更することができることから、画像表示機能におけ
る利便性を向上させることができるという効果がある。
まれる命令を実行するＣＰＵと、電気的に記憶内容の消
去及び書き換えが自在で、ＣＰＵに実行させるＣＰＵプ
ログラムを記憶するＣＰＵ側記憶装置と、ＣＰＵからの
命令に基づいて外部の表示装置に表示させるべき画像情
報に係る表示信号を生成して出力し、外部の表示装置に
画像情報を表示させるＯＳＤ装置と、電気的に記憶内容
の消去及び書き換えが自在で、ＯＳＤ装置が表示信号を
生成する際に使用する画像表示データを記憶する複数の
ＯＳＤ側記憶装置と、ＣＰＵにＣＰＵ側記憶装置、ＯＳ
Ｄ装置、及び複数のＯＳＤ側記憶装置を各々接続して、
これらの装置とＣＰＵとがやり取りする信号を伝搬する
ＣＰＵ側信号線と、複数のＯＳＤ側記憶装置の各々とＯ
ＳＤ装置とに接続し、ＣＰＵからの命令に基づいて選択
された画像表示データとその上記ＯＳＤ側記憶装置内の
アドレスに係る信号とを伝搬する複数のＯＳＤ側信号線
とを備えたシングルチップマイクロコンピュータの記憶
装置の記憶内容変更方法において、ＣＰＵ側信号線を介
してＣＰＵがＣＰＵ側記憶装置の記憶内容を消去又は書
き換えを行う際に、ＯＳＤ装置及びこのＯＳＤ装置が使
用する画像表示データを記憶するＯＳＤ側記憶装置をＣ
ＰＵ側信号線から切り離し、且つ、少なくともＯＳＤ装
置が複数のＯＳＤ側記憶装置のうち１つが記憶する画像
表示データを使用する間にＣＰＵが他のＯＳＤ側記憶装
置の画像表示データを消去又は書き換えが行えるよう
に、ＣＰＵと接続するＯＳＤ側記憶装置を適宜切り換え
るので、上記段落００４５と同様の効果を奏するととも
に、１つのＯＳＤ側記憶装置とＯＳＤ装置とによる画像
表示動作中に、他のＯＳＤ側記憶装置の画像表示データ
を変更することができることから、画像表示機能におけ
る利便性を向上させることができるという効果がある。
【図１】 この発明の実施の形態１によるシングルチッ
プマイクロコンピュータの構成を示すブロック図であ
る。
プマイクロコンピュータの構成を示すブロック図であ
る。
【図２】 この発明の実施の形態２によるシングルチッ
プマイクロコンピュータの構成を示すブロック図であ
る。
プマイクロコンピュータの構成を示すブロック図であ
る。
【図３】 従来のシングルチップマイクロコンピュータ
の構成を示すブロック図である。
の構成を示すブロック図である。
１ ＣＰＵ、２ 信号線（ＣＰＵ側信号線）、３ シー
ケンサ、４ ブートＲＯＭ、５ ＲＯＭ（ＣＰＵ側記憶
装置）、６，６ａ ＯＳＤＲＯＭ（ＯＳＤ側記憶装
置）、７ ＯＳＤ回路（ＯＳＤ装置）、８，１０ 信号
線（ＯＳＤ側信号線）、９，９ａ，９ｂ，１１ａ，１１
ｂ スイッチ（スイッチ手段）。
ケンサ、４ ブートＲＯＭ、５ ＲＯＭ（ＣＰＵ側記憶
装置）、６，６ａ ＯＳＤＲＯＭ（ＯＳＤ側記憶装
置）、７ ＯＳＤ回路（ＯＳＤ装置）、８，１０ 信号
線（ＯＳＤ側信号線）、９，９ａ，９ｂ，１１ａ，１１
ｂ スイッチ（スイッチ手段）。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B062 CC01 DD10 GG10 5C025 BA27 CA02 CA09
Claims (4)
- 【請求項１】 ＣＰＵプログラムに含まれる命令を実行
するＣＰＵと、 電気的に記憶内容の消去及び書き換えが自在で、上記Ｃ
ＰＵに実行させるＣＰＵプログラムを記憶するＣＰＵ側
記憶装置と、 上記ＣＰＵからの命令に基づいて外部の表示装置に表示
させるべき画像情報に係る表示信号を生成して出力し、
上記外部の表示装置に上記画像情報を表示させるＯＳＤ
装置と、 電気的に記憶内容の消去及び書き換えが自在で、上記Ｏ
ＳＤ装置が上記表示信号を生成する際に使用する画像表
示データを記憶するＯＳＤ側記憶装置と、 上記ＣＰＵに上記ＣＰＵ側記憶装置、上記ＯＳＤ装置、
及び上記ＯＳＤ側記憶装置を各々接続して、これらの装
置と上記ＣＰＵとがやり取りする信号を伝搬するＣＰＵ
側信号線と、 上記ＯＳＤ側記憶装置と上記ＯＳＤ装置とに接続し、上
記ＣＰＵからの命令に基づいて選択された上記画像表示
データとその上記ＯＳＤ側記憶装置内のアドレスに係る
信号とを伝搬するＯＳＤ側信号線と、 上記ＣＰＵ側信号線を介して上記ＣＰＵが上記ＣＰＵ側
記憶装置の記憶内容を消去又は書き換えを行う際に、上
記ＯＳＤ装置及び上記ＯＳＤ側記憶装置を上記ＣＰＵ側
信号線から切り離すスイッチ手段とを備えたシングルチ
ップマイクロコンピュータ。 - 【請求項２】 複数のＯＳＤ側記憶装置と、上記各ＯＳ
Ｄ側記憶装置とＯＳＤ装置を接続する複数のＯＳＤ側信
号線とを備え、 スイッチ手段は、少なくとも上記ＯＳＤ装置が上記複数
のＯＳＤ側記憶装置のうち１つが記憶する画像表示デー
タを使用する間にＣＰＵが他のＯＳＤ側記憶装置の画像
表示データを消去又は書き換えが行えるように、上記Ｃ
ＰＵと接続する上記ＯＳＤ側記憶装置を適宜切り換える
ことを特徴とする請求項１記載のシングルチップマイク
ロコンピュータ。 - 【請求項３】 ＣＰＵプログラムに含まれる命令を実行
するＣＰＵと、電気的に記憶内容の消去及び書き換えが
自在で、上記ＣＰＵに実行させるＣＰＵプログラムを記
憶するＣＰＵ側記憶装置と、上記ＣＰＵからの命令に基
づいて外部の表示装置に表示させるべき画像情報に係る
表示信号を生成して出力し、上記外部の表示装置に上記
画像情報を表示させるＯＳＤ装置と、電気的に記憶内容
の消去及び書き換えが自在で、上記ＯＳＤ装置が上記表
示信号を生成する際に使用する画像表示データを記憶す
るＯＳＤ側記憶装置と、上記ＣＰＵに上記ＣＰＵ側記憶
装置、上記ＯＳＤ装置、及び上記ＯＳＤ側記憶装置を各
々接続して、これらの装置と上記ＣＰＵとがやり取りす
る信号を伝搬するＣＰＵ側信号線と、上記ＯＳＤ側記憶
装置と上記ＯＳＤ装置とに接続し、上記ＣＰＵからの命
令に基づいて選択された上記画像表示データとその上記
ＯＳＤ側記憶装置内のアドレスに係る信号とを伝搬する
ＯＳＤ側信号線とを備えたシングルチップマイクロコン
ピュータの記憶装置の記憶内容変更方法において、 上記ＣＰＵ側信号線を介して上記ＣＰＵが上記ＣＰＵ側
記憶装置の記憶内容を消去又は書き換えを行う際に、上
記ＯＳＤ装置及び上記ＯＳＤ側記憶装置を上記ＣＰＵ側
信号線から切り離すことを特徴とするシングルチップマ
イクロコンピュータの記憶装置の記憶内容変更方法。 - 【請求項４】 ＣＰＵプログラムに含まれる命令を実行
するＣＰＵと、電気的に記憶内容の消去及び書き換えが
自在で、上記ＣＰＵに実行させるＣＰＵプログラムを記
憶するＣＰＵ側記憶装置と、上記ＣＰＵからの命令に基
づいて外部の表示装置に表示させるべき画像情報に係る
表示信号を生成して出力し、上記外部の表示装置に上記
画像情報を表示させるＯＳＤ装置と、電気的に記憶内容
の消去及び書き換えが自在で、上記ＯＳＤ装置が上記表
示信号を生成する際に使用する画像表示データを記憶す
る複数のＯＳＤ側記憶装置と、上記ＣＰＵに上記ＣＰＵ
側記憶装置、上記ＯＳＤ装置、及び上記複数のＯＳＤ側
記憶装置を各々接続して、これらの装置と上記ＣＰＵと
がやり取りする信号を伝搬するＣＰＵ側信号線と、上記
複数のＯＳＤ側記憶装置の各々と上記ＯＳＤ装置とに接
続し、上記ＣＰＵからの命令に基づいて選択された上記
画像表示データとその上記ＯＳＤ側記憶装置内のアドレ
スに係る信号とを伝搬する複数のＯＳＤ側信号線とを備
えたシングルチップマイクロコンピュータの記憶装置の
記憶内容変更方法において、 上記ＣＰＵ側信号線を介して上記ＣＰＵが上記ＣＰＵ側
記憶装置の記憶内容を消去又は書き換えを行う際に、上
記ＯＳＤ装置及びこのＯＳＤ装置が使用する画像表示デ
ータを記憶する上記ＯＳＤ側記憶装置を上記ＣＰＵ側信
号線から切り離し、且つ、少なくとも上記ＯＳＤ装置が
上記複数のＯＳＤ側記憶装置のうち１つが記憶する画像
表示データを使用する間にＣＰＵが他のＯＳＤ側記憶装
置の画像表示データを消去又は書き換えが行えるよう
に、上記ＣＰＵと接続する上記ＯＳＤ側記憶装置を適宜
切り換えることを特徴とするシングルチップマイクロコ
ンピュータの記憶装置の記憶内容変更方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169505A JP2001350737A (ja) | 2000-06-06 | 2000-06-06 | シングルチップマイクロコンピュータ及びその記憶装置の記憶内容変更方法 |
| US09/829,999 US6753868B2 (en) | 2000-06-06 | 2001-04-11 | Single-chip microcomputer and method of modifying memory contents of its memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169505A JP2001350737A (ja) | 2000-06-06 | 2000-06-06 | シングルチップマイクロコンピュータ及びその記憶装置の記憶内容変更方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001350737A true JP2001350737A (ja) | 2001-12-21 |
Family
ID=18672355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000169505A Pending JP2001350737A (ja) | 2000-06-06 | 2000-06-06 | シングルチップマイクロコンピュータ及びその記憶装置の記憶内容変更方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6753868B2 (ja) |
| JP (1) | JP2001350737A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6795770B1 (en) * | 2002-04-02 | 2004-09-21 | Garmin Ltd. | Portable navigation device with instant on configuration on navigational display |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0099989B1 (en) * | 1982-06-28 | 1990-11-14 | Kabushiki Kaisha Toshiba | Image display control apparatus |
| JP3464271B2 (ja) | 1994-04-12 | 2003-11-05 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
| JPH08223497A (ja) * | 1994-12-12 | 1996-08-30 | Mitsubishi Electric Corp | 画面表示装置 |
| US5611041A (en) * | 1994-12-19 | 1997-03-11 | Cirrus Logic, Inc. | Memory bandwidth optimization |
| KR100201953B1 (ko) * | 1996-01-15 | 1999-06-15 | 구자홍 | 모니터의 디스플레이 데이터 채널 기능 제어장치와 방법 |
| JP3598690B2 (ja) * | 1996-11-26 | 2004-12-08 | 村田機械株式会社 | 情報処理装置 |
| US6557170B1 (en) * | 1997-05-05 | 2003-04-29 | Cybex Computer Products Corp. | Keyboard, mouse, video and power switching apparatus and method |
| JP2000010666A (ja) * | 1998-06-19 | 2000-01-14 | Toshiba Corp | コンピュータシステムおよびフラッシュｒｏｍ書き換え方法 |
| JP4236359B2 (ja) * | 1999-12-13 | 2009-03-11 | 株式会社ルネサステクノロジ | 画面表示装置を備えたマイクロコンピュータ |
-
2000
- 2000-06-06 JP JP2000169505A patent/JP2001350737A/ja active Pending
-
2001
- 2001-04-11 US US09/829,999 patent/US6753868B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010048442A1 (en) | 2001-12-06 |
| US6753868B2 (en) | 2004-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100198382B1 (ko) | 멀티-부팅 기능을 갖는 컴퓨터 장치 | |
| TWI331274B (ja) | ||
| US20060212665A1 (en) | System and method for online firmware update and on-screen-display parameters modification | |
| KR19990005156A (ko) | 보조 디스플레이 장치를 구비한 컴퓨터 | |
| US9483278B2 (en) | Arrangement for secure independent operating environments in a computer | |
| CN109936716A (zh) | 一种显示驱动的实现方法及系统 | |
| US9542721B2 (en) | Display control device and data processing system | |
| JP2001350737A (ja) | シングルチップマイクロコンピュータ及びその記憶装置の記憶内容変更方法 | |
| JPH08241261A (ja) | マルチパネルのパラメータ初期化時設定方式 | |
| JPH10304671A (ja) | インバータ装置 | |
| JP3500100B2 (ja) | 表示装置のプログラム書き換え方法 | |
| JPH10149312A (ja) | ビデオメモリの使用方法 | |
| JP3405239B2 (ja) | 初期値設定変更装置 | |
| JP2000056984A (ja) | メモリ内蔵マイクロコンピュータ及びマイクロコンピュータのリセット方法 | |
| JP2001092643A (ja) | 設定情報書換装置、システム及び設定情報書換プログラムを記憶した記憶媒体 | |
| JPH0612245A (ja) | パーソナルコンピュータ | |
| KR20020096661A (ko) | 컴퓨터시스템 및 컴퓨터시스템의 부팅제어방법 | |
| JP2643803B2 (ja) | マイクロコンピュータ | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH02100719A (ja) | データ記憶装置 | |
| KR19990011672A (ko) | 화상형성장치의 디스플레이패널 초기화방법 | |
| JP2001142441A (ja) | 液晶プロジェクタ | |
| JPH06180664A (ja) | メモリのプログラミング装置 | |
| JPH07191953A (ja) | 画像表示用ワンチップマイクロコンピュータ | |
| JP2002259230A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |