JP2001345450A - Manufacturing method of thin-film semiconductor element - Google Patents

Manufacturing method of thin-film semiconductor element

Info

Publication number
JP2001345450A
JP2001345450A JP2000164306A JP2000164306A JP2001345450A JP 2001345450 A JP2001345450 A JP 2001345450A JP 2000164306 A JP2000164306 A JP 2000164306A JP 2000164306 A JP2000164306 A JP 2000164306A JP 2001345450 A JP2001345450 A JP 2001345450A
Authority
JP
Japan
Prior art keywords
film
gate insulating
insulating film
thin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000164306A
Other languages
Japanese (ja)
Inventor
Atsushi Sasaki
厚 佐々木
Keizaburo Kuramasu
敬三郎 倉増
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000164306A priority Critical patent/JP2001345450A/en
Publication of JP2001345450A publication Critical patent/JP2001345450A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To overcome the defect that in a thin-film semiconductor element the moisture contained in a gate insulation film so reacts on W of the material of a gate electrode film as to generate thereby the change of the characteristic of a transistor in the negative direction thereof and damage its reliability. SOLUTION: A process for removing by the projection of a microwave the moisture contained in the gate insulation film of a transistor is introduced to prevent thereby the change of its characteristic.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積回路及び
液晶表示装置などに用いる薄膜半導体素子の製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor device used for a semiconductor integrated circuit, a liquid crystal display device and the like.

【0002】[0002]

【従来の技術】アクティブマトリックス方式の液晶表示
装置に多結晶シリコン薄膜トランジスタを用いるとトラ
ンジスタアレイと周辺回路を一体化できる。周辺回路の
一体化は、高精細な画像表示を実現し、また、低コスト
での製造を可能とする。
2. Description of the Related Art When a polycrystalline silicon thin film transistor is used in an active matrix type liquid crystal display device, a transistor array and peripheral circuits can be integrated. The integration of the peripheral circuit realizes high-definition image display and enables low-cost manufacturing.

【0003】多結晶シリコン薄膜トランジスタの性能
は、周辺回路の駆動特性と密接に関わっているため、高
性能化が期待されている。
Since the performance of a polycrystalline silicon thin film transistor is closely related to the driving characteristics of peripheral circuits, higher performance is expected.

【0004】図3を用いて薄膜トランジスタの構造と、
これを作成するための従来の方法の課題を説明する。薄
膜トランジスタは、石英あるいはガラスなどの基板1の
表面に、下地膜8、多結晶シリコン半導体膜2、ゲート
絶縁膜3、ゲート電極膜4、層間絶縁膜5、ソースおよ
びドレイン電極6,7がこの順に積層されている。下地
膜8は基板1の構成成分が多結晶シリコン半導体膜2中
に拡散するのを防ぐ目的で形成されるが、基板1の材質
や基板の処理法の工夫によっては形成されない場合もあ
る。
[0004] Referring to FIG.
The problem of the conventional method for creating this will be described. In the thin film transistor, a base film 8, a polycrystalline silicon semiconductor film 2, a gate insulating film 3, a gate electrode film 4, an interlayer insulating film 5, source and drain electrodes 6, 7 are formed in this order on a surface of a substrate 1 such as quartz or glass. It is laminated. The base film 8 is formed for the purpose of preventing the constituent components of the substrate 1 from diffusing into the polycrystalline silicon semiconductor film 2, but may not be formed depending on the material of the substrate 1 or the method of processing the substrate.

【0005】ゲート絶縁膜3の材料には、酸化珪素や窒
化珪素が用いられることが多い。成膜はCVD装置を用
いて行われる。ゲート絶縁膜の生成は、熱CVDでもプ
ラズマCVDでも可能であるが、多結晶シリコントラン
ジスタの製造プロセスにおいては、プロセス温度の低温
化が望ましいので、プラズマCVDが用いられることが
多い。ゲート電極膜4は、信号の遅延を防ぐために低抵
抗であり、ドーピングで注入したリンおよびボロンの不
純物を活性化させる目的で行われる500〜600℃の
熱処理に耐えられることが求められる。低抵抗と耐熱安
定性を両立する材料として、MoとWの合金が知られて
いる(電極配線材料およびこれを用いた電極配線基板
(特開平8−153722号公報))。
The material of the gate insulating film 3 is often silicon oxide or silicon nitride. Film formation is performed using a CVD apparatus. The gate insulating film can be formed by either thermal CVD or plasma CVD. However, in the process of manufacturing a polycrystalline silicon transistor, plasma CVD is often used because it is desirable to lower the process temperature. The gate electrode film 4 is required to have low resistance in order to prevent signal delay and to withstand a heat treatment at 500 to 600 ° C. performed for activating phosphorus and boron impurities implanted by doping. An alloy of Mo and W is known as a material that achieves both low resistance and heat resistance stability (electrode wiring material and electrode wiring board using the same (Japanese Patent Application Laid-Open No. 8-153722)).

【0006】[0006]

【発明が解決しようとする課題】ゲート絶縁膜3として
窒化珪素を用いると、薄膜トランジスタの初期特性が不
十分であることが多い。これは現在の技術では膜中の固
定電荷が多いためと考えられる。一方ゲート絶縁膜とし
て酸化珪素を用いる場合、初期特性が良好な成膜条件で
成膜すると信頼性に課題があり、逆に信頼性に強い条件
で成膜すると初期特性が不十分であるという二律背反の
関係が避けられない。
When silicon nitride is used as the gate insulating film 3, the initial characteristics of the thin film transistor are often insufficient. This is considered to be due to the large amount of fixed charges in the film in the current technology. On the other hand, when silicon oxide is used as the gate insulating film, there is a problem in reliability if the film is formed under conditions with good initial characteristics, and conversely, if the film is formed under conditions with high reliability, the initial characteristics are insufficient. The relationship is inevitable.

【0007】本発明者らは、高温電圧印加試験(B−T
試験)で半導体薄膜素子の信頼性を評価した。高温電圧
印加試験は、85℃で、薄膜トランジスタのソースとド
レインを接地しゲートに30Vを印加してトランジスタ
特性の時間変動を測定する方法である。そして、Moと
Wの合金をゲート電極膜の材料として用いた薄膜半導体
素子においては、ゲート絶縁膜中に含まれる水分の量に
よって薄膜トランジスタの信頼性が大きく影響されるこ
とを見いだした。図4は高温電圧印加試験の試験結果で
ある。図4からわかるように、水分量の多いゲート絶縁
膜aを用いた薄膜半導体素子では、トランジスタ特性の
負方向への変動(薄膜トランジスタの閾値電圧Vthの
シフト)が見られ、水分量の少ないゲート絶縁膜bで
は、ほとんど変動していない。この、負方向への変動
は、ゲート絶縁膜中に含まれる水分がゲート電極膜の材
料であるWと反応することによって生じるものである。
The present inventors have conducted a high-temperature voltage application test (BT
Test), the reliability of the semiconductor thin film element was evaluated. The high-temperature voltage application test is a method in which the source and drain of a thin film transistor are grounded at 85 ° C., and a voltage of 30 V is applied to the gate to measure the time variation of transistor characteristics. Then, in a thin film semiconductor device using an alloy of Mo and W as a material of a gate electrode film, it has been found that the reliability of the thin film transistor is greatly affected by the amount of moisture contained in the gate insulating film. FIG. 4 shows test results of the high-temperature voltage application test. As can be seen from FIG. 4, in the thin-film semiconductor element using the gate insulating film a with a large amount of moisture, a change in the transistor characteristics in the negative direction (shift of the threshold voltage Vth of the thin film transistor) is observed, and the gate insulating film with a small amount of moisture In the film b, there is almost no change. This fluctuation in the negative direction is caused by the reaction of water contained in the gate insulating film with W, which is a material of the gate electrode film.

【0008】ゲート絶縁膜中の水分量は、ゲート絶縁膜
の成膜条件によっても変わるが、水分量が低減する成膜
条件では、成膜時に生じるプロセスダメージが大きくト
ランジスタの初期特性を損なうという問題を生じる。
Although the amount of water in the gate insulating film varies depending on the film forming conditions of the gate insulating film, there is a problem that under the film forming conditions in which the amount of water is reduced, process damage occurs during film formation and the initial characteristics of the transistor are impaired. Is generated.

【0009】多結晶シリコン薄膜トランジスタを用い
て、トランジスタアレイと周辺回路を一体化するには、
良好なトランジスタの初期特性とトランジスタ特性の安
定を両立することが重要である。
In order to integrate a transistor array and a peripheral circuit using a polycrystalline silicon thin film transistor,
It is important to achieve both good initial characteristics and stable transistor characteristics.

【0010】そこで、本発明はトランジスタの初期特性
を損なうことのない成膜条件でゲート絶縁膜を成膜し、
その後に、初期特性を損なうことのない方法でゲート絶
縁膜中の水分を除去することにより、ゲート電極膜を構
成するWと水分の反応を防止し、信頼性の高い薄膜半導
体素子を実現することを目的とする。
Accordingly, the present invention provides a method for forming a gate insulating film under film forming conditions that does not impair the initial characteristics of a transistor.
Thereafter, by removing water in the gate insulating film by a method that does not impair the initial characteristics, the reaction between W and water constituting the gate electrode film is prevented, and a highly reliable thin film semiconductor device is realized. With the goal.

【0011】[0011]

【課題を解決するための手段】本発明は、以上の課題に
鑑みなされたものであり、ゲート絶縁膜中の水分を除去
するプロセスを有することを特徴としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and is characterized by having a process for removing moisture in a gate insulating film.

【0012】本発明の第一の態様においては、ゲート絶
縁膜に周波数が2.4GHzから2.5GHzの電磁波
を照射する工程を有することを特徴としている。
The first aspect of the present invention is characterized in that a step of irradiating the gate insulating film with electromagnetic waves having a frequency of 2.4 GHz to 2.5 GHz is provided.

【0013】上記工程を有することにより、ゲート絶縁
膜中の水分子の熱エネルギーが増大し、熱拡散が促進さ
れるためゲート絶縁膜中の水分子が効果的に除去され、
信頼性の高い薄膜半導体素子を実現することができる。
By having the above steps, the thermal energy of the water molecules in the gate insulating film is increased and the thermal diffusion is promoted, so that the water molecules in the gate insulating film are effectively removed.
A highly reliable thin film semiconductor element can be realized.

【0014】本発明の第二の態様においては、基板と、
波長が0.2μmから5.0μmの光線の少なくとも一
部分を吸収する加熱板を密着させた後、加熱板に前記の
波長の光を照射してゲート絶縁膜を加熱する工程を有す
ることを特徴としている。
In a second aspect of the present invention, a substrate comprises:
After adhering a heating plate that absorbs at least a part of a light beam having a wavelength of 0.2 μm to 5.0 μm, a step of irradiating the heating plate with light having the above wavelength to heat the gate insulating film is provided. I have.

【0015】上記工程を有することにより、照射した光
線のエネルギーにより加熱板と半導体膜が加熱され、ゲ
ート絶縁膜が熱伝導によって加熱されることとなる。こ
の方法によれば、加熱板が発熱することに加えて、ゲー
ト絶縁膜に隣接する半導体膜が発熱するため、ゲート絶
縁膜の加熱を短時間で効果的に行うことができ、ゲート
絶縁膜中の水分子が効果的に除去され、信頼性の高い薄
膜半導体素子を実現することができる。
With the above steps, the heating plate and the semiconductor film are heated by the energy of the irradiated light beam, and the gate insulating film is heated by heat conduction. According to this method, in addition to the heating plate generating heat, the semiconductor film adjacent to the gate insulating film generates heat, so that the gate insulating film can be heated effectively in a short time, and Water molecules are effectively removed, and a highly reliable thin film semiconductor element can be realized.

【0016】本発明の第二の態様においてはさらに、照
射する光線の光源がハロゲンランプであることが望まし
い。
In the second aspect of the present invention, it is desirable that the light source of the irradiated light beam is a halogen lamp.

【0017】上記光源を用いることにより、波長が0.
2μmから5.0μmの光線を効率よく得ることがで
き、ゲート絶縁膜の加熱を小型の装置で効果的に行うこ
とができる。
By using the above-mentioned light source, the wavelength becomes 0.1.
A light beam of 2 μm to 5.0 μm can be efficiently obtained, and the gate insulating film can be effectively heated by a small device.

【0018】本発明においてはさらに、ゲート絶縁膜
が、プラズマCVD装置を用いてTEOSとO2混合ガ
スで成膜した酸化珪素膜であることが望ましい。
In the present invention, it is preferable that the gate insulating film is a silicon oxide film formed with a mixed gas of TEOS and O 2 using a plasma CVD apparatus.

【0019】上記のゲート絶縁膜とし、さらに、前述の
水分除去工程を行うことにより、緻密で水分含有量の少
ない良質のゲート絶縁膜を得ることができる。
By performing the above-described step of removing water by using the above-mentioned gate insulating film, a dense and high-quality gate insulating film having a small water content can be obtained.

【0020】[0020]

【発明の実施の形態】次に、本発明の具体例を説明す
る。
Next, a specific example of the present invention will be described.

【0021】本発明にかかる薄膜半導体素子は、初期特
性が良好になる条件で酸化珪素よりなるゲート絶縁膜を
形成したのちに、薄膜半導体素子の初期特性を損なわぬ
方法で、薄膜半導体素子のゲート絶縁膜に含まれている
水分を除去して信頼性の高い薄膜半導体素子を実現した
ものである。
In the thin film semiconductor device according to the present invention, a gate insulating film made of silicon oxide is formed under conditions that improve the initial characteristics, and then the gate of the thin film semiconductor device is manufactured by a method that does not impair the initial characteristics of the thin film semiconductor device. By removing moisture contained in the insulating film, a highly reliable thin film semiconductor device is realized.

【0022】(実施の形態1)本発明の第1の実施の形
態について、図1及び図3を用いて説明する。
(Embodiment 1) A first embodiment of the present invention will be described with reference to FIGS.

【0023】本実施例に係る薄膜半導体素子の構成を説
明する。なお、本実施例である方法により製造される薄
膜半導体素子の構成は、「従来の技術」において図3に
示した薄膜半導体素子と概略同様であるので、図3を用
いて構成を説明する。本実施の形態では基板1として、
コーニング社の1737ガラス基板を用いた。多結晶シ
リコン半導体膜2としては、アモルファスシリコン(a
−Si)をエキシマレーザーにより多結晶化した膜を用
いた。ゲート絶縁膜3としては、TEOS(テトラエチ
ルオルソシリケート)とO2の混合ガスを用いたプラズ
マCVDによる約90nmの膜厚のSiO2膜を用い
た。ゲート電極膜4としては、約300nmのMoとW
の合金膜をスパッタにより作製したものを用いた。層間
絶縁膜5としては、TEOSとO2混合ガスを用いてプ
ラズマCVDにより、400nmのSiO2膜を作製し
たものを用いた。ソース電極6およびドレイン電極7と
してはTiとAlの二層構成膜をスパッタリングによ
り、それぞれ100nm、600nmの厚さに作製した
ものを用いた。下地膜8としてはTEOSとO2混合ガ
スを用いてプラズマCVDにより、400nmのSiO
2膜を作製したものを用いた。
The structure of the thin-film semiconductor device according to this embodiment will be described. The configuration of the thin-film semiconductor device manufactured by the method according to the present embodiment is substantially the same as that of the thin-film semiconductor device shown in FIG. 3 in "Prior Art", and thus the configuration will be described with reference to FIG. In the present embodiment, as the substrate 1,
A 1737 glass substrate from Corning was used. As the polycrystalline silicon semiconductor film 2, amorphous silicon (a
A film obtained by polycrystallizing -Si) using an excimer laser was used. As the gate insulating film 3, an SiO 2 film having a thickness of about 90 nm by plasma CVD using a mixed gas of TEOS (tetraethyl orthosilicate) and O 2 was used. As the gate electrode film 4, Mo and W of about 300 nm are used.
An alloy film prepared by sputtering was used. As the interlayer insulating film 5, a film obtained by forming a 400 nm SiO 2 film by plasma CVD using a mixed gas of TEOS and O 2 was used. As the source electrode 6 and the drain electrode 7, those obtained by sputtering a two-layer film of Ti and Al to have a thickness of 100 nm and 600 nm, respectively, were used. The base film 8 is made of 400 nm SiO 2 by plasma CVD using a mixed gas of TEOS and O 2.
What produced two films was used.

【0024】なお、薄膜半導体素子としては、さらに多
結晶シリコン膜にn+ドーピング層やp+ドーピング
層、表面にSiNx膜よりなる保護膜などを形成する
が、本発明の説明には不要なので図には示していない。
[0024] Note that the thin film semiconductor device, further a polycrystalline silicon film on the n + doped layer and p + doped layer, although formed like protective film composed of the SiN x film on the surface, in FIG since unnecessary for the description of the present invention Is not shown.

【0025】このような構成を持つ薄膜半導体素子にお
いて、ゲート絶縁膜3を成膜し、ゲート電極4成膜前の
洗浄を実施した後、チャンバーに入れ減圧する。減圧は
ゲート絶縁膜3表面からの水分の脱離を促進するのに有
効である。図1に示すように、減圧したままで2.4〜
2.5GHzのマイクロ波9を、400W以上、望まし
くは1000W以上の電力でゲート絶縁膜3へ照射す
る。1MHz〜2.4GHzの電磁波の照射によって
も、誘電損失による水分子の加熱は可能であるが、2.
4〜2.5GHzのマイクロ波9は水分子の共振周波数
にほぼ相当するため、照射したマイクロ波9のエネルギ
ーが効率よく熱エネルギーに変換される。マイクロ波9
の照射によって与えられた熱エネルギーはゲート絶縁膜
3中での水分子の拡散を促進し、水分の除去に寄与す
る。本発明者らの実験によれば、ゲート絶縁膜3中の水
分が、処理を行わないサンプルに比べて50%以下に低
減するという結果を得ている。2.4〜2.5GHzの
マイクロ波9の照射は、水分のある場所において熱エネ
ルギーに変換される割合が高いため、不必要な部位の加
熱を低減できるので外部に設置したヒーターによって加
熱する場合に比べて効率のよい加熱が実現できる。効率
のよい加熱は、プロセスのタクト短縮に有効である。
In the thin-film semiconductor device having such a configuration, the gate insulating film 3 is formed, and after the gate electrode 4 is cleaned before being formed, it is put into a chamber and reduced in pressure. The reduced pressure is effective for promoting the desorption of moisture from the surface of the gate insulating film 3. As shown in FIG.
The gate insulating film 3 is irradiated with a microwave 9 of 2.5 GHz with a power of 400 W or more, preferably 1000 W or more. Heating of water molecules by dielectric loss is possible even by irradiation of electromagnetic waves of 1 MHz to 2.4 GHz.
Since the microwave 9 of 4 to 2.5 GHz substantially corresponds to the resonance frequency of water molecules, the energy of the irradiated microwave 9 is efficiently converted to heat energy. Microwave 9
The heat energy given by the irradiation promotes the diffusion of water molecules in the gate insulating film 3 and contributes to the removal of water. According to the experiments of the present inventors, the result is that the moisture in the gate insulating film 3 is reduced to 50% or less as compared with a sample not subjected to the treatment. Irradiation of the microwave 9 of 2.4 to 2.5 GHz has a high rate of conversion into thermal energy in a place with moisture, so that heating of unnecessary parts can be reduced. As a result, more efficient heating can be realized. Efficient heating is effective in shortening the cycle time of the process.

【0026】なお、前記処理後の水分の再吸水を防止し
するためには、処理後、ゲート電極膜4を成膜を行うま
での保管は乾燥した窒素ガスなど、低湿度の環境下で行
うことが望ましい。また、前記の加熱処理工程と、ゲー
ト電極膜4の成膜工程を真空系内で連続処理すれば、再
吸水をさらに低減することができる。
In order to prevent reabsorption of water after the treatment, storage after the treatment until the gate electrode film 4 is formed is performed in a low-humidity environment such as dry nitrogen gas. It is desirable. Further, if the heat treatment step and the film formation step of the gate electrode film 4 are continuously performed in a vacuum system, it is possible to further reduce water absorption.

【0027】従来、ゲート絶縁膜中の水分とゲート電極
膜中のWの反応により薄膜半導体素子の信頼性を損なっ
ていたが、本発明のプロセス工程を導入することによ
り、ゲート絶縁膜中の水分が除去され、信頼性の高い薄
膜半導体素子を実現することができる。
Conventionally, the reliability of a thin film semiconductor device has been impaired due to the reaction between water in the gate insulating film and W in the gate electrode film. However, by introducing the process steps of the present invention, the moisture in the gate insulating film can be reduced. Is removed, and a highly reliable thin film semiconductor element can be realized.

【0028】(実施の形態2)本発明の第2の実施の形
態について図2および図3を用いて説明をする。本実施
の形態で作製される薄膜半導体素子の構成は、図3に示
した、実施の形態1で説明した薄膜半導体素子と概略同
様であり、ゲート絶縁膜への処理工程を除き同様な条件
で作製した。
(Embodiment 2) A second embodiment of the present invention will be described with reference to FIGS. The configuration of the thin-film semiconductor device manufactured in this embodiment is substantially the same as that of the thin-film semiconductor device described in Embodiment 1 shown in FIG. 3 under the same conditions except for a process for processing the gate insulating film. Produced.

【0029】ゲート絶縁膜への処理は、以下のように行
った。
The processing on the gate insulating film was performed as follows.

【0030】ゲート絶縁膜3を成膜し、ゲート電極4成
膜前の洗浄を実施した後、チャンバーに入れ減圧する。
減圧は必ずしも必要とはしないが、ゲート絶縁膜3表面
からの水分の脱離を促進するのに有効であるのは実施の
形態1と同様である。チャンバー内では、図2に示すよ
うに、窒化珪素セラミックス、酸化アルミニウムセラミ
ックスなど、波長が0.2μmから5.0μmの光線を
吸収する加熱板10上に基板1をクランプする。熱伝導
をよくする目的で加熱板10と基板1の間に不活性ガス
を充填してもよい。光源にはハロゲンランプ11が適し
ている。波長が0.2μmから5.0μmの光線12を
ゲート絶縁膜3へ照射すると、ゲート絶縁膜3そのもの
には光線12はほとんど吸収されず、加熱板10と多結
晶シリコン半導体膜2に吸収されて熱に変換される。ゲ
ート絶縁膜2は、加熱された加熱板10と多結晶シリコ
ン半導体膜2からの伝導熱によって間接的に加熱され
る。間接的な加熱ではあるが、加熱を上記の方法で行う
ことにより、外部に設置したヒーターによって加熱する
場合に比べて加熱部の熱容量を低減することができ、効
率のよい加熱が実現される。ゲート絶縁膜3を加熱する
ことによって、ゲート絶縁膜3中の水分の拡散が促進さ
れ、水分の除去が効果的に行われることとなる。
After forming the gate insulating film 3 and performing cleaning before forming the gate electrode 4, it is placed in a chamber and reduced in pressure.
Although the pressure reduction is not always necessary, it is effective to promote the desorption of moisture from the surface of the gate insulating film 3 as in the first embodiment. In the chamber, as shown in FIG. 2, the substrate 1 is clamped on a heating plate 10 that absorbs light having a wavelength of 0.2 μm to 5.0 μm, such as silicon nitride ceramics and aluminum oxide ceramics. An inert gas may be filled between the heating plate 10 and the substrate 1 for the purpose of improving heat conduction. A halogen lamp 11 is suitable as a light source. When a light beam 12 having a wavelength of 0.2 μm to 5.0 μm is applied to the gate insulating film 3, the light beam 12 is hardly absorbed by the gate insulating film 3 itself, but is absorbed by the heating plate 10 and the polycrystalline silicon semiconductor film 2. Converted to heat. Gate insulating film 2 is indirectly heated by conduction heat from heated heating plate 10 and polycrystalline silicon semiconductor film 2. Although indirect heating is performed, by performing the heating by the above-described method, the heat capacity of the heating unit can be reduced as compared with the case where heating is performed by a heater provided outside, and efficient heating is realized. By heating the gate insulating film 3, the diffusion of the water in the gate insulating film 3 is promoted, and the water is effectively removed.

【0031】従来、ゲート絶縁膜中の水分とゲート電極
膜中のWの反応により薄膜半導体素子の信頼性を損なっ
ていたが、本発明のプロセス工程を導入することによ
り、ゲート絶縁膜中の水分が除去され、信頼性の高い薄
膜半導体素子を実現することができる。
Conventionally, the reliability of a thin film semiconductor device has been impaired due to the reaction between water in the gate insulating film and W in the gate electrode film. However, by introducing the process steps of the present invention, the moisture in the gate insulating film can be reduced. Is removed, and a highly reliable thin film semiconductor element can be realized.

【0032】[0032]

【発明の効果】以上のように本発明によれば、ゲート絶
縁膜中の水分の除去を効果的に行うことができ、ゲート
絶縁膜中の水分とゲート電極膜中のWの反応によって生
じるトランジスタ特性の負方向への変動が防止され、信
頼性の高い薄膜半導体素子を実現することができる。
As described above, according to the present invention, the water in the gate insulating film can be effectively removed, and the transistor generated by the reaction between the water in the gate insulating film and W in the gate electrode film. Variations in characteristics in the negative direction are prevented, and a highly reliable thin film semiconductor device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態による加熱処理工程の
説明図
FIG. 1 is an explanatory diagram of a heat treatment step according to a first embodiment of the present invention.

【図2】本発明の第2の実施形態による加熱処理工程の
説明図
FIG. 2 is an explanatory diagram of a heat treatment step according to a second embodiment of the present invention.

【図3】薄膜半導体素子の構造図FIG. 3 is a structural diagram of a thin film semiconductor device.

【図4】高温電圧印加試験の試験結果を示す図FIG. 4 is a diagram showing test results of a high-temperature voltage application test.

【符号の説明】[Explanation of symbols]

1 基板 2 多結晶シリコン半導体膜 3 ゲート絶縁膜 4 ゲート電極膜 5 層間絶縁膜 6 ソース電極膜 7 ドレイン電極膜 8 下地膜 9 マイクロ波 10 加熱板 11 ハロゲンランプ 12 光線 DESCRIPTION OF SYMBOLS 1 Substrate 2 Polycrystalline silicon semiconductor film 3 Gate insulating film 4 Gate electrode film 5 Interlayer insulating film 6 Source electrode film 7 Drain electrode film 8 Base film 9 Microwave 10 Heating plate 11 Halogen lamp 12 Light beam

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/316 H01L 29/78 617V 617M Fターム(参考) 4K029 AA06 AA24 BA02 BA03 BA11 BA17 BA21 BB02 BC03 BD01 CA05 4K030 AA11 AA14 BA29 BA44 BB12 CA04 CA12 DA08 FA01 FA10 HA03 JA18 KA23 5F058 BA07 BB04 BB07 BC02 BF07 BF25 BF29 BH17 BH20 BJ10 5F110 AA30 BB01 CC02 DD02 DD13 EE06 EE44 FF02 FF30 FF36 GG02 GG13 HL03 HL04 HL11 HL23 NN02 NN23 NN35 PP03──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H01L 21/316 H01L 29/78 617V 617M F term (Reference) 4K029 AA06 AA24 BA02 BA03 BA11 BA17 BA21 BB02 BC03 BD01 CA05 4K030 AA11 AA14 BA29 BA44 BB12 CA04 CA12 DA08 FA01 FA10 HA03 JA18 KA23 5F058 BA07 BB04 BB07 BC02 BF07 BF25 BF29 BH17 BH20 BJ10 5F110 AA30 BB01 CC02 DD02 DD13 EE06 EE44 FF02 FF30 NN23 FF30 FF13 GG02

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】基板上に多結晶シリコンからなる半導体膜
を形成する工程、前記半導体膜に酸化珪素からなるゲー
ト絶縁膜を形成する工程、前記ゲート絶縁膜、前記半導
体膜および前記基板に周波数が2.4GHzから2.5
GHzの電磁波を照射する工程を少なくとも有する薄膜
半導体素子の製造方法。
A step of forming a semiconductor film made of polycrystalline silicon on a substrate, a step of forming a gate insulating film made of silicon oxide on the semiconductor film, and applying a frequency to the gate insulating film, the semiconductor film and the substrate. 2.4 GHz to 2.5
A method for manufacturing a thin film semiconductor device, comprising at least a step of irradiating an electromagnetic wave of GHz.
【請求項2】基板上に多結晶シリコンからなる半導体膜
を形成する工程、前記半導体膜に酸化珪素からなるゲー
ト絶縁膜を形成する工程、前記ゲート絶縁膜と前記半導
体膜が形成された前記基板に光の波長として0.2μm
から5.0μmの範囲の少なくとも一部を吸収する加熱
板を密着させた後、前記加熱板に前記波長の光を照射し
て前記ゲート絶縁膜を加熱する工程を少なくとも有する
薄膜半導体素子の製造方法。
2. A step of forming a semiconductor film made of polycrystalline silicon on a substrate, a step of forming a gate insulating film made of silicon oxide on the semiconductor film, and a step of forming the gate insulating film and the semiconductor film on which the semiconductor film is formed. 0.2 μm as light wavelength
A heating plate that absorbs at least a part of the thickness of the thin film semiconductor element at least partially within a range of from 5.0 to 5.0 μm, and then irradiating the heating plate with light of the wavelength to heat the gate insulating film. .
【請求項3】前記光線の光源がハロゲンランプであるこ
とを特徴とする請求項2に記載の薄膜半導体素子の製造
方法。
3. The method according to claim 2, wherein the light source of the light beam is a halogen lamp.
【請求項4】前記ゲート絶縁膜が、プラズマCVD装置
を用いてTEOSとO 2の混合ガスで成膜した酸化珪素
膜であることを特徴とする請求項1または請求項2に記
載の薄膜半導体素子の製造方法。
4. A plasma CVD apparatus wherein said gate insulating film is a plasma CVD apparatus.
TEOS and O using TwoOxide film formed with mixed gas of
3. The film according to claim 1, wherein the film is a film.
The method for manufacturing the thin film semiconductor device described above.
【請求項5】前記ゲート絶縁膜上にWを含む合金からな
るゲート電極を形成する工程をさらに有する請求項1か
ら4のいずれか1項に記載の薄膜半導体素子の製造方
法。
5. The method of manufacturing a thin-film semiconductor device according to claim 1, further comprising a step of forming a gate electrode made of an alloy containing W on said gate insulating film.
【請求項6】前記ゲート電極はWとMoの合金からなる
請求項5に記載の薄膜半導体素子の製造方法。
6. The method according to claim 5, wherein the gate electrode is made of an alloy of W and Mo.
JP2000164306A 2000-06-01 2000-06-01 Manufacturing method of thin-film semiconductor element Pending JP2001345450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000164306A JP2001345450A (en) 2000-06-01 2000-06-01 Manufacturing method of thin-film semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000164306A JP2001345450A (en) 2000-06-01 2000-06-01 Manufacturing method of thin-film semiconductor element

Publications (1)

Publication Number Publication Date
JP2001345450A true JP2001345450A (en) 2001-12-14

Family

ID=18667947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000164306A Pending JP2001345450A (en) 2000-06-01 2000-06-01 Manufacturing method of thin-film semiconductor element

Country Status (1)

Country Link
JP (1) JP2001345450A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007262551A (en) * 2006-03-30 2007-10-11 Toray Eng Co Ltd Method of forming silicon type thin film
JP2012084602A (en) * 2010-10-07 2012-04-26 Hitachi Kokusai Electric Inc Semiconductor device manufacturing method and substrate processing device system
JP2017063208A (en) * 2009-07-17 2017-03-30 株式会社半導体エネルギー研究所 Oxide semiconductor film manufacturing method
US9953827B2 (en) 2015-09-23 2018-04-24 Samsung Electronics Co., Ltd. Method of forming semiconductor device having dielectric layer and related system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007262551A (en) * 2006-03-30 2007-10-11 Toray Eng Co Ltd Method of forming silicon type thin film
JP2017063208A (en) * 2009-07-17 2017-03-30 株式会社半導体エネルギー研究所 Oxide semiconductor film manufacturing method
US10256291B2 (en) 2009-07-17 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2012084602A (en) * 2010-10-07 2012-04-26 Hitachi Kokusai Electric Inc Semiconductor device manufacturing method and substrate processing device system
US9953827B2 (en) 2015-09-23 2018-04-24 Samsung Electronics Co., Ltd. Method of forming semiconductor device having dielectric layer and related system

Similar Documents

Publication Publication Date Title
US6838397B2 (en) Silicon nitride film, and semiconductor device and method of manufacturing the same
TW201515146A (en) Method for manufacturing SOI substrate and semiconductor device
KR20010052812A (en) Thin-film transistor and method of manufacture thereof
JP3331999B2 (en) Manufacturing method of semiconductor thin film
JP2004071696A (en) Semiconductor device and its manufacturing method
JP2002208592A (en) Method for formation of insulating film, semiconductor device and manufacturing apparatus
JP3781787B2 (en) Multipurpose substrate processing apparatus, operation method thereof, and manufacturing method of thin film integrated circuit
JPH0964307A (en) Heat treatment method of oxide thin film
JP2001345450A (en) Manufacturing method of thin-film semiconductor element
JP2000357798A (en) Thin-film transistor and its manufacture
JP3431454B2 (en) Method for manufacturing semiconductor device
JP2004056099A (en) Silicon nitride film, semiconductor device and its manufacturing method
JPH07154177A (en) Manufacture of piezoelectric device
JPH1197438A (en) Method for reforming silicon oxide
JPH08148692A (en) Manufacture of thin-film semiconductor device
KR100991109B1 (en) Semiconductor device and manufacture method thereof
JP2003173969A (en) Semiconductor film, semiconductor device and method for manufacturing them
JP2001052979A (en) Formation method for resist, working method for substrate, and filter structure
JP3279280B2 (en) Method for manufacturing thin film semiconductor device
JP2003297749A (en) Semiconductor device and its forming method
JP3421862B2 (en) Transistor manufacturing method
JPH0851211A (en) Manufacture of film transistor
JP3576539B2 (en) Method for manufacturing semiconductor device
JP2003173970A (en) Semiconductor film, semiconductor device and method for manufacturing them
JPH06302591A (en) Fabrication of insulation film and semiconductor device