JPH06302591A - Fabrication of insulation film and semiconductor device - Google Patents

Fabrication of insulation film and semiconductor device

Info

Publication number
JPH06302591A
JPH06302591A JP6045256A JP4525694A JPH06302591A JP H06302591 A JPH06302591 A JP H06302591A JP 6045256 A JP6045256 A JP 6045256A JP 4525694 A JP4525694 A JP 4525694A JP H06302591 A JPH06302591 A JP H06302591A
Authority
JP
Japan
Prior art keywords
silicon oxide
semiconductor device
manufacturing
oxygen
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6045256A
Other languages
Japanese (ja)
Other versions
JP3119988B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Takeshi Fukada
武 深田
Mitsunori Sakama
光範 坂間
Yukiko Uehara
由起子 上原
Hiroshi Uehara
弘 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP06045256A priority Critical patent/JP3119988B2/en
Publication of JPH06302591A publication Critical patent/JPH06302591A/en
Application granted granted Critical
Publication of JP3119988B2 publication Critical patent/JP3119988B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To obtain a highly reliable gate insulation film of silicon oxide by positive column system plasma CVD using hydrocarbon containing organic silane having ethoxy group, oxygen, and chlorine as a material. CONSTITUTION:A silicon oxide 202 is deposited on a substrate 201 and an insular silicon region 203 is formed theron. Another silicon oxide 204 is deposited, as a gate dielectric film, over the insular region 203 by positive column plasma CDV using hydrocarbon, i.e., trichloroethylene, containing an organic silane, i.e., tetraethoxy silane, oxygen and chlorine as amaterial. Subsequently, a gate electrode 205, impurity regions 206, 207, and a channel region 208 are formed. Furthermore, contact holes 210, 211 and electrodes 212, 213 are formed to complete a TFT. This method allows formation of highly reliable gate insulation film, i.e., silicon oxide 204.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、絶縁ゲイト型電界効果
トランジスタ等の薄膜デバイスに用いられるゲイト絶縁
膜を650℃以下の低温で得る方法およびそのようにし
て得られた絶縁被膜に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for obtaining a gate insulating film used in a thin film device such as an insulating gate type field effect transistor at a low temperature of 650 ° C. or lower, and an insulating coating film thus obtained. .

【0002】[0002]

【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスにおいては、結
晶シリコンを形成した後、この表面を900〜1100
℃の高温で熱酸化することによって、特性の良好な酸化
珪素を作製し、これをゲイト絶縁膜として用いることが
なされてきた。
2. Description of the Related Art Conventionally, in a thin film device such as a thin film type insulating gate type field effect transistor (TFT), after forming crystalline silicon, the surface thereof is 900 to 1100
It has been made that silicon oxide having good characteristics is produced by thermal oxidation at a high temperature of ° C, and this is used as a gate insulating film.

【0003】このような熱酸化膜の特徴は、界面準位密
度が極めて低いことと結晶シリコンの表面に一様な厚さ
で形成できることに集約される。すなわち、前者は良好
なオン/オフ特性やバイアス/温度に対する長期の信頼
性をもたらし、また、後者は島状の半導体領域のエッヂ
部分でのゲイト電極と半導体領域(活性層)の短絡を少
なくすることによって歩留りを向上させた。
The characteristics of such a thermal oxide film are summarized in that the interface state density is extremely low and that it can be formed with a uniform thickness on the surface of crystalline silicon. That is, the former provides good on / off characteristics and long-term reliability against bias / temperature, and the latter reduces short-circuiting between the gate electrode and the semiconductor region (active layer) at the edge of the island-shaped semiconductor region. This has improved the yield.

【0004】[0004]

【発明が解決しようする課題】しかしながら、このよう
な熱酸化膜を用いる場合には基板材料として高温に耐え
る材料を選択しなければならなかった。この点に関して
は、安価なガラス材料(コーニング7059等の無アル
カリガラス)を用いることができず、したがって、特に
大面積基板を用いる場合にコストが増大する点で不利で
あった。近年、無アルカリガラス基板上にTFTを形成
する技術が開発途上にあるが、このような技術において
は熱酸化膜を使用することができず、スパッタ法やプラ
ズマCVD法、減圧CVD法等の物理的あるいは化学的
気相成長法によってゲイト絶縁膜を形成していた。
However, when such a thermal oxide film is used, it is necessary to select a material that can withstand high temperatures as a substrate material. In this regard, it is not possible to use an inexpensive glass material (alkali-free glass such as Corning 7059), and therefore it is disadvantageous in that the cost increases especially when a large-area substrate is used. In recent years, a technique for forming a TFT on a non-alkali glass substrate is under development, but a thermal oxide film cannot be used in such a technique, and a physical method such as a sputtering method, a plasma CVD method, or a low pressure CVD method cannot be used. The gate insulating film was formed by a chemical or chemical vapor deposition method.

【0005】しかし、このような手段によって形成され
た酸化珪素膜は、熱酸化膜に比べると特性の見劣りは否
めなかった。すなわち、一般に界面準位密度は大きく、
また、ナトリウム等のアルカリイオンが成膜中に侵入す
る危険が常に付きまとっていた。また、ステップカバレ
ージ(段差被覆性)がそれほど良好でないので、島状の
半導体領域のエッヂ部分でのゲイト電極と活性層との短
絡が頻発した。このため、特性、信頼性、歩留りの全て
を満足させるものを得ることは極めて難しかった。
However, the characteristics of the silicon oxide film formed by such means are inferior to those of the thermal oxide film. That is, the interface state density is generally large,
In addition, there has always been a risk that alkali ions such as sodium will enter during film formation. Further, since the step coverage (step coverage) is not so good, a short circuit frequently occurs between the gate electrode and the active layer at the edge of the island-shaped semiconductor region. Therefore, it has been extremely difficult to obtain a material that satisfies all of the characteristics, reliability, and yield.

【0006】本発明はこのような諸問題の少なくとも1
つを解決せんとしてなされたものである。すなわち、本
発明においては、ステップカバレージの良好な酸化珪素
膜を作製する方法を提供し、また、本発明においては、
アルカリイオンやその他の好ましくない不純物に対して
耐性を有する酸化珪素被膜およびそれを作製する方法を
提供する。
The present invention addresses at least one of these problems.
It was made as a solution. That is, the present invention provides a method for producing a silicon oxide film having good step coverage, and in the present invention,
Provided is a silicon oxide film having resistance to alkali ions and other undesirable impurities, and a method for producing the same.

【0007】[0007]

【課題を解決するための手段】本発明の第1は、ゲイト
絶縁膜として、エトキシ基を有する有機シランと、酸素
と、塩化水素もしくは塩素を含む炭化水素とを含む混合
ガスを材料ガスとするプラズマCVD法によって得られ
た酸化珪素を主成分とする膜を用いることを特徴とす
る。本発明の第2は、ゲイト絶縁膜として、エトキシ基
を有する有機シランと、酸素と、弗素含有ガス(例え
ば、NF3 、C2 6 )とを含む混合ガスを材料ガスと
するプラズマCVD法によって得られた酸化珪素を主成
分とする膜を用いることを特徴とする。
A first aspect of the present invention uses, as a gate insulating film, a mixed gas containing an organic silane having an ethoxy group, oxygen, and a hydrocarbon containing hydrogen chloride or chlorine as a material gas. A film containing silicon oxide as a main component, which is obtained by a plasma CVD method, is used. A second aspect of the present invention is a plasma CVD method using a mixed gas containing an organic silane having an ethoxy group, oxygen, and a fluorine-containing gas (eg, NF 3 , C 2 F 6 ) as a material gas for the gate insulating film. It is characterized in that a film containing silicon oxide as a main component obtained by the above is used.

【0008】ここで、エトキシ基を有する有機シランと
しては、化学式Si(OC2 5 4 (テトラ・エトキ
シ・シラン、以下、TEOSという)、Si2 O(OC
2 5 6 、Si3 2 (OC2 5 8 、Si4 3
(OC2 5 10、Si5 4 (OC2 5 12で表現
される物質が好ましい。このような有機シラン材料は、
基板表面を泳動する時間が長く、表面での分解によって
酸化珪素膜を形成するので、凹部への回り込みが良好で
ステップカバレージの優れた被膜が得られる。
Here, as the organic silane having an ethoxy group, chemical formulas Si (OC 2 H 5 ) 4 (tetra-ethoxy-silane, hereinafter referred to as TEOS), Si 2 O (OC
2 H 5 ) 6 , Si 3 O 2 (OC 2 H 5 ) 8 , Si 4 O 3
Substances represented by (OC 2 H 5 ) 10 and Si 5 O 4 (OC 2 H 5 ) 12 are preferable. Such an organosilane material is
Since the time for migrating on the surface of the substrate is long and the silicon oxide film is formed by decomposition on the surface, it is possible to obtain a film having good step coverage and excellent step coverage.

【0009】また、塩素を含む炭化水素としては、化学
式C2 HCl3 (トリクロロエチレン)、C2 3 Cl
3 (トリクロロエタン)、CH2 Cl2 (ジクロールメ
タン)で表される物質が好ましい。このような塩素を含
むガスは主として気相中で分解されて、成膜雰囲気中に
存在するナトリウム等のアルカリ元素と化合して基板か
ら離れて、酸化珪素膜中からのアルカリ元素の離脱を促
進する。一部の塩素原子は酸化珪素膜へ残存するが、こ
れはその後に外部から侵入するアルカリ元素に対するバ
リヤ(障壁)として機能する。この結果、TFTの信頼
性を向上せしめることが可能となる。この塩素を含む炭
化水素の濃度は全体の0.01〜1%が好ましい。1%
以上の濃度を添加すると特性に悪影響を及ぼす。
Hydrocarbons containing chlorine include chemical formulas C 2 HCl 3 (trichloroethylene) and C 2 H 3 Cl.
Substances represented by 3 (trichloroethane) and CH 2 Cl 2 (dichloromethane) are preferable. Such a gas containing chlorine is decomposed mainly in the gas phase and is combined with an alkali element such as sodium existing in the film forming atmosphere to leave the substrate to promote the release of the alkali element from the silicon oxide film. To do. Although some chlorine atoms remain in the silicon oxide film, they function as a barrier against an alkali element that subsequently enters from the outside. As a result, it becomes possible to improve the reliability of the TFT. The concentration of the hydrocarbon containing chlorine is preferably 0.01 to 1% of the whole. 1%
Addition of the above concentrations will adversely affect the characteristics.

【0010】以上の方法によって得られた酸化珪素を主
成分とする絶縁被膜においては、2次イオン質量分析法
で不純物元素として、ハロゲン元素(例えば、弗素また
は塩素)が1×1017〜5×1020cm検出され、一
方、炭素も5×1019cm-3以下の濃度である。特に界
面準位密度を低くするには炭素の濃度を1×1018cm
-3以下とすることが望まれる。炭素の濃度を低下させる
には、成膜時の基板温度を200℃以上、好ましくは3
00℃以上とすればよい。
In the insulating coating containing silicon oxide as the main component obtained by the above method, halogen element (for example, fluorine or chlorine) as an impurity element by secondary ion mass spectrometry is 1 × 10 17 to 5 ×. 10 20 cm was detected, while carbon also had a concentration of 5 × 10 19 cm −3 or less. In particular, in order to lower the interface state density, the carbon concentration should be 1 × 10 18 cm
-3 or less is desirable. In order to reduce the carbon concentration, the substrate temperature during film formation is 200 ° C. or higher, preferably 3
The temperature may be 00 ° C or higher.

【0011】さらに、このようにして形成される絶縁被
膜は、その形成の初期にはダングリングボンドが多く析
出する傾向があるので、事前に下地の半導体(シリコン
を主成分とするものが好ましい)膜を酸素を含むプラズ
マ雰囲気中にさらしておくとよい。この結果、界面準位
密度が低下すると共に、バイアス/温度試験におけるフ
ラットバンド電圧の変動が小さくなり、信頼性が向上す
る。また、この際には、酸素以外に塩化水素もしくはト
リクロロエチレン、トリクロロエタン、ジクロールメタ
ン等の塩素を有する材料を混入させてもより一層の効果
を得ることができる。
Further, since the dangling bonds tend to be deposited in the early stage of the formation of the insulating film thus formed, the underlying semiconductor (which preferably contains silicon as a main component) in advance is preferable. The film may be exposed to a plasma atmosphere containing oxygen. As a result, the interface state density is lowered and the fluctuation of the flat band voltage in the bias / temperature test is reduced, so that the reliability is improved. In this case, further effects can be obtained by mixing hydrogen chloride or a material having chlorine such as trichloroethylene, trichloroethane, or dichloromethane in addition to oxygen.

【0012】一方、上記の手法によって酸化珪素を主成
分とする絶縁被膜を形成した後、200〜650℃で熱
処理することによってもフラットバンド電圧の変動を減
少せしめることができた。この際には、アルゴンもしく
は窒素等の酸素を有しない雰囲気で処理することが好ま
しかった。フラットバンド電圧の変動は、特に450℃
以上の熱処理によって顕著に減少し、600℃以上で飽
和した。
On the other hand, it is possible to reduce the fluctuation of the flat band voltage by heat-treating at 200 to 650 ° C. after forming the insulating film containing silicon oxide as the main component by the above method. At this time, it was preferable to perform the treatment in an atmosphere having no oxygen such as argon or nitrogen. The fluctuation of the flat band voltage is especially 450 ° C
It was significantly reduced by the above heat treatment and saturated at 600 ° C. or higher.

【0013】本発明の第2はシリコンを主成分とする島
状の非単結晶半導体領域を酸素と、塩化水素もしくは塩
素を含む炭化水素を含むプラズマ雰囲気中にさらした
後、前記非単結晶半導体領域を覆って、エトキシ基を有
する有機シランと酸素とを材料としてプラズマCVD法
によって酸化珪素を主成分とする膜を形成することを特
徴とする。
In a second aspect of the present invention, the island-shaped non-single-crystal semiconductor region containing silicon as a main component is exposed to a plasma atmosphere containing oxygen and a hydrocarbon containing hydrogen chloride or chlorine, and then the non-single-crystal semiconductor is formed. It is characterized in that a film containing silicon oxide as a main component is formed by plasma CVD using an organic silane having an ethoxy group and oxygen as materials to cover the region.

【0014】この場合には主として、プラズマ処理の間
にチャンバー内に塩化水素もしくは塩素を含む炭化水素
が蓄積され、続く酸化珪素の成膜時に、第1の発明で塩
化水素や塩素を含む炭化水素を混入するのと同じ効果を
もたらす。また、プラズマ処理による信頼性の向上は先
に述べたのと同じである。さらに、得られる酸化珪素膜
中の塩素、炭素の濃度も第1の発明の場合と同様な値に
なるようにすると良い結果が得られた。また、酸化珪素
を主成分とする被膜形成後に200〜650℃、好まし
くは450〜600℃で熱処理するとさらに良好な結果
が得られた。
In this case, a hydrocarbon containing hydrogen chloride or chlorine is mainly accumulated in the chamber during the plasma treatment, and during the subsequent film formation of silicon oxide, the hydrocarbon containing hydrogen chloride or chlorine is contained in the first invention. Has the same effect as mixing in. Further, the improvement in reliability by the plasma treatment is the same as described above. Further, good results were obtained when the concentrations of chlorine and carbon in the obtained silicon oxide film were set to the same values as in the case of the first invention. Further, even better results were obtained by heat treatment at 200 to 650 ° C., preferably 450 to 600 ° C., after forming the film containing silicon oxide as the main component.

【0015】本発明においては用いられるプラズマCV
D装置は、一般に用いられる平行平板型(すなわち、1
組の平板状の電極をチャンバー中で対向させ、一方もし
くは双方の電極上に試料基板を配置した構造を有するも
の)を用いても、あるいは実施例に示すように陽光柱方
式のものでもよい。
Plasma CV used in the present invention
The D device is a commonly used parallel plate type (that is, 1
A pair of flat plate-shaped electrodes may be opposed to each other in the chamber, and a sample substrate may be arranged on one or both electrodes), or a positive column type may be used as shown in the examples.

【0016】後者が前者に優る点は、大きく2点ある。
すなわち、第1に前者では一度に処理できる基板の量が
電極の面積によって決定されるのに対して、後者は放電
体積によって決定されるため、後者の方が同時に多量に
処理できること。第2に前者は基板表面でのプラズマの
ダメージが大きいのに対して、後者では電位勾配がほと
んどないのでプラズマのダメージが著しく少なく、ま
た、均一性も良好なため、TFTの特性、歩留りに悪影
響を及ぼすことが少ないことである。
The latter has two major advantages over the former.
That is, firstly, in the former, the amount of substrate that can be processed at one time is determined by the area of the electrode, whereas in the latter, it is determined by the discharge volume, so the latter can process a large amount at the same time. Secondly, in the former case, the plasma damage on the substrate surface is large, whereas in the latter case, since there is almost no potential gradient, the plasma damage is extremely small and the uniformity is good, which adversely affects the TFT characteristics and yield. Is less likely to affect.

【0017】なお、成膜に用いられるプラズマCVD装
置のチャンバーは十分にクリーニングして、ナトリウム
等のアルカリ元素を減らしておくことが要求される。チ
ャンバーのクリーニングには、チャンバー内に塩素、塩
化水素、もしくは上記に示したような塩素を含む炭化水
素と、酸素を導入した上で、プラズマを発生させればよ
い。また、その際にはチャンバー内を150℃以上、好
ましくは300℃以上に加熱しておくと一層の効果が得
られる。
The chamber of the plasma CVD apparatus used for film formation is required to be sufficiently cleaned to reduce the amount of alkali elements such as sodium. For cleaning the chamber, plasma may be generated after introducing chlorine, hydrogen chloride, or a hydrocarbon containing chlorine as described above and oxygen into the chamber. Further, in that case, if the inside of the chamber is heated to 150 ° C. or higher, preferably 300 ° C. or higher, further effects can be obtained.

【0018】[0018]

【実施例】本実施例は、陽光柱方式のプラズマCVD法
によって、島状のシリコンの非単結晶半導体被膜上にゲ
イト絶縁膜としての酸化珪素膜を形成する方法、および
得られた酸化珪素膜の主として電気的な特性に関するも
のである。用いられたプラズマCVD装置は図1に示す
ような垂直断面(図1上に示した断面図)および水平断
面(図1下に示した上面図)を有している。陽光柱方式
は、プラズマ放電における陽光柱領域に基板を配置し
て、被膜を形成することを特徴とする。
EXAMPLE This example is a method of forming a silicon oxide film as a gate insulating film on an island-shaped non-single-crystal semiconductor film of silicon by a positive column type plasma CVD method, and the obtained silicon oxide film. Is mainly related to electrical characteristics. The plasma CVD apparatus used has a vertical cross section (cross sectional view shown in FIG. 1) and a horizontal cross section (top view shown in FIG. 1 lower) as shown in FIG. The positive column method is characterized in that a substrate is arranged in a positive column region in plasma discharge to form a film.

【0019】プラズマを発生させる電力はRF電源10
2および103から供給される。使用される周波数とし
ては13.56MHzに代表されるラジオ波が一般的で
ある。この2つの電源から供給される電力は位相シフタ
ー104、およびマッチングボックス105、106に
よってプラズマの状態が最良になるように調整される。
RF電源から供給される電力はチャンバー101の内部
に平行に配置され、電極カバー112、113で保護さ
れた1組の電極107、108に到達し、この電極間に
放電が生じる。電極107、108間には基板がセッテ
ィングされる。量産性を高めるために基板111はコン
テナー109に入れられ、コンテナー内のサンプルホル
ダー110の両面にセットされる。基板は電極間に水平
に配置されることが特徴である。基板は赤外線ランプ1
14によって加熱され、適当な温度に保たれる。図には
示されないが、この装置には排気装置、ガス供給装置も
設けられている。
The power for generating plasma is the RF power source 10.
2 and 103. A radio wave represented by 13.56 MHz is generally used as a frequency. The electric powers supplied from these two power sources are adjusted by the phase shifter 104 and the matching boxes 105 and 106 so that the state of the plasma is optimized.
The electric power supplied from the RF power source is arranged in parallel inside the chamber 101, reaches the pair of electrodes 107 and 108 protected by the electrode covers 112 and 113, and a discharge is generated between the electrodes. A substrate is set between the electrodes 107 and 108. In order to improve mass productivity, the substrate 111 is put in the container 109 and set on both sides of the sample holder 110 in the container. The substrate is characterized in that it is horizontally arranged between the electrodes. The substrate is an infrared lamp 1
It is heated by 14 and kept at a suitable temperature. Although not shown in the drawing, this device is also provided with an exhaust device and a gas supply device.

【0020】まず、成膜条件と得られる膜の特性につい
て説明する。基板温度は300℃とした。また、チャン
バー内には、酸素を300SCCM、TEOSを15S
CCM、トリクロロエチレン(以下、TCEという)を
2SCCM導入した。RFパワーは75W、全圧は5P
aである。また、成膜後に350℃、35分の水素雰囲
気でのアニールをおこなった。
First, the film forming conditions and the characteristics of the obtained film will be described. The substrate temperature was 300 ° C. In the chamber, oxygen is 300 SCCM and TEOS is 15S.
2 SCCM of CCM and trichlorethylene (hereinafter referred to as TCE) were introduced. RF power is 75W, total pressure is 5P
a. After film formation, annealing was performed in a hydrogen atmosphere at 350 ° C. for 35 minutes.

【0021】図3は高抵抗シリコンウェファー上に本装
置を用いて成膜した厚さ1000Åの酸化珪素膜の絶縁
破壊試験の結果である。酸化珪素膜上には1mmφのア
ルミニウム電極を形成して電圧−電流の関係をプロット
した。図3(C)は基板に特別な処理をおこなわない
で、成膜したもので絶縁耐圧が低い。しかしながら、基
板をチャンバーにセットした後、基板温度300℃、酸
素を400SCCM、TCEを0〜5SCCM流し、全
圧5Paの雰囲気、RFパワー150Wで10分間プラ
ズマ雰囲気にさらした(この工程では気相反応では被膜
は形成されない)後に、引き続いて酸化珪素膜を堆積す
ると図3(A)に示すように良好な耐圧を示す酸化珪素
膜が得られた。しかしながら、酸化珪素成膜時のTCE
の流量を4SCCM以上、例えば、5SCCMに増やす
と図3(B)に示すように耐圧の劣る被膜になってしま
った。この結果から、TCEの濃度には最適な値がある
ことが明らかになった。
FIG. 3 shows the result of a dielectric breakdown test of a 1000 Å thick silicon oxide film formed by using this apparatus on a high resistance silicon wafer. An aluminum electrode of 1 mmφ was formed on the silicon oxide film, and the voltage-current relationship was plotted. In FIG. 3C, the substrate is not subjected to any special treatment and is formed into a film, which has a low withstand voltage. However, after the substrate was set in the chamber, the substrate temperature was 300 ° C., oxygen was 400 SCCM, TCE was 0 to 5 SCCM, and the atmosphere was exposed to a plasma atmosphere at a total pressure of 5 Pa and an RF power of 150 W (in this step, a gas phase reaction was performed). No film is formed), and a silicon oxide film is subsequently deposited to obtain a silicon oxide film exhibiting a good breakdown voltage as shown in FIG. However, TCE when forming a silicon oxide film
When the flow rate is increased to 4 SCCM or more, for example, 5 SCCM, the film has a poor breakdown voltage as shown in FIG. 3 (B). From this result, it became clear that the concentration of TCE has an optimum value.

【0022】図4(A)は、信頼性試験の1つとして、
バイアス/温度印加試験によるフラットバンド電圧(V
FB)の変動(ΔVFB)と基板前処理の関係を示したもの
である。バイアス/温度試験では、150℃で試料に+
17Vの電圧を1時間印加した後、室温でそのC−V特
性を測定し、さらに、150℃で−17Vの電圧を1時
間印加した後、室温でそのC−V特性を測定し、この2
回の測定でのVFBの差をΔVFBとして評価した。
FIG. 4A shows, as one of the reliability tests,
Flat band voltage (V
FB ) fluctuation (ΔV FB ) and substrate pretreatment. Bias / Temperature test + 150 ° C on sample
After applying a voltage of 17V for 1 hour, its C-V characteristic was measured at room temperature, and further, after applying a voltage of -17V at 150 ° C for 1 hour, its C-V characteristic was measured at room temperature.
The difference between the V FB at the times of measurement was evaluated as ΔV FB.

【0023】前処理を行わなかった試料(図4(A)に
おいて、(a)と表示)では、ΔVFBは5V前後で比較
的大きな値を示した。しかし、前処理をおこなうことに
よってそれは改善された。図4(A)の(b)、(c)
の前処理条件を以下に示す。 試料 (b) (c) 基板温度 300℃ 300℃ TCE/酸素 0/400 0.5/400 RFパワー 150W 150W 処理時間 10分 10分 図4から、TCEを用いて基板の前処理をおこなうこと
によって、より一層の改善が見られることが確かめられ
た。
In the sample which was not pretreated (indicated as (a) in FIG. 4A), ΔV FB showed a relatively large value at around 5V. However, it was improved by the pretreatment. 4 (a), (b), (c)
The pretreatment conditions for are shown below. Sample (b) (c) Substrate temperature 300 ° C. 300 ° C. TCE / oxygen 0/400 0.5 / 400 RF power 150W 150W Treatment time 10 minutes 10 minutes From FIG. 4, pretreatment of the substrate was performed using TCE. , It was confirmed that further improvement was seen.

【0024】同様な改善は成膜後にアニールをおこなう
ことによって得られる。アニールは1気圧のアルゴン雰
囲気で300〜570℃で、1時間おこなった。アニー
ル温度とΔVFBの関係を図4(B)に示す。特に450
℃以下の温度でΔVFBの低減が観測され、600℃に近
づくにつれて一定の値に漸近する傾向がうかがえる。こ
のことから、成膜後のアニールは信頼性向上に寄与する
ことが明らかにされた。
Similar improvements can be obtained by annealing after film formation. The annealing was performed at 300 to 570 ° C. for 1 hour in an argon atmosphere of 1 atm. The relationship between the annealing temperature and ΔV FB is shown in FIG. Especially 450
A decrease in ΔV FB is observed at a temperature of ℃ or below, and it can be seen that it approaches a constant value as it approaches 600 ℃. From this, it was clarified that annealing after film formation contributes to improvement of reliability.

【0025】以上の実験から得られた結果を用いて、T
FTを作製した。その工程を図2に示す。まず、基板
(コーニング7059)201上に厚さ2000Åの下
地の酸化珪素膜202をTEOS、酸素、TCEを原料
とする陽光柱方式プラズマCVD法によって形成した。
用いた装置は図1に示したものと同じである。主な条件
は以下の通りである。 基板温度:300℃ 全圧:5Pa ガス TEOS:15SCCM 酸素:300SCC
M TCE:2SCCM RFパワー :75W
Using the results obtained from the above experiments, T
An FT was made. The process is shown in FIG. First, an underlying silicon oxide film 202 having a thickness of 2000Å was formed on a substrate (Corning 7059) 201 by a positive column plasma CVD method using TEOS, oxygen and TCE as raw materials.
The apparatus used is the same as that shown in FIG. The main conditions are as follows. Substrate temperature: 300 ° C. Total pressure: 5 Pa Gas TEOS: 15 SCCM Oxygen: 300 SCC
M TCE: 2SCCM RF power: 75W

【0026】その後、プラズマCVD法によって、厚さ
500nmのアモルファスシリコン膜を堆積し、これを
パターニングして、島状シリコン領域203を形成し
た。さらに、窒素雰囲気に400℃、30分放置するこ
とによって、水素出しをおこなった。そして、図2
(A)に示すようにレーザーアニールをおこなって、結
晶化させた。レーザーにはKrFエキシマーレーザー
(波長248nm、パルス幅20nsec)を用いた。
エネルギー密度は200〜350mJ/cm2 とした。
また、レーザー照射時には基板温度を300〜500
℃、例えば450℃に保った。
Thereafter, an amorphous silicon film having a thickness of 500 nm was deposited by the plasma CVD method and patterned to form an island-shaped silicon region 203. Further, hydrogen was discharged by leaving it in a nitrogen atmosphere at 400 ° C. for 30 minutes. And FIG.
Laser annealing was performed as shown in FIG. A KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used as the laser.
The energy density was 200 to 350 mJ / cm 2 .
Also, the substrate temperature is 300 to 500 during laser irradiation.
It was kept at ℃, for example 450 ℃.

【0027】その後、図2(B)に示すように、この島
状シリコン領域203を覆って、ゲイト絶縁膜として厚
さ1000Åの酸化珪素膜204をTEOS、酸素、T
CEを原料とする陽光柱方式プラズマCVD法によって
形成した。成膜に先立って、基板の前処理をおこなっ
た。用いた装置は図1に示したものと同じである。前処
理の主な条件を以下に示す。 基板温度 :300℃ 全圧 :5Pa ガス 酸素:400SCCM TCE:0.5SCCM RFパワー 150W 処理時間 10分 続いて、成膜をおこなった。主な成膜条件は以下の通り
である。また、成膜後、アルゴン雰囲気、550℃で1
時間のアニールをおこなった。 基板温度:300℃ 全圧:5Pa ガス TEOS: 15SCCM 酸素:300SC
CM TCE : 2SCCM RFパワー:75W
Then, as shown in FIG. 2B, a silicon oxide film 204 having a thickness of 1000 Å is formed as a gate insulating film to cover the island-shaped silicon region 203 with TEOS, oxygen and T.
It was formed by positive column plasma CVD method using CE as a raw material. Prior to film formation, the substrate was pretreated. The apparatus used is the same as that shown in FIG. The main conditions of pretreatment are shown below. Substrate temperature: 300 ° C. Total pressure: 5 Pa gas Oxygen: 400 SCCM TCE: 0.5 SCCM RF power 150 W Processing time 10 minutes Subsequently, film formation was performed. The main film forming conditions are as follows. Also, after the film formation, the atmosphere is 1 at 550 ° C. in an argon atmosphere.
Annealed for time. Substrate temperature: 300 ° C. Total pressure: 5 Pa Gas TEOS: 15 SCCM Oxygen: 300 SC
CM TCE: 2SCCM RF power: 75W

【0028】次に、シリコンを2%ドープしたアルミニ
ウム膜を6000Å堆積し、これをパターニングしてゲ
イト電極205を形成した。そして、図2(C)に示す
ように不純物イオン(燐やホウ素)をプラズマドーピン
グ法によって、ゲイト電極205をマスクとして自己整
合的に導入し、不純物領域206、207を形成した。
不純物が形成されなかった領域はチャネル形成領域20
8となる。ドーピングはゲイト絶縁膜を通しておこなわ
れるので、燐の場合は80kVの、また、ホウ素の場合
は65kVの加速電圧が必要であった。また、ドーズ量
は1×1015〜4×1015cm-2が適当であった。
Next, an aluminum film doped with 2% of silicon was deposited at 6000Å and patterned to form a gate electrode 205. Then, as shown in FIG. 2C, impurity ions (phosphorus or boron) were introduced by plasma doping using the gate electrode 205 as a mask in a self-aligned manner to form impurity regions 206 and 207.
The region where no impurities are formed is the channel formation region 20.
It becomes 8. Since the doping is performed through the gate insulating film, an accelerating voltage of 80 kV is required for phosphorus and 65 kV for boron. Further, the dose amount was appropriately 1 × 10 15 to 4 × 10 15 cm −2 .

【0029】その後、図2(D)に示すように、再びレ
ーザーアニール法によって、不純物の活性化をおこなっ
た。レーザーにはKrFエキシマーレーザー(波長24
8nm、パルス幅20nsec)を用いた。エネルギー
密度は200〜350mJ/cm2 とした。また、レー
ザー照射時には基板温度を300〜500℃に保っても
よい。レーザー照射終了後、0.1〜1気圧の分圧の水
素雰囲気、350℃で35分間のアニールをおこなっ
た。
After that, as shown in FIG. 2D, the impurities were activated again by the laser annealing method. The laser is a KrF excimer laser (wavelength 24
8 nm, pulse width 20 nsec) was used. The energy density was 200 to 350 mJ / cm 2 . The substrate temperature may be kept at 300 to 500 ° C. during laser irradiation. After completion of laser irradiation, annealing was performed at 350 ° C. for 35 minutes in a hydrogen atmosphere with a partial pressure of 0.1 to 1 atm.

【0030】次に、層間絶縁物として厚さ5000Åの
酸化珪素膜209を堆積した。酸化珪素膜209はTE
OS、酸素、TCEを原料とする陽光柱方式プラズマC
VD法によって形成した。用いた装置は図1に示したも
のと同じである。主な成膜条件は以下の通りである。 基板温度:300℃ 全圧:5Pa ガス TEOS: 30SCCM 酸素:300SC
CM RFパワー:100W
Next, a 5000 Å-thick silicon oxide film 209 was deposited as an interlayer insulator. The silicon oxide film 209 is TE
Positive column type plasma C made of OS, oxygen and TCE
It was formed by the VD method. The apparatus used is the same as that shown in FIG. The main film forming conditions are as follows. Substrate temperature: 300 ° C. Total pressure: 5 Pa Gas TEOS: 30 SCCM Oxygen: 300 SC
CM RF power: 100W

【0031】そして、層間絶縁物にコンタクトホール2
10、211を形成し、アルミニウムによってTFTの
ソース、ドレインに電極212、213を形成した。ア
ルミニウムの代わりにチタン、窒化チタンを用いてもよ
い。以上によってTFTを完成することができた。得ら
れたTFTの歩留りはゲイト絶縁膜のステップカバレー
ジが改善されたことと、ゲイト絶縁膜の信頼性が向上し
たために歩留りが著しく改善された。
Then, the contact hole 2 is formed in the interlayer insulator.
10 and 211 were formed, and electrodes 212 and 213 were formed on the source and drain of the TFT using aluminum. Titanium or titanium nitride may be used instead of aluminum. With the above, a TFT could be completed. The yield of the obtained TFT was remarkably improved because the step coverage of the gate insulating film was improved and the reliability of the gate insulating film was improved.

【0032】[0032]

【発明の効果】本発明によって、得られる酸化珪素膜が
ゲイト絶縁膜として十分に信頼性に優れていることは以
上に述べたとおりである。しかも、信頼性だけでなく、
歩留りの向上にも寄与することが明らかになった。ま
た、特に実施例に示したような陽光柱方式のプラズマC
VD装置を用いることによって量産性も改善できる。こ
のように本発明は産業上、有益な発明である。
As described above, according to the present invention, the silicon oxide film obtained is sufficiently reliable as a gate insulating film. And not only reliability,
It became clear that it also contributes to the improvement of yield. In addition, a positive column type plasma C as shown in the embodiment is used.
Mass productivity can also be improved by using the VD device. As described above, the present invention is an industrially useful invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例に用いられた陽光柱方式CVD装置
の概念図を示す。
FIG. 1 is a conceptual diagram of a positive column type CVD apparatus used in Examples.

【図2】 実施例におけるTFTの作製工程図を示
す。
2A to 2C are views showing a process of manufacturing a TFT in an example.

【図3】 実施例において得られた絶縁被膜の耐圧特
性を示す。
FIG. 3 shows the withstand voltage characteristics of the insulating coatings obtained in the examples.

【図4】 実施例において得られた絶縁被膜のΔVFB
特性を示す。
FIG. 4 ΔV FB of the insulating coating obtained in the example
Show the characteristics.

【符号の説明】[Explanation of symbols]

101 ・・・チャンバー 102、103・・・RF電源 104 ・・・位相シフター 105、106・・・マッチングボックス 107、108・・・電極 109 ・・・コンテナー 110 ・・・基板ホルダー 111 ・・・基板 112、113・・・電極ホルダー 114、115・・・ヒーター(赤外線ランプ) 101 ... Chamber 102, 103 ... RF power source 104 ... Phase shifter 105, 106 ... Matching box 107, 108 ... Electrode 109 ... Container 110 ... Substrate holder 111 ... Substrate 112, 113 ... Electrode holder 114, 115 ... Heater (infrared lamp)

フロントページの続き (72)発明者 上原 由起子 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 上原 弘 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内Front page continuation (72) Inventor Yukiko Uehara 398 Hase, Atsugi City, Kanagawa Prefecture, Semiconducting Energy Research Institute (72) Inventor Hiroshi Uehara 398, Hase, Atsugi City, Kanagawa, Ltd.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 シリコンを主成分とする島状の非単結晶
半導体領域を覆って、該領域上に密着して設けられ、2
次イオン質量分析法で1×1017〜5×1020cmの濃
度のハロゲン元素が検出されることと、5×1019cm
-3以下の濃度の炭素が検出されることを特徴とした酸化
珪素を主成分とする絶縁被膜。
1. An island-shaped non-single-crystal semiconductor region containing silicon as a main component is provided so as to cover and closely adhere to the region.
Detection of a halogen element at a concentration of 1 × 10 17 to 5 × 10 20 cm by secondary ion mass spectrometry, and 5 × 10 19 cm
-3 An insulating film containing silicon oxide as a main component, characterized in that carbon of a concentration of 3 or less is detected.
【請求項2】 請求項1において、前記ハロゲン元素は
弗素または塩素であることを特徴とする酸化珪素を主成
分とする絶縁被膜。
2. The insulating coating film containing silicon oxide as a main component according to claim 1, wherein the halogen element is fluorine or chlorine.
【請求項3】 シリコンを主成分とする島状の非単結晶
半導体領域を形成する第1の工程と、前記非単結晶半導
体領域上に、エトキシ基を有する有機シランと酸素と塩
化水素もしくは塩素を含む炭化水素とを含む混合雰囲気
において、プラズマを生じさせて前記非単結晶半導体領
域上に酸化珪素を主成分とする膜を形成する第2の工程
を有することを特徴とする半導体装置の作製方法。
3. A first step of forming an island-shaped non-single crystal semiconductor region containing silicon as a main component, and an organic silane having an ethoxy group, oxygen, hydrogen chloride or chlorine on the non-single crystal semiconductor region. Of a semiconductor device including a second step in which plasma is generated in a mixed atmosphere containing a hydrocarbon containing hydrogen to form a film containing silicon oxide as a main component over the non-single-crystal semiconductor region. Method.
【請求項4】 請求項3において、エトキシ基を有する
有機シランとは、化学式Si(OC2 5 4 、Si2
O(OC2 5 6 、Si3 2 (OC2 58 、S
4 3 (OC2 5 10、Si5 4 (OC2 5
12で表現される物質のいずれかであることを特徴とする
半導体装置の作製方法。
4. The organic silane having an ethoxy group according to claim 3, has a chemical formula of Si (OC 2 H 5 ) 4 , Si 2
O (OC 2 H 5 ) 6 , Si 3 O 2 (OC 2 H 5 ) 8 , S
i 4 O 3 (OC 2 H 5) 10, Si 5 O 4 (OC 2 H 5)
13. A method for manufacturing a semiconductor device, which is one of the substances represented by 12 .
【請求項5】 請求項3において、塩素を含む炭化水素
とは、化学式C2 HCl3 、C2 3 Cl、CH2 Cl
2 で表される物質のいずれかであることを特徴とする半
導体装置の作製方法。
5. The hydrocarbon containing chlorine as defined in claim 3, has a chemical formula of C 2 HCl 3 , C 2 H 3 Cl, CH 2 Cl.
2. A method for manufacturing a semiconductor device, which is one of the substances represented by 2 .
【請求項6】 請求項3において、第2の工程の後に、
該酸化珪素を主成分とする膜を200〜650℃の酸素
を有しない雰囲気で処理する第4の工程を有することを
特徴とする半導体装置の作製方法。
6. The method according to claim 3, after the second step,
A method for manufacturing a semiconductor device, which comprises a fourth step of treating the film containing silicon oxide as a main component in an oxygen-free atmosphere at 200 to 650 ° C.
【請求項7】 請求項6において、第4の工程の温度は
450〜600℃であることを特徴とする半導体装置の
作製方法。
7. The method for manufacturing a semiconductor device according to claim 6, wherein the temperature of the fourth step is 450 to 600 ° C.
【請求項8】 請求項3において、第2の工程は、陽光
柱プラズマCVD法によってなされることを特徴とする
半導体装置の作製方法。
8. The method for manufacturing a semiconductor device according to claim 3, wherein the second step is performed by a positive column plasma CVD method.
【請求項9】 シリコンを主成分とする島状の非単結晶
半導体領域を形成する第1の工程と、該島状半導体領域
を酸素と、塩化水素もしくは塩素を含む炭化水素とを含
むプラズマ雰囲気中にさらす第2の工程と、前記非単結
晶半導体領域上に、エトキシ基を有する有機シランと酸
素とを含む混合雰囲気において、プラズマを生じさせて
前記非単結晶半導体領域上に酸化珪素を主成分とする膜
を形成する第3の工程を有することを特徴とする半導体
装置の作製方法。
9. A first step of forming an island-shaped non-single-crystal semiconductor region containing silicon as a main component, and a plasma atmosphere containing oxygen and hydrogen chloride or a hydrocarbon containing chlorine in the island semiconductor region. And a second step of exposing the non-single-crystal semiconductor region to a plasma in a non-single-crystal semiconductor region in a mixed atmosphere containing an organic silane having an ethoxy group and oxygen. A method for manufacturing a semiconductor device, comprising a third step of forming a film as a component.
【請求項10】 請求項9において、第2の工程におけ
る塩素を含む炭化水素とは化学式C2 HCl3 、C2
3 Cl、CH2 Cl2 で表される物質のいずれかである
ことを特徴とする半導体装置の作製方法。
10. The hydrocarbon containing chlorine in the second step as defined in claim 9, has a chemical formula of C 2 HCl 3 , C 2 H.
A method for manufacturing a semiconductor device, which is one of substances represented by 3 Cl and CH 2 Cl 2 .
【請求項11】 請求項9において、第3の工程に用い
られる雰囲気には塩化水素もしくは化学式C2 HC
3 、C2 3 Cl、CH2 Cl2 で表される物質のい
ずれかが含まれていることを特徴とする半導体装置の作
製方法。
11. The atmosphere used in the third step according to claim 9, wherein hydrogen chloride or a chemical formula C 2 HC is used.
13. A method for manufacturing a semiconductor device, which contains any one of substances represented by l 3 , C 2 H 3 Cl, and CH 2 Cl 2 .
JP06045256A 1993-02-19 1994-02-18 Method for manufacturing semiconductor device Expired - Fee Related JP3119988B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06045256A JP3119988B2 (en) 1993-02-19 1994-02-18 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-55236 1993-02-19
JP5523693 1993-02-19
JP06045256A JP3119988B2 (en) 1993-02-19 1994-02-18 Method for manufacturing semiconductor device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP22351099A Division JP3340407B2 (en) 1993-02-19 1999-08-06 Insulating coating and semiconductor device
JP22350899A Division JP3340406B2 (en) 1993-02-19 1999-08-06 Method for manufacturing semiconductor device
JP11223509A Division JP3120079B2 (en) 1993-02-19 1999-08-06 Insulating coating and semiconductor device

Publications (2)

Publication Number Publication Date
JPH06302591A true JPH06302591A (en) 1994-10-28
JP3119988B2 JP3119988B2 (en) 2000-12-25

Family

ID=26385225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06045256A Expired - Fee Related JP3119988B2 (en) 1993-02-19 1994-02-18 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3119988B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703264B2 (en) 1995-09-08 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
WO2005055325A1 (en) * 2003-12-03 2005-06-16 Sharp Kabushiki Kaisha Transistor and cvd apparatus used for forming gate insulating film thereof
JP2014160818A (en) * 2008-07-31 2014-09-04 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2016046527A (en) * 2014-08-21 2016-04-04 株式会社半導体エネルギー研究所 Semiconductor device, and method of manufacturing the same, and electronic equipment
US12034064B2 (en) 2008-07-31 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703264B2 (en) 1995-09-08 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7393723B2 (en) 1995-09-08 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
WO2005055325A1 (en) * 2003-12-03 2005-06-16 Sharp Kabushiki Kaisha Transistor and cvd apparatus used for forming gate insulating film thereof
JP2005167019A (en) * 2003-12-03 2005-06-23 Sharp Corp Transistor and cvd device for forming its gate insulating film
US7557416B2 (en) 2003-12-03 2009-07-07 Sharp Kabushiki Kaisha Transistor and CVD apparatus used to deposit gate insulating film thereof
JP2014160818A (en) * 2008-07-31 2014-09-04 Semiconductor Energy Lab Co Ltd Semiconductor device
US9087745B2 (en) 2008-07-31 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9111804B2 (en) 2008-07-31 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US12034064B2 (en) 2008-07-31 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016046527A (en) * 2014-08-21 2016-04-04 株式会社半導体エネルギー研究所 Semiconductor device, and method of manufacturing the same, and electronic equipment

Also Published As

Publication number Publication date
JP3119988B2 (en) 2000-12-25

Similar Documents

Publication Publication Date Title
KR0143873B1 (en) Fabrication insulation film and semiconductor device
US5132754A (en) Thin film silicon semiconductor device and process for producing thereof
EP0015694B1 (en) Method for forming an insulating film on a semiconductor substrate surface
JPH0878691A (en) Method and apparatus for processing gate insulating film
JP2652267B2 (en) Insulated gate type semiconductor device
US7465679B1 (en) Insulating film and method of producing semiconductor device
JP3119988B2 (en) Method for manufacturing semiconductor device
Sekiya et al. High performance poly-crystalline silicon thin film transistors fabricated using remote plasma chemical vapor deposition of SiO/sub 2
JPH0351094B2 (en)
JP3367946B2 (en) Method for manufacturing semiconductor device
JP3340407B2 (en) Insulating coating and semiconductor device
JP3564505B2 (en) Method for manufacturing semiconductor device
JP2000150500A (en) Method of forming silicon system thin film
JP3340429B2 (en) Semiconductor device
JP3120079B2 (en) Insulating coating and semiconductor device
JP3340406B2 (en) Method for manufacturing semiconductor device
JP3340425B2 (en) Method for manufacturing semiconductor device
JP3387977B2 (en) Fabrication method of insulating film
JP3125931B2 (en) Semiconductor fabrication method
JP3576539B2 (en) Method for manufacturing semiconductor device
JP2001203203A (en) Method of manufacturing for semiconductor device
JPH0855846A (en) Method and apparatus for heat treatment of silicon oxide film
JP2000164885A (en) Manufacture of insulated-gate type semiconductor device
JPH0878695A (en) Method of processing gate insulation film and device for processing gate insulation film
JPH08274090A (en) Method for forming insulation film

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081013

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081013

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees