JP3119988B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3119988B2 JP3119988B2 JP06045256A JP4525694A JP3119988B2 JP 3119988 B2 JP3119988 B2 JP 3119988B2 JP 06045256 A JP06045256 A JP 06045256A JP 4525694 A JP4525694 A JP 4525694A JP 3119988 B2 JP3119988 B2 JP 3119988B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- semiconductor device
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Silicon Compounds (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、絶縁ゲイト型電界効果
トランジスタ等の薄膜デバイスに用いられるゲイト絶縁
膜を650℃以下の低温で得る方法およびそのようにし
て得られた絶縁被膜に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for obtaining a gate insulating film used for a thin film device such as an insulating gate type field effect transistor at a low temperature of 650.degree. C. or less, and an insulating film thus obtained. .
【0002】[0002]
【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスにおいては、結
晶シリコンを形成した後、この表面を900〜1100
℃の高温で熱酸化することによって、特性の良好な酸化
珪素を作製し、これをゲイト絶縁膜として用いることが
なされてきた。2. Description of the Related Art Conventionally, in a thin film device such as a thin film type insulated gate field effect transistor (TFT), after forming crystalline silicon, this surface is 900-1100.
By performing thermal oxidation at a high temperature of ° C., silicon oxide having good characteristics has been manufactured and used as a gate insulating film.
【0003】このような熱酸化膜の特徴は、界面準位密
度が極めて低いことと結晶シリコンの表面に一様な厚さ
で形成できることに集約される。すなわち、前者は良好
なオン/オフ特性やバイアス/温度に対する長期の信頼
性をもたらし、また、後者は島状の半導体領域のエッヂ
部分でのゲイト電極と半導体領域(活性層)の短絡を少
なくすることによって歩留りを向上させた。The characteristics of such a thermal oxide film are summarized in that the interface state density is extremely low and that it can be formed with a uniform thickness on the surface of crystalline silicon. That is, the former provides good on / off characteristics and long-term reliability for bias / temperature, and the latter reduces short circuits between the gate electrode and the semiconductor region (active layer) at the edge of the island-like semiconductor region. As a result, the yield was improved.
【0004】[0004]
【発明が解決しようする課題】しかしながら、このよう
な熱酸化膜を用いる場合には基板材料として高温に耐え
る材料を選択しなければならなかった。この点に関して
は、安価なガラス材料(コーニング7059等の無アル
カリガラス)を用いることができず、したがって、特に
大面積基板を用いる場合にコストが増大する点で不利で
あった。近年、無アルカリガラス基板上にTFTを形成
する技術が開発途上にあるが、このような技術において
は熱酸化膜を使用することができず、スパッタ法やプラ
ズマCVD法、減圧CVD法等の物理的あるいは化学的
気相成長法によってゲイト絶縁膜を形成していた。However, when such a thermal oxide film is used, a material that can withstand high temperatures must be selected as a substrate material. In this regard, an inexpensive glass material (non-alkali glass such as Corning 7059) could not be used, and this was disadvantageous in that the cost increased particularly when a large-area substrate was used. In recent years, technology for forming a TFT on an alkali-free glass substrate is under development. However, in such technology, a thermal oxide film cannot be used. The gate insulating film has been formed by chemical or chemical vapor deposition.
【0005】しかし、このような手段によって形成され
た酸化珪素膜は、熱酸化膜に比べると特性の見劣りは否
めなかった。すなわち、一般に界面準位密度は大きく、
また、ナトリウム等のアルカリイオンが成膜中に侵入す
る危険が常に付きまとっていた。また、ステップカバレ
ージ(段差被覆性)がそれほど良好でないので、島状の
半導体領域のエッヂ部分でのゲイト電極と活性層との短
絡が頻発した。このため、特性、信頼性、歩留りの全て
を満足させるものを得ることは極めて難しかった。However, the characteristics of the silicon oxide film formed by such means are inferior to those of the thermal oxide film. That is, the interface state density is generally large,
Further, there has always been a danger that alkali ions such as sodium may enter during film formation. In addition, since step coverage (step coverage) was not so good, short-circuiting between the gate electrode and the active layer at the edge of the island-shaped semiconductor region occurred frequently. For this reason, it has been extremely difficult to obtain one that satisfies all of the characteristics, reliability, and yield.
【0006】本発明はこのような諸問題の少なくとも1
つを解決せんとしてなされたものである。すなわち、本
発明においては、ステップカバレージの良好な酸化珪素
膜を作製する方法を提供し、また、本発明においては、
アルカリイオンやその他の好ましくない不純物に対して
耐性を有する酸化珪素被膜およびそれを作製する方法を
提供する。The present invention addresses at least one of these problems.
It was made to solve one. That is, in the present invention, a method for producing a silicon oxide film having good step coverage is provided.
Provided is a silicon oxide film having resistance to alkali ions and other undesirable impurities, and a method for producing the same.
【0007】[0007]
【課題を解決するための手段】本発明の第1は、ゲイト
絶縁膜として、エトキシ基を有する有機シランと、酸素
と、塩化水素もしくは塩素を含む炭化水素とを含む混合
ガスを材料ガスとするプラズマCVD法によって得られ
た酸化珪素を主成分とする膜を用いることを特徴とす
る。本発明の第2は、ゲイト絶縁膜として、エトキシ基
を有する有機シランと、酸素と、弗素含有ガス(例え
ば、NF3 、C2 F6 )とを含む混合ガスを材料ガスと
するプラズマCVD法によって得られた酸化珪素を主成
分とする膜を用いることを特徴とする。According to a first aspect of the present invention, as a gate insulating film, a mixed gas containing an organic silane having an ethoxy group, oxygen, and hydrogen chloride or a hydrocarbon containing chlorine is used as a material gas. It is characterized by using a film mainly containing silicon oxide obtained by a plasma CVD method. A second aspect of the present invention is a plasma CVD method using, as a material gas, a mixed gas containing an organic silane having an ethoxy group, oxygen, and a fluorine-containing gas (for example, NF 3 or C 2 F 6 ) as a gate insulating film. Characterized by using a film containing silicon oxide as a main component obtained by the method described above.
【0008】ここで、エトキシ基を有する有機シランと
しては、化学式Si(OC2 H5 )4 (テトラ・エトキ
シ・シラン、以下、TEOSという)、Si2 O(OC
2 H5 )6 、Si3 O2 (OC2 H5 )8 、Si4 O3
(OC2 H5 )10、Si5 O4 (OC2 H5 )12で表現
される物質が好ましい。このような有機シラン材料は、
基板表面を泳動する時間が長く、表面での分解によって
酸化珪素膜を形成するので、凹部への回り込みが良好で
ステップカバレージの優れた被膜が得られる。Here, the organic silane having an ethoxy group includes the chemical formula Si (OC 2 H 5 ) 4 (tetraethoxy silane, hereinafter referred to as TEOS), Si 2 O (OC
2 H 5) 6, Si 3 O 2 (OC 2 H 5) 8, Si 4 O 3
Substances represented by (OC 2 H 5 ) 10 and Si 5 O 4 (OC 2 H 5 ) 12 are preferable. Such an organic silane material,
Since the migration time on the substrate surface is long and the silicon oxide film is formed by the decomposition on the surface, a coating film having good step coverage to the concave portion and excellent step coverage can be obtained.
【0009】また、塩素を含む炭化水素としては、化学
式C2 HCl3 (トリクロロエチレン)、C2 H3 Cl
3 (トリクロロエタン)、CH2 Cl2 (ジクロールメ
タン)で表される物質が好ましい。このような塩素を含
むガスは主として気相中で分解されて、成膜雰囲気中に
存在するナトリウム等のアルカリ元素と化合して基板か
ら離れて、酸化珪素膜中からのアルカリ元素の離脱を促
進する。一部の塩素原子は酸化珪素膜へ残存するが、こ
れはその後に外部から侵入するアルカリ元素に対するバ
リヤ(障壁)として機能する。この結果、TFTの信頼
性を向上せしめることが可能となる。この塩素を含む炭
化水素の濃度は全体の0.01〜1%が好ましい。1%
以上の濃度を添加すると特性に悪影響を及ぼす。The hydrocarbon containing chlorine includes the chemical formulas C 2 HCl 3 (trichloroethylene), C 2 H 3 Cl
Substances represented by 3 (trichloroethane) and CH 2 Cl 2 (dichloromethane) are preferred. Such a chlorine-containing gas is mainly decomposed in the gas phase, combines with an alkali element such as sodium present in the film formation atmosphere, separates from the substrate, and promotes the desorption of the alkali element from the silicon oxide film. I do. Some of the chlorine atoms remain in the silicon oxide film, which functions as a barrier against alkali elements that subsequently enter from the outside. As a result, the reliability of the TFT can be improved. The concentration of the hydrocarbon containing chlorine is preferably 0.01 to 1% of the whole. 1%
Addition of the above concentrations adversely affects the properties.
【0010】以上の方法によって得られた酸化珪素を主
成分とする絶縁被膜においては、2次イオン質量分析法
で不純物元素として、ハロゲン元素(例えば、弗素また
は塩素)が1×1017〜5×1020cm検出され、一
方、炭素も5×1019cm-3以下の濃度である。特に界
面準位密度を低くするには炭素の濃度を1×1018cm
-3以下とすることが望まれる。炭素の濃度を低下させる
には、成膜時の基板温度を200℃以上、好ましくは3
00℃以上とすればよい。In the insulating coating containing silicon oxide as a main component obtained by the above method, a halogen element (for example, fluorine or chlorine) is used as an impurity element in the secondary ion mass spectrometry at 1 × 10 17 to 5 ×. 10 20 cm was detected, while carbon was at a concentration of 5 × 10 19 cm −3 or less. In particular, to lower the interface state density, the concentration of carbon should be 1 × 10 18 cm.
It is desired to be -3 or less. In order to reduce the concentration of carbon, the substrate temperature during film formation should be 200 ° C. or higher, preferably 3 ° C.
The temperature may be set to 00 ° C. or higher.
【0011】さらに、このようにして形成される絶縁被
膜は、その形成の初期にはダングリングボンドが多く析
出する傾向があるので、事前に下地の半導体(シリコン
を主成分とするものが好ましい)膜を酸素を含むプラズ
マ雰囲気中にさらしておくとよい。この結果、界面準位
密度が低下すると共に、バイアス/温度試験におけるフ
ラットバンド電圧の変動が小さくなり、信頼性が向上す
る。また、この際には、酸素以外に塩化水素もしくはト
リクロロエチレン、トリクロロエタン、ジクロールメタ
ン等の塩素を有する材料を混入させてもより一層の効果
を得ることができる。Further, in the insulating film formed in this manner, a large number of dangling bonds tend to be deposited in the early stage of the formation, and therefore, a semiconductor as a base material (preferably one containing silicon as a main component) is prepared in advance. The film is preferably exposed to a plasma atmosphere containing oxygen. As a result, the interface state density is reduced, the fluctuation of the flat band voltage in the bias / temperature test is reduced, and the reliability is improved. In this case, even more effects can be obtained by mixing a material containing hydrogen chloride or chlorine such as trichloroethylene, trichloroethane, or dichloromethane in addition to oxygen.
【0012】一方、上記の手法によって酸化珪素を主成
分とする絶縁被膜を形成した後、200〜650℃で熱
処理することによってもフラットバンド電圧の変動を減
少せしめることができた。この際には、アルゴンもしく
は窒素等の酸素を有しない雰囲気で処理することが好ま
しかった。フラットバンド電圧の変動は、特に450℃
以上の熱処理によって顕著に減少し、600℃以上で飽
和した。On the other hand, after forming an insulating film containing silicon oxide as a main component by the above-described method, a heat treatment at 200 to 650 ° C. can also reduce the fluctuation of the flat band voltage. In this case, it is preferable to perform the treatment in an atmosphere having no oxygen such as argon or nitrogen. Fluctuation of flat band voltage is especially 450 ° C
The heat treatment markedly reduced the temperature and saturated at 600 ° C. or higher.
【0013】本発明の第2はシリコンを主成分とする島
状の非単結晶半導体領域を酸素と、塩化水素もしくは塩
素を含む炭化水素を含むプラズマ雰囲気中にさらした
後、前記非単結晶半導体領域を覆って、エトキシ基を有
する有機シランと酸素とを材料としてプラズマCVD法
によって酸化珪素を主成分とする膜を形成することを特
徴とする。A second aspect of the present invention is to expose an island-shaped non-single-crystal semiconductor region containing silicon as a main component to a plasma atmosphere containing oxygen and hydrogen chloride or a hydrocarbon containing chlorine, and then to form the non-single-crystal semiconductor region. It is characterized in that a film whose main component is silicon oxide is formed by a plasma CVD method using organic silane having an ethoxy group and oxygen as materials so as to cover the region.
【0014】この場合には主として、プラズマ処理の間
にチャンバー内に塩化水素もしくは塩素を含む炭化水素
が蓄積され、続く酸化珪素の成膜時に、第1の発明で塩
化水素や塩素を含む炭化水素を混入するのと同じ効果を
もたらす。また、プラズマ処理による信頼性の向上は先
に述べたのと同じである。さらに、得られる酸化珪素膜
中の塩素、炭素の濃度も第1の発明の場合と同様な値に
なるようにすると良い結果が得られた。また、酸化珪素
を主成分とする被膜形成後に200〜650℃、好まし
くは450〜600℃で熱処理するとさらに良好な結果
が得られた。In this case, hydrocarbons containing hydrogen chloride or chlorine are mainly accumulated in the chamber during the plasma treatment, and the hydrocarbon containing hydrogen chloride or chlorine is used in the first invention when the silicon oxide is subsequently formed. Has the same effect as mixing. The improvement in reliability by the plasma processing is the same as described above. Further, good results were obtained when the concentrations of chlorine and carbon in the obtained silicon oxide film were set to the same values as in the first invention. Further, when a heat treatment is performed at 200 to 650 ° C., preferably 450 to 600 ° C. after the formation of the film containing silicon oxide as a main component, better results are obtained.
【0015】本発明においては用いられるプラズマCV
D装置は、一般に用いられる平行平板型(すなわち、1
組の平板状の電極をチャンバー中で対向させ、一方もし
くは双方の電極上に試料基板を配置した構造を有するも
の)を用いても、あるいは実施例に示すように陽光柱方
式のものでもよい。The plasma CV used in the present invention
The D apparatus is a commonly used parallel plate type (that is, 1 type).
(A structure in which a set of plate-shaped electrodes are opposed to each other in a chamber and a sample substrate is disposed on one or both electrodes) or a positive column type as shown in the embodiment.
【0016】後者が前者に優る点は、大きく2点ある。
すなわち、第1に前者では一度に処理できる基板の量が
電極の面積によって決定されるのに対して、後者は放電
体積によって決定されるため、後者の方が同時に多量に
処理できること。第2に前者は基板表面でのプラズマの
ダメージが大きいのに対して、後者では電位勾配がほと
んどないのでプラズマのダメージが著しく少なく、ま
た、均一性も良好なため、TFTの特性、歩留りに悪影
響を及ぼすことが少ないことである。The latter has two advantages over the former.
That is, first, in the former, the amount of the substrate that can be processed at one time is determined by the area of the electrode, while in the latter, the amount is determined by the discharge volume. Second, the former has a large plasma damage on the substrate surface, whereas the latter has a very small potential gradient, so that the plasma damage is extremely small, and the uniformity is good, so that the TFT characteristics and yield are adversely affected. Is less affected.
【0017】なお、成膜に用いられるプラズマCVD装
置のチャンバーは十分にクリーニングして、ナトリウム
等のアルカリ元素を減らしておくことが要求される。チ
ャンバーのクリーニングには、チャンバー内に塩素、塩
化水素、もしくは上記に示したような塩素を含む炭化水
素と、酸素を導入した上で、プラズマを発生させればよ
い。また、その際にはチャンバー内を150℃以上、好
ましくは300℃以上に加熱しておくと一層の効果が得
られる。It is required that the chamber of the plasma CVD apparatus used for film formation be sufficiently cleaned to reduce alkali elements such as sodium. To clean the chamber, plasma may be generated after introducing chlorine, hydrogen chloride, or a hydrocarbon containing chlorine as described above and oxygen into the chamber. In this case, if the inside of the chamber is heated to 150 ° C. or more, preferably 300 ° C. or more, a further effect can be obtained.
【0018】[0018]
【実施例】本実施例は、陽光柱方式のプラズマCVD法
によって、島状のシリコンの非単結晶半導体被膜上にゲ
イト絶縁膜としての酸化珪素膜を形成する方法、および
得られた酸化珪素膜の主として電気的な特性に関するも
のである。用いられたプラズマCVD装置は図1に示す
ような垂直断面(図1上に示した断面図)および水平断
面(図1下に示した上面図)を有している。陽光柱方式
は、プラズマ放電における陽光柱領域に基板を配置し
て、被膜を形成することを特徴とする。EXAMPLE In this example, a method of forming a silicon oxide film as a gate insulating film on an island-shaped non-single-crystal semiconductor film of silicon by a positive column type plasma CVD method, and the obtained silicon oxide film Mainly relates to electrical characteristics. The used plasma CVD apparatus has a vertical section (cross section shown in FIG. 1) and a horizontal section (top view shown in FIG. 1) as shown in FIG. The positive column method is characterized in that a substrate is arranged in a positive column region in a plasma discharge to form a coating.
【0019】プラズマを発生させる電力はRF電源10
2および103から供給される。使用される周波数とし
ては13.56MHzに代表されるラジオ波が一般的で
ある。この2つの電源から供給される電力は位相シフタ
ー104、およびマッチングボックス105、106に
よってプラズマの状態が最良になるように調整される。
RF電源から供給される電力はチャンバー101の内部
に平行に配置され、電極カバー112、113で保護さ
れた1組の電極107、108に到達し、この電極間に
放電が生じる。電極107、108間には基板がセッテ
ィングされる。量産性を高めるために基板111はコン
テナー109に入れられ、コンテナー内のサンプルホル
ダー110の両面にセットされる。基板は電極間に水平
に配置されることが特徴である。基板は赤外線ランプ1
14によって加熱され、適当な温度に保たれる。図には
示されないが、この装置には排気装置、ガス供給装置も
設けられている。The power for generating the plasma is RF power 10
2 and 103. A radio wave represented by 13.56 MHz is generally used as a frequency. The power supplied from the two power supplies is adjusted by the phase shifter 104 and the matching boxes 105 and 106 so that the state of the plasma is optimized.
The power supplied from the RF power source is disposed in parallel inside the chamber 101, reaches a pair of electrodes 107 and 108 protected by the electrode covers 112 and 113, and discharge occurs between the electrodes. A substrate is set between the electrodes 107 and 108. The substrate 111 is placed in a container 109 to improve mass productivity, and set on both sides of the sample holder 110 in the container. The feature is that the substrate is disposed horizontally between the electrodes. Substrate is infrared lamp 1
14 and maintained at a suitable temperature. Although not shown in the figure, this device is also provided with an exhaust device and a gas supply device.
【0020】まず、成膜条件と得られる膜の特性につい
て説明する。基板温度は300℃とした。また、チャン
バー内には、酸素を300SCCM、TEOSを15S
CCM、トリクロロエチレン(以下、TCEという)を
2SCCM導入した。RFパワーは75W、全圧は5P
aである。また、成膜後に350℃、35分の水素雰囲
気でのアニールをおこなった。First, the film forming conditions and the characteristics of the obtained film will be described. The substrate temperature was 300 ° C. In the chamber, oxygen was supplied at 300 SCCM and TEOS at 15 S
CSC and trichloroethylene (hereinafter referred to as TCE) were introduced into 2 SCCM. RF power is 75W, total pressure is 5P
a. After film formation, annealing was performed at 350 ° C. for 35 minutes in a hydrogen atmosphere.
【0021】図3は高抵抗シリコンウェファー上に本装
置を用いて成膜した厚さ1000Åの酸化珪素膜の絶縁
破壊試験の結果である。酸化珪素膜上には1mmφのア
ルミニウム電極を形成して電圧−電流の関係をプロット
した。図3(C)は基板に特別な処理をおこなわない
で、成膜したもので絶縁耐圧が低い。しかしながら、基
板をチャンバーにセットした後、基板温度300℃、酸
素を400SCCM、TCEを0〜5SCCM流し、全
圧5Paの雰囲気、RFパワー150Wで10分間プラ
ズマ雰囲気にさらした(この工程では気相反応では被膜
は形成されない)後に、引き続いて酸化珪素膜を堆積す
ると図3(A)に示すように良好な耐圧を示す酸化珪素
膜が得られた。しかしながら、酸化珪素成膜時のTCE
の流量を4SCCM以上、例えば、5SCCMに増やす
と図3(B)に示すように耐圧の劣る被膜になってしま
った。この結果から、TCEの濃度には最適な値がある
ことが明らかになった。FIG. 3 shows the results of a dielectric breakdown test of a 1000-nm-thick silicon oxide film formed on a high-resistance silicon wafer using this apparatus. A 1 mmφ aluminum electrode was formed on the silicon oxide film, and the voltage-current relationship was plotted. FIG. 3C shows a film formed without performing any special treatment on the substrate and having a low withstand voltage. However, after setting the substrate in the chamber, the substrate temperature was set to 300 ° C., oxygen was supplied at 400 SCCM, TCE was flown at 0 to 5 SCCM, and the substrate was exposed to a plasma atmosphere at a total pressure of 5 Pa and an RF power of 150 W for 10 minutes (in this step, gas phase reaction was performed). After that, a film was not formed.) After that, when a silicon oxide film was successively deposited, a silicon oxide film having a good withstand voltage was obtained as shown in FIG. However, TCE during silicon oxide film formation
When the flow rate was increased to 4 SCCM or more, for example, 5 SCCM, a film having a low withstand voltage was obtained as shown in FIG. 3B. From this result, it became clear that there was an optimum value for the concentration of TCE.
【0022】図4(A)は、信頼性試験の1つとして、
バイアス/温度印加試験によるフラットバンド電圧(V
FB)の変動(ΔVFB)と基板前処理の関係を示したもの
である。バイアス/温度試験では、150℃で試料に+
17Vの電圧を1時間印加した後、室温でそのC−V特
性を測定し、さらに、150℃で−17Vの電圧を1時
間印加した後、室温でそのC−V特性を測定し、この2
回の測定でのVFBの差をΔVFBとして評価した。FIG. 4A shows one of the reliability tests.
Flat band voltage (V
Variation of FB) (ΔV FB) and shows the relation between the substrate pretreatment. In the bias / temperature test, the sample
After applying a voltage of 17 V for 1 hour, the CV characteristics were measured at room temperature. Further, after applying a voltage of −17 V at 150 ° C. for 1 hour, the CV characteristics were measured at room temperature.
The difference of V FB in each measurement was evaluated as ΔV FB .
【0023】前処理を行わなかった試料(図4(A)に
おいて、(a)と表示)では、ΔVFBは5V前後で比較
的大きな値を示した。しかし、前処理をおこなうことに
よってそれは改善された。図4(A)の(b)、(c)
の前処理条件を以下に示す。 試料 (b) (c) 基板温度 300℃ 300℃ TCE/酸素 0/400 0.5/400 RFパワー 150W 150W 処理時間 10分 10分 図4から、TCEを用いて基板の前処理をおこなうこと
によって、より一層の改善が見られることが確かめられ
た。In the sample not subjected to the pretreatment (in FIG. 4A, indicated by (a)), ΔV FB showed a relatively large value around 5 V. However, the pretreatment improved it. (B) and (c) of FIG.
Are shown below. Sample (b) (c) Substrate temperature 300 ° C. 300 ° C. TCE / oxygen 0/400 0.5 / 400 RF power 150 W 150 W Processing time 10 minutes 10 minutes From FIG. 4, by performing the pre-processing of the substrate using TCE It was confirmed that further improvement was observed.
【0024】同様な改善は成膜後にアニールをおこなう
ことによって得られる。アニールは1気圧のアルゴン雰
囲気で300〜570℃で、1時間おこなった。アニー
ル温度とΔVFBの関係を図4(B)に示す。特に450
℃以下の温度でΔVFBの低減が観測され、600℃に近
づくにつれて一定の値に漸近する傾向がうかがえる。こ
のことから、成膜後のアニールは信頼性向上に寄与する
ことが明らかにされた。A similar improvement can be obtained by performing annealing after film formation. Annealing was performed at 300 to 570 ° C. for 1 hour in an argon atmosphere at 1 atm. FIG. 4B shows the relationship between the annealing temperature and ΔV FB . Especially 450
A decrease in ΔV FB is observed at a temperature lower than or equal to ° C., and it tends to approach a constant value as the temperature approaches 600 ° C. From this, it was clarified that annealing after film formation contributes to improvement in reliability.
【0025】以上の実験から得られた結果を用いて、T
FTを作製した。その工程を図2に示す。まず、基板
(コーニング7059)201上に厚さ2000Åの下
地の酸化珪素膜202をTEOS、酸素、TCEを原料
とする陽光柱方式プラズマCVD法によって形成した。
用いた装置は図1に示したものと同じである。主な条件
は以下の通りである。 基板温度:300℃ 全圧:5Pa ガス TEOS:15SCCM 酸素:300SCC
M TCE:2SCCM RFパワー :75WUsing the results obtained from the above experiments, T
FT was produced. The process is shown in FIG. First, an underlying silicon oxide film 202 having a thickness of 2000 に was formed on a substrate (Corning 7059) 201 by a positive column plasma CVD method using TEOS, oxygen, and TCE as raw materials.
The apparatus used is the same as that shown in FIG. The main conditions are as follows. Substrate temperature: 300 ° C Total pressure: 5 Pa Gas TEOS: 15 SCCM Oxygen: 300 SCC
M TCE: 2SCCM RF power: 75W
【0026】その後、プラズマCVD法によって、厚さ
500nmのアモルファスシリコン膜を堆積し、これを
パターニングして、島状シリコン領域203を形成し
た。さらに、窒素雰囲気に400℃、30分放置するこ
とによって、水素出しをおこなった。そして、図2
(A)に示すようにレーザーアニールをおこなって、結
晶化させた。レーザーにはKrFエキシマーレーザー
(波長248nm、パルス幅20nsec)を用いた。
エネルギー密度は200〜350mJ/cm2 とした。
また、レーザー照射時には基板温度を300〜500
℃、例えば450℃に保った。Thereafter, an amorphous silicon film having a thickness of 500 nm was deposited by a plasma CVD method, and this was patterned to form an island-shaped silicon region 203. Further, by leaving the substrate in a nitrogen atmosphere at 400 ° C. for 30 minutes, hydrogen was removed. And FIG.
As shown in (A), laser annealing was performed to crystallize. The laser used was a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec).
The energy density was 200 to 350 mJ / cm 2 .
Further, at the time of laser irradiation, the substrate temperature is set to 300 to 500.
° C, for example 450 ° C.
【0027】その後、図2(B)に示すように、この島
状シリコン領域203を覆って、ゲイト絶縁膜として厚
さ1000Åの酸化珪素膜204をTEOS、酸素、T
CEを原料とする陽光柱方式プラズマCVD法によって
形成した。成膜に先立って、基板の前処理をおこなっ
た。用いた装置は図1に示したものと同じである。前処
理の主な条件を以下に示す。 基板温度 :300℃ 全圧 :5Pa ガス 酸素:400SCCM TCE:0.5SCCM RFパワー 150W 処理時間 10分 続いて、成膜をおこなった。主な成膜条件は以下の通り
である。また、成膜後、アルゴン雰囲気、550℃で1
時間のアニールをおこなった。 基板温度:300℃ 全圧:5Pa ガス TEOS: 15SCCM 酸素:300SC
CM TCE : 2SCCM RFパワー:75WThen, as shown in FIG. 2B, a 1000-nm-thick silicon oxide film 204 as a gate insulating film is covered with TEOS, oxygen, T
It was formed by a positive column plasma CVD method using CE as a raw material. Prior to the film formation, a pretreatment of the substrate was performed. The apparatus used is the same as that shown in FIG. The main conditions for preprocessing are shown below. Substrate temperature: 300 ° C. Total pressure: 5 Pa gas Oxygen: 400 SCCM TCE: 0.5 SCCM RF power 150 W Processing time 10 minutes Subsequently, a film was formed. The main film forming conditions are as follows. After the film formation, an argon atmosphere at 550.degree.
Time annealing was performed. Substrate temperature: 300 ° C Total pressure: 5 Pa Gas TEOS: 15 SCCM Oxygen: 300 SC
CM TCE: 2SCCM RF power: 75W
【0028】次に、シリコンを2%ドープしたアルミニ
ウム膜を6000Å堆積し、これをパターニングしてゲ
イト電極205を形成した。そして、図2(C)に示す
ように不純物イオン(燐やホウ素)をプラズマドーピン
グ法によって、ゲイト電極205をマスクとして自己整
合的に導入し、不純物領域206、207を形成した。
不純物が形成されなかった領域はチャネル形成領域20
8となる。ドーピングはゲイト絶縁膜を通しておこなわ
れるので、燐の場合は80kVの、また、ホウ素の場合
は65kVの加速電圧が必要であった。また、ドーズ量
は1×1015〜4×1015cm-2が適当であった。Next, an aluminum film doped with 2% of silicon was deposited at 6000.degree., And this was patterned to form a gate electrode 205. FIG. Then, as shown in FIG. 2C, impurity ions (phosphorus or boron) were introduced in a self-aligned manner by a plasma doping method using the gate electrode 205 as a mask, thereby forming impurity regions 206 and 207.
The region where no impurity is formed is the channel forming region 20.
It becomes 8. Since doping is performed through the gate insulating film, an accelerating voltage of 80 kV for phosphorus and 65 kV for boron is required. Further, the dose amount was suitably 1 × 10 15 to 4 × 10 15 cm −2 .
【0029】その後、図2(D)に示すように、再びレ
ーザーアニール法によって、不純物の活性化をおこなっ
た。レーザーにはKrFエキシマーレーザー(波長24
8nm、パルス幅20nsec)を用いた。エネルギー
密度は200〜350mJ/cm2 とした。また、レー
ザー照射時には基板温度を300〜500℃に保っても
よい。レーザー照射終了後、0.1〜1気圧の分圧の水
素雰囲気、350℃で35分間のアニールをおこなっ
た。Then, as shown in FIG. 2D, the impurity was activated again by the laser annealing method. KrF excimer laser (wavelength 24)
8 nm and a pulse width of 20 nsec). The energy density was 200 to 350 mJ / cm 2 . During laser irradiation, the substrate temperature may be kept at 300 to 500 ° C. After the laser irradiation, annealing was performed at 350 ° C. for 35 minutes in a hydrogen atmosphere at a partial pressure of 0.1 to 1 atm.
【0030】次に、層間絶縁物として厚さ5000Åの
酸化珪素膜209を堆積した。酸化珪素膜209はTE
OS、酸素、TCEを原料とする陽光柱方式プラズマC
VD法によって形成した。用いた装置は図1に示したも
のと同じである。主な成膜条件は以下の通りである。 基板温度:300℃ 全圧:5Pa ガス TEOS: 30SCCM 酸素:300SC
CM RFパワー:100WNext, a 5000-nm-thick silicon oxide film 209 was deposited as an interlayer insulator. The silicon oxide film 209 is made of TE
Positive column type plasma C using OS, oxygen and TCE as raw materials
It was formed by the VD method. The apparatus used is the same as that shown in FIG. The main film forming conditions are as follows. Substrate temperature: 300 ° C Total pressure: 5 Pa Gas TEOS: 30 SCCM Oxygen: 300 SC
CM RF power: 100W
【0031】そして、層間絶縁物にコンタクトホール2
10、211を形成し、アルミニウムによってTFTの
ソース、ドレインに電極212、213を形成した。ア
ルミニウムの代わりにチタン、窒化チタンを用いてもよ
い。以上によってTFTを完成することができた。得ら
れたTFTの歩留りはゲイト絶縁膜のステップカバレー
ジが改善されたことと、ゲイト絶縁膜の信頼性が向上し
たために歩留りが著しく改善された。Then, a contact hole 2 is formed in the interlayer insulator.
10 and 211 were formed, and electrodes 212 and 213 were formed on the source and drain of the TFT using aluminum. Titanium or titanium nitride may be used instead of aluminum. Thus, the TFT was completed. The yield of the obtained TFT was remarkably improved because the step coverage of the gate insulating film was improved and the reliability of the gate insulating film was improved.
【0032】[0032]
【発明の効果】本発明によって、得られる酸化珪素膜が
ゲイト絶縁膜として十分に信頼性に優れていることは以
上に述べたとおりである。しかも、信頼性だけでなく、
歩留りの向上にも寄与することが明らかになった。ま
た、特に実施例に示したような陽光柱方式のプラズマC
VD装置を用いることによって量産性も改善できる。こ
のように本発明は産業上、有益な発明である。As described above, the silicon oxide film obtained by the present invention has sufficiently high reliability as a gate insulating film. And not only reliability,
It became clear that it also contributed to the improvement of the yield. Further, in particular, the positive column type plasma C as shown in the embodiment is used.
By using the VD device, mass productivity can be improved. As described above, the present invention is an industrially useful invention.
【図1】 実施例に用いられた陽光柱方式CVD装置
の概念図を示す。FIG. 1 shows a conceptual diagram of a positive column type CVD apparatus used in Examples.
【図2】 実施例におけるTFTの作製工程図を示
す。FIG. 2 shows a manufacturing process of a TFT in an example.
【図3】 実施例において得られた絶縁被膜の耐圧特
性を示す。FIG. 3 shows a breakdown voltage characteristic of an insulating film obtained in an example.
【図4】 実施例において得られた絶縁被膜のΔVFB
特性を示す。FIG. 4 shows ΔV FB of an insulating film obtained in an example.
Show characteristics.
101 ・・・チャンバー 102、103・・・RF電源 104 ・・・位相シフター 105、106・・・マッチングボックス 107、108・・・電極 109 ・・・コンテナー 110 ・・・基板ホルダー 111 ・・・基板 112、113・・・電極ホルダー 114、115・・・ヒーター(赤外線ランプ) 101 ... chamber 102, 103 ... RF power supply 104 ... phase shifter 105, 106 ... matching box 107, 108 ... electrode 109 ... container 110 ... substrate holder 111 ... substrate 112, 113: Electrode holder 114, 115: Heater (infrared lamp)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上原 弘 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 審査官 池渕 立 (56)参考文献 特開 平3−289140(JP,A) 特開 平3−36767(JP,A) 特開 平4−165679(JP,A) 特開 平6−37315(JP,A) 特開 平6−124889(JP,A) 特開 平4−110471(JP,A) 特開 平5−267480(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 H01L 21/336 H01L 29/786 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Hiroshi Uehara 398 Hase, Atsugi-shi, Kanagawa Prefecture Examiner at Semiconductor Energy Laboratory Co., Ltd. Ritsuru Ikebuchi (56) References JP-A-3-289140 (JP, A) JP-A-4-36679 (JP, A) JP-A-4-165679 (JP, A) JP-A-6-37315 (JP, A) JP-A-6-124889 (JP, A) JP-A-4-110471 (JP, A A) JP-A-5-267480 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/316 H01L 21/336 H01L 29/786
Claims (7)
域を形成する第1の工程と、 前記半導体領域を酸素と、塩化水素もしくは塩素を含む
炭化水素とを含むプラズマ雰囲気中にさらす第2の工程
と、 前記半導体領域上に、有機シランと酸素とを含む混合雰
囲気においてプラズマを生じさせて前記半導体領域上に
酸化珪素を主成分とする膜を形成する第3の工程と、 を有することを特徴とする半導体装置の作製方法。A first step of forming an island-shaped semiconductor region containing silicon as a main component; and a second step of exposing the semiconductor region to a plasma atmosphere containing oxygen and a hydrocarbon containing chlorine or chlorine. And a third step of forming a film containing silicon oxide as a main component on the semiconductor region by generating plasma on the semiconductor region in a mixed atmosphere containing organic silane and oxygen. A method for manufacturing a semiconductor device, comprising:
分とする膜は1×10 17 〜5×10 20 cm -3 の濃度で塩
素を含み、かつ5×10 19 cm -3 以下の濃度で炭素を含
むことを特徴とする半導体装置作製方法。 2. The method according to claim 2, wherein the silicon oxide is mainly
The membrane to be separated is salt at a concentration of 1 × 10 17 to 5 × 10 20 cm -3.
Containing carbon at a concentration of 5 × 10 19 cm −3 or less.
A method for manufacturing a semiconductor device.
エトキシ基を有し、化学式Si(OC2 H5 )4 、Si
2 O(OC2 H5 )6 、Si3 O2 (OC2 H5)8 、
Si4 O3 (OC2 H5 )10、Si5 O4 (OC
2 H5 )12で表現される物質のいずれかであることを特
徴とする半導体装置の作製方法。3. The method of claim 1 or 2, organic silane
It has an ethoxy group and has the chemical formula Si (OC 2 H 5 ) 4 , Si
2 O (OC 2 H 5 ) 6 , Si 3 O 2 (OC 2 H 5 ) 8 ,
Si 4 O 3 (OC 2 H 5 ) 10 , Si 5 O 4 (OC
2 H 5 ) A method for manufacturing a semiconductor device, which is any of the substances represented by 12 .
第2の工程の塩素を含む炭化水素は、化学式C2 HCl
3 、C2 H3 Cl、CH2 Cl2 で表される物質のいず
れかであることを特徴とする半導体装置の作製方法。4. A claim 1,
The chlorine containing hydrocarbon of the second step has the chemical formula C 2 HCl
3. A method for manufacturing a semiconductor device, which is one of substances represented by C 2 H 3 Cl and CH 2 Cl 2 .
第3の工程の塩化水素もしくは化学式C2 HCl3 、C
2 H3 Cl、CH2 Cl2 で表される物質のいずれかが
含まれていることを特徴とする半導体装置の作製方法。5. The method according to claim 1, wherein:
Hydrogen chloride of the third step or chemical formula C 2 HCl 3 , C
A method for manufacturing a semiconductor device, comprising a substance represented by 2 H 3 Cl or CH 2 Cl 2 .
第3の工程の後に、前記酸化珪素を主成分とする膜を2
00〜650℃で熱処理する第4の工程を有することを
特徴とする半導体装置の作製方法。6. The method according to claim 1, wherein:
After the third step, a film mainly containing the silicon oxide 2
The method for manufacturing a semiconductor device, characterized in that it comprises a fourth step of heat treatment at from 00 to 650 ° C..
第3の工程の後に、前記酸化珪素を主成分とする膜を4
50〜600℃で熱処理する第4の工程を有することを
特徴とする半導体装置の作製方法。7. The method according to claim 1, wherein
After the third step, the film containing silicon oxide as a main component is
A method for manufacturing a semiconductor device, comprising a fourth step of performing a heat treatment at 50 to 600 ° C.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06045256A JP3119988B2 (en) | 1993-02-19 | 1994-02-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5523693 | 1993-02-19 | ||
JP5-55236 | 1993-02-19 | ||
JP06045256A JP3119988B2 (en) | 1993-02-19 | 1994-02-18 | Method for manufacturing semiconductor device |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11223509A Division JP3120079B2 (en) | 1993-02-19 | 1999-08-06 | Insulating coating and semiconductor device |
JP22350899A Division JP3340406B2 (en) | 1993-02-19 | 1999-08-06 | Method for manufacturing semiconductor device |
JP22351099A Division JP3340407B2 (en) | 1993-02-19 | 1999-08-06 | Insulating coating and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06302591A JPH06302591A (en) | 1994-10-28 |
JP3119988B2 true JP3119988B2 (en) | 2000-12-25 |
Family
ID=26385225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06045256A Expired - Fee Related JP3119988B2 (en) | 1993-02-19 | 1994-02-18 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3119988B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6228751B1 (en) | 1995-09-08 | 2001-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
JP2005167019A (en) | 2003-12-03 | 2005-06-23 | Sharp Corp | Transistor and cvd device for forming its gate insulating film |
TWI626744B (en) * | 2008-07-31 | 2018-06-11 | 半導體能源研究所股份有限公司 | Semiconductor device and method of manufacturing semiconductor device |
US10147747B2 (en) * | 2014-08-21 | 2018-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
-
1994
- 1994-02-18 JP JP06045256A patent/JP3119988B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06302591A (en) | 1994-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0143873B1 (en) | Fabrication insulation film and semiconductor device | |
EP0301463B1 (en) | Thin film silicon semiconductor device and process for producing it | |
JPH0878691A (en) | Method and apparatus for processing gate insulating film | |
JP2652267B2 (en) | Insulated gate type semiconductor device | |
JP2903134B2 (en) | Semiconductor device | |
JP3119988B2 (en) | Method for manufacturing semiconductor device | |
US7465679B1 (en) | Insulating film and method of producing semiconductor device | |
Sekiya et al. | High performance poly-crystalline silicon thin film transistors fabricated using remote plasma chemical vapor deposition of SiO/sub 2 | |
JPH08125197A (en) | Method and system for fabricating semiconductor device | |
JP3340407B2 (en) | Insulating coating and semiconductor device | |
JPH0351094B2 (en) | ||
JP3340425B2 (en) | Method for manufacturing semiconductor device | |
JP3120079B2 (en) | Insulating coating and semiconductor device | |
JP3340429B2 (en) | Semiconductor device | |
JP3340406B2 (en) | Method for manufacturing semiconductor device | |
JP3564505B2 (en) | Method for manufacturing semiconductor device | |
JP3367946B2 (en) | Method for manufacturing semiconductor device | |
JP3308513B2 (en) | Method for manufacturing insulating gate type semiconductor device | |
JP2001203203A (en) | Method of manufacturing for semiconductor device | |
JP3308512B2 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
JP3387977B2 (en) | Fabrication method of insulating film | |
JP3576539B2 (en) | Method for manufacturing semiconductor device | |
JP3130660B2 (en) | Thin film transistor and method of manufacturing the same | |
JP3130661B2 (en) | Thin film transistor and method of manufacturing the same | |
JP2898365B2 (en) | Method for manufacturing gate insulating film of insulated gate field effect transistor and gate insulating film of insulated gate field effect transistor manufactured by the manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |