JP2001344157A - インターフェース検査装置及びその検査方法 - Google Patents

Abstract

(57)【要約】 【課題】ＩＥＥＥ１３９４規格で定義される全ての機能
に対応する検査項目のほぼ全てを、短時間かつ低コスト
で検査できる有用なインターフェース検査装置を提供す
ることにある。 【解決手段】ＩＥＥＥ１３９４規格のインターフェース
回路を搭載した検査対象のシステム２と、検査装置１に
含まれるエミュレータ１０とを接続して、システム２側
のテストプログラムの起動により検査処理が開始され
る。エミュレータ１０は、システム２側の通信テスト処
理に応じた応答データを生成して、システム２側に返信
する。システム２側のＣＰＵ２１は、返信された応答デ
ータに基づいて同インターフェース回路の機能が正常で
あるか否かを判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特にディジタル伝
送用のシリアル・インターフェース規格であるＩＥＥＥ
１３９４規格のインターフェース装置を検査するための
インターフェース検査装置に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータやディジ
タルＡＶ（オーディオ及びビデオ）機器などの高速ディ
ジタルインターフェースとして、ＩＥＥＥ１３９４規格
のシリアル・インターフェースが採用され始めている。

【０００３】同規格のインターフェースの具体的な適用
分野としては、パーソナルコンピュータ分野では、本体
（ホストシステム）と、ディスクドライブ（ＨＤＤ，Ｄ
ＶＤ，ＣＤ−ＲＯＭなど）などの周辺機器とを接続し
て、ディジタル信号をシリアル伝送する汎用シリアル・
インターフェースとして利用されている。また、ディジ
タルビデオカメラやディジタルカメラと、パーソナルコ
ンピュータやディジタルＴＶ（テレビジョン受像装置）
とを接続するＡＶ機器用のディジタル・インターフェー
スとして利用されている。以下、パーソナルコンピュー
タやディジタルＡＶ機器をシステムとして総称する。

【０００４】同規格のインターフェース回路は、複数の
入出力ポートと共に、システムのＰＣＢ（プリント回路
基板）上に実装される。各システムは、それぞれに搭載
されたインターフェース回路の各入出力ポート間を同規
格のケーブルにより接続し、データ（信号）の通信を行
なう。

【０００５】ところで、同規格のインターフェース回路
を搭載したシステムを製造・出荷する場合に、当該イン
ターフェース回路が正常に動作するか否かを検査するた
めの検査工程が必要である。また、製品出荷後でも、当
該インターフェース回路を検査することが必要となる場
合もある。

【０００６】

【発明が解決しようとする課題】従来では、システムに
搭載されたＩＥＥＥ１３９４規格のインターフェース回
路を検査する方法としては、インターフェース信号を解
析する既存のアナライザを使用する方法がある。しかし
ながら、通常では、既存のアナライザは相対的に高価で
あるため、当該アナライザを使用する検査設備には高い
コストが要求される。また、同規格のインターフェース
回路を搭載した例えばパーソナルコンピュータを利用し
て、検査対象のシステムに搭載されている同規格のイン
ターフェース回路を検査する方法もある。しかし、この
方法は専用の検査装置を使用しないため、ＩＥＥＥ１３
９４規格で定義される全ての機能に対応する検査項目の
全てを検査することは、ソフトウェアの開発も含めて、
多くの検査処理時間を要するなど、実際上では不可能で
ある。

【０００７】そこで、本発明の目的は、ＩＥＥＥ１３９
４規格で定義される全ての機能に対応する検査項目のほ
ぼ全てを、短時間かつ低コストで検査できる有用なイン
ターフェース検査装置を提供することにある。

【０００８】

【課題を解決するための手段】本発明の第１の観点は、
ＩＥＥＥ１３９４規格のインターフェース回路を搭載
し、同規格に基づいた通信テスト処理により当該インタ
ーフェース回路を検査する機能を備えたシステムを検査
対象とするインターフェース検査装置に関する。

【０００９】具体的には、本装置は、インターフェース
装置に含まれるシステム側入出力ポートに接続し、シス
テムとの間でデータ通信を行なうためのＩＥＥＥ１３９
４規格の入出力ポートと、入出力ポートを介して検査対
象であるシステムから通信テストに伴うデータを受信
し、インターフェース装置の検査項目に対応する検査手
順に従って生成した応答用データをシステムに送信する
制御手段とを備えたものである。

【００１０】このような構成のインターフェース検査装
置は、検査専用であるため、ＩＥＥＥ１３９４規格で定
義される全ての機能に対応する検査項目のほぼ全てを検
査することが可能である。さらに、本装置は、検査対象
として検査機能を備えたシステムを想定しており、同シ
ステムの通信テスト処理に応じた応答データを生成して
返信する構成である。要するに、本装置は、検査機能に
必要なデータを生成して、当該システムに応答する機能
のみを備えたものである。従って、従来のアナライザを
使用した検査設備と比較して、低コストであり、かつ短
時間での検査処理が可能となる。

【００１１】本発明の第２の観点は、前記の構成要素を
有するエミュレータと、エミュレータの制御及びシステ
ムからの検査処理結果によりインターフェース回路の最
終的検査を実行するテスタコントローラとからなるイン
ターフェース検査装置に関する。

【００１２】このような構成により、テスタコントロー
ラは、検査実行時にエミュレータに動作用プログラムを
ダウンロードしたり、またシステムに対して検査プログ
ラムを起動させる。さらに、システムの検査機能によ
り、エミュレータからの応答データに基づいてインター
フェース回路の機能検査を実行する場合に、システム自
体に故障があると、インターフェース回路の機能検査も
不能となる。このような場合に、テスタコントローラ
が、システム自体に異常が発生していることを検知でき
ることになる。さらに、インターフェース回路の検査機
能を備えていないシステムが検査対象の場合には、テス
タコントローラから検査プログラムを当該システム側に
ダウンロードして、インターフェース回路の検査処理を
実行させることも可能となる。

【００１３】

【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。

【００１４】（インターフェース検査装置の構成）図１
は、本実施形態に関係するインターフェース検査装置の
構成を示すブロック図である。本装置１は大別して、エ
ミュレータ１０とテスタコントローラ１１とからなり、
検査対象としてＩＥＥＥ１３９４規格のシリアル・イン
ターフェース回路を搭載したシステム２を想定する。

【００１５】システム２は、例えばパーソナルコンピュ
ータやディジタルＡＶ機器などの総称であり、同実施形
態では、テストプログラムにより同インターフェース機
能を検査する検査機能を有するマイクロプロセッサ（Ｃ
ＰＵ）２１が実装されたＰＣＢを搭載している。システ
ム２のＰＣＢには、ＣＰＵ２１と共に、ＩＥＥＥ１３９
４規格のシリアル・インターフェース回路の構成要素で
ある入出力ポート（コネクタを含む）２０Ａ〜２０Ｄ
と、リンク層制御ブロック（ＬＩＮＫ）２２と、物理層
制御ブロック（ＰＨＹ）２３とが実装されている。リン
ク層制御ブロック２２は例えばディジタル信号処理プロ
セッサ（ＤＳＰ）から構成されており、ＩＥＥＥ１３９
４規格のプロトコルに基づいたデータ処理（パケット送
受信制御など）を実行するリンク層制御ＬＳＩである。
物理層制御ブロック２３は、ＩＥＥＥ１３９４規格のイ
ンターフェースのハードウェア要素（エンコーダ／デコ
ーダなど）を制御するＬＳＩである。

【００１６】一方、インターフェース検査装置１のエミ
ュレータ１０は、検査対象であるＩＥＥＥ１３９４規格
のインターフェース回路を検査するための専用エミュレ
ータである。同エミュレータ１０は、複数の入出力ポー
ト３０Ａ〜３０Ｄと、エミュレータ制御用マイクロプロ
セッサ（ＣＰＵ）３１と、当該各ポート３０Ａ〜３０Ｄ
を切り換えるポート切り換え回路３２と、物理層制御ブ
ロック（ＰＨＹ）３３と、リンク層制御ブロック（ＬＩ
ＮＫ）３４と、電圧／電流測定部３５と、負荷抵抗制御
部３６とを有する。

【００１７】ＣＰＵ３１は、検査装置１に含まれるテス
タコントローラ１１により、シリアル・インターフェー
ス（ＲＳ２３２Ｃ規格）４０を介して制御される。ポー
ト切り換え回路３２は、ＣＰＵ３１の制御に応じて複数
の入出力ポート３０Ａ〜３０Ｄを切り換える。物理層制
御ブロック３３及びリンク層制御ブロック３４はそれぞ
れ、システム２側の物理層制御ブロック２３及びリンク
層制御ブロック２２に相当するとＩＥＥＥ１３９４規格
の制御ＬＳＩである。

【００１８】電圧／電流測定部３５は、ＣＰＵ３１から
の指示に応じてインターフェース回路の電源電圧／電流
を測定し、内蔵Ａ／Ｄコンバータによりディジタル値の
測定結果をＣＰＵ３１に出力する。ＩＥＥＥ１３９４規
格のケーブル５０には、２本の電源ラインが含まれてい
る。負荷抵抗制御部３６は、同電源ラインに対してイン
ターフェース規格での最大電流を供給して、強制的に過
電流を発生させて、システム側の電気的仕様をチェック
するためのブロックである。

【００１９】テスタコントローラ１１はエミュレータ１
０の制御と共に、システムの例えばプリンタ・インター
フェース４１を介してシステム側のＣＰＵ２１を制御す
る。また、テスタコントローラ１１は、システム側のＣ
ＰＵ２１から検査結果に基づいて、最終的検査（システ
ム自体の故障診断を含む）を実行する。

【００２０】（エミュレータの具体的構成）図２は、同
エミュレータ１０の具体的構成を示すブロック図であ
る。ＣＰＵ３１は、テスタコントローラ１１からダウン
ロードされたプログラム（検査手順に従ったエミュレー
ション用プログラム）を実行する。エミュレータ１０
は、ＣＰＵ３１を含む前述の要素３２〜３６以外に、制
御ブロック６０と、ＬＣＣインターフェース６１と、同
期式ＦＩＦＯ６２と、ＤＣ電源６３と、レギュレータ６
４と、絶縁電源６５と、スイッチ回路６６，６７と、保
護ブロック６８と、絶縁用フォトカプラ６９とを有す
る。

【００２１】制御ブロック６０は通信制御以外に、アイ
ソクロナス通信（一定間隔のパケット転送）で使用する
同期式ＦＩＦＯ６２、負荷抵抗制御部３６、電圧／電流
測定部３５、及びポート切り換え回路３２の制御を実行
する。ＬＣＣインターフェース６１は、アンシンクロナ
ス通信（非同期データ転送）時に使用するリンク層ブロ
ック３４とＣＰＵ３１とのデータ転送を行なうためのブ
ロックである。同期式ＦＩＦＯ６２は、アイソクロナス
通信時での高速データとＣＰＵ３１とのタイミングをと
るためのブロックである。

【００２２】ＤＣ電源６３は、エミュレータ１０全体の
電源を供給する。レギュレータ６４は、物理層制御ブロ
ック３３に電源を供給する。絶縁電源６５は、エミュレ
ータ１０の制御部分と完全絶縁された電源であり、スイ
ッチ回路６６，６７のオン動作に応じてインターフェー
ス・ケーブルの電源ラインに電源電流を供給する。保護
ブロック６８は、物理層制御ブロック３３と接続される
絶縁抵抗を有し、静電気が発生した場合に、バイパスし
て当該ブロック３３の回路を保護する。絶縁用フォトカ
プラ６９は、物理層制御ブロック３３とリンク層制御ブ
ロック２２とを絶縁するためのフォトカプラである。

【００２３】（インターフェース検査手順）以下図１と
共に図３のフローチャートを参照して、同実施形態のイ
ンターフェース検査手順を説明する。

【００２４】まず、検査対象のシステムのＰＣＢ２とエ
ミュレータ１０とをＩＥＥＥ１３９４規格のケーブル５
０で接続する。そして、検査装置１の電源が投入される
と、テスタコントローラ１１の制御プログラムが起動し
て、エミュレータ１０のＣＰＵ３１とシステム側のＣＰ
Ｕ２１とを制御する（ステップＳ１）。即ち、テスタコ
ントローラ１１は、プリンタ・インターフェース４１を
介して、システム側のＣＰＵ２１にテストプログラムの
起動用コマンドを送信する（ステップＳ２）。エミュレ
ータ１０のＣＰＵ３１は、テスタコントローラ１１から
プログラム（エミュレーション用プログラム）がダウン
ロードされる。

【００２５】システム側のＣＰＵ２１は、テストプログ
ラムを起動し、搭載しているＩＥＥＥ１３９４規格のイ
ンターフェース回路で定義されている全機能に関する検
査を開始する（ステップＳ３）。ＣＰＵ２１はテストプ
ログラムに従って、リンク層制御ブロック２２、物理層
制御ブロック２３、各入出力ポート２０Ａ〜２０Ｄ、及
びケーブル５０を使用した通信テスト（予め定義したテ
ストベクタの送信）を実行する（ステップＳ４）。

【００２６】エミュレータ１０側では、ＣＰＵ３１の制
御により、ポート切り換え回路３２は指定されたポート
（３０Ａ〜３０Ｄ）を選択する。システム側のインター
フェース回路（ＰＣＢ２）から送信されたデータ（テス
トベクタ）は、選択されたポートで受信されて、物理層
制御ブロック３３によりＩＥＥＥ１３９４規格の仕様に
準拠した有効なデータが選択される。リンク層制御ブロ
ック３４は、物理層制御ブロック３３により選択された
有効なデータに対して、ＩＥＥＥ１３９４規格のプロト
コルに基づいた処理（データ抽出処理）を実行する。

【００２７】リンク層制御ブロック３４により処理され
たデータは、ＣＰＵ３１に送られる。ここで、図２に示
すように、アンシンクロナス通信モードの場合には、当
該データは、ＬＣＣインターフェース６１を経由してＣ
ＰＵ３１に転送される。また、アイソクロナス通信モー
ドの場合には、当該データは、同期式ＦＩＦＯ６２を経
由してＣＰＵ３１に転送される。

【００２８】ＣＰＵ３１は、予め規定されている検査手
順に従って応答データを生成し、前述とは逆の順序で当
該応答データを、システム側のＣＰＵ２１に返信する処
理を実行する。また、ＣＰＵ３１は電圧／電流測定部３
５を制御して、システム側のインターフェース回路から
電源ラインに供給される電源電圧／電流を測定し、当該
測定結果をシステム側に送信する。さらに、ＣＰＵ３１
は負荷抵抗制御部３６を制御して、同電源ラインに対し
てインターフェース規格での最大電流を供給して、シス
テム側の電気的仕様をチェックし、当該チェック結果も
システム側に送信する。

【００２９】システム側のＣＰＵ２１は、テストプログ
ラムによる検査機能で、エミュレータ１０から送信（返
信）された応答データ及び測定結果を解析し、ＩＥＥＥ
１３９４規格のインターフェース機能が正常であるか否
かを判定する（ステップＳ５）。ＣＰＵ２１は、プリン
タ・インターフェース４１を経由して、テスタコントロ
ーラ１１に判定結果を含むテスト結果を通知する（ステ
ップＳ６のＮＯ，Ｓ７）。テスタコントローラ１１は、
システム側からのテスト結果に基づいて、ＩＥＥＥ１３
９４規格のインターフェース機能に関する最終的検査を
実行する。ここで、テスタコントローラ１１は、検査開
始時点から所定の時間が経過しても、システム側からテ
スト結果が送信されない場合には、インターフェース回
路を含むシステム自体に故障が発生している可能性があ
るため、所定の故障診断を実行する（ステップＳ６のＹ
ＥＳ，Ｓ８）。

【００３０】以上のように同実施形態のインターフェー
ス検査装置１は、検査対象のシステムは、テストプログ
ラムによるＩＥＥＥ１３９４規格のインターフェース機
能に関する検査機能を備えていることを想定している。
同検査装置１のメイン要素であるエミュレータ１０は、
システム側の通信テスト処理に応じて、ＩＥＥＥ１３９
４規格のインターフェース機能の全ての検査項目に対応
する応答データを生成してシステム側に返信する。要す
るに、エミュレータ１０は、システム側のテストプログ
ラムがＩＥＥＥ１３９４規格のインターフェース機能の
全ての検査を実行するための検査データを提供する機能
のみを備えている。従って、同実施形態の検査装置１
は、従来のアナライザを使用した検査設備と比較して、
相対的に低コストで、しかも検査プログラムによる検査
処理を実行しないため短時間で処理を終了できる。

【００３１】なお、システム側にテストプログラムが用
意されていない場合には、電源投入直後に、テスタコン
トローラ１１から当該テストプログラムをシステム側に
ダウンロードする方式でもよい。

【００３２】また、検査装置１としては、前述した最終
的検査処理や、システム自体の故障診断処理が不要であ
れば、エミュレータ１０のみでもよい。この場合には、
当然ながらエミュレータ１０に対して、エミュレーショ
ン用プログラムをパーソナルコンピュータなどからダウ
ンロードするか、または予め当該プログラムがセットさ
れている必要がある。

【００３３】さらに、同実施形態では、テスタコントロ
ーラ１１と、エミュレータ１０又はシステム側とはケー
ブル（４０，４１）を介して接続されている構成を想定
したが、一方又は両方とも無線方式により接続される構
成でもよい。

【００３４】

【発明の効果】以上詳述したように本発明によれば、検
査対象であるシステム側に検査機能があることを想定し
て、ＩＥＥＥ１３９４規格のインターフェース機能の検
査処理に必要な応答データ（電源測定結果なども含む）
を返信する機能を主機能とするインターフェース検査装
置を提供することができる。このような検査装置であれ
ば、検査機能に必要なプログラムが不要であり、かつ実
行する時間を省略できるため、相対的に低コストで実現
でき、かつ検査に要する時間の短時間化を図ることが可
能となる。また、同検査装置はインターフェース機能の
専用装置であるため、ＩＥＥＥ１３９４規格で定義され
る全ての機能に対応する検査項目に適用できる。これに
より、インターフェース回路の検査工程のみならず、製
品出荷されたインターフェース回路を必要に応じて検査
する場合にも適用できる有用なインターフェース検査装
置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施形態に関係するインターフェース
検査装置の構成を示すブロック図。

【図２】同実施形態のエミュレータの構成を示すブロッ
ク図。

【図３】同実施形態に関係するインターフェース回路の
検査手順を説明するためのフローチャート。

【符号の説明】

１…インターフェース検査装置 ２…検査対象システム（ＰＣＢ） １０…エミュレータ １１…テスタコントローラ ２０Ａ〜２０Ｄ…入出力ポート ２１…ＣＰＵ（システム側） ２２…リンク層制御ブロック（ＬＩＮＫ） ２３…物理層制御ブロック（ＰＨＹ） ３０Ａ〜３０Ｄ…入出力ポート（エミュレータ側） ３１…ＣＰＵ（エミュレータ側） ３２…ポート切り換え回路 ３３…物理層制御ブロック（ＰＨＹ） ３４…リンク層制御ブロック（ＬＩＮＫ） ３５…電圧／電流測定部 ３６…負荷抵抗制御部 ４０…シリアル・インターフェース（ＲＳ２３２Ｃ規
格） ４１…プリンタ・インターフェース

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B048 AA04 BB00 EE01 5B083 AA01 AA05 BB06 DD13 EE16 GG08 5K035 AA01 AA04 BB02 CC01 DD03 EE02 FF01 GG02 GG09

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ＩＥＥＥ１３９４規格のインターフェー
   ス装置を有し、通信テスト処理に基づいて当該インター
   フェース装置を検査する機能を備えたシステムを検査対
   象とするインターフェース検査装置であって、 前記インターフェース装置に含まれるシステム側入出力
   ポートに接続し、前記システムとの間でデータ通信を行
   なうためのＩＥＥＥ１３９４規格の入出力ポートと、 前記入出力ポートを介して、前記検査対象であるシステ
   ムから通信テストに伴うデータを受信し、前記インター
   フェース装置の検査項目に対応する検査手順に従って生
   成した応答用データを前記システムに送信する制御手段
   とを具備したことを特徴とするインターフェース検査装
   置。
2. 【請求項２】 前記システムから受信したデータを、Ｉ
   ＥＥＥ１３９４規格の物理層制御回路及びリンク層制御
   回路を有するインターフェース処理手段と、 前記システム側入出力ポートと前記入出力ポートとを接
   続するケーブル上の電源仕様及び信号電流仕様を測定す
   る測定手段とを有し、 前記制御手段は、前記インターフェース処理手段からの
   処理結果及び前記測定手段からの測定結果を含む前記応
   答用データを前記システムに送信することを特徴とする
   請求項１記載のインターフェース検査装置。
3. 【請求項３】 ＩＥＥＥ１３９４規格のインターフェー
   ス装置を有し、通信テスト処理に基づいて当該インター
   フェース装置を検査する機能を備えたシステムを検査対
   象とするインターフェース検査装置であって、 前記インターフェース装置に含まれる構成要素に対応す
   る入出力ポート及び通信データのプロトコル処理手段を
   有し、前記インターフェース装置の検査項目に対応する
   検査手順に従って生成した応答用データを前記システム
   に送信するエミュレータと、 前記エミュレータの制御及び前記システムからの検査処
   理結果により前記インターフェース装置の最終的検査を
   実行するテスタコントローラとを具備したことを特徴と
   するインターフェース検査装置。
4. 【請求項４】 前記エミュレータは、 前記システムから受信したデータを、ＩＥＥＥ１３９４
   規格の物理層制御回路及びリンク層制御回路を有する前
   記インターフェース処理手段と、 前記システム側の入出力ポートと前記入出力ポートとを
   接続するケーブル上の電源仕様及び信号電流仕様を測定
   する測定手段と、 前記検査手順に従ったプログラムを実行することによ
   り、前記インターフェース処理手段からの処理結果及び
   前記測定手段からの測定結果を含む前記応答用データを
   生成して前記システムに送信する制御手段とを備えてい
   ることを特徴とする請求項３記載のインターフェース検
   査装置。
5. 【請求項５】 ＩＥＥＥ１３９４規格のインターフェー
   ス装置を有し、通信テスト処理に基づいて当該インター
   フェース装置を検査する機能を備えたシステムを検査対
   象とするインターフェース検査装置に適用する検査方法
   であって、 前記インターフェース検査装置は、前記インターフェー
   ス装置に含まれる構成要素に対応するＩＥＥＥ１３９４
   規格の入出力ポート及び通信データのインターフェース
   処理手段を有し、前記インターフェース装置の検査項目
   に対応する検査手順に従って通信テスト処理に伴う応答
   用データを生成するエミュレータを含み、 前記システムに含まれる検査用プログラムを起動するス
   テップと、 前記エミュレータの検査手順に従ったプログラムを起動
   するステップと、 前記エミュレータにおいて、前記検査用プログラムの起
   動に応じて前記システムの通信テスト処理に伴うデータ
   を受信し、前記検査手順に従って生成した前記応答用デ
   ータを前記システムに送信するステップと、 前記システムにおいて、前記検査用プログラムにより前
   記応答用データに基づいた前記インターフェース装置の
   検査処理を実行するステップとを具備したことを特徴と
   する検査方法。
6. 【請求項６】 前記システムにおいて前記応答用データ
   に基づいた前記インターフェース装置の検査処理を実行
   するステップに追加して、前記インターフェース検査装
   置に含まれるテスタコントローラにより当該検査処理結
   果を受信して、前記インターフェース装置の最終的検査
   を実行するステップを有することを特徴とする請求項５
   記載の検査方法。