JP2001326314A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2001326314A JP2001326314A JP2000141570A JP2000141570A JP2001326314A JP 2001326314 A JP2001326314 A JP 2001326314A JP 2000141570 A JP2000141570 A JP 2000141570A JP 2000141570 A JP2000141570 A JP 2000141570A JP 2001326314 A JP2001326314 A JP 2001326314A
- Authority
- JP
- Japan
- Prior art keywords
- island
- mold resin
- chip
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は半導体装置に関し、特
にたとえばアイランドに半導体チップをマウントし、リ
ードにワイヤボンディングしてから、半導体チップ、ア
イランドおよびリードの一部をモールド樹脂で封止す
る、半導体装置。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which, for example, a semiconductor chip is mounted on an island and wire-bonded to a lead, and then the semiconductor chip, the island and a part of the lead are sealed with a molding resin. apparatus.
【０００２】[0002]
【従来の技術】従来のこの種の半導体装置では、図５
（Ａ）に示すように、アイランド（ダイパッド）１のほ
ぼ中心に半導体チップ２がダイボンディングされる。な
お、図示は省略するが、半導体チップ２とリードとが金
線などのボンディングワイヤで電気的に接続される。こ
のように、半導体チップ２がボンディングされると、モ
ールド樹脂（図示せず）が注型される。つまり、Ｐ方向
にモールド樹脂が流され、アイランド１、半導体チップ
２およびリードの一部がモールド樹脂（モールドパッケ
ージ）によって封止されていた。2. Description of the Related Art In a conventional semiconductor device of this type, FIG.
As shown in FIG. 1A, a semiconductor chip 2 is die-bonded substantially to the center of an island (die pad) 1. Although not shown, the semiconductor chip 2 and the leads are electrically connected by bonding wires such as gold wires. As described above, when the semiconductor chip 2 is bonded, a molding resin (not shown) is cast. In other words, the mold resin flows in the P direction, and the island 1, the semiconductor chip 2, and a part of the leads are sealed with the mold resin (mold package).
【０００３】[0003]
【発明が解決しようとする課題】しかし、この従来技術
では、アイランド１の中心に半導体チップ２がダイボン
ディングされるため、モールド樹脂を注型する場合に
は、図５（Ｂ）に示すように、アイランド１の下側を流
れるモールド樹脂がＰ方向の下流側で半導体チップ２の
端面２ａ付近に回り込めなかった。このため、半導体チ
ップ２の端面２ａ付近に気泡３が溜まってしまってい
た。したがって、半導体装置を半田リフローするとき
に、熱ストレスによって気泡３が膨張し、モールドパッ
ケージが破裂（クラック）してしまうという問題があっ
た。さらには、ボンディングワイヤが切断（断線）して
しまうという不具合も発生していた。However, in this prior art, since the semiconductor chip 2 is die-bonded to the center of the island 1, when casting a molding resin, as shown in FIG. The mold resin flowing under the island 1 could not flow around the end face 2a of the semiconductor chip 2 on the downstream side in the P direction. For this reason, bubbles 3 have accumulated near the end face 2a of the semiconductor chip 2. Therefore, when the semiconductor device is reflow soldered, there is a problem that the bubbles 3 expand due to thermal stress and the mold package is ruptured (cracked). Further, there has been a problem that the bonding wire is cut (disconnected).
【０００４】また、半導体チップ２が発光および／また
は受光するような半導体素子とそれに関連する回路とで
構成される場合には、透明なモールド樹脂で装置本体を
封止するため、外部から気泡３が見えてしまう。このた
め、半導体装置自体に不具合が生じていない場合であっ
ても、外観不良として販売できないという問題もあっ
た。When the semiconductor chip 2 is composed of a semiconductor element that emits light and / or receives light and a circuit related thereto, since the device body is sealed with a transparent mold resin, bubbles 3 Can be seen. For this reason, there is also a problem that even if no defect occurs in the semiconductor device itself, it cannot be sold as a defective appearance.
【０００５】それゆえに、この発明の主たる目的は、樹
脂内の気泡の発生を抑制できる、半導体装置を提供する
ことである。[0005] Therefore, a main object of the present invention is to provide a semiconductor device capable of suppressing generation of bubbles in a resin.
【０００６】[0006]
【課題を解決するための手段】この発明は、アイランド
に半導体チップをマウントし、リードにボンディングワ
イヤをワイヤボンディングしてから、アイランド、半導
体チップ、ボンディングワイヤおよびリードの一部をモ
ールド樹脂で封止する半導体装置において、モールド樹
脂の注型時の流れ方向の下流側においてアイランド端縁
と半導体チップ端面とを接近させたことを特徴とする、
半導体装置である。According to the present invention, a semiconductor chip is mounted on an island, a bonding wire is wire-bonded to a lead, and a part of the island, the semiconductor chip, the bonding wire and the lead are sealed with a molding resin. In the semiconductor device, characterized in that the island edge and the semiconductor chip end surface are brought closer on the downstream side in the flow direction at the time of casting the mold resin,
It is a semiconductor device.
【０００７】[0007]
【作用】この発明の半導体置では、アイランドに半導体
チップがマウントされ、銀ペーストなどのボンディング
ペーストによってダイボンディングされる。また、半導
体チップの表面に設けられたボンディングパッドとリー
ドとが金線などのボンディングワイヤで電気的に接続さ
れる。このような半導体装置では、アイランド、半導体
チップ、ボンディングワイヤおよびリードの一部がモー
ルド樹脂からなるモールドパッケージで封止される。半
導体チップは、モールド樹脂（モールドパッケージ）の
注型時のモールド樹脂の流れ方向の下流側において、ア
イランドの端縁と半導体チップの端面とが接近されるよ
うに、アイランドにマウントされる。したがって、アイ
ランドの下側を流れるモールド樹脂が、下流側におい
て、半導体チップの端面付近に回り込むことができる。According to the semiconductor device of the present invention, a semiconductor chip is mounted on an island and die-bonded with a bonding paste such as a silver paste. Further, the bonding pads provided on the surface of the semiconductor chip and the leads are electrically connected by bonding wires such as gold wires. In such a semiconductor device, a part of the island, the semiconductor chip, the bonding wires and the leads are sealed with a mold package made of a mold resin. The semiconductor chip is mounted on the island such that the edge of the island and the end face of the semiconductor chip are close to each other on the downstream side in the flow direction of the molding resin when the molding resin (mold package) is cast. Therefore, the mold resin flowing below the island can flow around the end face of the semiconductor chip on the downstream side.
【０００８】たとえば、モールド樹脂の流れ方向の下流
側におけるアイランド端縁と半導体チップ端面との第１
距離は、モールド樹脂の流れ方向の上流側におけるアイ
ランド端縁と半導体チップ端面との第２距離よりも短く
される。つまり、半導体チップはアイランドの中心に対
してモールド樹脂の流れ方向の下流側にずらしてマウン
トすれば、流れ方向の下流側においてモールド樹脂をチ
ップ端面付近に回り込ませることができる。[0008] For example, the first edge between the island edge and the semiconductor chip end face on the downstream side in the flow direction of the mold resin.
The distance is shorter than the second distance between the island edge and the semiconductor chip end face on the upstream side in the flow direction of the mold resin. That is, if the semiconductor chip is mounted shifted from the center of the island to the downstream side in the flow direction of the mold resin, the mold resin can flow around the chip end face on the downstream side in the flow direction.
【０００９】また、モールド樹脂の流れ方向の下流側で
あり、アイランドの端部に切り欠きを設けるようにすれ
ば、半導体チップをアイランドの中心にマウントして
も、流れ方向の下流側においてモールド樹脂をチップ端
面付近に回り込ませることができる。Further, if a notch is provided at the end of the island on the downstream side in the flow direction of the mold resin, even if the semiconductor chip is mounted at the center of the island, the mold resin is provided on the downstream side in the flow direction. Can be wrapped around the chip end face.
【００１０】[0010]
【発明の効果】この発明によれば、アイランドの下側を
流れる樹脂を下流側において、半導体チップの端面付近
に回り込ませることができるので、モールド樹脂に巻き
込んで気泡を流すことができる。したがって、モールド
樹脂内に気泡が溜まるのを防止することができる。According to the present invention, the resin flowing under the island can be wrapped around the end face of the semiconductor chip on the downstream side, so that bubbles can be flowed by being wrapped around the mold resin. Therefore, it is possible to prevent bubbles from accumulating in the mold resin.
【００１１】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.
【００１２】[0012]
【実施例】図１を参照して、この実施例の半導体装置１
０は、アイランド（ダイパッド）１２を含み、アイラン
ド１２には半導体チップ（以下、単に「チップ」とい
う。）１４がダイボンディングされる。また、半導体装
置１０は、複数のリード１６を含み、チップ１４とそれ
ぞれのリード１６とが、金線のようなボンディングワイ
ヤ１８でワイヤボンディングされ、電気的に接続されて
いる。さらに、アイランド１２、半導体チップ１４、リ
ード１６の一部およびボンディングワイヤ１８を覆う
（封止する）ように、モールド樹脂（モールドパッケー
ジ）２０が形成される。このモールドパッケージ２０は
たとえばエポキシ樹脂のような透光性を有する樹脂で形
成される。つまり、チップ１４は発光および／または受
光する半導体素子とそれに関連する回路とによって構成
される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG.
0 includes an island (die pad) 12, and a semiconductor chip (hereinafter simply referred to as “chip”) 14 is die-bonded to the island 12. The semiconductor device 10 also includes a plurality of leads 16, and the chip 14 and each of the leads 16 are wire-bonded with bonding wires 18 such as gold wires, and are electrically connected. Further, a mold resin (mold package) 20 is formed so as to cover (enclose) the island 12, the semiconductor chip 14, a part of the lead 16, and the bonding wire 18. The mold package 20 is formed of a translucent resin such as an epoxy resin. That is, the chip 14 includes a semiconductor element that emits and / or receives light and a circuit related thereto.
【００１３】なお、チップ１４が発光および／または受
光する半導体素子を含まない場合には、モールドパッケ
ージ２０は不透光性を有するたとえば黒色の樹脂で形成
するようにしてもよい。When the chip 14 does not include a semiconductor element that emits and / or receives light, the mold package 20 may be formed of a non-translucent, for example, black resin.
【００１４】このような半導体装置１０を製造（成形）
する場合には、図２（Ａ）に示すようなリードフレーム
３０が用いられる。リードフレーム３０はその上下にフ
レーム３２を含み、アイランド１２は連結バー３４ａお
よび３４ｂによってフレーム３２に連結される。また、
複数のリード１６はそのほぼ中央部分でタイバ３６によ
って互いに連結され、タイバ３６はその両端部分がフレ
ーム３２に連結される。さらに、複数のリード１６はそ
の先端部分が連結バー３８で互いに連結され、連結バー
３８はその両端部分がフレーム３２に連結される。Manufacturing (molding) such a semiconductor device 10
In such a case, a lead frame 30 as shown in FIG. 2A is used. The lead frame 30 includes frames 32 above and below, and the islands 12 are connected to the frame 32 by connecting bars 34a and 34b. Also,
The plurality of leads 16 are connected to each other at a substantially central portion by a tie bar 36, and both ends of the tie bar 36 are connected to the frame 32. Further, the tips of the plurality of leads 16 are connected to each other by a connection bar 38, and both ends of the connection bar 38 are connected to the frame 32.
【００１５】なお、図２（Ａ）および図２（Ｂ）では、
１つのアイランド１２およびそのアイランド１２に対応
する複数のリード１６のみを示しているが、複数のアイ
ランド１２およびそれぞれのアイランド１２に対応する
複数のリード１６が横方向に連続的に形成される。つま
り、フレーム３２は横方向に延びて形成され、所定間隔
毎に連結バー３８が設けられ、図２（Ａ）および図２
（Ｂ）に示すようなパターンが横方向に連続的に形成さ
れる。In FIGS. 2A and 2B, FIG.
Although only one island 12 and a plurality of leads 16 corresponding to the island 12 are shown, the plurality of islands 12 and the plurality of leads 16 corresponding to each island 12 are formed continuously in the lateral direction. That is, the frame 32 is formed so as to extend in the horizontal direction, and the connecting bar 38 is provided at a predetermined interval.
A pattern as shown in (B) is continuously formed in the horizontal direction.
【００１６】半導体装置１０の成形が開始されると、ま
ず、図２（Ｂ）に示すように、アイランド１２にチップ
１４がマウントされる。具体的には、図３に示すよう
に、アイランド１２の端縁１２ａにチップ１４の端面１
４ａが接近するように、チップ１４がマウントされる。
したがって、チップ１４はアイランド１２の中心Ｘから
図中の下方にずれた位置Ｙを中心に銀ペーストのような
ボンディングペースト（図示せず）でダイボンディング
される。続いて、図１で示したように、チップ１４の上
面に形成されたボンディングパッド（図示せず）とリー
ド１６との間に金線のようなボンディングワイヤ１８が
ワイヤボンディングされる。When the molding of the semiconductor device 10 is started, first, a chip 14 is mounted on the island 12 as shown in FIG. Specifically, as shown in FIG. 3, the edge 12a of the island 12 is
The chip 14 is mounted so that 4a approaches.
Therefore, the chip 14 is die-bonded with a bonding paste (not shown) such as a silver paste around a position Y shifted downward from the center X of the island 12 in the figure. Subsequently, as shown in FIG. 1, a bonding wire 18 such as a gold wire is wire-bonded between a lead 16 and a bonding pad (not shown) formed on the upper surface of the chip 14.
【００１７】チップ１４がボンディングされると、次
に、適宜形成された金型（図示せず）が装着され、図２
（Ｂ）に示すＡ方向であり、幅Ｈの間をモールド樹脂
（図示せず）が流される。また、アイランド１２および
チップ１４にのみ着目すると、図３に示すように、モー
ルド樹脂がアイランド１２の上側および下側を流され
る。具体的には、アイランド１２の上側では、モールド
樹脂は経路Ｓ１に従って流され、アイランド１２の下側
では、モールド樹脂は経路Ｓ２に従って流される。な
お、モールド樹脂は所定量（所定時間）だけ流される。After the chip 14 is bonded, an appropriately formed mold (not shown) is mounted, and
The mold resin (not shown) flows in the direction A shown in FIG. In addition, when attention is paid only to the island 12 and the chip 14, as shown in FIG. 3, the mold resin flows on the upper side and the lower side of the island 12. Specifically, above the island 12, the mold resin flows along the path S1, and below the island 12, the mold resin flows along the path S2. Note that the mold resin is flowed by a predetermined amount (a predetermined time).
【００１８】ここで、上述したように、チップ１４をア
イランド１２の下方（Ａ方向の下流側）にずらしてダイ
ボンディングしてあるので、言い換えると、Ａ方向の下
流側におけるアイランド１２の端縁１２ａとチップ１４
の端面１４ａとの距離Ｌ１をＡ方向の上流側におけるア
イランドの端縁１２ｂとチップ１４の端面１４ｂとの距
離Ｌ２より短くするので、アイランド１２の下側を流れ
るモールド樹脂がチップ１４の端面１４ａ付近に回り込
むことができる。したがって、モールド樹脂の注型時に
発生した気泡（図示せず）がモールド樹脂に巻き込ま
れ、モールド樹脂とともに流される。つまり、気泡がチ
ップ１４の端面１４ａ付近に溜まることはない。Here, as described above, since the chip 14 is die-bonded while being shifted below the island 12 (downstream in the direction A), in other words, the edge 12a of the island 12 on the downstream side in the direction A. And chip 14
Is shorter than the distance L2 between the edge 12b of the island and the end surface 14b of the chip 14 on the upstream side in the direction A, the mold resin flowing below the island 12 is near the end surface 14a of the chip 14. Can go around. Therefore, air bubbles (not shown) generated at the time of casting the mold resin are caught in the mold resin and flow together with the mold resin. That is, bubbles do not accumulate near the end surface 14a of the chip 14.
【００１９】なお、モールド樹脂の注型時では、タイバ
３６によって、モールド樹脂がＡ方向に対して垂直方向
（図中の横方向）に流れ出すのが防止される。At the time of casting the mold resin, the tie bar 36 prevents the mold resin from flowing out in the direction perpendicular to the direction A (horizontal direction in the figure).
【００２０】モールド樹脂の注型が終了し、モールド樹
脂が硬化すると、モールドパッケージ２０が形成され
る。そして、金型が取り外され、連結バー３４ａおよび
３４ｂがフレーム３２から切り離されるとともに、それ
ぞれのリード１６が連結バー３８から切り離される。ま
た、タイバ３６が切断される。さらに、リード１６のバ
リが除去され、図１で示したように、リード１６は所望
の形状に加工された後、装置本体の下方に折り曲げら
れ、半導体装置１０が形成される。When the casting of the mold resin is completed and the mold resin is cured, a mold package 20 is formed. Then, the mold is removed, the connection bars 34 a and 34 b are separated from the frame 32, and the respective leads 16 are separated from the connection bar 38. Further, the tie bar 36 is cut. Further, the burrs of the leads 16 are removed, and as shown in FIG. 1, the leads 16 are processed into a desired shape and then bent below the device main body to form the semiconductor device 10.
【００２１】このような工程が連続的に実行され、複数
の半導体装置１０が成形される。Such steps are continuously performed, and a plurality of semiconductor devices 10 are formed.
【００２２】以上のように、この実施例では、チップ１
４をアイランド１２の中心Ｘから下方（注型するモール
ド樹脂の下流側）にずらしてダイボンディングしている
が、アイランド１２を図４（Ａ）〜（Ｄ）に示す形状に
形成すれば、チップ１４をアイランド１２の中心Ｘにダ
イボンディングすることができる。つまり、現在使用し
ている半導体装置１０の製造装置において、チップ１４
のマウント位置（アドレス）を変更する必要がない。As described above, in this embodiment, the chip 1
4 is shifted downward from the center X of the island 12 (downstream of the mold resin to be cast), and the die bonding is performed. If the island 12 is formed in the shape shown in FIGS. 14 can be die bonded to the center X of the island 12. That is, in the manufacturing apparatus of the semiconductor device 10 currently used, the chip 14
It is not necessary to change the mount position (address) of the server.
【００２３】たとえば、図４（Ａ）〜（Ｄ）から分かる
ように、Ａ方向の下流側でありアイランド１２の端部１
２ｃに切り欠きなどが形成される。具体的には、図４
（Ａ）に示すように、アイランド１２の端部１２ｃにス
リット４０が形成される。つまり、アイランド１２の下
側を流れるモールド樹脂はスリット４０からアイランド
１２の上側すなわちチップ１４の端面１４ａ側に回り込
むことができる。For example, as can be seen from FIGS. 4A to 4D, the end 1 of the island 12 is located on the downstream side in the direction A.
A notch or the like is formed in 2c. Specifically, FIG.
As shown in FIG. 1A, a slit 40 is formed at the end 12c of the island 12. That is, the mold resin flowing below the island 12 can flow from the slit 40 to the upper side of the island 12, that is, to the end surface 14 a side of the chip 14.
【００２４】また、図４（Ｂ）および図４（Ｃ）に示す
ように、アイランド１２の端部１２ｃに切り欠き４２を
形成するようにしてもよい。この場合には、切り欠き４
２を介してモールド樹脂がアイランド１２の上側に回り
込むことができる。つまり、切り欠き４２を設けること
により、上述の実施例と同様にアイランド１２の端縁１
２ａとチップ１４の端面１４ａとを接近させることがで
きる。As shown in FIGS. 4B and 4C, a notch 42 may be formed at the end 12c of the island 12. In this case, notch 4
The mold resin can flow to the upper side of the island 12 through the second through-hole 2. In other words, by providing the notch 42, the edge 1 of the island 12 can be
2a and the end surface 14a of the chip 14 can be brought closer.
【００２５】なお、切り欠き４２を形成した場合には、
図４（Ｂ）および図４（Ｃ）から分かるように、連結バ
ー３４ｂが２本に分割して設けられる。When the notch 42 is formed,
As can be seen from FIGS. 4B and 4C, the connecting bar 34b is provided divided into two.
【００２６】さらに、図４（Ｄ）に示すように、アイラ
ンド１２の端部１２ｃに孔４４を形成するようにしても
よい。ただし、孔４４はモールド樹脂が通過可能な大き
さに形成する必要がある。Further, as shown in FIG. 4D, a hole 44 may be formed at the end 12c of the island 12. However, the hole 44 needs to be formed in a size that allows the mold resin to pass through.
【００２７】このように、アイランド１２を形成するこ
とにより、アイランド１２の端縁１２ａとチップ１４の
端面１４ａとを疑似的に接近させることができる。As described above, by forming the island 12, the edge 12a of the island 12 and the end surface 14a of the chip 14 can be pseudo-closed.
【００２８】この実施例によれば、チップをアイランド
の中心からＡ方向にずらした位置にマウントするので、
アイランドの端縁とチップの端面とを接近させることが
できる。したがって、アイランドの下側を流れるモール
ド樹脂が下流側においてチップの端面付近に回り込むこ
とができる。したがって、モールド樹脂に巻き込んで気
泡が流されるので、モールドパッケージ内に気泡が溜ま
ることがない。このため、半導体装置を半田リフローす
るときにクラックが発生することがなく、ボンディング
ワイヤが切断されるような不具合が発生することもな
い。また、透明なモールドパッケージを形成した場合で
あっても、外観不良のみによって販売できないというこ
ともない。According to this embodiment, the chip is mounted at a position shifted in the direction A from the center of the island.
The edge of the island and the end face of the chip can be brought closer. Therefore, the mold resin flowing under the island can flow around the end face of the chip on the downstream side. Therefore, the air bubbles are flowed by being entangled in the mold resin, so that the air bubbles do not accumulate in the mold package. For this reason, cracks do not occur when the semiconductor device is reflowed by soldering, and there is no problem that a bonding wire is cut. Further, even when a transparent mold package is formed, there is no possibility that the product cannot be sold only due to poor appearance.
【００２９】なお、この発明は、アイランド上にチップ
を載せて樹脂注型する任意の半導体装置に適用すること
ができる。The present invention can be applied to any semiconductor device in which a chip is mounted on an island and resin is cast.
【図１】この発明の一実施例を示す図解図である。FIG. 1 is an illustrative view showing one embodiment of the present invention;
【図２】（Ａ）は図１実施例に示す半導体装置の製造に
用いられるリードフレームを示す図解図であり、（Ｂ）
は図２（Ａ）に示すリードフレームのアイランドに半導
体チップをダイボンディングした状態を示す図解図であ
る。FIG. 2A is an illustrative view showing a lead frame used for manufacturing the semiconductor device shown in FIG. 1 embodiment; FIG.
FIG. 3 is an illustrative view showing a state where a semiconductor chip is die-bonded to the island of the lead frame shown in FIG.
【図３】図１実施例に示す半導体装置を製造する場合の
モールド樹脂の流れを示す図解図である。FIG. 3 is an illustrative view showing a flow of a mold resin when the semiconductor device shown in FIG. 1 is manufactured;
【図４】（Ａ）はアイランドの端部にスリットを設けた
場合の図解図であり、（Ｂ）はアイランドの端部に切り
欠きを設けた場合の図解図であり、（Ｃ）はアイランド
の端部に切り欠きを設けた場合の図解図であり、（Ｄ）
はアイランドの端部に孔を設けた場合の図解図である。4A is an illustrative view showing a case where a slit is provided at an end of an island, FIG. 4B is an illustrative view showing a case where a notch is provided at an end of an island, and FIG. (D) is an illustrative view showing a case where a notch is provided at an end portion of (D).
FIG. 4 is an illustrative view showing a case where a hole is provided at an end of an island.
【図５】（Ａ）は従来の半導体装置内のアイランドにダ
イボンディングされた半導体チップを示す図解図であ
り、（Ｂ）は従来の半導体装置を製造する場合のモール
ド樹脂の流れを示す図解図である。FIG. 5A is an illustrative view showing a semiconductor chip die-bonded to an island in a conventional semiconductor device, and FIG. 5B is an illustrative view showing a flow of a mold resin when manufacturing the conventional semiconductor device; It is.
１０ …半導体装置 １２ …アイランド １４ …半導体チップ １６ …リード １８ …ボンディングワイヤ ２０ …モールドパッケージ ３０ …リードフレーム ３２ …フレーム ３４ａ，３４ｂ，３８ …連結バー ３６ …タイバ DESCRIPTION OF SYMBOLS 10 ... Semiconductor device 12 ... Island 14 ... Semiconductor chip 16 ... Lead 18 ... Bonding wire 20 ... Mold package 30 ... Lead frame 32 ... Frame 34a, 34b, 38 ... Connection bar 36 ... Tiba
Claims (3)
リードにボンディングワイヤをワイヤボンディングして
から、前記アイランド、前記半導体チップ、前記ボンデ
ィングワイヤおよび前記リードの一部をモールド樹脂で
封止する半導体装置において、 前記モールド樹脂の注型時の流れ方向の下流側において
アイランド端縁と前記半導体チップ端面とを接近させた
ことを特徴とする、半導体装置。A semiconductor chip mounted on the island;
In a semiconductor device in which a bonding wire is wire-bonded to a lead and a part of the island, the semiconductor chip, the bonding wire, and a part of the lead are sealed with a mold resin, the mold resin is downstream in a flow direction at the time of casting. A semiconductor device, wherein the edge of the island and the end surface of the semiconductor chip are brought closer to each other on the side.
端縁と半導体チップ端面との第１距離は、前記流れ方向
の上流側におけるアイランド端縁と半導体チップ端面と
の第２距離よりも短くされる、請求項１記載の半導体装
置。2. A first distance between an island edge and a semiconductor chip end face on the downstream side in the flow direction is shorter than a second distance between an island edge and a semiconductor chip end face on an upstream side in the flow direction. The semiconductor device according to claim 1.
設けた、請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein a cut is provided on said downstream side of said island.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141570A JP2001326314A (en) | 2000-05-15 | 2000-05-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141570A JP2001326314A (en) | 2000-05-15 | 2000-05-15 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001326314A true JP2001326314A (en) | 2001-11-22 |
Family
ID=18648665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000141570A Pending JP2001326314A (en) | 2000-05-15 | 2000-05-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001326314A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289758A (en) * | 2001-03-23 | 2002-10-04 | Hitachi Chem Co Ltd | Semiconductor device |
| WO2010131706A1 (en) * | 2009-05-15 | 2010-11-18 | ローム株式会社 | Semiconductor device |
-
2000
- 2000-05-15 JP JP2000141570A patent/JP2001326314A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289758A (en) * | 2001-03-23 | 2002-10-04 | Hitachi Chem Co Ltd | Semiconductor device |
| WO2010131706A1 (en) * | 2009-05-15 | 2010-11-18 | ローム株式会社 | Semiconductor device |
| US8680659B2 (en) | 2009-05-15 | 2014-03-25 | Rohm Co., Ltd. | Semiconductor device |
| JP5572622B2 (en) * | 2009-05-15 | 2014-08-13 | ローム株式会社 | Semiconductor device |
| US9035441B2 (en) | 2009-05-15 | 2015-05-19 | Rohm Co., Ltd. | Semiconductor device |
| US9343394B2 (en) | 2009-05-15 | 2016-05-17 | Rohm Co., Ltd. | Semiconductor device |
| US9379047B2 (en) | 2009-05-15 | 2016-06-28 | Rohm Co., Ltd. | Semiconductor device |
| US9613890B2 (en) | 2009-05-15 | 2017-04-04 | Rohm Co., Ltd. | Semiconductor device |
| US9847282B2 (en) | 2009-05-15 | 2017-12-19 | Rohm Co., Ltd. | Semiconductor device |
| US9899299B2 (en) | 2009-05-15 | 2018-02-20 | Rohm Co., Ltd. | Semiconductor device |
| US10431527B2 (en) | 2009-05-15 | 2019-10-01 | Rohm Co., Ltd. | Semiconductor device with island and associated leads |
| US10978379B2 (en) | 2009-05-15 | 2021-04-13 | Rohm Co., Ltd. | Semiconductor device with island and associated leads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
| KR20000070837A (en) | Resin sealed semiconductor device and method for manufacturing the same | |
| JPH11307675A (en) | Resin-encapsulate semiconductor device and its manufacture | |
| KR960019680A (en) | Semiconductor device package method and device package | |
| KR20090003251A (en) | Semicinductor device with solderable loop contacts | |
| JPH11330313A (en) | Semiconductor device structure, manufacture thereof, and lead frame used therefor | |
| TW200822249A (en) | Brace for wire loop | |
| JP2000068397A (en) | Package for semiconductor device and manufacture thereof | |
| JP3851845B2 (en) | Semiconductor device | |
| JPH0722567A (en) | Molding resin sealed type semiconductor device and its manufacture | |
| TWI376019B (en) | Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product | |
| JP2001326314A (en) | Semiconductor device | |
| JPH11121680A (en) | Lead frame and semiconductor device | |
| JPH0399459A (en) | Resin sealed type semiconductor device | |
| JP2859220B2 (en) | Lead frame and method of manufacturing semiconductor device using the same | |
| JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
| JPH0525236Y2 (en) | ||
| JPH08279575A (en) | Semiconductor package | |
| JPH02143449A (en) | Semiconductor sealing vessel | |
| JPH04184949A (en) | Semiconductor device and manufacture thereof | |
| KR100402107B1 (en) | Wire bonding method of sop | |
| JP2005135938A (en) | Semiconductor device and its manufacturing method | |
| KR20000001410A (en) | Ball grid array pacakge | |
| KR100252862B1 (en) | Semiconductor package and method for fabricating the same | |
| JP2005347428A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070123 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070822 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |