JP2001326071A - 有機ｌｅｄ素子のパッシベーション膜成膜方法 - Google Patents
有機ｌｅｄ素子のパッシベーション膜成膜方法Info
- Publication number
- JP2001326071A JP2001326071A JP2000145835A JP2000145835A JP2001326071A JP 2001326071 A JP2001326071 A JP 2001326071A JP 2000145835 A JP2000145835 A JP 2000145835A JP 2000145835 A JP2000145835 A JP 2000145835A JP 2001326071 A JP2001326071 A JP 2001326071A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sputtering
- passivation film
- pulse
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 有機ＬＥＤ素子のパッシベーション膜を早い
成膜レートで、簡単な操作で安定して形成する。 【解決手段】 パッシベーション膜は基板上の有機層及
び電極を覆う。反応性パルスＤＣスパッタリングを行う
ことによりパッシベーション膜を形成する。
成膜レートで、簡単な操作で安定して形成する。 【解決手段】 パッシベーション膜は基板上の有機層及
び電極を覆う。反応性パルスＤＣスパッタリングを行う
ことによりパッシベーション膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、有機ＬＥＤ素子に
形成されるパッシベーション膜の成膜方法に関する。
形成されるパッシベーション膜の成膜方法に関する。
【０００２】
【従来の技術】図６は有機ＬＥＤ素子の断面を示し、ガ
ラスからなる基板１上に陰極２及び陽極３が形成されて
いると共に、これらの間に有機層４が形成されている。
有機層４は陽極３を覆うように形成されており、その上
面には陰極２が部分的に覆っている。従って、陰極２及
び陽極３間に電圧を印加することによって有機層４が発
光する。
ラスからなる基板１上に陰極２及び陽極３が形成されて
いると共に、これらの間に有機層４が形成されている。
有機層４は陽極３を覆うように形成されており、その上
面には陰極２が部分的に覆っている。従って、陰極２及
び陽極３間に電圧を印加することによって有機層４が発
光する。
【０００３】パッシベーション膜５は絶縁材料からな
り、有機層４及び電極２，３を覆うように形成されてい
る。絶縁性を有したパッシベーション膜５が有機層４や
電極２，３を覆うことにより、逆電流を小さくしたり、
降伏電圧を下げるように作用する。これにより、有機層
４が安定して発光することができる。
り、有機層４及び電極２，３を覆うように形成されてい
る。絶縁性を有したパッシベーション膜５が有機層４や
電極２，３を覆うことにより、逆電流を小さくしたり、
降伏電圧を下げるように作用する。これにより、有機層
４が安定して発光することができる。
【０００４】かかるパッシベーション膜５は、従来、蒸
着法によって形成されたＧｅＯ膜、プラズマＣＶＤ法或
いはＲＦスパッタ法やＤＣ反応性スパッタ法によって形
成されたＳｉＮ膜、熱ＣＶＤ法によって形成された有機
膜等が用いられている。
着法によって形成されたＧｅＯ膜、プラズマＣＶＤ法或
いはＲＦスパッタ法やＤＣ反応性スパッタ法によって形
成されたＳｉＮ膜、熱ＣＶＤ法によって形成された有機
膜等が用いられている。
【０００５】
【発明が解決しようとする課題】しかしながら、パッシ
ベーション膜を成膜する従来の方法では、以下に示す問
題点を有している。
ベーション膜を成膜する従来の方法では、以下に示す問
題点を有している。
【０００６】（１）蒸着法では、膜密度が粗く、大気中
の水分の浸透を十分に防止することができない。又、蒸
着レートが遅く（２５０Å／ｍｉｎ程度）、成膜に長時
間を要している。しかも、蒸着の度に蒸着材料を充填す
る必要があり、作業性を向上させることができない。
の水分の浸透を十分に防止することができない。又、蒸
着レートが遅く（２５０Å／ｍｉｎ程度）、成膜に長時
間を要している。しかも、蒸着の度に蒸着材料を充填す
る必要があり、作業性を向上させることができない。
【０００７】（２）ＣＶＤ法では、排ガス処理装置が必
要であり、設備費に起因したコストアップがある。
要であり、設備費に起因したコストアップがある。
【０００８】（３）ＲＦスパッタ法では、基板温度が上
昇して有機層への熱ダメージがある。又、スパッタレー
トが遅く、成膜の長時間を要している。
昇して有機層への熱ダメージがある。又、スパッタレー
トが遅く、成膜の長時間を要している。
【０００９】（４）ＤＣ反応性スパッタ法では、パッシ
ベーション膜へのチャージアップによる異常放電が多発
し、膜質が劣化したり、安定した成膜ができなくなる。
ベーション膜へのチャージアップによる異常放電が多発
し、膜質が劣化したり、安定した成膜ができなくなる。
【００１０】本発明は、このような従来の問題点を考慮
してなされたものであり、良好な膜質を有したパッシベ
ーション膜を早い成膜レートで、しかも簡単な操作で安
定して形成することが可能な有機ＬＥＤ素子のパッシベ
ーション膜成膜方法を提供することを目的とする。
してなされたものであり、良好な膜質を有したパッシベ
ーション膜を早い成膜レートで、しかも簡単な操作で安
定して形成することが可能な有機ＬＥＤ素子のパッシベ
ーション膜成膜方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、基板上の有機層及び電極を覆う
パッシベーション膜の作製方法であって、反応性パルス
ＤＣスパッタリングを行うことによりパッシベーション
膜を形成することを特徴とする。
め、請求項１の発明は、基板上の有機層及び電極を覆う
パッシベーション膜の作製方法であって、反応性パルス
ＤＣスパッタリングを行うことによりパッシベーション
膜を形成することを特徴とする。
【００１２】反応性パルスＤＣスパッタリングは、ＤＣ
電源（負のＤＣ電源）の出力に正電圧のパルスを重畳さ
せ、ターゲット上に堆積した絶縁物に蓄積した正電荷を
ディスチャージしながらスパッタリングを行う成膜方法
である。これにより、放電がターゲットに集中するた
め、高い成膜レートで成膜することができる。又、異常
放電の発生を抑えることができるため、安定した成膜が
可能となる。さらに、一般的なスパッタリングと同様
に、イオンを成膜に用いるため、膜密度が大きくなり、
水分の浸透を良好に防止することができると共に、排ガ
ス処理設備が不要となる。
電源（負のＤＣ電源）の出力に正電圧のパルスを重畳さ
せ、ターゲット上に堆積した絶縁物に蓄積した正電荷を
ディスチャージしながらスパッタリングを行う成膜方法
である。これにより、放電がターゲットに集中するた
め、高い成膜レートで成膜することができる。又、異常
放電の発生を抑えることができるため、安定した成膜が
可能となる。さらに、一般的なスパッタリングと同様
に、イオンを成膜に用いるため、膜密度が大きくなり、
水分の浸透を良好に防止することができると共に、排ガ
ス処理設備が不要となる。
【００１３】請求項２の発明は、請求項１記載の発明で
あって、前記基板の温度を８０℃以下に保った状態で反
応性パルスＤＣスパッタリングを行うことを特徴とす
る。
あって、前記基板の温度を８０℃以下に保った状態で反
応性パルスＤＣスパッタリングを行うことを特徴とす
る。
【００１４】反応性パルスＤＣスパッタリングでは、電
圧がパルス状となって印加されるため、２次電子が抑制
され基板の温度を８０℃以下に保った状態で成膜を行う
ことができる。このため、有機層への熱的ダメージがな
くなる。
圧がパルス状となって印加されるため、２次電子が抑制
され基板の温度を８０℃以下に保った状態で成膜を行う
ことができる。このため、有機層への熱的ダメージがな
くなる。
【００１５】
【発明の実施の形態】パッシベーション膜５は、図６に
示すように、基板１上に陰極２，陽極３及び有機層４を
形成した後、これらの形成部位を覆うように成膜される
ものである。このパッシベーション膜５の成膜は、反応
性パルスＤＣスパッタリングによって行われる。反応性
パルスＤＣスパッタリングは、ＤＣ電源（負のＤＣ電
源）の出力に正電圧のパルスを重畳させ、ターゲット上
に堆積した絶縁物に蓄積した正電荷をディスチャージし
ながらスパッタリングを行う方法である。この成膜で
は、一般的なスパッタリングと同様に、イオンを成膜に
用いるため、膜密度が大きくなり、水分の浸透を良好に
防止することができると共に、排ガス処理設備を不要と
することができる。
示すように、基板１上に陰極２，陽極３及び有機層４を
形成した後、これらの形成部位を覆うように成膜される
ものである。このパッシベーション膜５の成膜は、反応
性パルスＤＣスパッタリングによって行われる。反応性
パルスＤＣスパッタリングは、ＤＣ電源（負のＤＣ電
源）の出力に正電圧のパルスを重畳させ、ターゲット上
に堆積した絶縁物に蓄積した正電荷をディスチャージし
ながらスパッタリングを行う方法である。この成膜で
は、一般的なスパッタリングと同様に、イオンを成膜に
用いるため、膜密度が大きくなり、水分の浸透を良好に
防止することができると共に、排ガス処理設備を不要と
することができる。
【００１６】かかる反応性パルスＤＣスパッタリング
は、スパッタリング装置の成膜室内に基板及びターゲッ
トを対向するように配置し、成膜室内を排気した後、Ａ
ｒガス等のスパッタガス及び酸素ガス（或いは窒素ガ
ス）等の反応ガスを導入して行われる。そして、ターゲ
ットに対し、ＤＣ電源から負の電圧を印加する。このと
き、負の電圧と重畳して正のＤＣパルスを印加して成膜
を行う。又、反応性パルスＤＣスパッタリングでは、低
温で成膜が可能であり、このため、基板１を８０℃以下
に保った状態で成膜を行うことができる。
は、スパッタリング装置の成膜室内に基板及びターゲッ
トを対向するように配置し、成膜室内を排気した後、Ａ
ｒガス等のスパッタガス及び酸素ガス（或いは窒素ガ
ス）等の反応ガスを導入して行われる。そして、ターゲ
ットに対し、ＤＣ電源から負の電圧を印加する。このと
き、負の電圧と重畳して正のＤＣパルスを印加して成膜
を行う。又、反応性パルスＤＣスパッタリングでは、低
温で成膜が可能であり、このため、基板１を８０℃以下
に保った状態で成膜を行うことができる。
【００１７】反応性パルスＤＣスパッタリングの成膜条
件の一例を以下に示す。 基板とターゲットとの距離＝５０〜６５ｍｍ スパッタ電圧＝ＤＣ２５０〜５００Ｖ スパッタガス圧＝５×１０-3〜２×１０-2ｔｏｒｒ 反応ガス分量（Ａｒガス中の酸素又は窒素含有量）＝１
０〜５０％ パルス周波数＝５ＫＨｚ以上 パルス幅＝２〜１０μｓｅｃ
件の一例を以下に示す。 基板とターゲットとの距離＝５０〜６５ｍｍ スパッタ電圧＝ＤＣ２５０〜５００Ｖ スパッタガス圧＝５×１０-3〜２×１０-2ｔｏｒｒ 反応ガス分量（Ａｒガス中の酸素又は窒素含有量）＝１
０〜５０％ パルス周波数＝５ＫＨｚ以上 パルス幅＝２〜１０μｓｅｃ
【００１８】反応性パルスＤＣスパッタリングでは、反
応ガスを変更することにより、異なった絶縁膜を連続的
に積層することができる。例えば、窒素ガスを用いて成
膜した後、酸素ガスを用いて成膜することにより、Ｓｉ
Ｎ／ＳｉＯ等の連続膜を成膜することができる。このた
め、高いパッシベーション効果を得ることが可能とな
る。
応ガスを変更することにより、異なった絶縁膜を連続的
に積層することができる。例えば、窒素ガスを用いて成
膜した後、酸素ガスを用いて成膜することにより、Ｓｉ
Ｎ／ＳｉＯ等の連続膜を成膜することができる。このた
め、高いパッシベーション効果を得ることが可能とな
る。
【００１９】図１（ａ）〜（ｃ）は、反応性パルスＤＣ
スパッタリングによる電圧印加の制御を示し、図２
（ａ）〜（ｃ）は図１（ａ）〜（ｃ）に対応した挙動を
示す。この形態では、Ｓｉをターゲット１０として用
い、Ａｒガス及び酸素ガスをスパッタガスとして用いた
ものである。
スパッタリングによる電圧印加の制御を示し、図２
（ａ）〜（ｃ）は図１（ａ）〜（ｃ）に対応した挙動を
示す。この形態では、Ｓｉをターゲット１０として用
い、Ａｒガス及び酸素ガスをスパッタガスとして用いた
ものである。
【００２０】図１（ａ）のように、ＤＣ電源から負のス
パッタ電圧が印加されることにより、図２（ａ）で示す
ように、ターゲット１０及び反応ガスとの反応によって
ターゲット上に生じた酸化物（ＳｉＯ2 ）１１上にＡｒ
+ イオン１２が付着してチャージアップする。しかし、
その後、図１（ｂ）に示すように、正のパルスが印加さ
れる。これにより、図２（ｂ）で示すように、電子１３
が酸化物（ＳｉＯ2）１１上に付着し、ディスチャージ
することにより、異常放電の発生を抑制することができ
る。従って、放電がターゲット１０に集中するため、高
い成膜レートとなると共に、異常放電がないため、安定
した成膜を行うことができる。
パッタ電圧が印加されることにより、図２（ａ）で示す
ように、ターゲット１０及び反応ガスとの反応によって
ターゲット上に生じた酸化物（ＳｉＯ2 ）１１上にＡｒ
+ イオン１２が付着してチャージアップする。しかし、
その後、図１（ｂ）に示すように、正のパルスが印加さ
れる。これにより、図２（ｂ）で示すように、電子１３
が酸化物（ＳｉＯ2）１１上に付着し、ディスチャージ
することにより、異常放電の発生を抑制することができ
る。従って、放電がターゲット１０に集中するため、高
い成膜レートとなると共に、異常放電がないため、安定
した成膜を行うことができる。
【００２１】
【実施例】次に、反応性パルスＤＣスパッタリングの作
用を実施例に基づいて具体的に説明する。
用を実施例に基づいて具体的に説明する。
【００２２】（実施例１）この実施例では、スパッタガ
ス分圧と成膜レートとの関係を説明する。スパッタガス
としてＡｒガス、反応ガスとして窒素（Ｎ2 ）ガスを用
い、これらのガス分圧比（Ｎ2 ／Ａｒ）を、１０／３、
５／５、１０／５、１０／４となるように変更して反応
性パルスＤＣスパッタリングによるＳｉＮ膜の成膜を行
った。スパッタリングは、スパッタ電力を２００Ｗと
し、パルス幅２〜１０μｓｅｃ、１〜５０ＫＨｚの正の
ＤＣパルスを印加することにより行った。この成膜中に
おける基板温度は７５℃であり、特に加熱を行うことな
く成膜が可能であった。
ス分圧と成膜レートとの関係を説明する。スパッタガス
としてＡｒガス、反応ガスとして窒素（Ｎ2 ）ガスを用
い、これらのガス分圧比（Ｎ2 ／Ａｒ）を、１０／３、
５／５、１０／５、１０／４となるように変更して反応
性パルスＤＣスパッタリングによるＳｉＮ膜の成膜を行
った。スパッタリングは、スパッタ電力を２００Ｗと
し、パルス幅２〜１０μｓｅｃ、１〜５０ＫＨｚの正の
ＤＣパルスを印加することにより行った。この成膜中に
おける基板温度は７５℃であり、特に加熱を行うことな
く成膜が可能であった。
【００２３】図３はこの実施例の成膜レートを各ガス分
圧比に対応してプロットして示している。いずれのガス
分圧比においても、約４００Å／ｓとなっており、蒸着
による成膜レートに比べて速く成膜を完了することがで
きる。
圧比に対応してプロットして示している。いずれのガス
分圧比においても、約４００Å／ｓとなっており、蒸着
による成膜レートに比べて速く成膜を完了することがで
きる。
【００２４】図４はこの実施例で得られたＳｉＮ膜のＸ
線回折を示し、アモルファス状のなくとなっていること
が判る。
線回折を示し、アモルファス状のなくとなっていること
が判る。
【００２５】表１は以上のガス分圧比で成膜されたＳｉ
Ｎ膜の屈折率を示す。ＳｉＮ膜は１．９５〜２．００の
範囲の屈折率であるところから、１０／３、１０／５の
ガス分圧比でＳｉＮ膜が成膜されていることが判る。
Ｎ膜の屈折率を示す。ＳｉＮ膜は１．９５〜２．００の
範囲の屈折率であるところから、１０／３、１０／５の
ガス分圧比でＳｉＮ膜が成膜されていることが判る。
【００２６】
【表１】
【００２７】又、以上のようにして成膜されたＳｉＮ膜
の絶縁性を検査した。検査は、Ｍｏがコーティングされ
たガラス基板上にＳｉＮ膜を成膜し、四探針法による抵
抗値測定を行うことにより行った。その結果、いずれも
ＳｉＮ膜も良好な絶縁性を有していた。
の絶縁性を検査した。検査は、Ｍｏがコーティングされ
たガラス基板上にＳｉＮ膜を成膜し、四探針法による抵
抗値測定を行うことにより行った。その結果、いずれも
ＳｉＮ膜も良好な絶縁性を有していた。
【００２８】（実施例２）この実施例では、反応性パル
スＤＣスパッタリングの際に発生するプラズマの有機Ｌ
ＥＤ素子への影響を検査した。図５（ａ）、（ｂ）は反
応性パルスＤＣスパッタリング成膜によってＳｉＮ膜を
成膜した素子と、ＳｉＮ膜を成膜しない場合の電気特性
を示し、特性曲線ＨがＳｉＮ膜を成膜したもの、特性曲
線ＫがＳｉＮ膜を成膜しないものである。特性曲線Ｈ及
びＫが略一致しており、プラズマによる発光やエネルギ
ーが素子に悪影響を与えることがないことが判る。な
お、反応性パルスＤＣスパッタリングによってパッシベ
ーション膜を成膜するに際しては、スパッタリング装置
への基板の設置を行う場合があり、このときには、有機
層が形成された基板を一度、大気中に曝す必要がある。
このとき、大気との接触でダークスポットが成長する可
能性がある。この実施例では、このダークスポットにつ
いても検査したが、ダークスポットは成長していなかっ
た。また、装置構成により、真空一貫成膜も可能であ
る。
スＤＣスパッタリングの際に発生するプラズマの有機Ｌ
ＥＤ素子への影響を検査した。図５（ａ）、（ｂ）は反
応性パルスＤＣスパッタリング成膜によってＳｉＮ膜を
成膜した素子と、ＳｉＮ膜を成膜しない場合の電気特性
を示し、特性曲線ＨがＳｉＮ膜を成膜したもの、特性曲
線ＫがＳｉＮ膜を成膜しないものである。特性曲線Ｈ及
びＫが略一致しており、プラズマによる発光やエネルギ
ーが素子に悪影響を与えることがないことが判る。な
お、反応性パルスＤＣスパッタリングによってパッシベ
ーション膜を成膜するに際しては、スパッタリング装置
への基板の設置を行う場合があり、このときには、有機
層が形成された基板を一度、大気中に曝す必要がある。
このとき、大気との接触でダークスポットが成長する可
能性がある。この実施例では、このダークスポットにつ
いても検査したが、ダークスポットは成長していなかっ
た。また、装置構成により、真空一貫成膜も可能であ
る。
【００２９】
【発明の効果】請求項１の発明によれば、異常放電の発
生がないため、良好な膜質を安定して成膜することがで
き、放電がターゲットに集中するため、高い成膜レート
となり、短時間での成膜が可能となる。又、排ガス処理
設備が不要となり、設備費に起因したコストアップを抑
制することができる。
生がないため、良好な膜質を安定して成膜することがで
き、放電がターゲットに集中するため、高い成膜レート
となり、短時間での成膜が可能となる。又、排ガス処理
設備が不要となり、設備費に起因したコストアップを抑
制することができる。
【００３０】請求項２の発明によれば、請求項１の発明
の効果に加えて、基板温度が低いため、有機層への熱的
ダメージがなくなる。
の効果に加えて、基板温度が低いため、有機層への熱的
ダメージがなくなる。
【図１】本発明の一実施の形態における電圧印加の制御
を行う特性図である。
を行う特性図である。
【図２】図１に対応したターゲットの状態を示す断面図
である。
である。
【図３】ガス分圧比による成膜レートを示す特性図であ
る。
る。
【図４】実施例１をＸ線回折した特性図である。
【図５】プラズマの影響を検査した特性図である。
【図６】有機ＬＥＤ素子の断面図である。
１ 基板 ２ 陰極 ３ 陽極 ４ 有機層 ５ パッシベーション膜
Claims (2)
- 【請求項１】 基板上の有機層及び電極を覆うパッシベ
ーション膜の作製方法であって、反応性パルスＤＣスパ
ッタリングを行うことによりパッシベーション膜を形成
することを特徴とする有機ＬＥＤ素子のパッシベーショ
ン膜成膜方法。 - 【請求項２】 前記基板の温度を８０℃以下に保った状
態で反応性パルスＤＣスパッタリングを行うことを特徴
とする請求項１記載の有機ＬＥＤ素子のパッシベーショ
ン膜成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145835A JP2001326071A (ja) | 2000-05-18 | 2000-05-18 | 有機ｌｅｄ素子のパッシベーション膜成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145835A JP2001326071A (ja) | 2000-05-18 | 2000-05-18 | 有機ｌｅｄ素子のパッシベーション膜成膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001326071A true JP2001326071A (ja) | 2001-11-22 |
Family
ID=18652285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000145835A Pending JP2001326071A (ja) | 2000-05-18 | 2000-05-18 | 有機ｌｅｄ素子のパッシベーション膜成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001326071A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095551A (ja) * | 2002-08-09 | 2004-03-25 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP2005011601A (ja) * | 2003-06-17 | 2005-01-13 | Tadahiro Omi | 有機ｅｌ発光素子、その製造方法および表示装置 |
| US7342356B2 (en) | 2004-09-23 | 2008-03-11 | 3M Innovative Properties Company | Organic electroluminescent device having protective structure with boron oxide layer and inorganic barrier layer |
| US7468211B2 (en) | 2004-09-23 | 2008-12-23 | 3M Innovative Properties Company | Protected polymeric film |
| US7887385B2 (en) | 2004-09-24 | 2011-02-15 | Canon Kabushiki Kaisha | Organic EL light emitting element, manufacturing method thereof, and display device |
| US8034452B2 (en) | 2005-07-20 | 2011-10-11 | 3M Innovative Properties Company | Moisture barrier coatings |
| US8362487B2 (en) | 2002-06-11 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising film having hygroscopic property and transparency |
| US8822982B2 (en) | 2001-06-20 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| US9105855B2 (en) | 2004-05-20 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| US9166180B2 (en) | 2001-06-20 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having an organic light emitting diode that emits white light |
-
2000
- 2000-05-18 JP JP2000145835A patent/JP2001326071A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9276224B2 (en) | 2001-06-20 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Organic light emitting device having dual flexible substrates |
| US9166180B2 (en) | 2001-06-20 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having an organic light emitting diode that emits white light |
| US9178168B2 (en) | 2001-06-20 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | White light emitting device |
| US8822982B2 (en) | 2001-06-20 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| US8362487B2 (en) | 2002-06-11 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising film having hygroscopic property and transparency |
| JP2004095551A (ja) * | 2002-08-09 | 2004-03-25 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP4603775B2 (ja) * | 2003-06-17 | 2010-12-22 | キヤノン株式会社 | 有機ｅｌ発光素子の製造方法、有機ｅｌ素子を用いる表示装置の製造方法 |
| JP2005011601A (ja) * | 2003-06-17 | 2005-01-13 | Tadahiro Omi | 有機ｅｌ発光素子、その製造方法および表示装置 |
| US11063236B2 (en) | 2004-05-20 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| US11683952B2 (en) | 2004-05-20 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| US10784465B2 (en) | 2004-05-20 | 2020-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having white light emission |
| US9614012B2 (en) | 2004-05-20 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| US9105855B2 (en) | 2004-05-20 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| US9349775B2 (en) | 2004-05-20 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| US7342356B2 (en) | 2004-09-23 | 2008-03-11 | 3M Innovative Properties Company | Organic electroluminescent device having protective structure with boron oxide layer and inorganic barrier layer |
| US7468211B2 (en) | 2004-09-23 | 2008-12-23 | 3M Innovative Properties Company | Protected polymeric film |
| US7887385B2 (en) | 2004-09-24 | 2011-02-15 | Canon Kabushiki Kaisha | Organic EL light emitting element, manufacturing method thereof, and display device |
| US8034452B2 (en) | 2005-07-20 | 2011-10-11 | 3M Innovative Properties Company | Moisture barrier coatings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101509663B1 (ko) | 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법 | |
| US5510011A (en) | Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature | |
| US4895734A (en) | Process for forming insulating film used in thin film electroluminescent device | |
| US20030170939A1 (en) | Method of manufacturing gate insulated field effects transistors | |
| EP0117980B1 (en) | Process for forming passivation film on photoelectric conversion device and the device produced thereby | |
| CN110709968B (zh) | 薄膜晶体管的制造方法 | |
| JP2001326071A (ja) | 有機ｌｅｄ素子のパッシベーション膜成膜方法 | |
| JPS6329398B2 (ja) | ||
| JP3555711B2 (ja) | Ａｃ型プラズマディスプレイパネル及びその製造方法 | |
| KR101275801B1 (ko) | 산화물 반도체 타겟 | |
| JP2009088179A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003187688A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4312326B2 (ja) | 電子放出装置 | |
| JPH01263188A (ja) | タングステン酸カルシウム発光薄膜およびその製造方法 | |
| JPS6329396B2 (ja) | ||
| Badrinarayanan et al. | Evidence for a solid state reaction at the a-Si SnOx interface: An x-ray photoelectron spectroscopy study | |
| JPH03232959A (ja) | 薄膜の製造方法 | |
| JPH0967671A (ja) | ＴｉＮ膜製造方法 | |
| JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2020088152A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04192289A (ja) | エレクトロルミネセンス素子の製造方法 | |
| JPH03236195A (ja) | ２重絶縁薄膜エレクトロルミネセンス装置 |