JP2001325147A - パーシャルストア処理方法、メモリシステム及び大規模集積回路 - Google Patents

パーシャルストア処理方法、メモリシステム及び大規模集積回路

Info

Publication number
JP2001325147A
JP2001325147A JP2000144526A JP2000144526A JP2001325147A JP 2001325147 A JP2001325147 A JP 2001325147A JP 2000144526 A JP2000144526 A JP 2000144526A JP 2000144526 A JP2000144526 A JP 2000144526A JP 2001325147 A JP2001325147 A JP 2001325147A
Authority
JP
Japan
Prior art keywords
store
request
data
memory bank
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000144526A
Other languages
English (en)
Japanese (ja)
Other versions
JP2001325147A5 (pt
Inventor
Takeshi Saito
剛 齋藤
Kazuki Honma
一樹 本間
Hiroshi Kurokawa
黒川　　洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000144526A priority Critical patent/JP2001325147A/ja
Publication of JP2001325147A publication Critical patent/JP2001325147A/ja
Publication of JP2001325147A5 publication Critical patent/JP2001325147A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)
JP2000144526A 2000-05-17 2000-05-17 パーシャルストア処理方法、メモリシステム及び大規模集積回路 Pending JP2001325147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000144526A JP2001325147A (ja) 2000-05-17 2000-05-17 パーシャルストア処理方法、メモリシステム及び大規模集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000144526A JP2001325147A (ja) 2000-05-17 2000-05-17 パーシャルストア処理方法、メモリシステム及び大規模集積回路

Publications (2)

Publication Number Publication Date
JP2001325147A true JP2001325147A (ja) 2001-11-22
JP2001325147A5 JP2001325147A5 (pt) 2007-06-28

Family

ID=18651171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000144526A Pending JP2001325147A (ja) 2000-05-17 2000-05-17 パーシャルストア処理方法、メモリシステム及び大規模集積回路

Country Status (1)

Country Link
JP (1) JP2001325147A (pt)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5658336B1 (ja) * 2013-09-04 2015-01-21 Ｎｅｃプラットフォームズ株式会社 ストアマージ処理装置、ストアマージ処理システム、ストアマージ処理方法、及び、ストアマージ処理プログラム
JP2017027156A (ja) * 2015-07-16 2017-02-02 富士通株式会社 演算処理装置及び演算処理装置の制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109333A (en) * 1978-02-15 1979-08-27 Nec Corp Main memory unit
JPH01223541A (ja) * 1988-03-03 1989-09-06 Fujitsu Ltd インタリーブメモリ装置
JPH04175943A (ja) * 1990-11-09 1992-06-23 Hitachi Ltd マルチプロセッサシステム
JPH04182984A (ja) * 1990-11-16 1992-06-30 Mitsubishi Electric Corp 半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109333A (en) * 1978-02-15 1979-08-27 Nec Corp Main memory unit
JPH01223541A (ja) * 1988-03-03 1989-09-06 Fujitsu Ltd インタリーブメモリ装置
JPH04175943A (ja) * 1990-11-09 1992-06-23 Hitachi Ltd マルチプロセッサシステム
JPH04182984A (ja) * 1990-11-16 1992-06-30 Mitsubishi Electric Corp 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5658336B1 (ja) * 2013-09-04 2015-01-21 Ｎｅｃプラットフォームズ株式会社 ストアマージ処理装置、ストアマージ処理システム、ストアマージ処理方法、及び、ストアマージ処理プログラム
WO2015033551A1 (ja) * 2013-09-04 2015-03-12 Ｎｅｃプラットフォームズ株式会社 ストアマージ処理装置、ストアマージ処理システム、ストアマージ処理方法、及び、記憶媒体
JP2017027156A (ja) * 2015-07-16 2017-02-02 富士通株式会社 演算処理装置及び演算処理装置の制御方法

Similar Documents

Publication Publication Date Title
US6279087B1 (en) System and method for maintaining coherency and improving performance in a bus bridge supporting write posting operations
JP2005018772A (ja) 複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム
JP2000330789A (ja) コンピュータシステムおよびその命令実行方法
US6496905B1 (en) Write buffer with burst capability
JP3205989B2 (ja) 情報処理システム
JP4434534B2 (ja) プロセッサ・システム
US20020199062A1 (en) Speculative memory command preparation for low latency
WO2014206229A1 (zh) 一种加速器以及数据处理方法
JP2001325147A (ja) パーシャルストア処理方法、メモリシステム及び大規模集積回路
JP2000330791A (ja) コンピュータシステムおよびその動作方法
JP2005508549A (ja) アンキャッシュ素子のための帯域幅の向上
KR0153487B1 (ko) 장치간의 통신 수행 방법 및 통신 수행 시스템
JP3296240B2 (ja) バス接続装置
JPH05233422A (ja) メモリ参照要求処理方式
US6374344B1 (en) Methods and apparatus for processing load instructions in the presence of RAM array and data bus conflicts
JP3277730B2 (ja) 半導体メモリ装置、及び、それを用いた情報処理装置
JP2002024007A (ja) プロセッサシステム
JP2596637B2 (ja) キャッシュ制御方式
JP4111645B2 (ja) キャッシュミスした後のメモリバスアクセス制御方式
JP3039391B2 (ja) メモリシステム
US20070198754A1 (en) Data transfer buffer control for performance
JPH0844659A (ja) データ転送制御装置
JPH05250258A (ja) キャッシュ制御方式
US20040103267A1 (en) Data processor having cache memory
JP2001229074A (ja) メモリ制御装置と情報処理装置及びメモリ制御チップ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109