JP2001308173A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JP2001308173A JP2001308173A JP2000123944A JP2000123944A JP2001308173A JP 2001308173 A JP2001308173 A JP 2001308173A JP 2000123944 A JP2000123944 A JP 2000123944A JP 2000123944 A JP2000123944 A JP 2000123944A JP 2001308173 A JP2001308173 A JP 2001308173A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thickness
- active layer
- groove
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】膜厚の異なるシリコン活性層を有するＳＯＩ基
板を製造するにあたって、活性層の膜厚を任意にコント
ロールすることを可能とする。 【解決手段】第１の膜厚の活性層を有する第１の領域よ
りも厚い第２の膜厚の活性層を有する第２の領域を形成
しようとする半導体基板上の領域に溝を形成し、該半導
体基板の表面および前記溝の少なくとも底面に、酸素イ
オンを注入し、熱処理を行い、該半導体基板の表面に前
記第１の領域の埋め込み酸化膜および前記第１の膜厚の
活性層を形成するとともに、前記溝の少なくとも底面に
前記第２の領域の埋め込み酸化膜を形成する工程と、前
記溝内に、選択エピタキシャル成長で結晶性の半導体層
を堆積し、前記第２の膜厚の前記第２の領域の活性層を
形成する工程と、を含む工程によりＳＯＩ基板を製造す
る。
板を製造するにあたって、活性層の膜厚を任意にコント
ロールすることを可能とする。 【解決手段】第１の膜厚の活性層を有する第１の領域よ
りも厚い第２の膜厚の活性層を有する第２の領域を形成
しようとする半導体基板上の領域に溝を形成し、該半導
体基板の表面および前記溝の少なくとも底面に、酸素イ
オンを注入し、熱処理を行い、該半導体基板の表面に前
記第１の領域の埋め込み酸化膜および前記第１の膜厚の
活性層を形成するとともに、前記溝の少なくとも底面に
前記第２の領域の埋め込み酸化膜を形成する工程と、前
記溝内に、選択エピタキシャル成長で結晶性の半導体層
を堆積し、前記第２の膜厚の前記第２の領域の活性層を
形成する工程と、を含む工程によりＳＯＩ基板を製造す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、各種デバイスを作
り込む半導体基板の製造方法に係り、特に、膜厚の異な
るシリコン活性層を有するＳＯＩ（Silicon On Insulat
or) 基板の製造方法に関する。
り込む半導体基板の製造方法に係り、特に、膜厚の異な
るシリコン活性層を有するＳＯＩ（Silicon On Insulat
or) 基板の製造方法に関する。
【０００２】
【従来の技術】従来より各種の半導体装置が用いられて
おり、その集積度を上昇させるために素子構造の微細化
が進んでいる。素子構造を微細化していくとラッチアッ
プ等様々な問題が発生する。また、更なる高速化や低電
力化を達成するためには、寄生容量を大幅に低減する必
要がある。これらの問題に有効なものとしてＳＯＩ型の
半導体装置が考えられている。ＳＯＩ型半導体装置で
は、絶縁膜上にシリコン単結晶薄膜が形成されたＳＯＩ
基板のシリコン単結晶薄膜（活性層）上に各種デバイス
が形成される。
おり、その集積度を上昇させるために素子構造の微細化
が進んでいる。素子構造を微細化していくとラッチアッ
プ等様々な問題が発生する。また、更なる高速化や低電
力化を達成するためには、寄生容量を大幅に低減する必
要がある。これらの問題に有効なものとしてＳＯＩ型の
半導体装置が考えられている。ＳＯＩ型半導体装置で
は、絶縁膜上にシリコン単結晶薄膜が形成されたＳＯＩ
基板のシリコン単結晶薄膜（活性層）上に各種デバイス
が形成される。
【０００３】ＳＯＩ基板には、ＳＩＭＯＸ基板と貼り合
わせ基板の２種類がある。ＳＩＭＯＸ（Separation by
IMplanted OXgen)基板は、高エネルギの酸素イオンをシ
リコン基板の表面にイオン注入し、これを熱処理するこ
とによって製造される。また、貼り合わせ基板は、薄い
シリコン酸化膜（ＳｉＯ2)の付いた２枚のシリコン基板
を熱処理によってシリコン酸化膜側を貼り合わせて、一
方のシリコン基板を研削、研磨して製造したものであ
る。シリコン活性層が薄いＳＩＭＯＸ基板は、主として
ＣＭＯＳ用に、また、シリコン活性層が厚い貼り合わせ
基板は、主としてパワーＣＭＯＳあるいはＢｉ−ＣＭＯ
Ｓ用に用いられている。
わせ基板の２種類がある。ＳＩＭＯＸ（Separation by
IMplanted OXgen)基板は、高エネルギの酸素イオンをシ
リコン基板の表面にイオン注入し、これを熱処理するこ
とによって製造される。また、貼り合わせ基板は、薄い
シリコン酸化膜（ＳｉＯ2)の付いた２枚のシリコン基板
を熱処理によってシリコン酸化膜側を貼り合わせて、一
方のシリコン基板を研削、研磨して製造したものであ
る。シリコン活性層が薄いＳＩＭＯＸ基板は、主として
ＣＭＯＳ用に、また、シリコン活性層が厚い貼り合わせ
基板は、主としてパワーＣＭＯＳあるいはＢｉ−ＣＭＯ
Ｓ用に用いられている。
【０００４】また、最近いろいろなデバイスを同じチッ
プの中に作り込むということが行われている。例えば、
バイポーラとＣＭＯＳを一緒の基板上に載せたり、高耐
圧素子および低耐圧素子を一緒の基板上に作り込むとい
うように、今までは別々の基板上に作っていたものを一
つの基板上に作ることが行われている。そのため、膜厚
の厚いシリコン活性層と膜厚の薄いシリコン活性層の両
方が混在するＳＯＩ基板が必要とされている。
プの中に作り込むということが行われている。例えば、
バイポーラとＣＭＯＳを一緒の基板上に載せたり、高耐
圧素子および低耐圧素子を一緒の基板上に作り込むとい
うように、今までは別々の基板上に作っていたものを一
つの基板上に作ることが行われている。そのため、膜厚
の厚いシリコン活性層と膜厚の薄いシリコン活性層の両
方が混在するＳＯＩ基板が必要とされている。
【０００５】膜厚の異なるシリコン活性層を有するＳＯ
Ｉ基板の製造方法としては、従来、例えば、特開平８−
１６７６４６号公報あるいは特開平１１−１６３１２５
号公報に開示されたものが知られている。特開平８−１
６７６４６号公報に開示されたものは、シリコン単結晶
基板上にシリコン酸化膜を堆積し、通常のフォトリソグ
ラフィ工程とエッチング工程でシリコン活性層の膜厚を
薄くしたい部分にシリコン酸化膜マスクを形成し、これ
により酸素イオン注入工程で注入される酸素イオンの、
シリコン単結晶基板中での深さをコントロールすること
により、膜厚の異なるシリコン活性層を有するＳＯＩ基
板を製造するものである。また、特開平１１−１６３１
２５号公報に開示されたものは、従来技術としてある貼
り合わせ法またはＳＩＭＯＸ法により形成されたＳＯＩ
基板の、シリコン酸化膜上のシリコン単結晶上に、レジ
ストマスクを形成し、酸素イオンを注入して低耐圧素子
用に電極の深さに応じた埋め込み酸化膜を形成すること
により膜厚の異なるシリコン活性層を有するＳＯＩ基板
を製造するものである。
Ｉ基板の製造方法としては、従来、例えば、特開平８−
１６７６４６号公報あるいは特開平１１−１６３１２５
号公報に開示されたものが知られている。特開平８−１
６７６４６号公報に開示されたものは、シリコン単結晶
基板上にシリコン酸化膜を堆積し、通常のフォトリソグ
ラフィ工程とエッチング工程でシリコン活性層の膜厚を
薄くしたい部分にシリコン酸化膜マスクを形成し、これ
により酸素イオン注入工程で注入される酸素イオンの、
シリコン単結晶基板中での深さをコントロールすること
により、膜厚の異なるシリコン活性層を有するＳＯＩ基
板を製造するものである。また、特開平１１−１６３１
２５号公報に開示されたものは、従来技術としてある貼
り合わせ法またはＳＩＭＯＸ法により形成されたＳＯＩ
基板の、シリコン酸化膜上のシリコン単結晶上に、レジ
ストマスクを形成し、酸素イオンを注入して低耐圧素子
用に電極の深さに応じた埋め込み酸化膜を形成すること
により膜厚の異なるシリコン活性層を有するＳＯＩ基板
を製造するものである。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の、膜厚の異なるシリコン活性層を有するＳＯＩ基板
の製造方法には、以下のような問題がある。すなわち、
まず特開平８−１６７６４６号公報に開示されたものに
おいては、一回の酸素イオン注入工程で活性層および埋
め込み酸化膜の両方の膜厚が決まるため、それらの膜厚
を任意にコントロールすることができない。また、特開
平１１−１６３１２５号公報に開示されたものにおいて
は、低耐圧領域のシリコン活性層の膜厚はイオン注入量
をコントロールすることによってコントロールできる
が、市販されているＳＯＩ基板を使用するため、使用す
るＳＯＩ基板によってシリコン層の膜厚が決まってしま
い、高耐圧領域のシリコン活性層の膜厚を任意に設定す
ることができないという問題がある。
来の、膜厚の異なるシリコン活性層を有するＳＯＩ基板
の製造方法には、以下のような問題がある。すなわち、
まず特開平８−１６７６４６号公報に開示されたものに
おいては、一回の酸素イオン注入工程で活性層および埋
め込み酸化膜の両方の膜厚が決まるため、それらの膜厚
を任意にコントロールすることができない。また、特開
平１１−１６３１２５号公報に開示されたものにおいて
は、低耐圧領域のシリコン活性層の膜厚はイオン注入量
をコントロールすることによってコントロールできる
が、市販されているＳＯＩ基板を使用するため、使用す
るＳＯＩ基板によってシリコン層の膜厚が決まってしま
い、高耐圧領域のシリコン活性層の膜厚を任意に設定す
ることができないという問題がある。
【０００７】本発明は、膜厚の異なるシリコン活性層を
有するＳＯＩ基板を製造するにあたって、活性層の膜厚
を任意にコントロールすることを可能とするＳＯＩ基板
の製造方法を提供することを課題とする。
有するＳＯＩ基板を製造するにあたって、活性層の膜厚
を任意にコントロールすることを可能とするＳＯＩ基板
の製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、本発明の第一の態様は、第１の膜厚の活性層を有す
る第１の領域と、前記第１の膜厚よりも厚い第２の膜厚
の活性層を有する第２の領域とからなるＳＯＩ基板を形
成するＳＯＩ基板の製造方法であって、半導体基板上の
前記第２の領域を形成しようとする領域に溝を形成し、
該半導体基板の表面および前記溝の少なくとも底面に、
酸素イオンを注入し、熱処理を行い、該半導体基板の表
面に前記第１の領域の埋め込み酸化膜および前記第１の
膜厚の活性層を形成するとともに、前記溝の少なくとも
底面に前記第２の領域の埋め込み酸化膜を形成する工程
と、前記溝内に、選択エピタキシャル成長で結晶性の半
導体層を堆積し、前記第２の膜厚の前記第２の領域の活
性層を形成する工程と、を含むことを特徴とするＳＯＩ
基板の製造方法を提供する。
に、本発明の第一の態様は、第１の膜厚の活性層を有す
る第１の領域と、前記第１の膜厚よりも厚い第２の膜厚
の活性層を有する第２の領域とからなるＳＯＩ基板を形
成するＳＯＩ基板の製造方法であって、半導体基板上の
前記第２の領域を形成しようとする領域に溝を形成し、
該半導体基板の表面および前記溝の少なくとも底面に、
酸素イオンを注入し、熱処理を行い、該半導体基板の表
面に前記第１の領域の埋め込み酸化膜および前記第１の
膜厚の活性層を形成するとともに、前記溝の少なくとも
底面に前記第２の領域の埋め込み酸化膜を形成する工程
と、前記溝内に、選択エピタキシャル成長で結晶性の半
導体層を堆積し、前記第２の膜厚の前記第２の領域の活
性層を形成する工程と、を含むことを特徴とするＳＯＩ
基板の製造方法を提供する。
【０００９】また、同様に前記課題を解決するために、
本発明の第二の態様は、第１の膜厚の活性層を有する第
１の領域と、前記第１の膜厚よりも厚い第２の膜厚の活
性層を有する第２の領域とからなるＳＯＩ基板を形成す
るＳＯＩ基板の製造方法であって、半導体基板の表面に
マスク膜を形成する工程と、前記半導体基板上の前記第
２の領域を形成しようとする領域において、前記マスク
膜を除去するとともに、前記半導体基板に溝を形成する
工程と、前記半導体基板の表面および前記溝の少なくと
も底面に、前記マスク膜を通過するエネルギで酸素イオ
ンを注入し、熱処理を行って、前記半導体基板の表面に
前記第１の領域の埋め込み酸化膜および前記第１の膜厚
の活性層を形成するとともに、前記溝の少なくとも底面
に前記第２の領域の埋め込み酸化膜を形成する工程と、
前記溝内に、前記マスク膜を成長防止膜とする選択エピ
タキシャル成長で結晶性の半導体層を堆積し、前記第２
の膜厚の前記第２の領域の活性層を形成する工程と、を
含むことを特徴とするＳＯＩ基板の製造方法を提供す
る。
本発明の第二の態様は、第１の膜厚の活性層を有する第
１の領域と、前記第１の膜厚よりも厚い第２の膜厚の活
性層を有する第２の領域とからなるＳＯＩ基板を形成す
るＳＯＩ基板の製造方法であって、半導体基板の表面に
マスク膜を形成する工程と、前記半導体基板上の前記第
２の領域を形成しようとする領域において、前記マスク
膜を除去するとともに、前記半導体基板に溝を形成する
工程と、前記半導体基板の表面および前記溝の少なくと
も底面に、前記マスク膜を通過するエネルギで酸素イオ
ンを注入し、熱処理を行って、前記半導体基板の表面に
前記第１の領域の埋め込み酸化膜および前記第１の膜厚
の活性層を形成するとともに、前記溝の少なくとも底面
に前記第２の領域の埋め込み酸化膜を形成する工程と、
前記溝内に、前記マスク膜を成長防止膜とする選択エピ
タキシャル成長で結晶性の半導体層を堆積し、前記第２
の膜厚の前記第２の領域の活性層を形成する工程と、を
含むことを特徴とするＳＯＩ基板の製造方法を提供す
る。
【００１０】また、前記溝の少なくとも底面に対して行
う酸素イオン注入を、前記溝の側壁に対しても行い、前
記熱処理によって、前記溝の側壁にも埋め込み酸化膜を
形成することにより、前記第２の膜厚の前記第２の領域
の活性層を、該活性層の底面および側壁が埋め込み酸化
膜によって前記半導体基板から分離されるように、形成
することが好ましい。
う酸素イオン注入を、前記溝の側壁に対しても行い、前
記熱処理によって、前記溝の側壁にも埋め込み酸化膜を
形成することにより、前記第２の膜厚の前記第２の領域
の活性層を、該活性層の底面および側壁が埋め込み酸化
膜によって前記半導体基板から分離されるように、形成
することが好ましい。
【００１１】
【発明の実施の形態】以下、本発明に係るＳＯＩ基板の
製造方法について、添付の図面に示される好適実施形態
を基に、詳細に説明する。
製造方法について、添付の図面に示される好適実施形態
を基に、詳細に説明する。
【００１２】図１は、本発明の一実施形態に係るＳＯＩ
基板の製造方法における製造工程を順を追って示す断面
図である。図１（ａ）は、ベア状態のシリコン単結晶基
板１０を示している。これに対して、まずこのシリコン
単結晶基板１０上にレジストを塗布して、通常のフォト
リソグラフィ工程により、レジストマスク（マスク膜）
１２を形成する。このとき、第１の膜厚の活性層を有す
る第１の領域を形成すべき前記基板１０上の領域にはレ
ジストマスク１２を設け、前記第１の膜厚よりも厚い第
２の膜厚の活性層を有する第２の領域を形成すべき前記
基板１０上の領域にはレジストに孔１４を開ける。そし
て、図１（ｂ）に示すように、レジストマスク１２の孔
１４の部分をドライエッチングして、シリコン単結晶基
板１０の前記第２の領域を形成しようとする領域に、溝
１６を形成する。このように溝１６を形成することによ
り、シリコン単結晶基板１０に段差を設け、後に膜厚の
異なる活性層を形成することを可能とするものである。
基板の製造方法における製造工程を順を追って示す断面
図である。図１（ａ）は、ベア状態のシリコン単結晶基
板１０を示している。これに対して、まずこのシリコン
単結晶基板１０上にレジストを塗布して、通常のフォト
リソグラフィ工程により、レジストマスク（マスク膜）
１２を形成する。このとき、第１の膜厚の活性層を有す
る第１の領域を形成すべき前記基板１０上の領域にはレ
ジストマスク１２を設け、前記第１の膜厚よりも厚い第
２の膜厚の活性層を有する第２の領域を形成すべき前記
基板１０上の領域にはレジストに孔１４を開ける。そし
て、図１（ｂ）に示すように、レジストマスク１２の孔
１４の部分をドライエッチングして、シリコン単結晶基
板１０の前記第２の領域を形成しようとする領域に、溝
１６を形成する。このように溝１６を形成することによ
り、シリコン単結晶基板１０に段差を設け、後に膜厚の
異なる活性層を形成することを可能とするものである。
【００１３】次に、図１（ｃ）に示すように、第１回の
酸素イオンの注入を行う。これは、図に示すように、シ
リコン単結晶基板１０表面に対して略垂直に注入され
る。このとき、表面のレジストマスク１２が付されてい
る前記第１の領域には、酸素イオンは注入されず、前記
第２の領域となるべき溝１６部の底面１６ａにのみ酸素
イオンが注入される。そして、これは将来厚い膜厚の活
性層を有する第２の領域となる部分への注入酸素量を上
げることとなる。またこのときの酸素イオンを注入する
ドーズ量は、例えば、４×Ｅ１７（ions/cm2) １８０
（KeＶ）である。
酸素イオンの注入を行う。これは、図に示すように、シ
リコン単結晶基板１０表面に対して略垂直に注入され
る。このとき、表面のレジストマスク１２が付されてい
る前記第１の領域には、酸素イオンは注入されず、前記
第２の領域となるべき溝１６部の底面１６ａにのみ酸素
イオンが注入される。そして、これは将来厚い膜厚の活
性層を有する第２の領域となる部分への注入酸素量を上
げることとなる。またこのときの酸素イオンを注入する
ドーズ量は、例えば、４×Ｅ１７（ions/cm2) １８０
（KeＶ）である。
【００１４】次に、図１（ｄ）、（ｅ）に示すように、
レジストマスク１２を剥離して、基板１０表面および溝
１６部に対して、注入角度４５°で、第２回および第３
回の酸素イオン注入を行う。このときのドーズ量は、例
えばそれぞれ４×Ｅ１７（ions/cm2) １８０（KeＶ）で
あるが、このように特にドーズ量を同じにする必要はな
い。これらの酸素イオンの斜め注入により、図１（ｅ）
に示すように、溝１６の底面１６ａには、より多くの酸
素イオンが注入され、後に他の部分より膜厚の厚いシリ
コン酸化膜が形成されることとなる。また、溝１６の側
面１６ｂにも酸素イオンが注入され、後に側面１６ｂに
もシリコン酸化膜が形成される。なお、このようにして
溝１６の四方の側面１６ｂすべてにシリコン酸化膜を形
成するには、厳密には４方向から（図１（ｄ）、（ｅ）
のように２方向からのみでなく）合計４回酸素イオンを
注入する必要がある。側壁１６ｂにシリコン酸化膜を形
成する方法はこれに限定されるものではなく、他に例え
ば全面に絶縁膜を堆積した後、異方性エッチングによっ
て側壁１６ｂ上にのみ残すような方法でもよい。
レジストマスク１２を剥離して、基板１０表面および溝
１６部に対して、注入角度４５°で、第２回および第３
回の酸素イオン注入を行う。このときのドーズ量は、例
えばそれぞれ４×Ｅ１７（ions/cm2) １８０（KeＶ）で
あるが、このように特にドーズ量を同じにする必要はな
い。これらの酸素イオンの斜め注入により、図１（ｅ）
に示すように、溝１６の底面１６ａには、より多くの酸
素イオンが注入され、後に他の部分より膜厚の厚いシリ
コン酸化膜が形成されることとなる。また、溝１６の側
面１６ｂにも酸素イオンが注入され、後に側面１６ｂに
もシリコン酸化膜が形成される。なお、このようにして
溝１６の四方の側面１６ｂすべてにシリコン酸化膜を形
成するには、厳密には４方向から（図１（ｄ）、（ｅ）
のように２方向からのみでなく）合計４回酸素イオンを
注入する必要がある。側壁１６ｂにシリコン酸化膜を形
成する方法はこれに限定されるものではなく、他に例え
ば全面に絶縁膜を堆積した後、異方性エッチングによっ
て側壁１６ｂ上にのみ残すような方法でもよい。
【００１５】次に、これを１３００℃以上の高温でアニ
ールする。これにより、図１（ｆ）に示すように、前工
程で酸素イオンが注入された部分にシリコン酸化膜（埋
め込み酸化膜）１８が形成されるとともに、その表面の
シリコン層２０の、前記酸素イオン注入によって生じた
結晶欠陥が回復される。次に、図１（ｇ）に示すよう
に、溝１６部以外の基板表面に、後の工程におけるエピ
タキシャル成長を阻害する成長防止膜として、窒化シリ
コン（ＳｉＮ）膜２２を形成する。これは、全面に窒化
シリコン膜を形成した後、フォトリソグラフィでレジス
トマスクを形成し、エッチングにより溝１６部の窒化シ
リコン膜を取り除くようにすればよい。
ールする。これにより、図１（ｆ）に示すように、前工
程で酸素イオンが注入された部分にシリコン酸化膜（埋
め込み酸化膜）１８が形成されるとともに、その表面の
シリコン層２０の、前記酸素イオン注入によって生じた
結晶欠陥が回復される。次に、図１（ｇ）に示すよう
に、溝１６部以外の基板表面に、後の工程におけるエピ
タキシャル成長を阻害する成長防止膜として、窒化シリ
コン（ＳｉＮ）膜２２を形成する。これは、全面に窒化
シリコン膜を形成した後、フォトリソグラフィでレジス
トマスクを形成し、エッチングにより溝１６部の窒化シ
リコン膜を取り除くようにすればよい。
【００１６】次に、図１（ｈ）に示すように、窒化シリ
コン膜２２をマスクとして、溝１６部に対して選択エピ
タキシャルを行い、結晶性のシリコン層２４を成長させ
る。エピタキシャル用のガスとしては、特に限定はされ
ないが、例えばシラン（ＳｉＨ4 ）、あるいはジクロル
シラン（ＳｉＨ2 Ｃｌ2 ）や四塩化珪素（ＳｉＣｌ4）
等が好適に例示される。この時、窒化シリコン膜がシリ
コンのエピタキシャル成長に対する成長防止膜として働
き、溝部のみに選択的に結晶性のシリコン層が堆積す
る。次に、図１（ｉ）に示すように、例えば燐酸で表面
の窒化シリコン膜を剥離する。なお、エピタキシャル成
長を防止するマスク膜として窒化シリコン膜の代わり
に、多結晶シリコン膜を用いることもできる。この場
合、多結晶シリコン膜上にはエピタキシャル成長した単
結晶のシリコン層ではなく、多結晶のシリコン層が堆積
する。この堆積した多結晶シリコン層およびマスクとし
て使用した多結晶シリコン膜をフッ化水素（ＨＦ）に硝
酸を混ぜた溶液でエッチングする。
コン膜２２をマスクとして、溝１６部に対して選択エピ
タキシャルを行い、結晶性のシリコン層２４を成長させ
る。エピタキシャル用のガスとしては、特に限定はされ
ないが、例えばシラン（ＳｉＨ4 ）、あるいはジクロル
シラン（ＳｉＨ2 Ｃｌ2 ）や四塩化珪素（ＳｉＣｌ4）
等が好適に例示される。この時、窒化シリコン膜がシリ
コンのエピタキシャル成長に対する成長防止膜として働
き、溝部のみに選択的に結晶性のシリコン層が堆積す
る。次に、図１（ｉ）に示すように、例えば燐酸で表面
の窒化シリコン膜を剥離する。なお、エピタキシャル成
長を防止するマスク膜として窒化シリコン膜の代わり
に、多結晶シリコン膜を用いることもできる。この場
合、多結晶シリコン膜上にはエピタキシャル成長した単
結晶のシリコン層ではなく、多結晶のシリコン層が堆積
する。この堆積した多結晶シリコン層およびマスクとし
て使用した多結晶シリコン膜をフッ化水素（ＨＦ）に硝
酸を混ぜた溶液でエッチングする。
【００１７】最後に、図１（ｊ）に示すように、ポリッ
シングで表面を研磨してなめらかにし、薄い膜厚のシリ
コン層２０の第１の領域とそれより厚いシリコン層２４
の第２の領域を有するＳＯＩ基板が完成する。なお、ポ
リッシングの代わりにＣＭＰ（Chemical Mechanical Po
lishing)によって表面の研磨を行ってもよい。
シングで表面を研磨してなめらかにし、薄い膜厚のシリ
コン層２０の第１の領域とそれより厚いシリコン層２４
の第２の領域を有するＳＯＩ基板が完成する。なお、ポ
リッシングの代わりにＣＭＰ（Chemical Mechanical Po
lishing)によって表面の研磨を行ってもよい。
【００１８】このように、本実施形態によれば、シリコ
ン基板をエッチングして溝を設け、酸素イオンを注入
し、選択エピタキシャルを行うという技術を組み合わせ
ることにより、膜厚の異なる活性層を有する領域の混在
するＳＯＩ基板を製造することができる。このとき、エ
ッチング量をコントロールすることにより溝の深さを調
整し、溝部に形成される厚い活性層の膜厚を調整するこ
とができる。また、イオン注入における注入エネルギー
および注入量をコントロールすることにより埋め込み酸
化膜の深さおよび厚さをシリコン活性層の厚さに応じて
調整することができる。このように本実施形態によれ
ば、シリコン活性層およびその下の埋め込み酸化膜の厚
さを任意にコントロールすることができる。さらに、２
種類もしくはそれ以上の深さの溝を形成してエピタキシ
ャル成長を行い、活性層の厚さの異なる、複数の種類の
高耐圧領域を同一ＳＯＩ基板上に形成することができ
る。もしくはさらに、この２種類もしくはそれ以上の深
さの溝に対する酸素のイオン注入条件を変化させること
により、活性層および埋め込み酸化膜の両方の厚さの異
なる、複数の種類の高耐圧領域を同一ＳＯＩ基板上に形
成することができる。
ン基板をエッチングして溝を設け、酸素イオンを注入
し、選択エピタキシャルを行うという技術を組み合わせ
ることにより、膜厚の異なる活性層を有する領域の混在
するＳＯＩ基板を製造することができる。このとき、エ
ッチング量をコントロールすることにより溝の深さを調
整し、溝部に形成される厚い活性層の膜厚を調整するこ
とができる。また、イオン注入における注入エネルギー
および注入量をコントロールすることにより埋め込み酸
化膜の深さおよび厚さをシリコン活性層の厚さに応じて
調整することができる。このように本実施形態によれ
ば、シリコン活性層およびその下の埋め込み酸化膜の厚
さを任意にコントロールすることができる。さらに、２
種類もしくはそれ以上の深さの溝を形成してエピタキシ
ャル成長を行い、活性層の厚さの異なる、複数の種類の
高耐圧領域を同一ＳＯＩ基板上に形成することができ
る。もしくはさらに、この２種類もしくはそれ以上の深
さの溝に対する酸素のイオン注入条件を変化させること
により、活性層および埋め込み酸化膜の両方の厚さの異
なる、複数の種類の高耐圧領域を同一ＳＯＩ基板上に形
成することができる。
【００１９】次に、本実施形態の他の例について説明す
る。図２に、ＳＯＩ基板の製造工程の他の例を順を追っ
て断面図で示す。図２（ａ）は、ベア状態のシリコン単
結晶基板３０を示しており、これに対して全面に例えば
窒化シリコン膜（ＳｉＮ）３２等の、エピタキシャルを
阻害するマスク膜を形成する。そして、その上にレジス
ト３４を形成し、フォトリソグラフィにより、膜厚の厚
い第２の領域を形成すべき部分に孔を開けるように窒化
シリコン膜３２をエッチングしてマスクを作成する。そ
して、図２（ｂ）に示すように、シリコン単結晶基板３
０をエッチングして第２の領域となる部分に溝３６を形
成する。
る。図２に、ＳＯＩ基板の製造工程の他の例を順を追っ
て断面図で示す。図２（ａ）は、ベア状態のシリコン単
結晶基板３０を示しており、これに対して全面に例えば
窒化シリコン膜（ＳｉＮ）３２等の、エピタキシャルを
阻害するマスク膜を形成する。そして、その上にレジス
ト３４を形成し、フォトリソグラフィにより、膜厚の厚
い第２の領域を形成すべき部分に孔を開けるように窒化
シリコン膜３２をエッチングしてマスクを作成する。そ
して、図２（ｂ）に示すように、シリコン単結晶基板３
０をエッチングして第２の領域となる部分に溝３６を形
成する。
【００２０】次に、図２（ｃ）に示すように、レジスト
３４を剥離して、窒化シリコン膜３２を突き抜けるよう
なエネルギーで、酸素イオンを注入する。このとき、窒
化シリコン膜３２のない溝３６の底面３６ａの方がより
多くの酸素イオンが注入される。次にこれを、例えば１
３００℃以上の高温でアニールする。これにより、図２
（ｄ）に示すように、前工程で酸素イオンが注入された
部分にシリコン酸化膜（埋め込み酸化膜）３８が形成さ
れる
３４を剥離して、窒化シリコン膜３２を突き抜けるよう
なエネルギーで、酸素イオンを注入する。このとき、窒
化シリコン膜３２のない溝３６の底面３６ａの方がより
多くの酸素イオンが注入される。次にこれを、例えば１
３００℃以上の高温でアニールする。これにより、図２
（ｄ）に示すように、前工程で酸素イオンが注入された
部分にシリコン酸化膜（埋め込み酸化膜）３８が形成さ
れる
【００２１】次に、図２（ｅ）に示すように、前記第一
実施形態と同様に選択エピタキシャルを行うことによ
り、溝３６部にシリコン層４４を成長させる。窒化シリ
コン膜３２はエピタキシャルを阻害するため、窒化シリ
コン膜３２の存在する基板表面にはシリコン層は成長し
ない。その後は、第一実施形態と同様にして、窒化シリ
コン膜３２を剥離して、表面を研磨して、薄い膜厚のシ
リコン層４０の第１の領域とそれより厚いシリコン層４
４の第２の領域を有するＳＯＩ基板が完成する。この例
においては、最初に窒化シリコン膜を形成してしまい、
これを選択エピタキシャルのマスクだけでなくシリコン
層のエッチングのマスクにも兼用するようにしたため、
第一実施形態のようにシリコン層のエッチング用のマス
クの他に選択エピタキシャルの前に再度窒化シリコン膜
のマスクを形成する必要はなく、工程数を削減すること
ができる。一回の酸素イオン注入で第１および第２の領
域の埋め込み酸化膜を形成するため、第１および第２の
領域の埋め込み酸化膜の膜厚を独立に設定することは困
難である。しかし、第１および第２の領域の活性層の膜
厚については、図１の実施形態の場合と同様に、任意に
コントロールすることが可能である。
実施形態と同様に選択エピタキシャルを行うことによ
り、溝３６部にシリコン層４４を成長させる。窒化シリ
コン膜３２はエピタキシャルを阻害するため、窒化シリ
コン膜３２の存在する基板表面にはシリコン層は成長し
ない。その後は、第一実施形態と同様にして、窒化シリ
コン膜３２を剥離して、表面を研磨して、薄い膜厚のシ
リコン層４０の第１の領域とそれより厚いシリコン層４
４の第２の領域を有するＳＯＩ基板が完成する。この例
においては、最初に窒化シリコン膜を形成してしまい、
これを選択エピタキシャルのマスクだけでなくシリコン
層のエッチングのマスクにも兼用するようにしたため、
第一実施形態のようにシリコン層のエッチング用のマス
クの他に選択エピタキシャルの前に再度窒化シリコン膜
のマスクを形成する必要はなく、工程数を削減すること
ができる。一回の酸素イオン注入で第１および第２の領
域の埋め込み酸化膜を形成するため、第１および第２の
領域の埋め込み酸化膜の膜厚を独立に設定することは困
難である。しかし、第１および第２の領域の活性層の膜
厚については、図１の実施形態の場合と同様に、任意に
コントロールすることが可能である。
【００２２】以上、本発明のＳＯＩ基板の製造方法につ
いて詳細に説明したが、本発明は、以上の例には限定さ
れず、本発明の要旨を逸脱しない範囲において、各種の
改良や変更を行ってもよいのはもちろんである。例え
ば、既存のＳＩＭＯＸ基板等を用いて、これに穴を開け
て上述したように膜厚の厚い第２の領域を設けるように
してもよい。
いて詳細に説明したが、本発明は、以上の例には限定さ
れず、本発明の要旨を逸脱しない範囲において、各種の
改良や変更を行ってもよいのはもちろんである。例え
ば、既存のＳＩＭＯＸ基板等を用いて、これに穴を開け
て上述したように膜厚の厚い第２の領域を設けるように
してもよい。
【００２３】
【発明の効果】以上説明した通り、本発明によれば、そ
の表面に膜厚の異なる活性層を有する複数の領域を形成
することができ、その活性層の膜厚を任意にコントロー
ルすることができる。また、複数の種類の厚い活性層を
有する高耐圧領域を容易に形成することが可能となる。
の表面に膜厚の異なる活性層を有する複数の領域を形成
することができ、その活性層の膜厚を任意にコントロー
ルすることができる。また、複数の種類の厚い活性層を
有する高耐圧領域を容易に形成することが可能となる。
【図１】 （ａ）〜（ｊ）は、本発明の一実施形態に係
るＳＯＩ基板の製造方法における製造工程を示す断面図
である。
るＳＯＩ基板の製造方法における製造工程を示す断面図
である。
【図２】 （ａ）〜（ｅ）は、他の製造工程の例を示す
断面図である。
断面図である。
１０、３０ シリコン単結晶基板 １２ レジストマスク １４ （レジストマスクの）孔 １６、３６ 溝 １６ａ、３６ａ 溝の底面 １６ｂ 溝の側面 １８、３８ シリコン酸化膜 ２０、４０ （薄い）シリコン層 ２２、３２ 窒化シリコン膜 ２４、４４ （エピタキシャル成長された）結晶性シリ
コン層
コン層
Claims (3)
- 【請求項１】第１の膜厚の活性層を有する第１の領域
と、前記第１の膜厚よりも厚い第２の膜厚の活性層を有
する第２の領域とからなるＳＯＩ基板を形成するＳＯＩ
基板の製造方法であって、 半導体基板上の前記第２の領域を形成しようとする領域
に溝を形成し、 該半導体基板の表面および前記溝の少なくとも底面に、
酸素イオンを注入し、熱処理を行い、該半導体基板の表
面に前記第１の領域の埋め込み酸化膜および前記第１の
膜厚の活性層を形成するとともに、前記溝の少なくとも
底面に前記第２の領域の埋め込み酸化膜を形成する工程
と、 前記溝内に、選択エピタキシャル成長で結晶性の半導体
層を堆積し、前記第２の膜厚の前記第２の領域の活性層
を形成する工程と、 を含むことを特徴とするＳＯＩ基板の製造方法。 - 【請求項２】第１の膜厚の活性層を有する第１の領域
と、前記第１の膜厚よりも厚い第２の膜厚の活性層を有
する第２の領域とからなるＳＯＩ基板を形成するＳＯＩ
基板の製造方法であって、 半導体基板の表面にマスク膜を形成する工程と、 前記半導体基板上の前記第２の領域を形成しようとする
領域において、前記マスク膜を除去するとともに、前記
半導体基板に溝を形成する工程と、 前記半導体基板の表面および前記溝の少なくとも底面
に、前記マスク膜を通過するエネルギで酸素イオンを注
入し、熱処理を行って、前記半導体基板の表面に前記第
１の領域の埋め込み酸化膜および前記第１の膜厚の活性
層を形成するとともに、前記溝の少なくとも底面に前記
第２の領域の埋め込み酸化膜を形成する工程と、 前記溝内に、前記マスク膜を成長防止膜とする選択エピ
タキシャル成長で結晶性の半導体層を堆積し、前記第２
の膜厚の前記第２の領域の活性層を形成する工程と、 を含むことを特徴とするＳＯＩ基板の製造方法。 - 【請求項３】前記溝の少なくとも底面に対して行う酸素
イオン注入を、前記溝の側壁に対しても行い、前記熱処
理によって、前記溝の側壁にも埋め込み酸化膜を形成す
ることにより、前記第２の膜厚の前記第２の領域の活性
層を、該活性層の底面および側壁が埋め込み酸化膜によ
って前記半導体基板から分離されるように、形成するこ
とを特徴とする請求項１または２に記載のＳＯＩ基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123944A JP2001308173A (ja) | 2000-04-25 | 2000-04-25 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123944A JP2001308173A (ja) | 2000-04-25 | 2000-04-25 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308173A true JP2001308173A (ja) | 2001-11-02 |
Family
ID=18634156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123944A Withdrawn JP2001308173A (ja) | 2000-04-25 | 2000-04-25 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124642A (ja) * | 2000-10-19 | 2002-04-26 | Takehide Shirato | 半導体装置及びその製造方法 |
-
2000
- 2000-04-25 JP JP2000123944A patent/JP2001308173A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124642A (ja) * | 2000-10-19 | 2002-04-26 | Takehide Shirato | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| US7023057B2 (en) | CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding | |
| US6001706A (en) | Method for making improved shallow trench isolation for semiconductor integrated circuits | |
| KR101175342B1 (ko) | 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법 | |
| US5482871A (en) | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate | |
| JP4195734B2 (ja) | 集積回路のトレンチ分離製作方法 | |
| JP2003273206A (ja) | 半導体装置とその製造方法 | |
| JPS6175540A (ja) | 集積回路の製法 | |
| EP0701286B1 (en) | Silicon on insulating substrate and manufacturing method for same | |
| JP2006040911A (ja) | 半導体装置及びその製造方法 | |
| US6617202B2 (en) | Method for fabricating a full depletion type SOI device | |
| US6127244A (en) | Method of manufacturing semiconductor device | |
| JP2006237612A (ja) | 半導体基板内に分離領域を形成する方法および絶縁体集積回路上にシリコンを形成する方法 | |
| US20070087514A1 (en) | SOI substrate with selective oxide layer thickness control | |
| JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
| JPH0348656B2 (ja) | ||
| JP4328708B2 (ja) | Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| KR100529633B1 (ko) | 에피택셜 실리콘을 이용한 반도체 소자 및 그 제조 방법 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JP2001308173A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP2005327867A (ja) | 半導体装置およびその製造方法 | |
| JP2003142694A (ja) | Ｓｏｉデバイスの素子分離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |