JP2001298101A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2001298101A JP2001298101A JP2000112168A JP2000112168A JP2001298101A JP 2001298101 A JP2001298101 A JP 2001298101A JP 2000112168 A JP2000112168 A JP 2000112168A JP 2000112168 A JP2000112168 A JP 2000112168A JP 2001298101 A JP2001298101 A JP 2001298101A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- hole
- base substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 取り扱いに優れた識別表示を有する半導体装
置及びその製造方法、回路基板並びに電子機器に関す
る。 【解決手段】 半導体装置の製造方法は、ベース基板２
２の少なくとも一方の面に薄膜パターンが形成された配
線基板２０の一方の面に樹脂３０を設ける工程を含み、
前記樹脂３０が設けられる面とは反対側の面からの、前
記樹脂３０の露出の有無によって識別表示がされる。
置及びその製造方法、回路基板並びに電子機器に関す
る。 【解決手段】 半導体装置の製造方法は、ベース基板２
２の少なくとも一方の面に薄膜パターンが形成された配
線基板２０の一方の面に樹脂３０を設ける工程を含み、
前記樹脂３０が設けられる面とは反対側の面からの、前
記樹脂３０の露出の有無によって識別表示がされる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】ＣＳＰ（Chip Scale/ Size Package）型
やＢＧＡ（Ball Grid Array）型のパッケージの一つと
して、基板に半導体チップをワイヤボンディングして、
モールド樹脂によって片面が封止されたものがある。
やＢＧＡ（Ball Grid Array）型のパッケージの一つと
して、基板に半導体チップをワイヤボンディングして、
モールド樹脂によって片面が封止されたものがある。
【０００３】このような半導体装置において、モールド
工程前に、配線パターンやワイヤボンディングの不良を
認識するために、インクなどで基板に識別表示を記す必
要があった。
工程前に、配線パターンやワイヤボンディングの不良を
認識するために、インクなどで基板に識別表示を記す必
要があった。
【０００４】しかし、この場合に、インクが金型や他の
基板に転写することがあった。また、基板の樹脂封止領
域外に識別表示をつけた場合、モールド後に個々の半導
体装置に切断すると、不良があることを認識できないと
いう不都合が生じた。
基板に転写することがあった。また、基板の樹脂封止領
域外に識別表示をつけた場合、モールド後に個々の半導
体装置に切断すると、不良があることを認識できないと
いう不都合が生じた。
【０００５】本発明はこの問題点を解決するためのもの
であり、その目的は、取り扱いに優れた識別表示を有す
る半導体装置及びその製造方法、回路基板並びに電子機
器に関する。
であり、その目的は、取り扱いに優れた識別表示を有す
る半導体装置及びその製造方法、回路基板並びに電子機
器に関する。
【０００６】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、ベース基板の少なくとも一方の面
に薄膜パターンが形成された配線基板の一方の面に樹脂
を設ける工程を含み、前記樹脂が設けられる面とは反対
側の面からの、前記樹脂の露出の有無によって識別表示
がされる。
体装置の製造方法は、ベース基板の少なくとも一方の面
に薄膜パターンが形成された配線基板の一方の面に樹脂
を設ける工程を含み、前記樹脂が設けられる面とは反対
側の面からの、前記樹脂の露出の有無によって識別表示
がされる。
【０００７】本発明によれば、配線基板の一方の面に設
けた樹脂の他方の面への露出の有無によって半導体装置
の特性を識別する。他方の面に樹脂を露出する場合は、
例えば貫通穴を形成すればよい。これによれば、樹脂を
設けるのと同時に識別を示すことができるので、改めて
識別表示のための工程を設ける必要がない。さらに、最
終的に製品となる配線基板の領域に識別を示すことがで
きるので、例えば複数の半導体チップごとに配線基板を
切断した後であっても、確実に半導体装置の特性を識別
できる。
けた樹脂の他方の面への露出の有無によって半導体装置
の特性を識別する。他方の面に樹脂を露出する場合は、
例えば貫通穴を形成すればよい。これによれば、樹脂を
設けるのと同時に識別を示すことができるので、改めて
識別表示のための工程を設ける必要がない。さらに、最
終的に製品となる配線基板の領域に識別を示すことがで
きるので、例えば複数の半導体チップごとに配線基板を
切断した後であっても、確実に半導体装置の特性を識別
できる。
【０００８】なお、半導体装置の特性の識別は、例え
ば、製造工程時又は完成時においての不良、半導体チッ
プに形成された集積回路の機能分類などの識別に用いる
ことができる。
ば、製造工程時又は完成時においての不良、半導体チッ
プに形成された集積回路の機能分類などの識別に用いる
ことができる。
【０００９】（２）この半導体装置の製造方法におい
て、前記薄膜パターンは、前記ベース基板の少なくとも
一方の面に形成された配線と、前記ベース基板における
前記樹脂が設けられる面に形成された識別部とを有し、
前記ベース基板は穴を有し、前記識別部は予め前記穴を
塞いで形成されており、２種類の意味のうち、いずれか
一方は、前記識別部に貫通穴を形成し、前記貫通穴を介
して前記樹脂を前記穴に充填して、前記樹脂を露出させ
ることで表示し、他方は前記識別部によって前記樹脂を
覆うことで表示してもよい。
て、前記薄膜パターンは、前記ベース基板の少なくとも
一方の面に形成された配線と、前記ベース基板における
前記樹脂が設けられる面に形成された識別部とを有し、
前記ベース基板は穴を有し、前記識別部は予め前記穴を
塞いで形成されており、２種類の意味のうち、いずれか
一方は、前記識別部に貫通穴を形成し、前記貫通穴を介
して前記樹脂を前記穴に充填して、前記樹脂を露出させ
ることで表示し、他方は前記識別部によって前記樹脂を
覆うことで表示してもよい。
【００１０】これによって、半導体装置を識別するとき
に、樹脂及び識別部のそれぞれの露出を見分ければよい
ので、容易に識別することができる。また、樹脂を穴に
充填して露出させるので、確実に樹脂の露出を認識する
ことができる。
に、樹脂及び識別部のそれぞれの露出を見分ければよい
ので、容易に識別することができる。また、樹脂を穴に
充填して露出させるので、確実に樹脂の露出を認識する
ことができる。
【００１１】（３）この半導体装置の製造方法におい
て、前記薄膜パターンは、前記ベース基板の少なくとも
一方の面に形成された配線と、前記ベース基板における
前記樹脂が設けられる面とは反対側の面に形成された識
別部とを有し、２種類の意味のうち、いずれか一方は、
前記識別部に貫通穴を形成し、前記貫通穴を介して前記
樹脂を露出させることで表示し、他方は前記識別部によ
って前記樹脂を覆うことで表示してもよい。
て、前記薄膜パターンは、前記ベース基板の少なくとも
一方の面に形成された配線と、前記ベース基板における
前記樹脂が設けられる面とは反対側の面に形成された識
別部とを有し、２種類の意味のうち、いずれか一方は、
前記識別部に貫通穴を形成し、前記貫通穴を介して前記
樹脂を露出させることで表示し、他方は前記識別部によ
って前記樹脂を覆うことで表示してもよい。
【００１２】これによって、半導体装置を識別するとき
に、樹脂及び識別部のそれぞれの露出を見分ければよい
ので、容易に識別することができる。
に、樹脂及び識別部のそれぞれの露出を見分ければよい
ので、容易に識別することができる。
【００１３】（４）この半導体装置の製造方法におい
て、前記識別部の中央部は、前記穴とは反対側の面にお
いて、その周囲の面よりも窪んで形成され、前記窪んだ
部分に前記樹脂を充填させて一方の意味を表示してもよ
い。
て、前記識別部の中央部は、前記穴とは反対側の面にお
いて、その周囲の面よりも窪んで形成され、前記窪んだ
部分に前記樹脂を充填させて一方の意味を表示してもよ
い。
【００１４】これによって、樹脂を窪んだ部分に充填し
て露出させるので、確実に樹脂の露出を認識することが
できる。
て露出させるので、確実に樹脂の露出を認識することが
できる。
【００１５】（５）この半導体装置の製造方法におい
て、前記配線は、少なくとも前記樹脂が設けられる面と
は反対側の面に形成されており、前記反対側の面には、
少なくとも前記識別部の前記中央部を除いて、保護膜が
形成されることで、前記中央部が前記保護膜の表面より
も窪んでいてもよい。
て、前記配線は、少なくとも前記樹脂が設けられる面と
は反対側の面に形成されており、前記反対側の面には、
少なくとも前記識別部の前記中央部を除いて、保護膜が
形成されることで、前記中央部が前記保護膜の表面より
も窪んでいてもよい。
【００１６】これによれば、樹脂を保護膜によって窪ん
だ部分に充填して露出させるので、確実に樹脂の露出を
認識することができる。
だ部分に充填して露出させるので、確実に樹脂の露出を
認識することができる。
【００１７】（６）この半導体装置の製造方法におい
て、前記樹脂を、前記ベース基板の半導体チップを搭載
する側の面に設けてもよい。
て、前記樹脂を、前記ベース基板の半導体チップを搭載
する側の面に設けてもよい。
【００１８】（７）本発明に係る半導体装置は、ベース
基板と、前記ベース基板の少なくとも一方の面に形成さ
れた配線とを有する配線基板と、前記ベース基板に搭載
された少なくとも一つの半導体チップと、前記ベース基
板の前記半導体チップが搭載された側の面に設けられた
樹脂と、を含み、前記配線基板に形成された貫通穴を介
して、前記配線基板における前記樹脂が設けられた面と
は反対側の面に前記樹脂が露出してなる部位を有する。
基板と、前記ベース基板の少なくとも一方の面に形成さ
れた配線とを有する配線基板と、前記ベース基板に搭載
された少なくとも一つの半導体チップと、前記ベース基
板の前記半導体チップが搭載された側の面に設けられた
樹脂と、を含み、前記配線基板に形成された貫通穴を介
して、前記配線基板における前記樹脂が設けられた面と
は反対側の面に前記樹脂が露出してなる部位を有する。
【００１９】（８）この半導体装置において、前記ベー
ス基板には少なくとも一つの穴が形成され、前記ベース
基板における前記樹脂が設けられた面の側に前記穴を覆
うように識別部が形成され、前記識別部に前記貫通穴が
形成され、前記識別表示は、前記貫通穴を介して前記樹
脂が前記穴に充填されていてもよい。
ス基板には少なくとも一つの穴が形成され、前記ベース
基板における前記樹脂が設けられた面の側に前記穴を覆
うように識別部が形成され、前記識別部に前記貫通穴が
形成され、前記識別表示は、前記貫通穴を介して前記樹
脂が前記穴に充填されていてもよい。
【００２０】（９）この半導体装置において、前記ベー
ス基板には少なくとも一つの穴が形成され、前記ベース
基板における前記樹脂が設けられた面とは反対側の面に
前記穴を覆うように識別部が形成され、前記識別部に前
記貫通穴が形成され、前記反対側の面には少なくとも前
記識別部の中央部を除いて保護膜が形成されることで、
前記中央部が前記保護膜の表面より窪んでなり、前記識
別表示は、前記貫通穴を介して前記窪んだ部分に前記樹
脂が充填されていてもよい。
ス基板には少なくとも一つの穴が形成され、前記ベース
基板における前記樹脂が設けられた面とは反対側の面に
前記穴を覆うように識別部が形成され、前記識別部に前
記貫通穴が形成され、前記反対側の面には少なくとも前
記識別部の中央部を除いて保護膜が形成されることで、
前記中央部が前記保護膜の表面より窪んでなり、前記識
別表示は、前記貫通穴を介して前記窪んだ部分に前記樹
脂が充填されていてもよい。
【００２１】（１０）本発明に係る半導体装置は、ベー
ス基板と、前記ベース基板の少なくとも一方の面に形成
された配線とを有する配線基板と、前記ベース基板に搭
載された少なくとも一つの半導体チップと、前記ベース
基板の前記半導体チップが搭載された側の面に設けられ
た樹脂と、を含み、前記配線は、前記基板に複数の外部
端子を設けるためのランド部を有しており、前記樹脂が
設けられた面とは反対側の面に、前記ランド部とは別に
識別部が露出してなる部位を有する。
ス基板と、前記ベース基板の少なくとも一方の面に形成
された配線とを有する配線基板と、前記ベース基板に搭
載された少なくとも一つの半導体チップと、前記ベース
基板の前記半導体チップが搭載された側の面に設けられ
た樹脂と、を含み、前記配線は、前記基板に複数の外部
端子を設けるためのランド部を有しており、前記樹脂が
設けられた面とは反対側の面に、前記ランド部とは別に
識別部が露出してなる部位を有する。
【００２２】（１１）この半導体装置において、前記識
別部は、前記配線と同一部材から形成されていてもよ
い。
別部は、前記配線と同一部材から形成されていてもよ
い。
【００２３】これによって、識別部を配線と一体的に形
成することができる。
成することができる。
【００２４】（１２）本発明に係る回路基板は、上記半
導体装置が搭載されている。
導体装置が搭載されている。
【００２５】（１３）本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【００２６】
【発明の実施の形態】以下に、本発明の好適な実施の形
態について図面を参照して説明する。
態について図面を参照して説明する。
【００２７】（第１の実施の形態）図１及び図２は、本
実施の形態に係る半導体装置及びその製造方法を示す図
である。本実施の形態に係る半導体装置は、半導体チッ
プ１０と、配線基板２０と、配線基板２０の一方の面に
設けられた樹脂３０と、を含む。
実施の形態に係る半導体装置及びその製造方法を示す図
である。本実施の形態に係る半導体装置は、半導体チッ
プ１０と、配線基板２０と、配線基板２０の一方の面に
設けられた樹脂３０と、を含む。
【００２８】半導体チップ１０の一つの面（能動面）に
は、複数の電極（図示しない）が形成されている。複数
の電極は、半導体チップ１０の平面形状が矩形（正方形
又は長方形）である場合には、少なくとも一辺（対向す
る二辺又は全ての辺を含む）に沿って形成されている。
あるいは、半導体チップ１０の一方の面の中央に複数の
電極を形成してもよい。
は、複数の電極（図示しない）が形成されている。複数
の電極は、半導体チップ１０の平面形状が矩形（正方形
又は長方形）である場合には、少なくとも一辺（対向す
る二辺又は全ての辺を含む）に沿って形成されている。
あるいは、半導体チップ１０の一方の面の中央に複数の
電極を形成してもよい。
【００２９】配線基板２０は、ベース基板２２と薄膜パ
ターンとを含む。
ターンとを含む。
【００３０】ベース基板２２は、有機系又は無機系のい
ずれの材料から形成されたものであってもよく、これら
の複合構造からなるものであってもよい。有機系の材料
から形成されたベース基板２２として、例えばポリイミ
ド樹脂からなるフレキシブル基板が挙げられる。フレキ
シブル基板として、ＴＡＢ技術で使用されるテープを使
用してもよい。また、無機系の材料から形成されたベー
ス基板２２として、例えばセラミック基板やガラス基板
が挙げられる。有機系及び無機系の材料の複合構造とし
て、例えばガラスエポキシ基板が挙げられる。また、ベ
ース基板２２の厚みは、その材質により決まることが多
いが、これも特に限定されない。
ずれの材料から形成されたものであってもよく、これら
の複合構造からなるものであってもよい。有機系の材料
から形成されたベース基板２２として、例えばポリイミ
ド樹脂からなるフレキシブル基板が挙げられる。フレキ
シブル基板として、ＴＡＢ技術で使用されるテープを使
用してもよい。また、無機系の材料から形成されたベー
ス基板２２として、例えばセラミック基板やガラス基板
が挙げられる。有機系及び無機系の材料の複合構造とし
て、例えばガラスエポキシ基板が挙げられる。また、ベ
ース基板２２の厚みは、その材質により決まることが多
いが、これも特に限定されない。
【００３１】薄膜パターンは、配線２４及び識別部２６
を含む。薄膜パターンは、配線パターンであってもよ
く、その一部が配線２４であり、残りの部分が識別部２
６であってもよい。
を含む。薄膜パターンは、配線パターンであってもよ
く、その一部が配線２４であり、残りの部分が識別部２
６であってもよい。
【００３２】配線２４は、ベース基板２２の一方、又は
両方の面に形成されていてもよい。配線２４は、複数層
から構成されることが多い。例えば、銅（Ｃｕ）、クロ
ーム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チ
タンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層
して配線２４を形成することができる。例えば、フォト
リソグラフィ、スパッタ、又はメッキ処理によって配線
２４を形成してもよい。また、配線パターンの一部は、
面積の大きいランド部となっていてもよい。例えば、配
線２４の一部をなすランド部は電気的接続部を十分に確
保する機能を有し、半導体チップ１０及び半導体装置の
外部端子４０との電気的な接続部に設けられることが多
い。また、識別部２６がランド部となっていてもよい。
なお、配線２４がベース基板２２の両方の面に形成され
る場合は、配線基板２０は両方の面を電気的に導通する
スルーホールを有していてもよい。
両方の面に形成されていてもよい。配線２４は、複数層
から構成されることが多い。例えば、銅（Ｃｕ）、クロ
ーム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チ
タンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層
して配線２４を形成することができる。例えば、フォト
リソグラフィ、スパッタ、又はメッキ処理によって配線
２４を形成してもよい。また、配線パターンの一部は、
面積の大きいランド部となっていてもよい。例えば、配
線２４の一部をなすランド部は電気的接続部を十分に確
保する機能を有し、半導体チップ１０及び半導体装置の
外部端子４０との電気的な接続部に設けられることが多
い。また、識別部２６がランド部となっていてもよい。
なお、配線２４がベース基板２２の両方の面に形成され
る場合は、配線基板２０は両方の面を電気的に導通する
スルーホールを有していてもよい。
【００３３】本実施の形態では、識別部２６は、ベース
基板２２における樹脂３０が設けられる面に形成され
る。後述するように、ベース基板２２に穴２３が形成さ
れている場合は、識別部２６は予め穴２３を塞いで形成
されてもよい。また、識別部２６は配線２４と同一部材
であってもよく、別の部材からなってもよい。同一部材
である場合に、例えば、配線パターンにおける複数のラ
ンド部の一つを識別部２６としてもよい。識別部２６の
形状及び材質は特に限定されず、配線２４と電気的に接
続されていても接続されていなくても構わない。
基板２２における樹脂３０が設けられる面に形成され
る。後述するように、ベース基板２２に穴２３が形成さ
れている場合は、識別部２６は予め穴２３を塞いで形成
されてもよい。また、識別部２６は配線２４と同一部材
であってもよく、別の部材からなってもよい。同一部材
である場合に、例えば、配線パターンにおける複数のラ
ンド部の一つを識別部２６としてもよい。識別部２６の
形状及び材質は特に限定されず、配線２４と電気的に接
続されていても接続されていなくても構わない。
【００３４】図１及び図２に示すように、配線基板２０
の一方の面には樹脂３０が設けられている。言い換える
と、配線基板２０の一方の面に搭載された半導体チップ
１０は樹脂３０によって封止される。半導体チップ１０
の配線基板２０への搭載は、フェースアップボンディン
グであってもよく、例えば、ワイヤ１２によって配線基
板２０の配線２４に電気的に接続されてもよい。この場
合に半導体チップ１０は接着剤２５を介して配線基板２
０に搭載されてもよい。また、配線基板２０の一方の面
に樹脂３０が設けられればよいので、半導体チップ１０
の配線基板２０への搭載は上述のものに限定されず、例
えば、フェースダウンボンディングであってもよい。ま
た、配線基板２０に搭載される半導体チップ１０は一つ
であっても複数であってもよい。例えば、複数の半導体
チップ１０を積み重ねて配線基板２０に搭載することに
よって、いわゆるスタックド型の半導体装置を形成して
もよい。なお、樹脂３０は、エポキシ樹脂等であっても
よく、その材質は問わない。半導体チップ１０を樹脂３
０で封止するときには金型を使用すればよく、この場合
は、樹脂３０をモールド樹脂と称してもよい。
の一方の面には樹脂３０が設けられている。言い換える
と、配線基板２０の一方の面に搭載された半導体チップ
１０は樹脂３０によって封止される。半導体チップ１０
の配線基板２０への搭載は、フェースアップボンディン
グであってもよく、例えば、ワイヤ１２によって配線基
板２０の配線２４に電気的に接続されてもよい。この場
合に半導体チップ１０は接着剤２５を介して配線基板２
０に搭載されてもよい。また、配線基板２０の一方の面
に樹脂３０が設けられればよいので、半導体チップ１０
の配線基板２０への搭載は上述のものに限定されず、例
えば、フェースダウンボンディングであってもよい。ま
た、配線基板２０に搭載される半導体チップ１０は一つ
であっても複数であってもよい。例えば、複数の半導体
チップ１０を積み重ねて配線基板２０に搭載することに
よって、いわゆるスタックド型の半導体装置を形成して
もよい。なお、樹脂３０は、エポキシ樹脂等であっても
よく、その材質は問わない。半導体チップ１０を樹脂３
０で封止するときには金型を使用すればよく、この場合
は、樹脂３０をモールド樹脂と称してもよい。
【００３５】ベース基板２２には穴２３が形成されてい
てもよい。穴２３の一方の開口部は、識別部２６によっ
て塞がれている。図１に示すように、ベース基板２２に
おける樹脂３０が設けられる面に識別部２６が形成され
る場合は、穴２３における樹脂３０が設けられる面の側
の開口部が塞がれる。また、識別部２６がランド部であ
る場合に、穴２３の開口部がランド部によって塞がれて
いてもよい。
てもよい。穴２３の一方の開口部は、識別部２６によっ
て塞がれている。図１に示すように、ベース基板２２に
おける樹脂３０が設けられる面に識別部２６が形成され
る場合は、穴２３における樹脂３０が設けられる面の側
の開口部が塞がれる。また、識別部２６がランド部であ
る場合に、穴２３の開口部がランド部によって塞がれて
いてもよい。
【００３６】ベース基板２２に穴２３が形成された配線
基板２０を使用することによって、後述する貫通穴２７
を容易に形成することができ、さらには、樹脂３０を設
けた後において穴２３に樹脂３０を充填させてその露出
を確実に認識することができる。なお、穴２３は一つ又
は複数であってもよく、その形態は問わない。穴２３が
複数形成されている場合に識別部２６は、それぞれの穴
２３を塞いで形成されてもよい。
基板２０を使用することによって、後述する貫通穴２７
を容易に形成することができ、さらには、樹脂３０を設
けた後において穴２３に樹脂３０を充填させてその露出
を確実に認識することができる。なお、穴２３は一つ又
は複数であってもよく、その形態は問わない。穴２３が
複数形成されている場合に識別部２６は、それぞれの穴
２３を塞いで形成されてもよい。
【００３７】本実施の形態に係る半導体装置の製造方法
は、貫通穴２７を形成して、配線基板２０の一方の面に
設けた樹脂３０を他方の面に露出させ、その露出の有無
によって２種類の意味を識別表示する。この識別表示に
よって、樹脂３０を設けた後の製造工程時、又は完成時
の半導体装置の特性を識別することができる。例えば、
製造工程において発生した不良、又は集積回路の機能分
類、その他の特性を識別することができる。
は、貫通穴２７を形成して、配線基板２０の一方の面に
設けた樹脂３０を他方の面に露出させ、その露出の有無
によって２種類の意味を識別表示する。この識別表示に
よって、樹脂３０を設けた後の製造工程時、又は完成時
の半導体装置の特性を識別することができる。例えば、
製造工程において発生した不良、又は集積回路の機能分
類、その他の特性を識別することができる。
【００３８】以下、樹脂の露出の有無に分けて、２種類
の意味の識別表示を説明する。
の意味の識別表示を説明する。
【００３９】（樹脂の露出のある場合）図１は、２種類
の意味の一方として、樹脂３０の露出を表示する工程、
及びその工程により製造された半導体装置を説明するた
めの図である。
の意味の一方として、樹脂３０の露出を表示する工程、
及びその工程により製造された半導体装置を説明するた
めの図である。
【００４０】樹脂３０を設ける前に、配線基板２０の樹
脂３０を設ける領域に少なくとも一つ（一つ又は複数）
の貫通穴２７を形成し、樹脂３０を設ける工程で貫通穴
２７を介して樹脂３０を露出させる。本実施の形態で
は、貫通穴２７を識別部２６に形成する。
脂３０を設ける領域に少なくとも一つ（一つ又は複数）
の貫通穴２７を形成し、樹脂３０を設ける工程で貫通穴
２７を介して樹脂３０を露出させる。本実施の形態で
は、貫通穴２７を識別部２６に形成する。
【００４１】図１に示すように、識別部２６が予め穴２
３を塞いで形成されている場合は、識別部２６のうち、
穴２３を塞いでいる部分の一部又は全部に、貫通穴２７
を形成してもよい。貫通穴２７の形成は、配線基板２０
への半導体チップ１０の搭載前であっても、搭載後であ
ってもよい。例えば、配線基板２０そのものが不良であ
る場合などに、半導体チップ１０の搭載前に貫通穴２７
を形成してもよい。また、半導体チップ１０の搭載後
に、半導体チップ１０を含めた配線基板２０に不良があ
る場合などに、搭載後に貫通穴２７を形成してもよい。
この例で言えば、樹脂３０を設けた後において、樹脂３
０の露出を、半導体装置の不良を示す識別表示とするこ
とができる。いずれにしても、貫通穴２７の形成は樹脂
３０を設ける前であればいつでも構わない。なお、貫通
穴２７は、例えば針で突き刺すことによって形成しても
よい。
３を塞いで形成されている場合は、識別部２６のうち、
穴２３を塞いでいる部分の一部又は全部に、貫通穴２７
を形成してもよい。貫通穴２７の形成は、配線基板２０
への半導体チップ１０の搭載前であっても、搭載後であ
ってもよい。例えば、配線基板２０そのものが不良であ
る場合などに、半導体チップ１０の搭載前に貫通穴２７
を形成してもよい。また、半導体チップ１０の搭載後
に、半導体チップ１０を含めた配線基板２０に不良があ
る場合などに、搭載後に貫通穴２７を形成してもよい。
この例で言えば、樹脂３０を設けた後において、樹脂３
０の露出を、半導体装置の不良を示す識別表示とするこ
とができる。いずれにしても、貫通穴２７の形成は樹脂
３０を設ける前であればいつでも構わない。なお、貫通
穴２７は、例えば針で突き刺すことによって形成しても
よい。
【００４２】配線基板２０の半導体チップ１０の搭載面
に樹脂３０を設ける。これによって、配線基板２０に形
成した貫通穴２７を介して、樹脂３０を設けた面とは反
対側から樹脂３０の露出を認識することができる。本実
施の形態では、識別部２６は予め穴２３を塞いで形成さ
れており、図１に示すように、貫通穴２７を形成するこ
とによって、樹脂３０を設けた領域が穴２３に通じる。
すなわち、貫通穴２７を介して、樹脂３０を穴２３に充
填させることができる。また、穴２３に充填されて、さ
らに穴２３から樹脂３０がはみ出してもよい。これによ
って、樹脂３０を設けた面とは反対側から、確実に樹脂
３０の露出を認識することができる。
に樹脂３０を設ける。これによって、配線基板２０に形
成した貫通穴２７を介して、樹脂３０を設けた面とは反
対側から樹脂３０の露出を認識することができる。本実
施の形態では、識別部２６は予め穴２３を塞いで形成さ
れており、図１に示すように、貫通穴２７を形成するこ
とによって、樹脂３０を設けた領域が穴２３に通じる。
すなわち、貫通穴２７を介して、樹脂３０を穴２３に充
填させることができる。また、穴２３に充填されて、さ
らに穴２３から樹脂３０がはみ出してもよい。これによ
って、樹脂３０を設けた面とは反対側から、確実に樹脂
３０の露出を認識することができる。
【００４３】なお、配線基板２０に穴２３が形成されて
いない場合であっても、貫通穴２７を形成して、その貫
通穴２７を介して樹脂３０の露出を認識すればよい。
いない場合であっても、貫通穴２７を形成して、その貫
通穴２７を介して樹脂３０の露出を認識すればよい。
【００４４】（樹脂の露出のない場合）図２は、２種類
の意味の他方として、上述の樹脂３０の露出を表示させ
ない工程、及びその工程により製造された半導体装置を
説明するための図である。なお、配線基板２０等の構成
は、貫通穴２７を除いて樹脂３０を露出させる場合と同
様であってもよい。
の意味の他方として、上述の樹脂３０の露出を表示させ
ない工程、及びその工程により製造された半導体装置を
説明するための図である。なお、配線基板２０等の構成
は、貫通穴２７を除いて樹脂３０を露出させる場合と同
様であってもよい。
【００４５】本工程では、上述の樹脂３０を露出した識
別表示と区分するために、配線基板２０における樹脂３
０が設けられる面とは反対側に、樹脂３０を露出させな
いようにする。したがって、本工程では貫通穴２７を形
成せず、貫通穴２７を形成した場合に樹脂３０が露出し
た部分に、識別表示として、樹脂３０とは異なる代わり
の部材を表示する。この場合の識別表示は、ベース基板
２２の表面であってもよいが、識別部２６を露出させて
表示することが好ましい。配線パターンにおける複数の
ランド部のうちの一つを識別部２６として用いてもよ
く、この場合は、樹脂３０を露出させた場合の樹脂３０
の色に対して、配線２４の表面の例えば金メッキを識別
すればよいので、容易に両者を識別することができる。
別表示と区分するために、配線基板２０における樹脂３
０が設けられる面とは反対側に、樹脂３０を露出させな
いようにする。したがって、本工程では貫通穴２７を形
成せず、貫通穴２７を形成した場合に樹脂３０が露出し
た部分に、識別表示として、樹脂３０とは異なる代わり
の部材を表示する。この場合の識別表示は、ベース基板
２２の表面であってもよいが、識別部２６を露出させて
表示することが好ましい。配線パターンにおける複数の
ランド部のうちの一つを識別部２６として用いてもよ
く、この場合は、樹脂３０を露出させた場合の樹脂３０
の色に対して、配線２４の表面の例えば金メッキを識別
すればよいので、容易に両者を識別することができる。
【００４６】上述の２種類の意味のいずれかを表示する
工程を行った後に、配線基板２０における半導体チップ
１０を樹脂３０を設けた側とは反対側に、外部端子４０
を形成してもよい。外部端子４０はハンダで形成しても
よく、ハンダ以外の金属や導電性樹脂などから形成して
もよい。ハンダによる形成では、ハンダ球及びフラック
ス、又はクリームハンダなどを設けてから、これを加熱
して溶融するリフロー工程が行われる。
工程を行った後に、配線基板２０における半導体チップ
１０を樹脂３０を設けた側とは反対側に、外部端子４０
を形成してもよい。外部端子４０はハンダで形成しても
よく、ハンダ以外の金属や導電性樹脂などから形成して
もよい。ハンダによる形成では、ハンダ球及びフラック
ス、又はクリームハンダなどを設けてから、これを加熱
して溶融するリフロー工程が行われる。
【００４７】外部端子４０を形成するために設けた配線
パターンにおける複数のランド部のうち、いずれか一つ
を識別部２６とした場合であっても、その識別部２６に
外部端子４０を形成しても構わない。例えば、識別部２
６を露出して表示した方を、製造工程時における良品の
半導体装置として認識し、後の工程で、その識別部２６
にも外部端子４０を設けてもよい。すなわち、この場合
の樹脂３０を露出させる場合の貫通穴２７は、後の工程
で外部端子４０を設けるための配線パターンにおける複
数のランド部のうちの一つに形成することになる。これ
によって、識別部２６を改めて形成することなく、確実
に識別表示を識別することができる。
パターンにおける複数のランド部のうち、いずれか一つ
を識別部２６とした場合であっても、その識別部２６に
外部端子４０を形成しても構わない。例えば、識別部２
６を露出して表示した方を、製造工程時における良品の
半導体装置として認識し、後の工程で、その識別部２６
にも外部端子４０を設けてもよい。すなわち、この場合
の樹脂３０を露出させる場合の貫通穴２７は、後の工程
で外部端子４０を設けるための配線パターンにおける複
数のランド部のうちの一つに形成することになる。これ
によって、識別部２６を改めて形成することなく、確実
に識別表示を識別することができる。
【００４８】本実施の形態によれば、配線基板２０の一
方の面に設けられた樹脂３０の他方の面への露出の有無
によって半導体装置の特性を識別する。他方の面に樹脂
３０を露出する場合は、例えば貫通穴２７を形成すれば
よい。これによれば、樹脂設けるのと同時に識別を示す
ことができるので、改めて識別表示のための工程を設け
る必要がない。さらに、最終的に製品となる配線基板２
０の領域に識別を示すことができるので、例えば複数の
半導体チップ１０ごとに配線基板２０を切断した後であ
っても、確実に半導体装置の特性を識別できる。
方の面に設けられた樹脂３０の他方の面への露出の有無
によって半導体装置の特性を識別する。他方の面に樹脂
３０を露出する場合は、例えば貫通穴２７を形成すれば
よい。これによれば、樹脂設けるのと同時に識別を示す
ことができるので、改めて識別表示のための工程を設け
る必要がない。さらに、最終的に製品となる配線基板２
０の領域に識別を示すことができるので、例えば複数の
半導体チップ１０ごとに配線基板２０を切断した後であ
っても、確実に半導体装置の特性を識別できる。
【００４９】（第２の実施の形態）図３は、本実施の形
態に係る半導体装置及びその製造方法を示す図であり、
２種類の意味を示す識別表示のうち、樹脂３０の露出を
識別表示とした場合を示す図である。本実施の形態に係
る配線基板１２０は、ベース基板１２２と、薄膜パター
ンと、保護膜１２８とを含む。
態に係る半導体装置及びその製造方法を示す図であり、
２種類の意味を示す識別表示のうち、樹脂３０の露出を
識別表示とした場合を示す図である。本実施の形態に係
る配線基板１２０は、ベース基板１２２と、薄膜パター
ンと、保護膜１２８とを含む。
【００５０】ベース基板１２２は、上述の実施の形態に
おけるものと同様であってもよい。薄膜パターンは、配
線１２４と識別部１２６とを含み、配線１２４は配線基
板１２０における樹脂３０が設けられた面とは反対側の
面、又は両方の面に形成されてもよい。識別部２６は樹
脂３０が設けられた面とは反対側の面に形成されてお
り、少なくとも、識別部２６の中央部及び配線１２４に
おける外部に電気的に導通させるためのランド部を除い
て、配線基板１２０の前記反対側の面は保護膜１２８に
よって覆われていてもよい。これによって、識別部２６
の中央部は周りの保護膜１２８の表面よりも窪んだ状態
になる。なお、識別部１２６はベース基板１２２に形成
された穴１２３を塞いで形成されてもよい。保護膜１２
８は、ソルダレジスト等の絶縁性を有する材料を使用す
ることが好ましい。
おけるものと同様であってもよい。薄膜パターンは、配
線１２４と識別部１２６とを含み、配線１２４は配線基
板１２０における樹脂３０が設けられた面とは反対側の
面、又は両方の面に形成されてもよい。識別部２６は樹
脂３０が設けられた面とは反対側の面に形成されてお
り、少なくとも、識別部２６の中央部及び配線１２４に
おける外部に電気的に導通させるためのランド部を除い
て、配線基板１２０の前記反対側の面は保護膜１２８に
よって覆われていてもよい。これによって、識別部２６
の中央部は周りの保護膜１２８の表面よりも窪んだ状態
になる。なお、識別部１２６はベース基板１２２に形成
された穴１２３を塞いで形成されてもよい。保護膜１２
８は、ソルダレジスト等の絶縁性を有する材料を使用す
ることが好ましい。
【００５１】本実施の形態において、図３に示すよう
に、識別部１２６に形成した貫通穴１２７を介して、識
別部１２６の中央部の窪んだ部分に、樹脂３０を充填さ
せて樹脂３０を露出させる。貫通穴１２７を形成するこ
とによって、樹脂３０を設けた領域が窪んだ部分に通じ
る。すなわち、保護膜１２８の形成によって窪んだ部分
は、周囲の面と面一になるように樹脂３０が充填され
る。また、窪んだ部分に充填されて、さらに窪んだ部分
から樹脂３０がはみ出してもよい。これによって、樹脂
３０が設けられた面とは反対側から、確実に樹脂３０の
露出を認識することができる。なお、樹脂３０を周囲の
面よりも窪んだ部分に形成できればよく、その形態は上
述のものに限られない。
に、識別部１２６に形成した貫通穴１２７を介して、識
別部１２６の中央部の窪んだ部分に、樹脂３０を充填さ
せて樹脂３０を露出させる。貫通穴１２７を形成するこ
とによって、樹脂３０を設けた領域が窪んだ部分に通じ
る。すなわち、保護膜１２８の形成によって窪んだ部分
は、周囲の面と面一になるように樹脂３０が充填され
る。また、窪んだ部分に充填されて、さらに窪んだ部分
から樹脂３０がはみ出してもよい。これによって、樹脂
３０が設けられた面とは反対側から、確実に樹脂３０の
露出を認識することができる。なお、樹脂３０を周囲の
面よりも窪んだ部分に形成できればよく、その形態は上
述のものに限られない。
【００５２】また、２種類の意味を示す識別表示の他方
は、上述の実施の形態と同様とすることができる。
は、上述の実施の形態と同様とすることができる。
【００５３】外部端子４０の形態として、上述に示した
ものの他に、積極的に外部端子４０を形成せずマザーボ
ード実装時にマザーボード側に塗布されるハンダクリー
ムを利用し、その溶融時の表面張力で結果的に外部端子
を形成してもよい。その半導体装置は、いわゆるランド
グリッドアレイ型の半導体装置である。
ものの他に、積極的に外部端子４０を形成せずマザーボ
ード実装時にマザーボード側に塗布されるハンダクリー
ムを利用し、その溶融時の表面張力で結果的に外部端子
を形成してもよい。その半導体装置は、いわゆるランド
グリッドアレイ型の半導体装置である。
【００５４】図４には、本実施の形態に係る半導体装置
を実装した回路基板１０００が示されている。回路基板
１０００には例えばガラスエポキシ基板等の有機系基板
を用いることが一般的である。回路基板１０００には例
えば銅などからなる配線パターンが所望の回路となるよ
うに形成されていて、それらの配線パターンと半導体装
置の外部端子とを機械的に接続することでそれらの電気
的導通を図る。
を実装した回路基板１０００が示されている。回路基板
１０００には例えばガラスエポキシ基板等の有機系基板
を用いることが一般的である。回路基板１０００には例
えば銅などからなる配線パターンが所望の回路となるよ
うに形成されていて、それらの配線パターンと半導体装
置の外部端子とを機械的に接続することでそれらの電気
的導通を図る。
【００５５】そして、本発明を適用した半導体装置を有
する電子機器として、図５にはノート型パーソナルコン
ピュータ１１００、図６には携帯電話１２００が示され
ている。
する電子機器として、図５にはノート型パーソナルコン
ピュータ１１００、図６には携帯電話１２００が示され
ている。
【００５６】なお、上記発明の構成要件で「半導体チッ
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、光素子、抵抗器、コンデンサ、コイル、発振器、
フィルタ、温度センサ、サーミスタ、バリスタ、ボリュ
ーム又はヒューズなどがある。
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、光素子、抵抗器、コンデンサ、コイル、発振器、
フィルタ、温度センサ、サーミスタ、バリスタ、ボリュ
ーム又はヒューズなどがある。
【００５７】さらに、前述した全ての実装の形態は、半
導体チップ１０とその他の上記のような電子素子とが基
板上で混載実装される半導体装置（実装モジュール）で
あってもよい。
導体チップ１０とその他の上記のような電子素子とが基
板上で混載実装される半導体装置（実装モジュール）で
あってもよい。
【図１】図１は、本発明を適用した第１の実施の形態に
係る半導体装置及びその製造方法を示す図である。
係る半導体装置及びその製造方法を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に
係る半導体装置及びその製造方法を示す図である。
係る半導体装置及びその製造方法を示す図である。
【図３】図３は、本発明を適用した第２の実施の形態に
係る半導体装置及びその製造方法を示す図である。
係る半導体装置及びその製造方法を示す図である。
【図４】図４は、本発明を適用した半導体装置の製造方
法から製造されてなる半導体装置を搭載した回路基板を
示す図である。
法から製造されてなる半導体装置を搭載した回路基板を
示す図である。
【図５】図５は、本発明を適用した半導体装置の製造方
法から製造されてなる半導体装置を有する電子機器を示
す図である。
法から製造されてなる半導体装置を有する電子機器を示
す図である。
【図６】図６は、本発明を適用した半導体装置の製造方
法から製造されてなる半導体装置を有する電子機器を示
す図である。
法から製造されてなる半導体装置を有する電子機器を示
す図である。
１０ 半導体チップ １２ ワイヤ ２０ 配線基板 ２２ ベース基板 ２３ 穴 ２４ 配線 ２５ 接着剤 ２６ 識別部 ２７ 貫通穴 ３０ 樹脂 ４０ 外部端子 １２８ 保護膜
Claims (13)
- 【請求項１】 ベース基板の少なくとも一方の面に薄膜
パターンが形成された配線基板の一方の面に樹脂を設け
る工程を含み、 前記樹脂が設けられる面とは反対側の面からの、前記樹
脂の露出の有無によって識別表示がされる半導体装置の
製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記薄膜パターンは、前記ベース基板の少なくとも一方
の面に形成された配線と、前記ベース基板における前記
樹脂が設けられる面に形成された識別部とを有し、 前記ベース基板は穴を有し、前記識別部は予め前記穴を
塞いで形成されており、 ２種類の意味のうち、 いずれか一方は、前記識別部に貫通穴を形成し、前記貫
通穴を介して前記樹脂を前記穴に充填して、前記樹脂を
露出させることで表示し、 他方は前記識別部によって前記樹脂を覆うことで表示す
る半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記薄膜パターンは、前記ベース基板の少なくとも一方
の面に形成された配線と、前記ベース基板における前記
樹脂が設けられる面とは反対側の面に形成された識別部
とを有し、 ２種類の意味のうち、 いずれか一方は、前記識別部に貫通穴を形成し、前記貫
通穴を介して前記樹脂を露出させることで表示し、 他方は前記識別部によって前記樹脂を覆うことで表示す
る半導体装置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、 前記識別部の中央部は、前記穴とは反対側の面におい
て、その周囲の面よりも窪んで形成され、前記窪んだ部
分に前記樹脂を充填させて一方の意味を表示する半導体
装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記配線は、少なくとも前記樹脂が設けられる面とは反
対側の面に形成されており、前記反対側の面には、少な
くとも前記識別部の前記中央部を除いて、保護膜が形成
されることで、前記中央部が前記保護膜の表面よりも窪
んでなる半導体装置の製造方法。 - 【請求項６】 請求項１から請求項５のいずれかに記載
の半導体装置の製造方法において、 前記樹脂を、前記ベース基板の半導体チップを搭載する
側の面に設ける半導体装置の製造方法。 - 【請求項７】 ベース基板と、前記ベース基板の少なく
とも一方の面に形成された配線とを有する配線基板と、 前記ベース基板に搭載された少なくとも一つの半導体チ
ップと、 前記ベース基板の前記半導体チップが搭載された側の面
に設けられた樹脂と、 を含み、 前記配線基板に形成された貫通穴を介して、前記配線基
板における前記樹脂が設けられた面とは反対側の面に前
記樹脂が露出してなる部位を有する半導体装置。 - 【請求項８】 請求項７記載の半導体装置において、 前記ベース基板には少なくとも一つの穴が形成され、前
記ベース基板における前記樹脂が設けられた面の側に前
記穴を覆うように識別部が形成され、前記識別部に前記
貫通穴が形成され、 前記識別表示は、前記貫通穴を介して前記樹脂が前記穴
に充填されてなる半導体装置。 - 【請求項９】 請求項７記載の半導体装置において、 前記ベース基板には少なくとも一つの穴が形成され、前
記ベース基板における前記樹脂が設けられた面とは反対
側の面に前記穴を覆うように識別部が形成され、前記識
別部に前記貫通穴が形成され、 前記反対側の面には少なくとも前記識別部の中央部を除
いて保護膜が形成されることで、前記中央部が前記保護
膜の表面より窪んでなり、 前記識別表示は、前記貫通穴を介して前記窪んだ部分に
前記樹脂が充填されてなる半導体装置。 - 【請求項１０】 ベース基板と、前記ベース基板の少な
くとも一方の面に形成された配線とを有する配線基板
と、 前記ベース基板に搭載された少なくとも一つの半導体チ
ップと、 前記ベース基板の前記半導体チップが搭載された側の面
に設けられた樹脂と、を含み、 前記配線は、前記基板に複数の外部端子を設けるための
ランド部を有しており、 前記樹脂が設けられた面とは反対側の面に、前記ランド
部とは別に識別部が露出してなる部位を有する半導体装
置。 - 【請求項１１】 請求項８から請求項１０のいずれかに
記載の半導体装置において、 前記識別部は、前記配線と同一部材から形成されてなる
半導体装置。 - 【請求項１２】 請求項７から請求項１１のいずれかに
記載の半導体装置が搭載された回路基板。 - 【請求項１３】 請求項７から請求項１１のいずれかに
記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000112168A JP4412437B2 (ja) | 2000-04-13 | 2000-04-13 | 半導体装置の識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000112168A JP4412437B2 (ja) | 2000-04-13 | 2000-04-13 | 半導体装置の識別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001298101A true JP2001298101A (ja) | 2001-10-26 |
| JP4412437B2 JP4412437B2 (ja) | 2010-02-10 |
Family
ID=18624384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000112168A Expired - Fee Related JP4412437B2 (ja) | 2000-04-13 | 2000-04-13 | 半導体装置の識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4412437B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648982A (zh) * | 2018-06-26 | 2020-01-03 | 英飞凌科技德累斯顿公司 | 用于产生半导体装置的方法 |
-
2000
- 2000-04-13 JP JP2000112168A patent/JP4412437B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648982A (zh) * | 2018-06-26 | 2020-01-03 | 英飞凌科技德累斯顿公司 | 用于产生半导体装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4412437B2 (ja) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100452819B1 (ko) | 칩 패키지 및 그 제조방법 | |
| EP1156705B1 (en) | Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment | |
| US6589810B1 (en) | BGA package and method of fabrication | |
| EP1041633B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
| US6958527B2 (en) | Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same | |
| KR100541649B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR100556240B1 (ko) | 반도체 장치 제조방법 | |
| US20060125077A1 (en) | Semiconductor device | |
| JP2001267350A (ja) | 半導体装置及びその製造方法 | |
| JP3063846B2 (ja) | 半導体装置 | |
| US6576998B1 (en) | Thin semiconductor package with semiconductor chip and electronic discrete device | |
| WO1999035682A1 (en) | Semiconductor device, manufacture thereof, and electronic device | |
| JP3305477B2 (ja) | 半導体装置とその製造方法及びその実装構造と実装方法 | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| KR100356323B1 (ko) | 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| JP4412437B2 (ja) | 半導体装置の識別方法 | |
| JP3654113B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11191571A (ja) | 半導体装置およびその製造方法 | |
| US20040201109A1 (en) | Semiconductor devices, manufacturing methods therefore, circuit substrates and electronic devices | |
| KR20070038270A (ko) | 반도체 패키지 및 이의 제조 방법, 이를 갖는 회로기판,이를 갖는 반도체 모듈 및 이의 제조 방법 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001085592A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |