JP2001292183A - Ａｓｋ復調回路 - Google Patents
Ａｓｋ復調回路Info
- Publication number
- JP2001292183A JP2001292183A JP2000104687A JP2000104687A JP2001292183A JP 2001292183 A JP2001292183 A JP 2001292183A JP 2000104687 A JP2000104687 A JP 2000104687A JP 2000104687 A JP2000104687 A JP 2000104687A JP 2001292183 A JP2001292183 A JP 2001292183A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- input
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】従来の積分回路を２段使用する構成のＡＳＫ復
調回路では、入力信号が同一論理レベルを持続する場
合、復調された信号の論理値反転のタイミングが原信号
の正しい反転タイミングと合致しない場合があった。こ
のため符号の形態を問わず、また信号振幅の変動に対し
ても安定に動作する復調回路の実現が課題となってい
た。 【解決手段】本発明においては、微分回路により先ず直
流成分を除去すると同時に信号の変化点を検出し、この
信号をコンパレータの一方の入力に接続し、一方この信
号を抵抗で分圧しヒステリシスの中心レベルを与えるバ
イアス電圧と共に他の一方の入力に接続する。またコン
パレータ出力を抵抗を介してフィードバックしこれによ
りヒステリシスコンパレータを形成する構成としてい
る。
調回路では、入力信号が同一論理レベルを持続する場
合、復調された信号の論理値反転のタイミングが原信号
の正しい反転タイミングと合致しない場合があった。こ
のため符号の形態を問わず、また信号振幅の変動に対し
ても安定に動作する復調回路の実現が課題となってい
た。 【解決手段】本発明においては、微分回路により先ず直
流成分を除去すると同時に信号の変化点を検出し、この
信号をコンパレータの一方の入力に接続し、一方この信
号を抵抗で分圧しヒステリシスの中心レベルを与えるバ
イアス電圧と共に他の一方の入力に接続する。またコン
パレータ出力を抵抗を介してフィードバックしこれによ
りヒステリシスコンパレータを形成する構成としてい
る。
Description
【０００１】
【発明の属する技術分野】本発明はＡＳＫ信号の継続時
間の長短、及び振幅が変化した場合に拘らず安定に動作
する復調回路に関する。
間の長短、及び振幅が変化した場合に拘らず安定に動作
する復調回路に関する。
【０００２】
【従来の技術】従来のＡＳＫ（Amplitude Shift Keyin
g）復調回路構成例を図５に示す。この従来回路例はＡ
ＳＫ信号入力端子１１が接続される整流回路１２を介し
て第１の積分回路１３に接続され、この第１の積分回路
１３の出力が抵抗１５とコンパレータ１７のプラス側入
力端子とに接続され、抵抗１５のもう一端は抵抗１６と
第２の積分回路１４とに接続され、第２の積分回路１４
の出力がコンパレータ１７のマイナス側入力端子に接続
される構成となっている。
g）復調回路構成例を図５に示す。この従来回路例はＡ
ＳＫ信号入力端子１１が接続される整流回路１２を介し
て第１の積分回路１３に接続され、この第１の積分回路
１３の出力が抵抗１５とコンパレータ１７のプラス側入
力端子とに接続され、抵抗１５のもう一端は抵抗１６と
第２の積分回路１４とに接続され、第２の積分回路１４
の出力がコンパレータ１７のマイナス側入力端子に接続
される構成となっている。
【０００３】この回路で例えば図５の信号入力端子１１
に図６（ａ）に示すような論理”１”と論理”０”が周
期的に規則正しく繰り返されたＡＳＫ信号が入力された
とする。本例では電源電圧ＶDDは３Ｖとし、論理値”
１”の信号には３Ｖを、論理値”０”の信号には０Ｖを
対応させている。整流回路１２で例えば両波整流された
波形は図６（ｂ）のようになり、搬送波成分が除去され
平滑されるように時定数が設定されている第１の積分回
路１３の出力は図６（ｃ）に示す波形Ｖａのようにな
り、コンパレータ１７のプラス入力端子に印加される。
に図６（ａ）に示すような論理”１”と論理”０”が周
期的に規則正しく繰り返されたＡＳＫ信号が入力された
とする。本例では電源電圧ＶDDは３Ｖとし、論理値”
１”の信号には３Ｖを、論理値”０”の信号には０Ｖを
対応させている。整流回路１２で例えば両波整流された
波形は図６（ｂ）のようになり、搬送波成分が除去され
平滑されるように時定数が設定されている第１の積分回
路１３の出力は図６（ｃ）に示す波形Ｖａのようにな
り、コンパレータ１７のプラス入力端子に印加される。
【０００４】またこの波形は抵抗１５と抵抗１６により
分圧され、第１の積分回路１３よりも大きな時定数を持
った第２の積分回路１４により時定数分だけ遅れて図６
（ｃ）に示す波形Ｖａに追従する同図６（ｃ）に示す波
形Ｖｂのような緩やかな波形となりコンパレータ１７の
マイナス入力端子に入力され、波形Ｖａとの比較により
図６（ｄ）に示すような復調波形が信号出力端子１８で
得られる。
分圧され、第１の積分回路１３よりも大きな時定数を持
った第２の積分回路１４により時定数分だけ遅れて図６
（ｃ）に示す波形Ｖａに追従する同図６（ｃ）に示す波
形Ｖｂのような緩やかな波形となりコンパレータ１７の
マイナス入力端子に入力され、波形Ｖａとの比較により
図６（ｄ）に示すような復調波形が信号出力端子１８で
得られる。
【０００５】ここで、図７のタイムチャートに示すよう
に論理”０”の信号が同図最下段に示す時間軸上でｔ＝
３〜１０までの比較的長く続いた場合について考える。
図７において（ａ）〜（ｄ）の各信号は図６と同じ場所
に対応した信号を示している。図７（ａ）に示す波形を
整流し平滑することにより、第１の積分回路１３の出力
波形Ｖａがある時間間隔の間変化することなくそのレベ
ルが持続する場合、第２の積分回路１４の出力波形Ｖｂ
は波形Ｖａと比較して抵抗１５と１６で分圧される分だ
け低い電位に設定されるため、図７（ｃ）に示すように
波形Ｖｂが波形Ｖａの論理”０”レベルと交わる位置が
波形Ｖａが論理”１”になる位置よりも前に出る。この
結果、コンパレータ１７の出力は図７（ｄ）に示すよう
に、これら波形Ｖａおよび波形Ｖｂ両波形の交点から定
常的に”１”となり、図７（ｅ）に示す本来出力される
べき期待値とは異なった波形となり正しく復調が出来な
くなる。つまり従来の回路では第１の積分回路１３の出
力が一定時間変化しないときはその電圧が正である限り
どのような値であってもコンパレータ１７の出力が反転
する位置は入力波形から期待される位置よりも前にず
れ、その位置から定常的に”１”または”０”になると
いうタイミングずれの欠点があった。
に論理”０”の信号が同図最下段に示す時間軸上でｔ＝
３〜１０までの比較的長く続いた場合について考える。
図７において（ａ）〜（ｄ）の各信号は図６と同じ場所
に対応した信号を示している。図７（ａ）に示す波形を
整流し平滑することにより、第１の積分回路１３の出力
波形Ｖａがある時間間隔の間変化することなくそのレベ
ルが持続する場合、第２の積分回路１４の出力波形Ｖｂ
は波形Ｖａと比較して抵抗１５と１６で分圧される分だ
け低い電位に設定されるため、図７（ｃ）に示すように
波形Ｖｂが波形Ｖａの論理”０”レベルと交わる位置が
波形Ｖａが論理”１”になる位置よりも前に出る。この
結果、コンパレータ１７の出力は図７（ｄ）に示すよう
に、これら波形Ｖａおよび波形Ｖｂ両波形の交点から定
常的に”１”となり、図７（ｅ）に示す本来出力される
べき期待値とは異なった波形となり正しく復調が出来な
くなる。つまり従来の回路では第１の積分回路１３の出
力が一定時間変化しないときはその電圧が正である限り
どのような値であってもコンパレータ１７の出力が反転
する位置は入力波形から期待される位置よりも前にず
れ、その位置から定常的に”１”または”０”になると
いうタイミングずれの欠点があった。
【０００６】また従来の回路は信号入力端子１１からコ
ンパレータ１７の入力までが直流結合であるため、電力
供給とＡＳＫ信号伝送を兼ねるような用途では、大電力
を供給する為に、入力波形の振幅を大きくするとコンパ
レータ１７の入力電圧が電源電圧ＶDDを越えてしまい、
回路が正常に動作しない場合があるという欠点があっ
た。
ンパレータ１７の入力までが直流結合であるため、電力
供給とＡＳＫ信号伝送を兼ねるような用途では、大電力
を供給する為に、入力波形の振幅を大きくするとコンパ
レータ１７の入力電圧が電源電圧ＶDDを越えてしまい、
回路が正常に動作しない場合があるという欠点があっ
た。
【０００７】
【発明が解決しようとする課題】以上述べたように、積
分回路を２段使用する従来のＡＳＫ復調回路においては
同一論理値が長時間継続した場合、あるいは受信振幅が
変動した場合等では本来復調されるべき信号とは異なっ
たものとなる場合があるという問題があった。
分回路を２段使用する従来のＡＳＫ復調回路においては
同一論理値が長時間継続した場合、あるいは受信振幅が
変動した場合等では本来復調されるべき信号とは異なっ
たものとなる場合があるという問題があった。
【０００８】本発明の目的は入力ＡＳＫ信号の同じ論理
値が長時間続いた場合、あるいはその振幅が変化した場
合でも安定して動作し、正しい信号の復調をする復調回
路を簡易な構成で提供することにある。
値が長時間続いた場合、あるいはその振幅が変化した場
合でも安定して動作し、正しい信号の復調をする復調回
路を簡易な構成で提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においてはＡＳＫ復調回路を、入力ＡＳＫ
信号を整流する整流回路と、その出力波形を積分してほ
うらく線検波波形を取り出す積分回路と、そのほうらく
線検波波形の変化点情報を取り出す微分回路と、この微
分回路の出力が基準電圧より一定のヒステリシス幅以上
変化したときにのみ出力が反転するヒステリシスコンパ
レータとで構成している。このためこれら各構成要素は
以下のように接続されている。すなわち、入力端子は整
流回路の入力側に接続されており、この整流回路の出力
端子は積分回路の入力端子に接続され、この積分回路の
出力端子は微分回路の入力端子に接続され、微分回路の
出力端子はヒステリシスコンパレータの入力端子に接続
され、ヒステリシスコンパレータの出力側は信号出力端
子に接続されている。この微分回路は、１つあるいは複
数のコンデンサにより入力信号に含まれる直流成分を除
去するものであるが、同時に整流回路と積分回路により
搬送波成分を除去された入力信号に含まれる信号の変化
したときの傾き成分を検知し、ヒステリシスコンパレー
タでそのヒステリシス幅以上の電位差が生じたときのみ
出力の論理値を変化させ復調する構成としたＡＳＫ復調
回路である。
めに、本発明においてはＡＳＫ復調回路を、入力ＡＳＫ
信号を整流する整流回路と、その出力波形を積分してほ
うらく線検波波形を取り出す積分回路と、そのほうらく
線検波波形の変化点情報を取り出す微分回路と、この微
分回路の出力が基準電圧より一定のヒステリシス幅以上
変化したときにのみ出力が反転するヒステリシスコンパ
レータとで構成している。このためこれら各構成要素は
以下のように接続されている。すなわち、入力端子は整
流回路の入力側に接続されており、この整流回路の出力
端子は積分回路の入力端子に接続され、この積分回路の
出力端子は微分回路の入力端子に接続され、微分回路の
出力端子はヒステリシスコンパレータの入力端子に接続
され、ヒステリシスコンパレータの出力側は信号出力端
子に接続されている。この微分回路は、１つあるいは複
数のコンデンサにより入力信号に含まれる直流成分を除
去するものであるが、同時に整流回路と積分回路により
搬送波成分を除去された入力信号に含まれる信号の変化
したときの傾き成分を検知し、ヒステリシスコンパレー
タでそのヒステリシス幅以上の電位差が生じたときのみ
出力の論理値を変化させ復調する構成としたＡＳＫ復調
回路である。
【００１０】
【発明の実施の形態】本発明における実施の形態の１例
を図１に示す。４２は整流回路、４３は前記第１の積分
回路に対応する積分回路である。これらの動作は図２
（ａ）〜（ｃ）までは図に示すように従来回路の例と基
本的には同じ波形処理である。また、４４は微分回路で
あり、図２（ｃ）に示す積分回路４３の出力波形の直流
成分を除去し、その変化点情報のみを図２（ｄ）に示す
微分波形として出力する。図１では微分回路４４をコン
デンサ４４１と抵抗４４２から成る１次のＨＰＦ（ハイ
パスフィルタ）で構成した例を示したが、必要に応じ、
より高次のＨＰＦ、あるいは場合によってはコイルとコ
ンデンサ等他の手段で所望の積分特性を実現することも
可能である。
を図１に示す。４２は整流回路、４３は前記第１の積分
回路に対応する積分回路である。これらの動作は図２
（ａ）〜（ｃ）までは図に示すように従来回路の例と基
本的には同じ波形処理である。また、４４は微分回路で
あり、図２（ｃ）に示す積分回路４３の出力波形の直流
成分を除去し、その変化点情報のみを図２（ｄ）に示す
微分波形として出力する。図１では微分回路４４をコン
デンサ４４１と抵抗４４２から成る１次のＨＰＦ（ハイ
パスフィルタ）で構成した例を示したが、必要に応じ、
より高次のＨＰＦ、あるいは場合によってはコイルとコ
ンデンサ等他の手段で所望の積分特性を実現することも
可能である。
【００１１】図１における４５はヒステリシスコンパレ
ータであり、その出力は信号出力端子４６に接続されて
いる。このヒステリシスコンパレータ４５の出力の値に
応じて、その入力電圧Ｖａ（図１のコンパレータ４５３
の−側入力）と入力電圧Ｖｂ（図１のコンパレータ４５
３の＋側入力）の電圧差がヒステリシス幅△Ｖを越えた
ときに信号出力端子４６における電位レベルが反転する
動作を行う。すなわち信号出力端子４６の電位が論理”
１”のとき Ｖａ−Ｖｂ＜−△Ｖならば出力レベルは”１”→”０”
に反転 信号出力端子４６の電位が論理”０”のとき Ｖａ−Ｖｂ＞△Ｖならば出力レベルは”０”→”１”に
反転 となり、入力がこれらの条件を満足しないときは出力は
変化しない。図１に示した回路の例ではコンパレータの
入力電圧ＶｂにＶDD／２＝１．５Ｖの固定電位を与えて
いるからコンパレータの他の一方の入力電圧Ｖａと信号
出力端子４６の信号波形との関係は図３のようになる。
ータであり、その出力は信号出力端子４６に接続されて
いる。このヒステリシスコンパレータ４５の出力の値に
応じて、その入力電圧Ｖａ（図１のコンパレータ４５３
の−側入力）と入力電圧Ｖｂ（図１のコンパレータ４５
３の＋側入力）の電圧差がヒステリシス幅△Ｖを越えた
ときに信号出力端子４６における電位レベルが反転する
動作を行う。すなわち信号出力端子４６の電位が論理”
１”のとき Ｖａ−Ｖｂ＜−△Ｖならば出力レベルは”１”→”０”
に反転 信号出力端子４６の電位が論理”０”のとき Ｖａ−Ｖｂ＞△Ｖならば出力レベルは”０”→”１”に
反転 となり、入力がこれらの条件を満足しないときは出力は
変化しない。図１に示した回路の例ではコンパレータの
入力電圧ＶｂにＶDD／２＝１．５Ｖの固定電位を与えて
いるからコンパレータの他の一方の入力電圧Ｖａと信号
出力端子４６の信号波形との関係は図３のようになる。
【００１２】図３のヒステリシス特性は、例えば図１に
示したように汎用のアナログコンパレータ４５３と抵抗
４５１と抵抗４５２の正帰還回路及びインバータ４５４
を用いることにより容易に実現できる。この場合のヒス
テリシス幅△Ｖは抵抗４５１と抵抗４５２の値をＲ４５
１、Ｒ４５２とすると △Ｖ＝±１．５・Ｒ４５１／（Ｒ４５１＋Ｒ４５２） で表される。
示したように汎用のアナログコンパレータ４５３と抵抗
４５１と抵抗４５２の正帰還回路及びインバータ４５４
を用いることにより容易に実現できる。この場合のヒス
テリシス幅△Ｖは抵抗４５１と抵抗４５２の値をＲ４５
１、Ｒ４５２とすると △Ｖ＝±１．５・Ｒ４５１／（Ｒ４５１＋Ｒ４５２） で表される。
【００１３】図２（ｄ）で表される微分回路４４の出力
波形がヒステリシスコンパレータ４５に入力されると、
その電圧が１．５Ｖ±△Ｖを越えた瞬間にのみ信号出力
端子４６の電位レベルは反転し、図２（ｅ）に示すよう
に本来復調されるべき波形である期待値に等しい復調出
力が得られる。
波形がヒステリシスコンパレータ４５に入力されると、
その電圧が１．５Ｖ±△Ｖを越えた瞬間にのみ信号出力
端子４６の電位レベルは反転し、図２（ｅ）に示すよう
に本来復調されるべき波形である期待値に等しい復調出
力が得られる。
【００１４】また他の実施の形態の例を図４に示す。図
１と比較してヒステリシスコンパレータ７５が図１にお
ける場合と異なっている。すなわち、ヒステリシスコン
パレータ７５はＣＭＯＳトランジスタで構成したもの
で、これにより集積化が容易となり、実用性を高めるこ
とが出来る。この図４の例においては、各要素回路の構
成は図１の場合と同じで、ＣＭＯＳトランジスタで構成
したのみであるから、各部の動作は図１と同様であり、
したがって出力波形は前述の実施の形態と同じとなり、
正しい復調出力を得ることが出来る。
１と比較してヒステリシスコンパレータ７５が図１にお
ける場合と異なっている。すなわち、ヒステリシスコン
パレータ７５はＣＭＯＳトランジスタで構成したもの
で、これにより集積化が容易となり、実用性を高めるこ
とが出来る。この図４の例においては、各要素回路の構
成は図１の場合と同じで、ＣＭＯＳトランジスタで構成
したのみであるから、各部の動作は図１と同様であり、
したがって出力波形は前述の実施の形態と同じとなり、
正しい復調出力を得ることが出来る。
【００１５】
【発明の効果】以上述べた本発明の構成によれば、微分
回路４４により、ほうらく線検波波形の変化点情報のみ
を抽出してヒステリシスコンパレータ４５で判定してい
る為、従来用いられてきた回路の場合のように長時間論
理”０”または論理”１”の入力信号が続いても誤動作
することは無い。
回路４４により、ほうらく線検波波形の変化点情報のみ
を抽出してヒステリシスコンパレータ４５で判定してい
る為、従来用いられてきた回路の場合のように長時間論
理”０”または論理”１”の入力信号が続いても誤動作
することは無い。
【００１６】また積分回路４３の出力が大きな直流成分
を含んでいても微分回路４４により直流成分は除去され
ているため、入力ＡＳＫ信号の振幅変動あるいは信号の
ベースラインが変動するような用途に用いても、ほうら
く線検波波形の直流成分により誤動作する心配が無く、
例えば非接触ＩＣカードの信号伝送方式に適用すれば、
電力供給と信号伝送との両者の伝送を同時に安定に実現
することが可能となる。
を含んでいても微分回路４４により直流成分は除去され
ているため、入力ＡＳＫ信号の振幅変動あるいは信号の
ベースラインが変動するような用途に用いても、ほうら
く線検波波形の直流成分により誤動作する心配が無く、
例えば非接触ＩＣカードの信号伝送方式に適用すれば、
電力供給と信号伝送との両者の伝送を同時に安定に実現
することが可能となる。
【図１】本発明を適用したヒステリシスコンパレータを
有する回路図。
有する回路図。
【図２】本発明による回路の各部分における波形図。
【図３】ヒステリシスコンパレータの入出力関係を示す
電圧関係図。
電圧関係図。
【図４】ＣＭＯＳトランジスタを用いた本発明の他の実
施の形態を示す回路図。
施の形態を示す回路図。
【図５】従来のＡＳＫ復調回路図。
【図６】従来のＡＳＫ復調回路における各部波形図。
【図７】従来のＡＳＫ復調回路の問題点を示す波形図。
１１、４１、７１：信号入力端子 １２、４２、７２：整流回路 １３：第１の積分回路 １４：第２の積分回路 １５、１６、４４２、４５１、４５２、７４２：抵抗 １７、４５３：コンパレータ １８、４６、７７：信号出力端子 ４４、７４：微分回路 ４４１、７４１：コンデンサ ４４２、４５１、
４５２、７４２：抵抗 ４５：ヒステリシスコンパレータ ４５４：インバー
タ ７５２、７５３、７５４、７５５、７５６：ｐ−ＭＯＳ
トランジスタ ７５７、７５８、７６０、７６１：ｎ−ＭＯＳトランジ
スタ
４５２、７４２：抵抗 ４５：ヒステリシスコンパレータ ４５４：インバー
タ ７５２、７５３、７５４、７５５、７５６：ｐ−ＭＯＳ
トランジスタ ７５７、７５８、７６０、７６１：ｎ−ＭＯＳトランジ
スタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇本 力 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 丹野 雅明 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 首藤 啓樹 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 神山 健一 東京都渋谷区道玄坂一丁目12番１号 エヌ ティティエレクトロニクス株式会社内 (72)発明者 田中 幸男 東京都渋谷区道玄坂一丁目12番１号 エヌ ティティエレクトロニクス株式会社内 (72)発明者 石井 春彦 東京都渋谷区道玄坂一丁目12番１号 エヌ ティティエレクトロニクス株式会社内 (72)発明者 重政 晴彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 八重川 和宏 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5K004 AA03 DA03 DF04 DG02
Claims (3)
- 【請求項１】入力ＡＳＫ信号を整流する整流回路と、そ
の出力波形を積分してほうらく線検波波形を取り出す積
分回路と、そのほうらく線検波波形の変化点情報を取り
出す微分回路と、この微分回路の出力が基準電圧より一
定のヒステリシス幅以上変化したときにのみ出力が反転
するヒステリシスコンパレータから成るＡＳＫ復調回
路。 - 【請求項２】上記整流回路の入力端子を入力とし、整流
回路の出力端子が積分回路の入力端子に接続され、積分
回路の出力端子が微分回路の入力端子に接続され、微分
回路の出力端子がヒステリシスコンパレータの入力端子
に接続され、ヒステリシスコンパレータの出力を出力端
子とする請求項１記載のＡＳＫ復調回路。 - 【請求項３】上記微分回路として、１つあるいは複数の
コンデンサにより、微分回路の入力信号に含まれる直流
成分を除去することを特徴とする微分回路を用いた請求
項１または請求項２に記載のＡＳＫ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104687A JP2001292183A (ja) | 2000-04-06 | 2000-04-06 | Ａｓｋ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104687A JP2001292183A (ja) | 2000-04-06 | 2000-04-06 | Ａｓｋ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001292183A true JP2001292183A (ja) | 2001-10-19 |
Family
ID=18618187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104687A Pending JP2001292183A (ja) | 2000-04-06 | 2000-04-06 | Ａｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001292183A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027883A (ja) * | 2005-07-12 | 2007-02-01 | Sony Corp | Ａｓｋ復調器、無線通信装置、並びに反射波通信システム |
| JP2007325184A (ja) * | 2006-06-05 | 2007-12-13 | Morioka Seiko Instruments Inc | 信号検知方法及びノイズ除去方法 |
| US7876150B2 (en) | 2008-12-24 | 2011-01-25 | Kabushiki Kaisha Toshiba | ASK demodulator, communication module, communication device, and ASK demodulation method |
| EP2725713A3 (fr) * | 2012-10-26 | 2016-10-12 | EM Microelectronic-Marin SA | Système récepteur amelioré |
| JP2016181813A (ja) * | 2015-03-24 | 2016-10-13 | 富士通セミコンダクター株式会社 | 復調回路及びこれを用いた無線タグ装置 |
-
2000
- 2000-04-06 JP JP2000104687A patent/JP2001292183A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027883A (ja) * | 2005-07-12 | 2007-02-01 | Sony Corp | Ａｓｋ復調器、無線通信装置、並びに反射波通信システム |
| JP4631571B2 (ja) * | 2005-07-12 | 2011-02-16 | ソニー株式会社 | Ａｓｋ復調器、無線通信装置、並びに反射波通信システム |
| JP2007325184A (ja) * | 2006-06-05 | 2007-12-13 | Morioka Seiko Instruments Inc | 信号検知方法及びノイズ除去方法 |
| US7876150B2 (en) | 2008-12-24 | 2011-01-25 | Kabushiki Kaisha Toshiba | ASK demodulator, communication module, communication device, and ASK demodulation method |
| EP2725713A3 (fr) * | 2012-10-26 | 2016-10-12 | EM Microelectronic-Marin SA | Système récepteur amelioré |
| JP2016181813A (ja) * | 2015-03-24 | 2016-10-13 | 富士通セミコンダクター株式会社 | 復調回路及びこれを用いた無線タグ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031419A (en) | Demodulator for contactless chip card | |
| JPH028488B2 (ja) | ||
| JP4877998B2 (ja) | 半導体集積回路装置 | |
| JP4263023B2 (ja) | ２線式データ通信方法、システム、コントロール装置およびデータ記憶装置 | |
| US6307428B1 (en) | Method for ASK demodulation, and ASK demodulator | |
| US5438289A (en) | Comparator circuit | |
| US5142554A (en) | Data separator with noise-tolerant adaptive threshold | |
| JPS63157515A (ja) | フィルター回路 | |
| US7792514B2 (en) | Envelope detector for AM radio | |
| JP2001292183A (ja) | Ａｓｋ復調回路 | |
| JP2006295319A (ja) | Ａｓｋ復調回路 | |
| JP4721605B2 (ja) | 振幅変調された交流信号のための復調器 | |
| EP0126427A2 (en) | Level detector for use with a differential amplifier circuit | |
| TW569576B (en) | Circuit arrangement for demodulating a voltage which is (ASK) modulated by alternation of the amplitude between a low level and a high level | |
| JP4430117B2 (ja) | データ記憶装置 | |
| US20040251946A1 (en) | Analog delay circuit | |
| JP2882506B2 (ja) | 非接触伝送装置 | |
| JPH11214960A (ja) | シュミット回路 | |
| JP3860022B2 (ja) | ２値信号復号回路 | |
| JP3899388B2 (ja) | 半導体集積回路装置及びｉｃカード | |
| US5138273A (en) | FM demodulator | |
| JPH04319814A (ja) | パルス回路 | |
| JPH05299959A (ja) | 半導体集積回路装置 | |
| JPH0511470B2 (ja) | ||
| JPH0846494A (ja) | 波形整形回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |