JP2001283194A - Method and device for inspecting appearance of circuit board - Google Patents

Method and device for inspecting appearance of circuit board

Info

Publication number
JP2001283194A
JP2001283194A JP2000089378A JP2000089378A JP2001283194A JP 2001283194 A JP2001283194 A JP 2001283194A JP 2000089378 A JP2000089378 A JP 2000089378A JP 2000089378 A JP2000089378 A JP 2000089378A JP 2001283194 A JP2001283194 A JP 2001283194A
Authority
JP
Japan
Prior art keywords
inspection
circuit board
pattern
inspected
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000089378A
Other languages
Japanese (ja)
Inventor
Yoshihisa Tsunoda
佳久 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000089378A priority Critical patent/JP2001283194A/en
Publication of JP2001283194A publication Critical patent/JP2001283194A/en
Pending legal-status Critical Current

Links

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a device for performing the highly precise appearance inspection of a semiconductor circuit board by correcting an inspection frame body pattern by a simple algorithm. SOLUTION: Circuit elements to be detected and a reference mark are selected for each of plural inspection areas arranged in the image pickup picture of a model circuit board, and an inspection frame pattern is formed in the outer peripheral line of the circuit element to be detected, and the picture data are registered in an RAM. At the time of inspecting the appearance of a semiconductor circuit board, the appearance inspection of circuit elements 23a and 23b to be detected is performed by a simple algorithm based on picture data between the reference pattern of each inspection field corresponding to plural inspection areas and the registered reference mark by highly precisely corrected inspection frame patterns so that the registered inspection frame patterns can be prevented from being affected by the deformation of the semiconductor circuit board. Thus, even when any three-dimensional deformation is generated in the semiconductor circuit board in manufacturing process, the highly precise appearance inspection of the semiconductor circuit board can be quickly and properly performed without being affected by the deformation of the semiconductor circuit board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体回路基板の
撮像画像に基づいたパターンマッチングによって、半導
体回路基板の外観検査を行う回路基板の外観検査方法及
び該外観検査方法での検査を行う半導体回路基板の外観
検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board appearance inspection method for inspecting the appearance of a semiconductor circuit board by pattern matching based on a picked-up image of the semiconductor circuit board, and a semiconductor circuit for performing an inspection by the appearance inspection method. The present invention relates to a board appearance inspection device.

【0002】[0002]

【従来の技術】半導体回路基板の検査には、基板上の被
検回路素子の所定個所の導通チェックや電流・電圧値の
測定を行う電気的検査と、撮像カメラによって被検回路
素子のパターンマッチングを行う外観検査とがある。電
気的検査によると、半導体回路基板の電気特性を定量的
に捉えて、状態の判定をすることができるが、この電気
的検査では、チップやパッケージの半田の位置ずれや不
良半田状態、コンデンサの極性判別、バイパスコンデン
サの有無などを検査することはできない。
2. Description of the Related Art Inspection of a semiconductor circuit board includes an electrical inspection for checking the continuity of a predetermined portion of the circuit element to be tested on the board and measuring a current / voltage value, and a pattern matching of the circuit element to be tested by an imaging camera. And visual inspection. According to the electrical inspection, the electrical characteristics of the semiconductor circuit board can be quantitatively grasped to determine the state. However, in this electrical inspection, the misalignment of the solder of the chip or package, the state of the defective solder, the state of the capacitor, etc. It is impossible to inspect the polarity, the presence or absence of a bypass capacitor, and the like.

【0003】このような電気検査での検査漏れを補うた
めに、撮像カメラによる外観検査が行われており、この
外観検査では、図7に示すように、検査対象の半導体回
路基板と同一構成で、良品のモデル回路基板7Mに対し
て、複数の検査領域20a〜20nが設定され、それぞ
れの検査領域において、一般には複数の被検回路素子が
選択され、これらの被検回路素子の外周線に基づいて、
それぞれの被検回路素子に対応する検査枠パターンが形
成され、これらの被検回路素子と検査枠パターンの画像
データが予め登録メモリに格納される。
In order to compensate for such omissions in the electrical inspection, an external appearance inspection using an imaging camera is performed. In this external appearance inspection, as shown in FIG. A plurality of inspection areas 20a to 20n are set for the non-defective model circuit board 7M, and a plurality of circuit elements to be inspected are generally selected in each of the inspection areas. On the basis of,
An inspection frame pattern corresponding to each circuit element to be tested is formed, and the image data of these circuit elements to be tested and the inspection frame pattern are stored in a registration memory in advance.

【0004】図7は、モデル回路基板7Mに設けた複数
の検査領域から、検査領域20mのみを取り上げて図示
した場合であり、モデル回路基板7Mには予め対向する
縁部に基準マーク30a、30bが設けられており、基
準点18に対して基準マーク30a、30bの座標デー
タが予め登録メモリに格納されている。また、モデル回
路基板7Mの検査領域20m内に被検回路素子23mが
選択され、この被検回路素子23mに対して検査枠パタ
ーン22mが形成され、被検回路素子23mの画像デー
タと、検査枠パターン22mの画像データとが、基準マ
ーク30a、30bの座標データを基準にして登録メモ
リに格納される。
FIG. 7 shows a case where only the inspection area 20m is picked up from a plurality of inspection areas provided on the model circuit board 7M, and the reference marks 30a and 30b are formed on the model circuit board 7M in advance at opposing edges. Are provided, and coordinate data of the reference marks 30a and 30b with respect to the reference point 18 is stored in the registration memory in advance. Further, a circuit element 23m to be tested is selected in the test area 20m of the model circuit board 7M, a test frame pattern 22m is formed for the circuit element 23m to be tested, and the image data of the circuit element 23m to be tested and the test frame The image data of the pattern 22m is stored in the registration memory based on the coordinate data of the reference marks 30a and 30b.

【0005】そして、検査対象の半導体回路基板7の検
査時には、半導体回路基板7が検査台に装着され、図8
(a)、(b)に示すように、半導体回路基板7に対し
て、例えば、被検回路素子23a、23bが選択されて
いる検査領域20aの撮像画像が形成され、登録メモリ
から被検回路素子23a、23bの検査枠パターン22
a、22bの画像データが読み出され、検査枠パターン
22a、22bが、検査対象の半導体回路基板7に重畳
表示される。図8(a)では、検査対象の半導体回路基
板7の変形ずれは所定値以下で、検査枠パターン22a
は、被検回路素子23aの外周線に、また、検査枠パタ
ーン22bは、被検回路素子23bの外周線に、予め設
定されたマッチング条件でそれぞれ一致しており、半導
体回路基板7の検査領域20aの外観検査の結果は良と
判定される。
At the time of inspection of the semiconductor circuit board 7 to be inspected, the semiconductor circuit board 7 is mounted on an inspection table, and FIG.
As shown in (a) and (b), for example, a captured image of the inspection area 20a in which the circuit elements 23a and 23b to be tested are selected is formed on the semiconductor circuit board 7, and the circuit to be tested is registered from the registration memory. Inspection frame pattern 22 of elements 23a and 23b
The image data a and 22b are read, and the inspection frame patterns 22a and 22b are superimposed and displayed on the semiconductor circuit board 7 to be inspected. In FIG. 8A, the deformation displacement of the semiconductor circuit board 7 to be inspected is equal to or less than a predetermined value, and the inspection frame pattern 22a
And the inspection frame pattern 22b coincide with the outer periphery of the circuit element 23b under predetermined matching conditions, respectively. The result of the appearance inspection of 20a is determined to be good.

【0006】これに対して、同図(b)の場合には、検
査対象の半導体回路基板7が、製造の過程で矢印X方向
に伸張したために、検査枠パターン22aは、被検回路
素子23aの外周線から所定値を越えてずれ、検査枠パ
ターン22bは、被検回路素子23bの外周線から所定
値を越えてずれており、検査対象の半導体回路基板7の
変形によるパターンずれは所定値を越えており、このま
までは、半導体回路基板7の検査領域20aの外観検査
の結果は不良と判定される。しかし、この場合に、検査
対象の半導体回路基板7が、製造過程で単に許容範囲量
内で膨張しただけで、被検回路素子23a、23bの外
観は正常な場合があり、このことを判定するためには、
半導体回路基板7の膨張量に対応して、登録されている
検査枠パターン22a、22bの画像データを補正し
て、マッチング判定を行うことが必要がある。
On the other hand, in the case of FIG. 1B, since the semiconductor circuit substrate 7 to be inspected has been extended in the direction of arrow X during the manufacturing process, the inspection frame pattern 22a has the circuit element 23a to be inspected. The inspection frame pattern 22b deviates from the outer peripheral line of the circuit element 23b by more than a predetermined value, and the pattern deviation due to the deformation of the semiconductor circuit board 7 to be inspected is a predetermined value. In this state, the result of the appearance inspection of the inspection area 20a of the semiconductor circuit board 7 is determined to be defective. However, in this case, the external appearance of the circuit elements 23a and 23b to be inspected may be normal only when the semiconductor circuit board 7 to be inspected simply expands within an allowable range during the manufacturing process. In order to
It is necessary to correct the registered image data of the inspection frame patterns 22a and 22b in accordance with the expansion amount of the semiconductor circuit board 7 to make a matching determination.

【0007】[0007]

【発明が解決しようとする課題】ところで、検査対象と
なる半導体回路基板7には、製造工程でリフロー方式で
部品の実装が行われることがあり、リフロー炉を通った
半導体回路基板7には、高熱のためにかなりの伸縮や反
りが生じることが知られている。前述の従来の回路基板
の外観検査方法では、モデル回路基板7Mの対向する縁
部の基準マーク30a、30bを基準にして、検査領域
20aの被検回路素子23a、23bの画像データと、
検査枠パターン22a、22bの画像データとが登録さ
れており、検査時の検査枠パターン22a、22bの画
像データの補正処理は、検査対象となる半導体回路基板
7の縁部に設けた基準マークに基づいて行われ、基準マ
ークと検査枠パターン間の距離が大きくなる場合があ
り、半導体回路基板に発生する三次元変形が所定値を越
えていると、基準マークに基づいては検査枠パターンの
正確な補正ができない場合がある。この問題を解決する
ために、半導体回路基板の縁部の3個の基準マークを使
用して、半導体回路基板の三次元変形に対する検査枠パ
ターンの補正を行うことも提案されているが、補正のア
ルゴリズムが複雑になると共に、反りや伸縮は均一に発
生することは少なく、この方法でも半導体回路基板の変
形に対して検査枠パターンを高精度で補正することはで
きない。
Incidentally, components may be mounted on a semiconductor circuit board 7 to be inspected by a reflow method in a manufacturing process. It is known that considerable heat causes considerable expansion and contraction and warpage. In the above-described conventional circuit board appearance inspection method, the image data of the circuit elements 23a and 23b in the inspection area 20a are obtained with reference to the reference marks 30a and 30b on the opposite edges of the model circuit board 7M.
The image data of the inspection frame patterns 22a and 22b are registered, and the correction processing of the image data of the inspection frame patterns 22a and 22b at the time of the inspection is performed on the reference mark provided on the edge of the semiconductor circuit board 7 to be inspected. The distance between the reference mark and the inspection frame pattern may be large, and if the three-dimensional deformation occurring on the semiconductor circuit board exceeds a predetermined value, the accuracy of the inspection frame pattern is determined based on the reference mark. Correction may not be possible. In order to solve this problem, it has been proposed to correct the inspection frame pattern for three-dimensional deformation of the semiconductor circuit board by using three reference marks at the edge of the semiconductor circuit board. The algorithm becomes complicated, and warpage and expansion and contraction rarely occur uniformly. Even with this method, the inspection frame pattern cannot be corrected with high accuracy against the deformation of the semiconductor circuit board.

【0008】本発明は、前述したような半導体回路基板
の外観検査の現状に鑑みてなされたものであり、その第
1の目的は、簡単なアルゴリズムにより検査枠体パター
ンを補正するステップを備え、半導体回路基板に対して
高精度の外観検査を行うことが可能な回路基板の外観検
査方法を提供することにある。また、本発明の第2の目
的は、簡単なアルゴリズムにより検査枠体パターンを補
正することにより、半導体回路基板の高精度の外観検査
を行うことが可能な回路基板の外観検査装置を提供する
ことにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the present state of the above-described appearance inspection of a semiconductor circuit board, and a first object of the invention is to provide a step of correcting an inspection frame pattern by a simple algorithm, An object of the present invention is to provide a circuit board appearance inspection method capable of performing a highly accurate appearance inspection on a semiconductor circuit board. A second object of the present invention is to provide a circuit board appearance inspection apparatus capable of performing a highly accurate appearance inspection of a semiconductor circuit board by correcting an inspection frame pattern by a simple algorithm. It is in.

【0009】[0009]

【課題を解決するための手段】前記第1の目的を達成す
るために、請求項1記載の発明は、検査対象の半導体回
路基板と同一構成のモデル回路基板に対して、複数の検
査領域を設定し、設定された各検査領域ごとに、検査対
象素子と基準マークとを選択し、前記検査対象素子の外
周線に基づき検査枠パターンを形成し、前記検査対象素
子、前記基準マーク及び前記検査枠パターンの画像デー
タを登録格納し、前記検査対象の半導体回路基板に対し
て、前記検査領域に対応する検査視野ごとにカメラによ
る撮像を行い、前記検査対象素子に対応する被検回路素
子と、前記検査枠パターンとのパターンマッチングを行
うことにより、前記検査対象の半導体回路基板に対する
外観検査を行う回路基板の外観検査方法であり、前記カ
メラによる前記検査対象の半導体回路基板の撮像により
得られ、前記基準マークに対応する基準パターンの撮像
画像に基づき、前記基準パターンの画像データを検出す
る基準パターンデータ検出ステップと、予め登録された
前記基準マークの画像データと、前記基準パターンの画
像データとに基づき、予め登録された前記検査枠パター
ンの画像データを補正することにより、修正検査枠パタ
ーンの画像データを演算する演算ステップと、前記修正
検査枠パターンの画像データに基づいて、修正検査枠パ
ターンを形成する修正検査枠パターン形成ステップと、
前記修正検査枠パターンに基づいて、前記検査対象の半
導体回路基板の外観検査を行う検査ステップとを有する
ことを特徴とするものである。
In order to achieve the first object, according to the present invention, a plurality of inspection areas are formed on a model circuit board having the same configuration as a semiconductor circuit board to be inspected. Setting, selecting an element to be inspected and a reference mark for each of the set inspection areas, forming an inspection frame pattern based on an outer peripheral line of the element to be inspected, the inspection element, the reference mark and the inspection Register and store the image data of the frame pattern, for the semiconductor circuit board to be inspected, perform imaging by a camera for each inspection visual field corresponding to the inspection area, and a circuit element to be inspected corresponding to the element to be inspected, A circuit board appearance inspection method for performing an appearance inspection on the semiconductor circuit board to be inspected by performing pattern matching with the inspection frame pattern, wherein the camera performs the inspection. A reference pattern data detecting step of detecting image data of the reference pattern, based on a captured image of the reference pattern corresponding to the reference mark, obtained by imaging the target semiconductor circuit board; and an image of the reference mark registered in advance. Calculating the image data of the corrected inspection frame pattern by correcting the image data of the inspection frame pattern registered in advance based on the data and the image data of the reference pattern; and A correction inspection frame pattern forming step of forming a correction inspection frame pattern based on the image data;
An inspection step of performing an appearance inspection of the semiconductor circuit board to be inspected based on the modified inspection frame pattern.

【0010】このような手段によると、基準パターン検
出ステップで、カメラによる検査対象の半導体回路基板
の撮像により得られ、基準マークに対応する基準パター
ンの撮像画像に基づいて、基準パターンの画像データが
検出され、演算ステップで、予め登録された基準マーク
の画像データと、基準パターンの画像データとに基づい
て、予め登録された検査枠パターンの画像データが補正
されて、修正検査枠パターンの画像データが演算され
る。そして、修正検査枠パターン形成ステップでは、演
算された修正検査枠パターンの画像データに基づいて、
修正検査枠パターンが形成され、検査ステップで、修正
検査枠パターンに基づいて、検査対象の半導体回路基板
の外観検査が行われる。このために、検査対象の半導体
回路基板に製造過程で生じる三次元的変形が存在する場
合でも、各検査視野ごとに設けた基準パターンと予め登
録された基準マークとの画像データに基づいて、予め登
録された検査枠パターンが、簡単なアルゴリズムによっ
て、半導体回路基板の変形の影響を低減するように、高
精度に修正されて修正検査枠パターンが得られ、この修
正検査枠パターンによって、検査対象の半導体回路基板
の被検査回路素子がパターンマッチングされ、検査対象
の半導体回路基板に対して、迅速且つ適確に高精度の外
観検査が行われる。
According to such a means, in the reference pattern detecting step, image data of the reference pattern is obtained based on an image of the reference pattern corresponding to the reference mark, which is obtained by imaging the semiconductor circuit board to be inspected by the camera. In the calculation step, the image data of the pre-registered inspection frame pattern is corrected based on the image data of the pre-registered reference mark and the image data of the reference pattern, and the image data of the corrected inspection frame pattern is corrected. Is calculated. Then, in the correction inspection frame pattern forming step, based on the calculated image data of the correction inspection frame pattern,
A modified inspection frame pattern is formed, and in the inspection step, an appearance inspection of the semiconductor circuit board to be inspected is performed based on the modified inspection frame pattern. For this reason, even if there is a three-dimensional deformation occurring in the semiconductor circuit board to be inspected during the manufacturing process, the semiconductor circuit board is inspected in advance based on the image data of the reference pattern provided for each inspection visual field and the pre-registered reference marks. The registered inspection frame pattern is corrected by a simple algorithm with high accuracy so as to reduce the influence of the deformation of the semiconductor circuit board, and a corrected inspection frame pattern is obtained. The circuit elements to be inspected on the semiconductor circuit board are subjected to pattern matching, and a high-precision visual inspection is quickly and accurately performed on the semiconductor circuit board to be inspected.

【0011】同様に前記第1の目的を達成するために、
請求項2記載の発明は、請求項1記載の発明において、
前記基準パターンデータ検出ステップでは、前記基準パ
ターンの赤外線撮像画像に基づき、前記基準パターンの
画像データを検出することを特徴とするものである。
[0011] Similarly, in order to achieve the first object,
The invention according to claim 2 is the invention according to claim 1,
In the reference pattern data detecting step, image data of the reference pattern is detected based on an infrared image of the reference pattern.

【0012】このような手段によると、請求項1記載の
発明での作用に加えて、基準パターンデータ検出ステッ
プでは、カメラにより撮像される検査対象の半導体回路
基板の基準パターンの赤外線撮像画像によって、通常の
撮像画像では、鮮明な画像が得られないパターンを基準
パターンに使用することにより、基準パターンの高精度
の画像データを検出して、検査枠パターンを高精度に修
正して、より高精度の外観検査が行われる。
According to such a means, in addition to the effect of the first aspect of the invention, in the reference pattern data detecting step, an infrared image of the reference pattern of the semiconductor circuit board to be inspected taken by the camera is used. In a normal captured image, by using a pattern that does not provide a clear image as a reference pattern, high-precision image data of the reference pattern is detected, and the inspection frame pattern is corrected with high accuracy, thereby achieving higher accuracy. Is inspected.

【0013】前記第2の目的を達成するために、請求項
3記載の発明は、検査対象の半導体回路基板と同一構成
のモデル回路基板に対して、複数の検査領域を設定し、
設定された各検査領域ごとに、検査対象素子と基準マー
クとを選択し、前記検査対象素子の外周線に基づき検査
枠パターンを形成し、前記検査対象素子、前記基準マー
ク及び前記検査枠パターンの画像データを登録格納し、
前記検査対象の半導体回路基板に対して、前記検査領域
に対応する検査視野ごとにカメラによる撮像を行い、前
記検査対象素子に対応する被検回路素子と、前記検査枠
パターンとのパターンマッチングを行うことにより、前
記検査対象の半導体回路基板に対する外観検査を行う回
路基板の外観検査装置であり、前記カメラによる前記検
査対象の半導体回路基板の撮像により得られ、前記基準
マークに対応する基準パターンの撮像画像に基づき、前
記基準パターンの画像データを検出する基準パターンデ
ータ検出手段と、予め登録された前記基準マークの画像
データと、前記基準パターンの画像データとに基づき、
予め登録された前記検査枠パターンの画像データを補正
することにより、修正検査枠パターンの画像データを演
算する演算手段と、前記修正検査枠パターンの画像デー
タに基づいて、修正検査枠パターンを形成する修正検査
枠パターン形成手段と、前記修正検査枠パターンに基づ
いて、前記検査対象の半導体回路基板の外観検査を行う
検査手段とを有することを特徴とするものである。
According to a third aspect of the present invention, a plurality of inspection areas are set on a model circuit board having the same configuration as a semiconductor circuit board to be inspected.
For each set inspection area, an inspection target element and a reference mark are selected, an inspection frame pattern is formed based on an outer peripheral line of the inspection target element, and the inspection target element, the reference mark, and the inspection frame pattern are formed. Register and store image data,
For the semiconductor circuit board to be inspected, an image is taken by a camera for each inspection field of view corresponding to the inspection area, and pattern matching between the circuit element to be inspected corresponding to the element to be inspected and the inspection frame pattern is performed. A circuit board appearance inspection apparatus that performs an appearance inspection on the inspection target semiconductor circuit board, and is obtained by imaging the inspection target semiconductor circuit board by the camera and imaging a reference pattern corresponding to the reference mark. Based on the image, reference pattern data detection means for detecting the image data of the reference pattern, based on the previously registered image data of the reference mark, based on the image data of the reference pattern,
A calculating means for calculating image data of the corrected inspection frame pattern by correcting image data of the inspection frame pattern registered in advance; and forming a corrected inspection frame pattern based on the image data of the corrected inspection frame pattern. A modified inspection frame pattern forming means, and an inspection means for performing an appearance inspection of the semiconductor circuit board to be inspected based on the modified inspection frame pattern.

【0014】このような手段によると、基準パターン検
出手段により、カメラによる検査対象の半導体回路基板
の撮像で得られ、基準マークに対応する基準パターンの
撮像画像に基づいて、基準パターンの画像データが検出
され、演算手段によって、予め登録された基準マークの
画像データと、基準パターンの画像データとに基づい
て、登録された検査枠パターンの画像データが補正され
て、修正検査枠パターンの画像データが演算される。そ
して、修正検査枠パターン形成手段によって、演算され
た修正検査枠パターンの画像データに基づいて、修正検
査枠パターンが形成され、検査手段によって、修正検査
枠パターンに基づいて、検査対象の半導体回路基板の外
観検査が行われる。このために、検査対象の半導体回路
基板に製造過程で生じる三次元的変形が存在する場合で
も、各検査視野ごとに設けた基準パターンと予め登録さ
れた基準マークとの画像データに基づいて、予め登録さ
れた検査枠パターンが、簡単なアルゴリズムによって、
半導体回路基板の変形の影響を低減するように、高精度
に修正された修正検査枠パターンによって、検査対象の
半導体回路基板の被検査回路素子がパターンマッチング
され、検査対象の半導体回路基板に対して、迅速且つ適
確に高精度の外観検査が行われる。
According to such means, the reference pattern detecting means obtains the image of the semiconductor circuit board to be inspected by the camera, and converts the image data of the reference pattern based on the image of the reference pattern corresponding to the reference mark. The image data of the registered inspection frame pattern is corrected based on the image data of the pre-registered reference mark and the image data of the reference pattern. Is calculated. The corrected inspection frame pattern is formed by the corrected inspection frame pattern forming means based on the image data of the corrected inspection frame pattern calculated, and the inspection target semiconductor circuit board is inspected by the inspection means based on the corrected inspection frame pattern. Is inspected. For this reason, even if there is a three-dimensional deformation occurring in the semiconductor circuit board to be inspected during the manufacturing process, the semiconductor circuit board is inspected in advance based on the image data of the reference pattern provided for each inspection visual field and the pre-registered reference marks. The registered inspection frame pattern can be
In order to reduce the influence of the deformation of the semiconductor circuit board, the circuit element to be inspected of the semiconductor circuit board to be inspected is subjected to pattern matching by the corrected inspection frame pattern corrected with high accuracy, and Quick and accurate high-precision visual inspection is performed.

【0015】同様に前記第2の目的を達成するために、
請求項4記載の発明は、請求項3記載の発明において、
前記基準パターンデータ検出手段は、前記基準パターン
の赤外線撮像画像に基づき、前記基準パターンの画像デ
ータを検出することを特徴とするものである。
Similarly, in order to achieve the second object,
The invention according to claim 4 is the invention according to claim 3,
The reference pattern data detecting means detects image data of the reference pattern based on an infrared image of the reference pattern.

【0016】このような手段によると、請求項3記載の
発明での作用に加えて、基準パターンデータ検出手段に
よって、カメラにより撮像される検査対象の半導体回路
基板の基準パターンの赤外線撮像画像によって、通常の
撮像画像では、鮮明な画像が得られないパターンを基準
パターンに使用することにより、基準パターンの高精度
の画像データを検出して、検査枠パターンを高精度に修
正して、より高精度の外観検査が行われる。
According to such a means, in addition to the effect of the third aspect of the present invention, the reference pattern data detecting means can use the infrared image of the reference pattern of the semiconductor circuit board to be inspected which is imaged by the camera. In a normal captured image, by using a pattern that does not provide a clear image as a reference pattern, high-precision image data of the reference pattern is detected, and the inspection frame pattern is corrected with high accuracy, thereby achieving higher accuracy. Is inspected.

【0017】[0017]

【発明の実施の形態】以下に、本発明を回路基板の外観
検査装置に係る一実施の形態に基づいて、図1ないし図
6を参照して説明する。図1は本実施の形態の構成を示
すブロック説明図、図2は図1の照明ユニットの構成を
示す説明図、図3は本実施の形態の検査枠パターンの座
標データの補正の説明図、図4は本実施の形態の外観検
査時の撮像画像を示す説明図、図5は本実施の形態によ
る検査領域の通常の撮像画像を示す説明図、図6は本実
施の形態による検査領域の赤外線撮像画像を示す説明図
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to FIGS. 1 to 6 based on an embodiment of a circuit board appearance inspection apparatus. 1 is a block diagram illustrating the configuration of the present embodiment, FIG. 2 is a diagram illustrating the configuration of the illumination unit in FIG. 1, FIG. 3 is a diagram illustrating the correction of coordinate data of an inspection frame pattern according to the present embodiment, FIG. 4 is an explanatory diagram showing a captured image at the time of appearance inspection according to the present embodiment, FIG. 5 is an explanatory diagram showing a normal captured image of an inspection region according to the present embodiment, and FIG. It is explanatory drawing which shows an infrared imaging image.

【0018】本実施の形態では、図1に示すように、水
平面上にY方向にYステージ6が配設され、このYステ
ージ6上に試料台9が、Y方向に移動自在に載置され、
試料台9の上方に筒状四角錐台形状の照明ユニット2が
配設されている。また、図2(a)、(c)に示すよう
に、照明ユニット2の内側壁面17には、高さ方向に上
段には照明基板15aが、中段には照明基板15bが、
下段には照明基板15cが固定配置され、照明基板15
aには、同図(b)に示すように、7個のLED16a
が配列され、同様にして、照明基板15bには7個のL
ED16bが配列され、照明基板15cには7個のLE
D16cが配列されている。そして、これらのLED1
6a〜16cの内で、内側壁面17の上段に配列される
LED16aのみが、赤外線を発光する赤外LEDに選
択されている。
In this embodiment, as shown in FIG. 1, a Y stage 6 is arranged on a horizontal plane in the Y direction, and a sample table 9 is mounted on the Y stage 6 so as to be movable in the Y direction. ,
Above the sample stage 9, an illumination unit 2 having a shape of a cylindrical truncated pyramid is arranged. Also, as shown in FIGS. 2A and 2C, on the inner wall surface 17 of the lighting unit 2, a lighting board 15 a is provided in an upper part in a height direction, and a lighting board 15 b is provided in a middle part.
The lighting board 15c is fixedly arranged at the lower stage,
a has seven LEDs 16a as shown in FIG.
Are arranged, and similarly, seven L
The ED 16b is arranged, and seven LEs are provided on the lighting board 15c.
D16c is arranged. And these LED1
Of the 6a to 16c, only the LED 16a arranged on the upper side of the inner wall surface 17 is selected as an infrared LED that emits infrared light.

【0019】さらに、照明ユニット2の上方には、Yス
テージ6に直角にXステージ5が配設され、このXステ
ージ5には、試料台9に装着される半導体回路基板7を
撮像する撮像カメラ1が移動自在に取り付けられ、撮像
カメラ1には、照明ユニット2がXステージ5に沿っ
て、撮像カメラ1に同期して移動自在に取り付けられて
いる。また、撮像カメラ1には、撮像画像を形成する画
像形成回路19が接続され、Xステージ5には、撮像カ
メラ1をXステージ5に沿って移動させるXドライバ3
1が設けられている。
Further, an X stage 5 is disposed above the illumination unit 2 at right angles to the Y stage 6, and the X stage 5 has an imaging camera for imaging the semiconductor circuit board 7 mounted on the sample stage 9. The illumination unit 2 is attached to the imaging camera 1 along the X stage 5 so as to be movable in synchronization with the imaging camera 1. Further, an image forming circuit 19 that forms a captured image is connected to the imaging camera 1, and an X driver 3 that moves the imaging camera 1 along the X stage 5 is mounted on the X stage 5.
1 is provided.

【0020】一方、本実施の形態には、全体の動作を制
御する中央制御ユニット10が設けられ、この中央制御
ユニット10には、バスBを介して、外観検査動作時に
データの演算を行う演算器14、外観検査動作時のデー
タの書込・読出が行われるRAM13、制御動作のプロ
グラムが格納されるROM12、前述の画像形成回路1
9、制御動作時に各種の画像データが表示されるモニタ
11、及び外観検査時に操作信号が入力される操作部4
が接続されている。同様に、中央制御ユニット10に
は、バスBを介して、各部に制御信号を出力するコント
ローラ3が接続され、コントローラ3には、撮像カメラ
1をXステージ5に沿って移動させるXドライバ31、
試料台9をYステージ6上で移動させるYドライバ3
2、撮像カメラ1の動作を制御するカメラ制御回路3
0、及び照明ユニット2の動作を制御する照明回路28
が接続されている。そして、Xドライバ31の出力端子
と、Yドライバ32の出力端子とが、座標データを検出
する座標検出器8に接続され、座標検出器8の出力端子
が、バスBを介して、中央制御ユニット10に接続され
ている。
On the other hand, in the present embodiment, a central control unit 10 for controlling the whole operation is provided. , A RAM 13 for writing and reading data during the visual inspection operation, a ROM 12 for storing a control operation program, and the image forming circuit 1 described above.
9. A monitor 11 on which various image data is displayed at the time of control operation, and an operation unit 4 to which an operation signal is inputted at the time of visual inspection
Is connected. Similarly, the central control unit 10 is connected via a bus B to a controller 3 that outputs control signals to various sections. The controller 3 includes an X driver 31 for moving the imaging camera 1 along the X stage 5,
Y driver 3 for moving sample stage 9 on Y stage 6
2. Camera control circuit 3 for controlling the operation of the imaging camera 1
0, and a lighting circuit 28 for controlling the operation of the lighting unit 2
Is connected. The output terminal of the X driver 31 and the output terminal of the Y driver 32 are connected to a coordinate detector 8 for detecting coordinate data, and the output terminal of the coordinate detector 8 is connected to the central control unit via a bus B. 10 is connected.

【0021】このような構成の本実施の形態の動作を説
明する。本実施の形態では、検査対象の半導体回路基板
7の外観検査に先立って、半導体回路基板7と同一構成
で、変形や欠陥がなく検査の基準モデルとなるモデル回
路基板7Mが試料台9に装着される。そして、オペレー
タが操作部4から基準検査指令を入力すると、中央制御
ユニット10の指令によって、コントローラ3から出力
されるX方向駆動信号、Y方向駆動信号が、それぞれX
ドライバ31、Yドライバ32に入力され、Yステージ
6上でY軸方向の所定位置に移動されるモデル回路基板
7Mに対して、撮像カメラ1がX方向の所定位置に移動
され、撮像カメラ1が、モデル回路基板7Mに対して、
予め設定された検査領域を撮影視野とする位置に配置さ
れる。そして、この検査領域において、コントローラ3
から照明駆動信号が出力されて照明回路28に入力さ
れ、照明回路28によって、照明ユニッ2の照明基板1
5a〜15cのLED16a〜16cが発光状態とな
り、同時にコントローラ3から出力される撮像駆動信号
によって、カメラ制御回路30から発せられる制御信号
により撮像カメラ1が作動し、撮像カメラ1によってモ
デル回路基板7Mの検査領域の撮像が行われる。以下同
様にして、モデル回路基板7Mに予め設定された複数の
検査領域を順次撮影視野として各検査領域の撮像が行わ
れる。
The operation of this embodiment having such a configuration will be described. In the present embodiment, prior to the appearance inspection of the semiconductor circuit board 7 to be inspected, a model circuit board 7M having the same configuration as the semiconductor circuit board 7 and having no deformation or defect and serving as a reference model for inspection is mounted on the sample table 9. Is done. Then, when the operator inputs a reference inspection command from the operation unit 4, the X-direction drive signal and the Y-direction drive signal output from the controller 3 are respectively changed to X-commands by the command of the central control unit 10.
The imaging camera 1 is moved to a predetermined position in the X direction with respect to the model circuit board 7M input to the driver 31 and the Y driver 32 and moved to a predetermined position in the Y axis direction on the Y stage 6, and the imaging camera 1 , For the model circuit board 7M,
It is arranged at a position where a previously set inspection area is used as an imaging field of view. Then, in this inspection area, the controller 3
A lighting driving signal is output from the lighting unit 28 and input to the lighting circuit 28, and the lighting circuit 28
The LEDs 16a to 16c of 5a to 15c emit light, and at the same time, the imaging camera 1 is operated by the imaging drive signal output from the controller 3 and the control signal issued from the camera control circuit 30. Imaging of the inspection area is performed. In the same manner, an image of each inspection area is sequentially taken using a plurality of inspection areas preset on the model circuit board 7M as a field of view.

【0022】ところで、モデル回路基板7M上には、配
線パターン、スクリーンメッシュに絹を使用したシルク
スクリーン、チップ部品、半田などが存在するが、図5
は、前述したようにして撮像カメラ1で撮像され、画像
形成回路19で撮像画像が形成された検査領域20の通
常の撮像画像25であり、図6は同一の検査領域20の
赤外線撮像画像26であり、通常の撮像画像25では、
レジストがかかっている配線パターンを撮像することは
できないが、赤外線撮像画像26によると、レジストを
透かして配線パターンが明確に撮像されている。
By the way, on the model circuit board 7M, there are a wiring pattern, a silk screen using silk for a screen mesh, a chip component, a solder and the like.
Is a normal captured image 25 of the inspection area 20 captured by the imaging camera 1 as described above and the captured image is formed by the image forming circuit 19, and FIG. In a normal captured image 25,
Although it is not possible to image the wiring pattern on which the resist is applied, according to the infrared image 26, the wiring pattern is clearly imaged through the resist.

【0023】本実施の形態では、モデル回路基板7Mの
撮像画像に基づいて、各検査領域ごとに、被検回路素子
23と基準パターン27が選択され、被検回路素子23
の外周線に基づく検査枠パターン22が形成され、被検
回路素子23、基準パターン27及び検査枠パターン2
2の画像データが、RAM13に登録格納される。この
場合、検査領域20について説明すると、オペレータは
モニタ11に表示される赤外線撮像画像26を監視しな
がらマウスを操作し、マウスカーソルによって、外観検
査の対象となる被検回路素子として、被検回路素子23
a、23bを選択し、操作部4から検査枠パターン形成
信号を入力することにより、被検回路素子23aに対し
て検査枠パターン22aが形成され、被検回路素子23
bに対して検査枠パターン22bが形成される。さら
に、オペレータは赤外線撮像画像26を監視して、配線
パターンの内から、検査領域20内では他に見当らない
特異形状を持った配線パターンを基準パターン27とし
て選択する。
In this embodiment, the circuit element 23 and the reference pattern 27 are selected for each inspection area based on the captured image of the model circuit board 7M.
The inspection frame pattern 22 is formed based on the outer peripheral line of the inspection circuit element 23, the reference pattern 27, and the inspection frame pattern 2.
2 are registered and stored in the RAM 13. In this case, the inspection area 20 will be described. The operator operates the mouse while monitoring the infrared image 26 displayed on the monitor 11, and uses the mouse cursor to select the circuit to be inspected as a circuit element to be inspected for appearance. Element 23
a and 23b are selected and an inspection frame pattern forming signal is input from the operation unit 4, whereby an inspection frame pattern 22a is formed for the circuit element 23a to be inspected.
An inspection frame pattern 22b is formed for b. Further, the operator monitors the infrared imaged image 26 and selects, as the reference pattern 27, a wiring pattern having a peculiar shape not found in the inspection area 20 from among the wiring patterns.

【0024】そして、オペレータが操作部4からデータ
登録指令を入力すると、中央制御ユニット10の指令に
よって、モデル回路基板7Mで選択された被検回路素子
23a、23b及び基準パターン27の画像データと、
被検回路素子23a、23bに基づいて形成された検査
枠パターン22a、22bの画像データとが、モニタ1
1の撮像画像から読み取られ、RAM13にそれぞれ格
納される。この際、オペレータは、マウスカーソルによ
って、基準パターン27に、図3(b)に示す領域内基
準点27bを指定し、検査枠パターン22a、22bに
補正基準点を指定しておく。
Then, when the operator inputs a data registration command from the operation unit 4, the image data of the circuit elements 23 a and 23 b and the reference pattern 27 selected on the model circuit board 7 M and
The image data of the inspection frame patterns 22a and 22b formed based on the circuit elements 23a and 23b
One of the captured images is read and stored in the RAM 13. At this time, the operator designates the reference point 27b in the area shown in FIG. 3B with the mouse cursor and designates the correction reference point with the inspection frame patterns 22a and 22b.

【0025】この状態で、モデル回路基板7Mと同一構
成で検査対象となる半導体回路基板7が、モデル回路基
板7Mに代えて試料台9に装着され、オペレータが操作
部4から外観検査指令を入力すると、中央制御ユニット
10の指令によって、コントローラ3から出力されるX
方向駆動信号、Y方向駆動信号が、それぞれXドライバ
31、Yドライバ32に入力され、Yステージ6上でY
軸方向の所定位置に移動される半導体回路基板7に対し
て、撮像カメラ1がX方向の所定位置に移動され、撮像
カメラ1が、半導体回路基板7に対して、モデル回路基
板7Mで予め設定された検査領域に対応する検査領域を
撮影視野とする位置に配置される。そして、この検査領
域において、コントローラ3から照明駆動信号が出力さ
れて照明回路28に入力され、照明ユニッ2の照明基板
15aのLED16aからの赤外線が半導体回路基板7
に照射された状態で、コントローラ3から出力される撮
像駆動信号によりカメラ制御回路30から発せられる制
御信号によって、撮像カメラ1が作動し、撮像カメラ1
によって、半導体回路基板7の検査領域の赤外線撮像が
行われ、以下同様にして、モデル回路基板7Mに予め設
定された複数の検査領域に対応する半導体回路基板7の
検査領域を順次撮影視野とする赤外線撮像が行われる。
In this state, the semiconductor circuit board 7 to be inspected having the same configuration as the model circuit board 7M is mounted on the sample table 9 instead of the model circuit board 7M, and the operator inputs a visual inspection command from the operation unit 4. Then, in response to a command from the central control unit 10, X output from the controller 3 is output.
The direction drive signal and the Y direction drive signal are input to the X driver 31 and the Y driver 32, respectively.
The imaging camera 1 is moved to a predetermined position in the X direction with respect to the semiconductor circuit board 7 moved to a predetermined position in the axial direction, and the imaging camera 1 is set in advance in the model circuit board 7M with respect to the semiconductor circuit board 7. The inspection area corresponding to the selected inspection area is arranged at a position where the imaging field of view is set. Then, in this inspection area, an illumination drive signal is output from the controller 3 and input to the illumination circuit 28, and infrared light from the LED 16 a of the illumination board 15 a of the illumination unit 2 is transmitted to the semiconductor circuit board 7.
In a state in which the imaging camera 1 is illuminated, the imaging camera 1 is operated by a control signal issued from the camera control circuit 30 by an imaging drive signal output from the controller 3, and
Accordingly, infrared imaging of the inspection area of the semiconductor circuit board 7 is performed, and similarly, the inspection areas of the semiconductor circuit board 7 corresponding to a plurality of inspection areas set in advance on the model circuit board 7M are sequentially set as imaging fields of view. Infrared imaging is performed.

【0026】図4は、すでに説明した図6に示すモデル
回路基板7Mの検査領域20の赤外線撮像画像に対応す
る半導体回路基板7の検査領域の要部20Aの撮像で得
られた赤外線撮像画像であり、この赤外線撮像画像に
は、被検回路素子23a、23bと対応する検査枠パタ
ーン22a、22bが鮮明な画像として撮像されてお
り、さらに、該検査領域に選択された基準パターン27
が鮮明な画像として撮像されている。本実施の形態で
は、検査領域に選択された基準パターン27内に指定し
た領域内基準点に基づいて、以下に説明するようにし
て、被検回路素子23a、23bの外観検査を行う検査
枠パターン22a、22bの画像の補正が行われる。
FIG. 4 is an infrared image obtained by imaging the main part 20A of the inspection area of the semiconductor circuit board 7 corresponding to the infrared image of the inspection area 20 of the model circuit board 7M shown in FIG. In the infrared image, the inspection frame patterns 22a and 22b corresponding to the circuit elements 23a and 23b to be inspected are captured as clear images, and further, the reference pattern 27 selected in the inspection area.
Are captured as clear images. In the present embodiment, as described below, an inspection frame pattern for performing an appearance inspection of the circuit elements 23a and 23b to be inspected based on a reference point in the area designated in the reference pattern 27 selected as the inspection area. The correction of the images 22a and 22b is performed.

【0027】図4に示す半導体回路基板7のモデル回路
基板7Mの検査領域20に対応する検査領域の要部20
Aに基づき、被検回路素子23a、23bの外観検査を
行う場合について説明すると、オペレータが、操作部4
から基準データ読取指令を入力すると、中央制御ユニッ
ト10の指令によって、RAM13からすでに登録され
ている基準パターン27の領域内基準点27bと、検査
枠パターン22a、22bの補正基準点との座標データ
が読み出される。ここで撮像画像の画面表示機構とし
て、PC/AT相互機に広く使用されている640×4
80ドットの解像度のVGA(VideoGraphi
csArray)を採用するものとし、検査枠パターン
22aの補正を行う場合を説明する。この場合、登録さ
れている基準パターン27の領域内基準点27bの座標
データが(X:300Y:250)、検査枠パターン2
2aの補正基準点の座標データが(X:100 Y:1
00)であり、検査対象の半導体回路基板7の検査領域
の要部20Aの撮像画像から得られる基準パターン27
の領域内基準点27bの座標データが(X:310Y:
240)であるとする。
The main part 20 of the inspection area corresponding to the inspection area 20 of the model circuit board 7M of the semiconductor circuit board 7 shown in FIG.
A case where the appearance inspection of the circuit elements 23a and 23b to be tested will be described based on A,
When a reference data read command is input from the CPU, the coordinate data of the reference point 27b in the area of the reference pattern 27 already registered from the RAM 13 and the correction reference points of the inspection frame patterns 22a and 22b are inputted by the command of the central control unit 10. Is read. Here, as a screen display mechanism of a captured image, 640 × 4 widely used in a PC / AT mutual device.
VGA (Video Graphi) with a resolution of 80 dots
csArray) and a case where the inspection frame pattern 22a is corrected will be described. In this case, the coordinate data of the registered reference point 27b in the area of the registered reference pattern 27 is (X: 300Y: 250), and the inspection frame pattern 2
The coordinate data of the correction reference point 2a is (X: 100 Y: 1
00), a reference pattern 27 obtained from a captured image of the main part 20A of the inspection area of the semiconductor circuit board 7 to be inspected.
The coordinate data of the reference point 27b in the area of (X: 310Y:
240).

【0028】本実施の形態においては、半導体回路基板
7の製造時の変形に対応して補正される検査枠パターン
の座標データ(Xm、Ym)、基準パターンの登録座標
データ(Xs、Ys)及び半導体回路基板7の撮像画像
から読み取られた検査枠パターンの座標データ(X、
Y)の間には、基準パターンが検査領域内に存在し、基
準パターンと検査枠パターン間距離が充分に小さいの
で、(1)式で示される関係がある。
In the present embodiment, the coordinate data (Xm, Ym) of the inspection frame pattern corrected in accordance with the deformation of the semiconductor circuit board 7 during manufacturing, the registered coordinate data (Xs, Ys) of the reference pattern, and The coordinate data (X, X) of the inspection frame pattern read from the captured image of the semiconductor circuit board 7
Since the reference pattern exists in the inspection area between Y) and the distance between the reference pattern and the inspection frame pattern is sufficiently small, there is a relationship represented by Expression (1).

【0029】 (Xm、Ym)=(Xs、Ys)+{(Xs−X)、(Ys−Y)} (1)(Xm, Ym) = (Xs, Ys) + {(Xs−X), (Ys−Y)} (1)

【0030】そこで、実施の形態では、中央制御ユニッ
ト10の指令によって、補正される検査枠パターンの座
標データXm、Ymが次式で演算される。
Therefore, in the embodiment, the coordinate data Xm, Ym of the inspection frame pattern to be corrected is calculated by the following equation in accordance with a command from the central control unit 10.

【0031】 Xm=100+(310−300)=110 (2) Ym=100+(240−250)=90 (3)Xm = 100 + (310−300) = 110 (2) Ym = 100 + (240−250) = 90 (3)

【0032】この場合、パターンマッチングにサブピク
セル処理を行って、1ピクセル以下の分解度精度で検査
枠パターンの補正を行うことも可能である。
In this case, it is also possible to perform sub-pixel processing for pattern matching and correct the inspection frame pattern with resolution accuracy of one pixel or less.

【0033】そして、このようにして補正された検査枠
パターン22a、22bによって、被検回路素子23
a、23bが、それぞれパターンマッチングによって外
観検査され、演算器14の判定演算によつて、予め設定
した所定数以上の座標点の一致の条件が満足されると、
検査対象の半導体回路基板7は外観検査で良品と判定さ
れる。
The test frame elements 23a and 22b corrected in this manner are used as test target circuit elements 23.
a and 23b are visually inspected by pattern matching, respectively, and when the arithmetic unit 14 satisfies the condition for matching a predetermined number or more of coordinate points,
The semiconductor circuit board 7 to be inspected is determined to be non-defective in the appearance inspection.

【0034】このように、本実施の形態によると、モデ
ル回路基板7Mの撮像画像に基づいて、予めモデル回路
基板7Mに複数の検査領域が設けられ、各検査領域ごと
に、被検回路素子、基準パターンが選択され、検査枠パ
ターンが形成され、例えば、検査領域20に対しては、
図6に示すように、被検回路素子23a、23b、基準
パターン27が選択され、検査枠パターン22a、22
bが形成され、被検回路パターン23a、23b、基準
パターン27、及び検査枠パターン22a、22bの画
像データがRAM13に格納される。そして、半導体回
路基板7の被検回路パターン23a、23bの外観検査
が、同一検査領域に設けた基準パターン27のモデル回
路基板7Mでの登録値とのずれに基づき補正されるセン
サ枠パターン22a、22bにより行われるので、半導
体回路基板7に製造過程で生じる三次元的変形が存在す
る場合でも、各検査視野ごとに設けた基準パターンとモ
デル回路基板で登録された基準マークとの画像データに
基づいて、予め登録された検査枠パターンが、簡単なア
ルゴリズムによって、半導体回路基板の変形の影響を低
減するように、高精度に修正された修正検査枠パターン
によって、半導体回路基板7の被検査回路素子22a、
22bがパターンマッチングされるので、半導体回路基
板7に対して、迅速且つ適確に高精度の外観検査を行う
ことが可能になる。また、実際に撮像された撮像画像に
基づき座標値の補正が行われるので、撮像カメラ1によ
る画像取込の乱れに影響されずに、外観検査を行うこと
が可能になり、また、検査の高速化にも簡単に対応する
ことが可能になる。
As described above, according to the present embodiment, a plurality of inspection areas are provided in advance on the model circuit board 7M based on the captured image of the model circuit board 7M. A reference pattern is selected and an inspection frame pattern is formed. For example, for the inspection area 20,
As shown in FIG. 6, the circuit elements under test 23a and 23b and the reference pattern 27 are selected, and the inspection frame patterns 22a and 22b are selected.
b is formed, and the image data of the test circuit patterns 23a and 23b, the reference pattern 27, and the test frame patterns 22a and 22b are stored in the RAM 13. Then, the sensor frame pattern 22a whose appearance inspection of the test circuit patterns 23a and 23b of the semiconductor circuit board 7 is corrected based on the difference between the reference pattern 27 provided in the same inspection area and the registered value on the model circuit board 7M, 22b, based on image data of a reference pattern provided for each inspection field and a reference mark registered on the model circuit board, even when there is a three-dimensional deformation occurring in the semiconductor circuit board 7 during the manufacturing process. The inspection frame pattern registered in advance on the semiconductor circuit board 7 is modified by a highly accurate modified inspection frame pattern so that the effect of the deformation of the semiconductor circuit board is reduced by a simple algorithm. 22a,
Since the pattern matching is performed on the pattern 22b, the appearance of the semiconductor circuit board 7 can be inspected quickly and accurately with high accuracy. Further, since the coordinate values are corrected based on the actually picked-up image, the appearance inspection can be performed without being affected by the disturbance of the image capturing by the imaging camera 1, and the inspection can be performed at high speed. It is possible to easily cope with the change.

【0035】[0035]

【発明の効果】請求項1記載の回路基板の外観検査方法
に係る発明によると、予め検査対象の半導体回路基板と
同一構成のモデル回路基板に対して、複数の検査領域が
設定され、設定された各検査領域ごとに、検査対象素子
と基準マークとが選択され、検査対象素子の撮像画像の
外周線に基づき検査枠パターンが形成され、検査対象素
子、基準マーク及び検査枠パターンの画像データが登録
格納され、検査時には、検査対象の半導体回路基板に対
して、前記検査領域に対応する検査視野ごとにカメラに
よる撮像が行われ、前記検査対象素子に対応する被検回
路素子の撮像画像と、登録されている検査枠パターンと
のマッチングを行うことによって、検査対象の半導体回
路基板に対する外観検査が行われる。
According to the first aspect of the present invention, a plurality of inspection areas are set and set in advance on a model circuit board having the same configuration as the semiconductor circuit board to be inspected. For each of the inspection areas, an inspection target element and a reference mark are selected, an inspection frame pattern is formed based on the outer peripheral line of the captured image of the inspection target element, and the image data of the inspection target element, the reference mark, and the inspection frame pattern are displayed. Registered and stored, at the time of inspection, a semiconductor circuit board to be inspected is imaged by a camera for each inspection visual field corresponding to the inspection area, and an image of a circuit element to be inspected corresponding to the element to be inspected, By performing matching with a registered inspection frame pattern, an appearance inspection is performed on the semiconductor circuit board to be inspected.

【0036】この場合、基準パターン検出ステップで、
カメラによる検査対象の半導体回路基板の撮像により得
られ、基準マークに対応する基準パターンの撮像画像に
基づいて、基準パターンの画像データが検出され、演算
ステップで、予め登録された基準マークの画像データ
と、基準パターンの画像データとに基づいて、予め登録
された検査枠パターンの画像データが補正されて、修正
検査枠パターンの画像データが演算される。そして、修
正検査枠パターン形成ステップでは、演算された修正検
査枠パターンの画像データに基づいて、修正検査枠パタ
ーンが形成され、検査ステップで、修正検査枠パターン
に基づいて、検査対象の半導体回路基板の外観検査が行
われる。
In this case, in the reference pattern detecting step,
The image data of the reference pattern is detected based on a captured image of the reference pattern corresponding to the reference mark, which is obtained by imaging the semiconductor circuit board to be inspected by the camera, and in the calculation step, the image data of the reference mark registered in advance is calculated. The image data of the inspection frame pattern registered in advance is corrected based on the image data of the reference pattern and the image data of the reference pattern, and the image data of the corrected inspection frame pattern is calculated. Then, in the modified inspection frame pattern forming step, a modified inspection frame pattern is formed based on the calculated image data of the modified inspection frame pattern. In the inspection step, the semiconductor circuit board to be inspected is formed based on the modified inspection frame pattern. Is inspected.

【0037】このために、検査対象の半導体回路基板に
製造過程で生じる三次元的変形が存在する場合でも、各
検査視野ごとに設けた基準パターンと予め登録された基
準マークとの画像データに基づいて、モデル回路基板で
登録された検査枠パターンが、簡単なアルゴリズムによ
って、半導体回路基板の変形の影響を低減するように、
高精度に修正された修正検査枠パターンが得られるの
で、この修正検査枠パターンによって、検査対象の半導
体回路基板の被検査回路素子がパターンマッチングさ
れ、検査対象の半導体回路基板に対して、迅速且つ適確
に高精度の外観検査を行うことが可能になる。
For this reason, even when the semiconductor circuit board to be inspected has a three-dimensional deformation occurring during the manufacturing process, it is determined based on the image data of the reference patterns provided for each inspection field and the reference marks registered in advance. Therefore, the inspection frame pattern registered on the model circuit board is reduced by a simple algorithm so as to reduce the influence of the deformation of the semiconductor circuit board.
Since a corrected inspection frame pattern corrected with high precision can be obtained, the circuit elements to be inspected of the semiconductor circuit board to be inspected are pattern-matched by this modified inspection frame pattern, and the inspection circuit element can be quickly and quickly applied to the semiconductor circuit board to be inspected. Appropriately high-precision appearance inspection can be performed.

【0038】請求項2記載の発明によると、請求項1記
載の発明で得られる効果に加えて、基準パターンデータ
検出ステップでは、カメラによる検査対象の半導体回路
基板の撮像により得られる基準パターンの赤外線撮像画
像によって、通常の撮像画像では、鮮明な画像が得られ
ないパターンを基準パターンに使用することにより、基
準パターンの高精度の画像データを検出して、検査枠パ
ターンを高精度に修正して、より高精度の外観検査を行
うことが可能になる。
According to the second aspect of the present invention, in addition to the effect obtained by the first aspect of the present invention, in the reference pattern data detecting step, the infrared ray of the reference pattern obtained by imaging the semiconductor circuit board to be inspected by the camera. By using a pattern that does not provide a clear image in a normal captured image as a reference pattern by the captured image, high-precision image data of the reference pattern is detected, and the inspection frame pattern is corrected with high accuracy. This makes it possible to perform a more accurate appearance inspection.

【0039】請求項3記載の回路基板の外観検査装置に
係る発明によると、予め検査対象の半導体回路基板と同
一構成のモデル回路基板に対して、複数の検査領域が設
定され、設定された各検査領域ごとに、検査対象素子と
基準マークとが選択され、検査対象素子の撮像画像の外
周線に基づき検査枠パターンが形成され、検査対象素
子、基準マーク及び検査枠パターンの画像データが登録
格納され、検査時には、検査対象の半導体回路基板に対
して、前記検査領域に対応する検査視野ごとにカメラに
よる撮像が行われ、前記検査対象素子に対応する被検回
路素子の撮像画像と、登録されている検査枠パターンと
のマッチングを行うことによって、検査対象の半導体回
路基板に対する外観検査が行われる。
According to the third aspect of the present invention, a plurality of inspection areas are set in advance on a model circuit board having the same configuration as the semiconductor circuit board to be inspected. An inspection target element and a reference mark are selected for each inspection area, an inspection frame pattern is formed based on the outer peripheral line of a captured image of the inspection target element, and image data of the inspection target element, the reference mark, and the inspection frame pattern are registered and stored. At the time of inspection, an image of the semiconductor circuit board to be inspected is taken by a camera for each inspection field of view corresponding to the inspection area, and an image of the circuit element to be inspected corresponding to the element to be inspected is registered. By performing matching with the existing inspection frame pattern, an appearance inspection is performed on the semiconductor circuit board to be inspected.

【0040】この場合、基準パターン検出手段により、
カメラによる検査対象の半導体回路基板の撮像で得ら
れ、基準マークに対応する基準パターンの撮像画像に基
づいて、基準パターンの画像データが検出され、演算手
段によって、予め登録された基準マークの画像データ
と、基準パターンの画像データとに基づいて、登録され
た検査枠パターンの画像データが補正されて、修正検査
枠パターンの画像データが演算される。そして、修正検
査枠パターン形成手段によって、演算された修正検査枠
パターンの画像データに基づいて、修正検査枠パターン
が形成され、検査手段によって、修正検査枠パターンに
基づいて、検査対象の半導体回路基板の外観検査が行わ
れる。
In this case, the reference pattern detecting means
The image data of the reference pattern is detected based on a captured image of the reference pattern corresponding to the reference mark, which is obtained by imaging the semiconductor circuit board to be inspected by the camera, and the image data of the reference mark registered in advance by the arithmetic unit The registered image data of the inspection frame pattern is corrected based on the image data of the reference pattern and the image data of the reference pattern, and the image data of the corrected inspection frame pattern is calculated. The corrected inspection frame pattern is formed by the corrected inspection frame pattern forming means based on the image data of the corrected inspection frame pattern calculated, and the inspection target semiconductor circuit board is inspected by the inspection means based on the corrected inspection frame pattern. Is inspected.

【0041】このために、検査対象の半導体回路基板に
製造過程で生じる三次元的変形が存在する場合でも、各
検査視野ごとに設けた基準パターンと予め登録された基
準マークとの画像データとに基づいて、予め登録された
検査枠パターンが、簡単なアルゴリズムによって、半導
体回路基板の変形の影響を低減するように、高精度に修
正された修正検査枠パターンが得られるので、この修正
検査枠パターンによって、検査対象の半導体回路基板の
被検査回路素子がパターンマッチングされ、検査対象の
半導体回路基板に対して、迅速且つ適確に高精度の外観
検査を行うことが可能になる。
For this reason, even when the semiconductor circuit board to be inspected has a three-dimensional deformation that occurs during the manufacturing process, the image data of the reference pattern provided for each inspection field and the reference marks registered in advance are not included. Based on the inspection frame pattern registered in advance, a simple algorithm can be used to obtain a corrected inspection frame pattern that is corrected with high accuracy so as to reduce the influence of the deformation of the semiconductor circuit board. As a result, the circuit elements to be inspected of the semiconductor circuit board to be inspected are subjected to pattern matching, and a high-precision visual inspection can be quickly and accurately performed on the semiconductor circuit board to be inspected.

【0042】請求項4記載の発明によると、請求項3記
載の発明での効果に加えて、基準パターンデータ検出手
段によって、カメラにより撮像される検査対象の半導体
回路基板の基準パターンの赤外線撮像画像によって、通
常の撮像画像では、鮮明な画像が得られないパターンを
基準パターンに使用することにより、基準パターンの高
精度の画像データを検出して、検査枠パターンを高精度
に修正して、より高精度の外観検査を行うことが可能に
なる。
According to the fourth aspect of the present invention, in addition to the effect of the third aspect of the present invention, an infrared image of the reference pattern of the semiconductor circuit board to be inspected taken by the camera by the reference pattern data detecting means. By using a pattern in which a clear image is not obtained in a normal captured image as a reference pattern, high-precision image data of the reference pattern is detected, and the inspection frame pattern is corrected with high accuracy. High-precision appearance inspection can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の構成を示すブロック説
明図である。
FIG. 1 is an explanatory block diagram showing a configuration of an embodiment of the present invention.

【図2】図1の照明ユニットの構成を示す説明図であ
る。
FIG. 2 is an explanatory diagram illustrating a configuration of a lighting unit in FIG. 1;

【図3】同実施の形態の検査枠パターンの座標データの
補正の説明図である。
FIG. 3 is an explanatory diagram of correction of coordinate data of an inspection frame pattern according to the embodiment.

【図4】同実施の形態の外観検査時の撮像画像を示す説
明図である。
FIG. 4 is an explanatory diagram showing a captured image at the time of an appearance inspection according to the embodiment.

【図5】同実施の形態による検査領域の通常の撮像画像
を示す説明図である。
FIG. 5 is an explanatory diagram showing a normal captured image of an inspection area according to the embodiment.

【図6】同実施の形態による検査領域の赤外線撮像画像
を示す説明図である。
FIG. 6 is an explanatory diagram showing an infrared image of an inspection area according to the embodiment;

【図7】半導体回路基板の従来の外観検査の説明図であ
る。
FIG. 7 is an explanatory diagram of a conventional visual inspection of a semiconductor circuit board.

【図8】半導体回路基板の従来の外観検査時の撮像画像
の説明図である。
FIG. 8 is an explanatory diagram of a captured image at the time of a conventional appearance inspection of a semiconductor circuit board.

【符号の説明】[Explanation of symbols]

1・・撮像カメラ、2・・照明ユニット、3・・コント
ローラ、4・・操作部、5・・Xステージ、6・・Yス
テージ、7・・半導体回路基板、9・・試料台、10・
・中央制御ユニット、11・・モニタ、13・・RA
M、14・・演算器、18・・基準点、20・・検査領
域、22a、22b・・検査枠パターン、23a、23
b・・被検回路素子、27・・基準パターン。
1. Imaging camera, 2. Illumination unit, 3. Controller, 4. Operation unit, 5. X stage, 6. Y stage, 7, Semiconductor circuit board, 9, Sample table, 10.
· Central control unit, 11 · · Monitor, 13 · · RA
M, 14 arithmetic unit, 18 reference point, 20 inspection area, 22a, 22b inspection frame pattern, 23a, 23
b: circuit element to be tested, 27: reference pattern.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 検査対象の半導体回路基板と同一構成の
モデル回路基板に対して、複数の検査領域を設定し、設
定された各検査領域ごとに、検査対象素子と基準マーク
とを選択し、前記検査対象素子の外周線に基づき検査枠
パターンを形成し、前記検査対象素子、前記基準マーク
及び前記検査枠パターンの画像データを登録格納し、前
記検査対象の半導体回路基板に対して、前記検査領域に
対応する検査視野ごとにカメラによる撮像を行い、前記
検査対象素子に対応する被検回路素子と、前記検査枠パ
ターンとのパターンマッチングを行うことにより、前記
検査対象の半導体回路基板に対する外観検査を行う回路
基板の外観検査方法であり、 前記カメラによる前記検査対象の半導体回路基板の撮像
により得られ、前記基準マークに対応する基準パターン
の撮像画像に基づき、前記基準パターンの画像データを
検出する基準パターンデータ検出ステップと、 予め登録された前記基準マークの画像データと、前記基
準パターンの画像データとに基づき、予め登録された前
記検査枠パターンの画像データを補正することにより、
修正検査枠パターンの画像データを演算する演算ステッ
プと、 前記修正検査枠パターンの画像データに基づいて、修正
検査枠パターンを形成する修正検査枠パターン形成ステ
ップと、 前記修正検査枠パターンに基づいて、前記検査対象の半
導体回路基板の外観検査を行う検査ステップとを有する
ことを特徴とする回路基板の外観検査方法。
1. A plurality of inspection areas are set for a model circuit board having the same configuration as a semiconductor circuit board to be inspected, and an element to be inspected and a reference mark are selected for each of the set inspection areas. An inspection frame pattern is formed based on an outer peripheral line of the inspection target element, image data of the inspection target element, the reference mark, and the inspection frame pattern are registered and stored, and the inspection is performed on the inspection target semiconductor circuit board. An image is inspected by a camera for each inspection visual field corresponding to the area, and a pattern matching is performed between the circuit element to be inspected corresponding to the element to be inspected and the inspection frame pattern, so that an appearance inspection for the semiconductor circuit board to be inspected is performed. A method for inspecting the appearance of a circuit board, the method comprising: obtaining an image of the semiconductor circuit board to be inspected by the camera; A reference pattern data detecting step of detecting image data of the reference pattern based on a captured image of the pattern, image data of the reference mark registered in advance, and image data of the reference pattern, By correcting the image data of the inspection frame pattern,
A calculating step of calculating image data of the corrected inspection frame pattern; a correction inspection frame pattern forming step of forming a corrected inspection frame pattern based on the image data of the corrected inspection frame pattern; and An inspection step of performing an appearance inspection of the semiconductor circuit board to be inspected.
【請求項2】 前記基準パターンデータ検出ステップで
は、前記基準パターンの赤外線撮像画像に基づき、前記
基準パターンの画像データを検出することを特徴とする
請求項1記載の回路基板の外観検査方法。
2. The method according to claim 1, wherein in the reference pattern data detecting step, image data of the reference pattern is detected based on an infrared image of the reference pattern.
【請求項3】 検査対象の半導体回路基板と同一構成の
モデル回路基板に対して、複数の検査領域を設定し、設
定された各検査領域ごとに、検査対象素子と基準マーク
とを選択し、前記検査対象素子の外周線に基づき検査枠
パターンを形成し、前記検査対象素子、前記基準マーク
及び前記検査枠パターンの画像データを登録格納し、前
記検査対象の半導体回路基板に対して、前記検査領域に
対応する検査視野ごとにカメラによる撮像を行い、前記
検査対象素子に対応する被検回路素子と、前記検査枠パ
ターンとのパターンマッチングを行うことにより、前記
検査対象の半導体回路基板に対する外観検査を行う回路
基板の外観検査装置であり、 前記カメラによる前記検査対象の半導体回路基板の撮像
により得られ、前記基準マークに対応する基準パターン
の撮像画像に基づき、前記基準パターンの画像データを
検出する基準パターンデータ検出手段と、 予め登録された前記基準マークの画像データと、前記基
準パターンの画像データとに基づき、予め登録された前
記検査枠パターンの画像データを補正することにより、
修正検査枠パターンの画像データを演算する演算手段
と、 前記修正検査枠パターンの画像データに基づいて、修正
検査枠パターンを形成する修正検査枠パターン形成手段
と、 前記修正検査枠パターンに基づいて、前記検査対象の半
導体回路基板の外観検査を行う検査手段とを有すること
を特徴とする回路基板の外観検査装置。
3. A plurality of inspection areas are set on a model circuit board having the same configuration as a semiconductor circuit board to be inspected, and an element to be inspected and a reference mark are selected for each of the set inspection areas. An inspection frame pattern is formed based on an outer peripheral line of the inspection target element, image data of the inspection target element, the reference mark, and the inspection frame pattern are registered and stored, and the inspection is performed on the inspection target semiconductor circuit board. An image is inspected by a camera for each inspection visual field corresponding to the area, and a pattern matching is performed between the circuit element to be inspected corresponding to the element to be inspected and the inspection frame pattern, so that an appearance inspection for the semiconductor circuit board to be inspected is performed. A circuit board appearance inspection apparatus that performs imaging, and that is obtained by imaging the semiconductor circuit board to be inspected by the camera and that corresponds to the reference mark. A reference pattern data detecting means for detecting image data of the reference pattern based on a captured image of the pattern; image data of the reference mark registered in advance; and image data of the reference pattern registered in advance based on the image data of the reference pattern. By correcting the image data of the inspection frame pattern,
Calculating means for calculating the image data of the modified inspection frame pattern; and, based on the image data of the modified inspection frame pattern, modified inspection frame pattern forming means for forming a modified inspection frame pattern; and A circuit board appearance inspection apparatus, comprising: an inspection unit that performs an appearance inspection of the semiconductor circuit board to be inspected.
【請求項4】 前記基準パターンデータ検出手段は、前
記基準パターンの赤外線撮像画像に基づき、前記基準パ
ターンの画像データを検出することを特徴とする請求項
3記載の回路基板の外観検査装置。
4. The circuit board appearance inspection apparatus according to claim 3, wherein the reference pattern data detecting means detects image data of the reference pattern based on an infrared image of the reference pattern.
JP2000089378A 2000-03-28 2000-03-28 Method and device for inspecting appearance of circuit board Pending JP2001283194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000089378A JP2001283194A (en) 2000-03-28 2000-03-28 Method and device for inspecting appearance of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000089378A JP2001283194A (en) 2000-03-28 2000-03-28 Method and device for inspecting appearance of circuit board

Publications (1)

Publication Number Publication Date
JP2001283194A true JP2001283194A (en) 2001-10-12

Family

ID=18605147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000089378A Pending JP2001283194A (en) 2000-03-28 2000-03-28 Method and device for inspecting appearance of circuit board

Country Status (1)

Country Link
JP (1) JP2001283194A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023122A1 (en) * 2002-09-03 2004-03-18 Hamamatsu Foundation For Science And Technology Promotion Pattern inspection method and inspection device therefor
JP2004340631A (en) * 2003-05-13 2004-12-02 Sony Corp Substrate inspection device
JP2008185467A (en) * 2007-01-30 2008-08-14 Brother Ind Ltd Plate inspection device and opening inspection method of plate using it
WO2013129828A1 (en) * 2012-02-27 2013-09-06 주식회사 고영테크놀러지 Substrate inspection method
KR101361537B1 (en) * 2011-11-25 2014-02-13 주식회사 미르기술 Vision inspection apparatus with infrared ray pattern projector
CN103649675A (en) * 2011-07-13 2014-03-19 株式会社高永科技 Test method
KR20170005600A (en) * 2015-07-06 2017-01-16 엘지이노텍 주식회사 Defect inspection apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023122A1 (en) * 2002-09-03 2004-03-18 Hamamatsu Foundation For Science And Technology Promotion Pattern inspection method and inspection device therefor
JPWO2004023122A1 (en) * 2002-09-03 2005-12-22 財団法人浜松科学技術研究振興会 Pattern inspection method and inspection apparatus
JP4504191B2 (en) * 2002-09-03 2010-07-14 財団法人浜松科学技術研究振興会 Pattern inspection method and inspection apparatus
JP2004340631A (en) * 2003-05-13 2004-12-02 Sony Corp Substrate inspection device
JP2008185467A (en) * 2007-01-30 2008-08-14 Brother Ind Ltd Plate inspection device and opening inspection method of plate using it
CN103649675A (en) * 2011-07-13 2014-03-19 株式会社高永科技 Test method
US10706521B2 (en) 2011-07-13 2020-07-07 Koh Young Technology Inc. Inspection method
KR101361537B1 (en) * 2011-11-25 2014-02-13 주식회사 미르기술 Vision inspection apparatus with infrared ray pattern projector
WO2013129828A1 (en) * 2012-02-27 2013-09-06 주식회사 고영테크놀러지 Substrate inspection method
KR20170005600A (en) * 2015-07-06 2017-01-16 엘지이노텍 주식회사 Defect inspection apparatus
KR102385411B1 (en) * 2015-07-06 2022-04-11 엘지이노텍 주식회사 Defect inspection apparatus

Similar Documents

Publication Publication Date Title
JPH03191600A (en) Inspection apparatus provided with automatic formation function of inspection program data
JPH10300448A (en) Device and method for inspection of printed circuit board assembly
TWI484164B (en) Optical re - inspection system and its detection method
JP2001283194A (en) Method and device for inspecting appearance of circuit board
JPS61251705A (en) Method and apparatus for inspecting pattern
KR101522312B1 (en) Inspection device for pcb product and inspecting method using the same
KR20220044741A (en) Wafer appearance inspection apparatus and method
JP2001124700A (en) Calibration method of inspection machine with line sensor camera
JP2004170394A (en) Press plate inspection device and press plate inspection system
KR100293698B1 (en) Pattern inspection apparatus for pdp and method thereof
JPS61243303A (en) Visual inspection system for mounted substrate
JP2001004339A (en) Illumination non-uniformity measuring method for picture recognition inspecting system and picture recognition inspecting method
JP2903305B2 (en) Mounting component inspection method and mounting component inspection device
JPH10311705A (en) Image input apparatus
JP2917117B2 (en) Method and apparatus for calculating work position coordinates on printed circuit board
JPH0221372A (en) Soldering check device
JPH0282172A (en) Continuity inspecting machine for conductor pattern
JPH10267864A (en) Method for reading coordinate of coordinate reference plate
JP2576147B2 (en) Shortage inspection device for mounted parts
JP7377655B2 (en) Die bonding equipment and semiconductor device manufacturing method
JPH0651014A (en) Flaw inspecting device
JP2006084188A (en) Inspection device and inspection system
JP2007147320A (en) Inspection device
JP2005181155A (en) Inspection measuring instrument, and inspection measuring method for object of inspection measurement
JP2601232B2 (en) IC lead displacement inspection equipment