JP2001272362A - デジタルパルス処理装置 - Google Patents
デジタルパルス処理装置Info
- Publication number
- JP2001272362A JP2001272362A JP2000087763A JP2000087763A JP2001272362A JP 2001272362 A JP2001272362 A JP 2001272362A JP 2000087763 A JP2000087763 A JP 2000087763A JP 2000087763 A JP2000087763 A JP 2000087763A JP 2001272362 A JP2001272362 A JP 2001272362A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- input signal
- timing information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 入力信号のタイミング情報とＡＤ変換された
入力信号電圧データの時間関係を明確にして、パイルア
ップ除去処理の精度を向上させるようにしたデジタルパ
ルス処理装置を提供する。 【解決手段】 入力信号をＡＤ変換するためのＡＤ変換
回路３と、入力信号のタイミング情報を生成する信号検
出部12と、前記ＡＤ変換回路でＡＤ変換された入力信号
電圧データに、前記信号検出部で生成された入力タイミ
ング情報に基づいて１ビット以上の入力タイミング情報
を付加する混合回路４と、入力タイミング情報の付加さ
れた入力信号電圧データを入力し、入力タイミング情報
と入力信号電圧データの時間関係に基づいて入力信号電
圧データの信号処理を行うデジタル信号処理回路５とで
デジタルパルス処理装置を構成する。
入力信号電圧データの時間関係を明確にして、パイルア
ップ除去処理の精度を向上させるようにしたデジタルパ
ルス処理装置を提供する。 【解決手段】 入力信号をＡＤ変換するためのＡＤ変換
回路３と、入力信号のタイミング情報を生成する信号検
出部12と、前記ＡＤ変換回路でＡＤ変換された入力信号
電圧データに、前記信号検出部で生成された入力タイミ
ング情報に基づいて１ビット以上の入力タイミング情報
を付加する混合回路４と、入力タイミング情報の付加さ
れた入力信号電圧データを入力し、入力タイミング情報
と入力信号電圧データの時間関係に基づいて入力信号電
圧データの信号処理を行うデジタル信号処理回路５とで
デジタルパルス処理装置を構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、電子プローブマ
イクロアナライザなどに設けられたエネルギー分散型ス
ペクトロメータ（ＥＤＳ）に用いられるデジタルパルス
処理装置に関する。
イクロアナライザなどに設けられたエネルギー分散型ス
ペクトロメータ（ＥＤＳ）に用いられるデジタルパルス
処理装置に関する。
【０００２】
【従来の技術】一般に、電子プローブマイクロアナライ
ザ（ＥＰＭＡ）、分析電子顕微鏡、蛍光Ｘ線分析装置な
どの試料分析装置においては、１次線を照射して試料か
ら放射されるＸ線などの放射線を検出して試料の元素分
析を行うために、半導体検出器を用いたＥＤＳが用いら
れている。ＥＤＳ検出器に入射したＸ線フォトンは電気
信号に変換され、この検出信号は更に増幅やＳ／Ｎ向上
の目的で、フィルタアンプをもつ波形成形回路（パルス
プロセッサ）でフィルタ処理される。
ザ（ＥＰＭＡ）、分析電子顕微鏡、蛍光Ｘ線分析装置な
どの試料分析装置においては、１次線を照射して試料か
ら放射されるＸ線などの放射線を検出して試料の元素分
析を行うために、半導体検出器を用いたＥＤＳが用いら
れている。ＥＤＳ検出器に入射したＸ線フォトンは電気
信号に変換され、この検出信号は更に増幅やＳ／Ｎ向上
の目的で、フィルタアンプをもつ波形成形回路（パルス
プロセッサ）でフィルタ処理される。
【０００３】すなわち、プリアンプで増幅された検出信
号は、プリアンプの回路形式上、図４の（Ａ）に示すよ
うに階段波として出力されて来る。この階段波の入力信
号の段差部分の高さが入力光子（Ｘ線）のエネルギーに
相当する。一般に、この階段波の入力信号には多くの雑
音が含まれているので、階段波の高さを正確に検出する
にはＳ／Ｎを向上させなければならず、Ｓ／Ｎを向上さ
せるためには、フィルタ回路を通して不要な帯域の雑音
を除去する必要がある。
号は、プリアンプの回路形式上、図４の（Ａ）に示すよ
うに階段波として出力されて来る。この階段波の入力信
号の段差部分の高さが入力光子（Ｘ線）のエネルギーに
相当する。一般に、この階段波の入力信号には多くの雑
音が含まれているので、階段波の高さを正確に検出する
にはＳ／Ｎを向上させなければならず、Ｓ／Ｎを向上さ
せるためには、フィルタ回路を通して不要な帯域の雑音
を除去する必要がある。
【０００４】一般的なフィルタ回路形式として、三角波
フィルタ、ガウスフィルタ等があるが、この種のＥＤＳ
の信号処理装置においては三角波フィルタが多く用いら
れており、アナログパルスプロセッサにおいてはアナロ
グ的に処理して、図４の（Ｂ）に示すように、入射光子
のエネルギーに比例する階段の高さをもつ階段波である
プリアンプ出力のそれぞれの事象について、波高につい
てその比例関係を維持した単峰の波形に成形する。この
アナログパルスプロセッサの出力はＡＤ変換され、デジ
タルデータとして横軸をエネルギー、縦軸を事象の頻度
としたグラフにスペクトル表示され、分析に使用され
る。
フィルタ、ガウスフィルタ等があるが、この種のＥＤＳ
の信号処理装置においては三角波フィルタが多く用いら
れており、アナログパルスプロセッサにおいてはアナロ
グ的に処理して、図４の（Ｂ）に示すように、入射光子
のエネルギーに比例する階段の高さをもつ階段波である
プリアンプ出力のそれぞれの事象について、波高につい
てその比例関係を維持した単峰の波形に成形する。この
アナログパルスプロセッサの出力はＡＤ変換され、デジ
タルデータとして横軸をエネルギー、縦軸を事象の頻度
としたグラフにスペクトル表示され、分析に使用され
る。
【０００５】一方、デジタルパルスプロセッサでは、プ
リアンプ出力である階段波を直接又は若干の加工を施し
た後、ＡＤ変換器でサンプリングして、デジタル的に数
値計算でフィルタ処理して、デジタルデータ上でＳ／Ｎ
を向上させて、図４の（Ｃ）に示すような波形を生成す
る。
リアンプ出力である階段波を直接又は若干の加工を施し
た後、ＡＤ変換器でサンプリングして、デジタル的に数
値計算でフィルタ処理して、デジタルデータ上でＳ／Ｎ
を向上させて、図４の（Ｃ）に示すような波形を生成す
る。
【０００６】アナログパルスプロセッサとデジタルパル
スプロセッサの差異は、アナログパルスプロセッサの場
合、事象が発生してからピークに達するまでの時間（ピ
ーキングタイム）に対して波尾の方の時間が２倍である
のに対し、デジタルパルスプロセッサでは成形波形が二
等辺三角形に形成されるようになっており、ピーキング
時間と波尾時間とは同じである。ピーク検出に必要な部
分はピーキング時間までの信号であり、波尾の部分に次
の入力信号（事象）のピークがかかると、その波高は真
の波高とならないため除去しなければならないので、フ
ィルタ処理により成形された三角波の入力信号の波尾部
分が長いと、それだけデッドタイムが長くなることにな
る。したがって、デジタルパルスプロセッサはアナログ
パルスプロセッサと比較して、同一の分解能を得る条件
としたときには高計数効率となる。
スプロセッサの差異は、アナログパルスプロセッサの場
合、事象が発生してからピークに達するまでの時間（ピ
ーキングタイム）に対して波尾の方の時間が２倍である
のに対し、デジタルパルスプロセッサでは成形波形が二
等辺三角形に形成されるようになっており、ピーキング
時間と波尾時間とは同じである。ピーク検出に必要な部
分はピーキング時間までの信号であり、波尾の部分に次
の入力信号（事象）のピークがかかると、その波高は真
の波高とならないため除去しなければならないので、フ
ィルタ処理により成形された三角波の入力信号の波尾部
分が長いと、それだけデッドタイムが長くなることにな
る。したがって、デジタルパルスプロセッサはアナログ
パルスプロセッサと比較して、同一の分解能を得る条件
としたときには高計数効率となる。
【０００７】デジタルパルスプロセッサにおけるフィル
タ処理については、例えば特表平１１−５１０９００号
公報に示されているようなハードウエアロジックによる
方法と、ソフトウエアで処理する方法がある。
タ処理については、例えば特表平１１−５１０９００号
公報に示されているようなハードウエアロジックによる
方法と、ソフトウエアで処理する方法がある。
【０００８】またフィルタ処理による波形成形出力にお
いて、事象発生からその波高が最高となるまでのピーキ
ング時間は、フィルタの条件が変わらなければ一定であ
る。したがって、事象の発生を検出した後、所定のピー
キングタイム経過後の値を、その事象の波高ピーク値と
して検出するようにしている。
いて、事象発生からその波高が最高となるまでのピーキ
ング時間は、フィルタの条件が変わらなければ一定であ
る。したがって、事象の発生を検出した後、所定のピー
キングタイム経過後の値を、その事象の波高ピーク値と
して検出するようにしている。
【０００９】ところで、試料からのＸ線（光子）の発
生、つまり検出信号の入力は本質的にランダムであり、
また波形成形回路でフィルタ処理により形成された信号
パルスは時間的な幅をもっているため、検出信号の入力
頻度（入力計数率）に応じた確率で、出力される信号パ
ルス波形に重畳（パイルアップ）が生ずる。ＡＤ変換さ
れた値が真の波高である条件は、ピーキングタイムの間
に他の事象の発生、つまり入力信号が入力されないこと
であり、この条件が満たされない場合にはパイルアップ
が生じる。
生、つまり検出信号の入力は本質的にランダムであり、
また波形成形回路でフィルタ処理により形成された信号
パルスは時間的な幅をもっているため、検出信号の入力
頻度（入力計数率）に応じた確率で、出力される信号パ
ルス波形に重畳（パイルアップ）が生ずる。ＡＤ変換さ
れた値が真の波高である条件は、ピーキングタイムの間
に他の事象の発生、つまり入力信号が入力されないこと
であり、この条件が満たされない場合にはパイルアップ
が生じる。
【００１０】パイルアップした出力パルス信号は、試料
中に含まれている元素から発生した特性Ｘ線ピークでは
ない異常ピークを生成したり、バックグランド増加とな
るため除去しなければならないが、信号処理回路でパイ
ルアップを除去するためには、全ての処理タイミングが
事象の認識時間と相関をもって管理されなければならな
い。
中に含まれている元素から発生した特性Ｘ線ピークでは
ない異常ピークを生成したり、バックグランド増加とな
るため除去しなければならないが、信号処理回路でパイ
ルアップを除去するためには、全ての処理タイミングが
事象の認識時間と相関をもって管理されなければならな
い。
【００１１】したがって、近年のＥＤＳの信号処理を行
う高性能のパルス処理回路では、ＡＤ変換して所望の分
解能のＸ線スペクトルを得るために比較的長い時定数を
もった信号処理チャンネル（スローアンプと呼ばれてい
る）と、パイルアップ検出や信号処理チャンネル制御の
タイミングを得るための短い時定数をもった信号検出チ
ャンネル（ファーストアンプと呼ばれている）とで構成
されている。そして、信号検出チャンネルはパイルアッ
プ除去のよりよい時間分解能を得るために、出力パルス
幅が小さくなるように短い時定数の波形成形回路を使用
している。
う高性能のパルス処理回路では、ＡＤ変換して所望の分
解能のＸ線スペクトルを得るために比較的長い時定数を
もった信号処理チャンネル（スローアンプと呼ばれてい
る）と、パイルアップ検出や信号処理チャンネル制御の
タイミングを得るための短い時定数をもった信号検出チ
ャンネル（ファーストアンプと呼ばれている）とで構成
されている。そして、信号検出チャンネルはパイルアッ
プ除去のよりよい時間分解能を得るために、出力パルス
幅が小さくなるように短い時定数の波形成形回路を使用
している。
【００１２】近年、すべてハードウエアでアナログフィ
ルタ処理を行うアナログパルス処理回路に代わって、上
記のようにＡＤ変換した検出器出力信号をデジタルフィ
ルタ処理するデジタルパルス処理装置が使用されるよう
になってきたが、次にデジタルパルス処理回路の構成例
を図５に基づいて説明する。図５において、101 はプリ
アンプからの階段波の入力信号を増幅するための増幅
器、102 は主として微分波形を生成するタイプの検出
器、検出回路を使用した場合に、入力信号に含まれる不
要な信号をカットするためのゲート、103 は入力信号を
ＡＤ変換するためのＡＤ変換回路、104 はデジタルフィ
ルタ処理、ピーク検出、パイルアップ除去などのマルチ
チャンネルアナライザ（ＭＣＡ）の機能をソフトウエア
で実現するデジタル信号処理回路（Digital Signal Pro
cessor）で、これらで信号処理チャンネル111 を構成し
ている。また105 は入力信号の入力タイミングを検出す
るための信号検出回路、106 は検出された入力信号に基
づいて入力信号の入力タイミング情報を生成するための
タイミング生成回路で、これらで信号検出チャンネル11
2 を構成しており、該タイミング生成回路106 で生成さ
れた入力タイミング情報は前記ゲート102 及びデジタル
信号処理回路104 へ入力されるようになっている。な
お、この図５に示したデジタルパルス処理回路の構成例
においては、デジタル信号処理回路104 を複数個設ける
場合もある。
ルタ処理を行うアナログパルス処理回路に代わって、上
記のようにＡＤ変換した検出器出力信号をデジタルフィ
ルタ処理するデジタルパルス処理装置が使用されるよう
になってきたが、次にデジタルパルス処理回路の構成例
を図５に基づいて説明する。図５において、101 はプリ
アンプからの階段波の入力信号を増幅するための増幅
器、102 は主として微分波形を生成するタイプの検出
器、検出回路を使用した場合に、入力信号に含まれる不
要な信号をカットするためのゲート、103 は入力信号を
ＡＤ変換するためのＡＤ変換回路、104 はデジタルフィ
ルタ処理、ピーク検出、パイルアップ除去などのマルチ
チャンネルアナライザ（ＭＣＡ）の機能をソフトウエア
で実現するデジタル信号処理回路（Digital Signal Pro
cessor）で、これらで信号処理チャンネル111 を構成し
ている。また105 は入力信号の入力タイミングを検出す
るための信号検出回路、106 は検出された入力信号に基
づいて入力信号の入力タイミング情報を生成するための
タイミング生成回路で、これらで信号検出チャンネル11
2 を構成しており、該タイミング生成回路106 で生成さ
れた入力タイミング情報は前記ゲート102 及びデジタル
信号処理回路104 へ入力されるようになっている。な
お、この図５に示したデジタルパルス処理回路の構成例
においては、デジタル信号処理回路104 を複数個設ける
場合もある。
【００１３】
【発明が解決しようとする課題】ところで、全てハード
ウエアで処理を行うアナログパルス処理回路において
は、信号検出チャンネルで検出されたタイミングと信号
処理チャンネルにおける信号波形には時間相関がある。
またデジタルパルス処理回路においても、タイミングが
必要な処理部分（ピーク検出やパイルアップ除去等のフ
ィルタ処理部分）をハードウエアロジックで構成し同期
型の回路を使用すれば、信号処理チャンネルのタイミン
グ整合性は容易に得られる。しかしながら、デジタルの
利点である柔軟性を求めてデジタル信号処理回路（ＤＳ
Ｐ）や汎用のマイクロプロセッサ（ＭＰＵ）を用いてソ
フトウエアでフィルタ処理を行う場合、一般に複数の処
理を平行して行うため、その処理の内容によって内部処
理に要する時間が異なり、フィルタ処理の時間同期性が
失われ、ハードウエアで検出された信号入力タイミング
とソフトウエアで処理される信号処理チャンネルのタイ
ミングの整合性を取ることは困難であり、パイルアップ
除去処理やピーク検出が不完全となる。
ウエアで処理を行うアナログパルス処理回路において
は、信号検出チャンネルで検出されたタイミングと信号
処理チャンネルにおける信号波形には時間相関がある。
またデジタルパルス処理回路においても、タイミングが
必要な処理部分（ピーク検出やパイルアップ除去等のフ
ィルタ処理部分）をハードウエアロジックで構成し同期
型の回路を使用すれば、信号処理チャンネルのタイミン
グ整合性は容易に得られる。しかしながら、デジタルの
利点である柔軟性を求めてデジタル信号処理回路（ＤＳ
Ｐ）や汎用のマイクロプロセッサ（ＭＰＵ）を用いてソ
フトウエアでフィルタ処理を行う場合、一般に複数の処
理を平行して行うため、その処理の内容によって内部処
理に要する時間が異なり、フィルタ処理の時間同期性が
失われ、ハードウエアで検出された信号入力タイミング
とソフトウエアで処理される信号処理チャンネルのタイ
ミングの整合性を取ることは困難であり、パイルアップ
除去処理やピーク検出が不完全となる。
【００１４】本発明は、従来の信号処理チャンネルのフ
ィルタ処理をソフトウエアで処理するようにしたデジタ
ルパルス処理回路における上記問題点を解消するために
なされたもので、入力信号のタイミング情報とＡＤ変換
された入力信号電圧データの時間関係を明確にして、パ
イルアップ除去処理の精度を向上させるようにしたデジ
タルパルス処理装置を提供することを目的とする。
ィルタ処理をソフトウエアで処理するようにしたデジタ
ルパルス処理回路における上記問題点を解消するために
なされたもので、入力信号のタイミング情報とＡＤ変換
された入力信号電圧データの時間関係を明確にして、パ
イルアップ除去処理の精度を向上させるようにしたデジ
タルパルス処理装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記問題点を解決するた
め、本発明は、入力信号をＡＤ変換するためのＡＤ変換
手段と、入力信号のタイミング情報を生成する手段と、
前記ＡＤ変換手段でＡＤ変換された入力信号電圧データ
に、前記タイミング情報生成手段で生成された入力タイ
ミング情報に基づいて１ビット以上の入力タイミング情
報を付加する混合手段と、入力タイミング情報の付加さ
れた入力信号電圧データを入力し、入力タイミング情報
と入力信号電圧データの時間関係に基づいて該入力信号
電圧データの信号処理を行うデジタル信号処理部とでデ
ジタルパルス処理装置を構成するものである。
め、本発明は、入力信号をＡＤ変換するためのＡＤ変換
手段と、入力信号のタイミング情報を生成する手段と、
前記ＡＤ変換手段でＡＤ変換された入力信号電圧データ
に、前記タイミング情報生成手段で生成された入力タイ
ミング情報に基づいて１ビット以上の入力タイミング情
報を付加する混合手段と、入力タイミング情報の付加さ
れた入力信号電圧データを入力し、入力タイミング情報
と入力信号電圧データの時間関係に基づいて該入力信号
電圧データの信号処理を行うデジタル信号処理部とでデ
ジタルパルス処理装置を構成するものである。
【００１６】このようにＡＤ変換された入力信号電圧デ
ータに入力タイミング情報を付加してデジタル信号処理
部へ入力することにより、入力タイミング情報と入力信
号電圧データの時間関係を明確にして、精度の高いパイ
ルアップ除去処理を行わせることが可能なデジタルパル
ス処理装置を実現することができる。
ータに入力タイミング情報を付加してデジタル信号処理
部へ入力することにより、入力タイミング情報と入力信
号電圧データの時間関係を明確にして、精度の高いパイ
ルアップ除去処理を行わせることが可能なデジタルパル
ス処理装置を実現することができる。
【００１７】
【発明の実施の形態】次に、実施の形態について説明す
る。図１は本発明に係るデジタルパルス処理装置の実施
の形態を示すブロック構成図である。図１において、１
は例えばＥＤＳ検出器からの検出信号を図示しないプリ
アンプで処理した階段波の入力信号を増幅するための増
幅器、２は増幅された入力信号に含まれる不要な信号を
カットするためのゲート、３は増幅し不要な信号をカッ
トした入力信号を一定間隔でサンプリングしＡＤ変換す
るＡＤ変換器、６は入力信号の入力タイミングを生成す
るため入力信号を検出する信号検出回路、７は信号検出
回路６からの入力検出信号に基づいて入力信号のタイミ
ング情報を生成するタイミング生成回路、４はＡＤ変換
回路３でＡＤ変換された入力信号電圧データにタイミン
グ生成回路７からの入力タイミング情報を付加する混合
回路、５は該混合回路４から入力タイミング情報の付加
された入力信号電圧データを入力し、入力信号電圧デー
タと入力タイミング情報の時間関係に基づいて、デジタ
ルフィルタ処理、パイルアップ除去処理、ピーク値の出
力等の処理を行うデジタル信号処理回路である。なお、
混合回路４からデジタル信号処理回路５への信号の入力
操作は、デジタル信号処理回路５内に設けられているメ
モリへのＤＭＡ転送方式で行われる。
る。図１は本発明に係るデジタルパルス処理装置の実施
の形態を示すブロック構成図である。図１において、１
は例えばＥＤＳ検出器からの検出信号を図示しないプリ
アンプで処理した階段波の入力信号を増幅するための増
幅器、２は増幅された入力信号に含まれる不要な信号を
カットするためのゲート、３は増幅し不要な信号をカッ
トした入力信号を一定間隔でサンプリングしＡＤ変換す
るＡＤ変換器、６は入力信号の入力タイミングを生成す
るため入力信号を検出する信号検出回路、７は信号検出
回路６からの入力検出信号に基づいて入力信号のタイミ
ング情報を生成するタイミング生成回路、４はＡＤ変換
回路３でＡＤ変換された入力信号電圧データにタイミン
グ生成回路７からの入力タイミング情報を付加する混合
回路、５は該混合回路４から入力タイミング情報の付加
された入力信号電圧データを入力し、入力信号電圧デー
タと入力タイミング情報の時間関係に基づいて、デジタ
ルフィルタ処理、パイルアップ除去処理、ピーク値の出
力等の処理を行うデジタル信号処理回路である。なお、
混合回路４からデジタル信号処理回路５への信号の入力
操作は、デジタル信号処理回路５内に設けられているメ
モリへのＤＭＡ転送方式で行われる。
【００１８】そして、増幅器１，ゲート２，ＡＤ変換回
路３，混合回路４，デジタル信号処理回路５とで信号処
理部（スローアンプ）11を構成し、信号検出回路６とタ
イミング生成回路７とで信号検出部（ファーストアン
プ）12を構成しており、該信号検出部12で検出生成され
た入力タイミング情報は、信号処理部11のゲート２と混
合回路４へ供給するようになっている。
路３，混合回路４，デジタル信号処理回路５とで信号処
理部（スローアンプ）11を構成し、信号検出回路６とタ
イミング生成回路７とで信号検出部（ファーストアン
プ）12を構成しており、該信号検出部12で検出生成され
た入力タイミング情報は、信号処理部11のゲート２と混
合回路４へ供給するようになっている。
【００１９】次に、このように構成されているデジタル
パルス処理回路の動作を、図２及び図３に示す信号波形
図を参照しながら説明する。まず、図示しないＥＤＳ検
出器などで検出され同じく図示されないプリアンプで処
理された図２の（Ａ）に示す階段波形状の入力信号は、
信号処理部11の増幅器１と信号検出部12の信号検出回路
６へ入力される。増幅器１で増幅された入力信号は、次
いでゲート２において不要な信号がカットされた後、Ａ
Ｄ変換回路３へ入力され、図２の（Ｂ）に示すように、
入力信号を一定間隔でサンプリングしてＡＤ変換する。
一方、信号検出回路６においては、入力信号に含まれる
信号成分を、信号処理部11の時定数と比較して十分短い
時定数で抽出し、タイミング生成回路７で図２の（Ｃ）
に示すような入力タイミング情報を生成する（事象の認
識）。
パルス処理回路の動作を、図２及び図３に示す信号波形
図を参照しながら説明する。まず、図示しないＥＤＳ検
出器などで検出され同じく図示されないプリアンプで処
理された図２の（Ａ）に示す階段波形状の入力信号は、
信号処理部11の増幅器１と信号検出部12の信号検出回路
６へ入力される。増幅器１で増幅された入力信号は、次
いでゲート２において不要な信号がカットされた後、Ａ
Ｄ変換回路３へ入力され、図２の（Ｂ）に示すように、
入力信号を一定間隔でサンプリングしてＡＤ変換する。
一方、信号検出回路６においては、入力信号に含まれる
信号成分を、信号処理部11の時定数と比較して十分短い
時定数で抽出し、タイミング生成回路７で図２の（Ｃ）
に示すような入力タイミング情報を生成する（事象の認
識）。
【００２０】本実施の形態に係るデジタルパルス処理装
置においては、ＡＤ変換回路３からの出力信号までは、
信号検出部12で生成される入力タイミング情報とＡＤ変
換された入力信号電圧データの時間関係には相関があ
る。
置においては、ＡＤ変換回路３からの出力信号までは、
信号検出部12で生成される入力タイミング情報とＡＤ変
換された入力信号電圧データの時間関係には相関があ
る。
【００２１】ＡＤ変換回路３から出力される入力信号電
圧データは、例えば12ビットの電圧値を示すデジタルデ
ータであるが、混合回路４において上位にタイミング情
報を付加するため、図２の（Ｄ）に示すように、下位に
タイミング情報ビットとして２ビットの拡張（ビットシ
フト）を行い、14ビットデータとする。通常、パイルア
ップ除去に必要なパルスの時間分解能は、ＡＤ変換時間
よりも短いことが要求されるため、ＡＤ変換されたデー
タには１ＡＤサンプリング間隔に２つ以上の入力信号が
入力したことを知るため２ビット以上のタイミング情報
ビットを設ける。
圧データは、例えば12ビットの電圧値を示すデジタルデ
ータであるが、混合回路４において上位にタイミング情
報を付加するため、図２の（Ｄ）に示すように、下位に
タイミング情報ビットとして２ビットの拡張（ビットシ
フト）を行い、14ビットデータとする。通常、パイルア
ップ除去に必要なパルスの時間分解能は、ＡＤ変換時間
よりも短いことが要求されるため、ＡＤ変換されたデー
タには１ＡＤサンプリング間隔に２つ以上の入力信号が
入力したことを知るため２ビット以上のタイミング情報
ビットを設ける。
【００２２】そして、タイミング生成回路７から入力タ
イミング情報が出力された場合、図２の（Ｅ）に示すよ
うにタイミング情報ビット１を加算する（事象認識ビッ
トの付加）。入力タイミング情報の付加されたＡＤ変換
入力信号電圧データがデジタル信号処理回路５に入力さ
れると、入力タイミング情報ビットを読んで、図３の
（Ａ）に示すように、例えば２ビットの拡張の場合デー
タを４で割ってその整数部から入力信号電圧データを
得、演算の余りから入力タイミング情報を得る。これに
より、デジタル信号処理回路５ではＡＤ変換された入力
信号電圧データと入力タイミング情報の時間関係を知る
ことができ、その時間関係に基づいて、図３の（Ｂ）に
示すように、デジタルフィルタ処理を行い、次いで図３
の（Ｃ）に示すように、入力信号の入力タイミング情報
（事象の発生）を基点として、その基点からいくつ目の
データがピークであるかは、フィルタ特性から予め知ら
れているので、基点から数えてそのピークデータを読み
取り、図３の（Ｄ）に示すように、そのピーク値を出力
するようにしている。なお、図３の（Ｃ）においてτは
ピーキングタイムを示している。
イミング情報が出力された場合、図２の（Ｅ）に示すよ
うにタイミング情報ビット１を加算する（事象認識ビッ
トの付加）。入力タイミング情報の付加されたＡＤ変換
入力信号電圧データがデジタル信号処理回路５に入力さ
れると、入力タイミング情報ビットを読んで、図３の
（Ａ）に示すように、例えば２ビットの拡張の場合デー
タを４で割ってその整数部から入力信号電圧データを
得、演算の余りから入力タイミング情報を得る。これに
より、デジタル信号処理回路５ではＡＤ変換された入力
信号電圧データと入力タイミング情報の時間関係を知る
ことができ、その時間関係に基づいて、図３の（Ｂ）に
示すように、デジタルフィルタ処理を行い、次いで図３
の（Ｃ）に示すように、入力信号の入力タイミング情報
（事象の発生）を基点として、その基点からいくつ目の
データがピークであるかは、フィルタ特性から予め知ら
れているので、基点から数えてそのピークデータを読み
取り、図３の（Ｄ）に示すように、そのピーク値を出力
するようにしている。なお、図３の（Ｃ）においてτは
ピーキングタイムを示している。
【００２３】そして、入力信号の検出に基づく入力タイ
ミング情報の生成時点（基点）から入力パルスが最大値
を示すまでの時間（ピーキングタイムτ）以内に複数の
入力信号が入力されたこと（パイルアップ）を示す入力
タイミング情報が認識された場合、そのピーキングタイ
ム内に入力された最後の入力信号のピーキングタイムが
経過するまで、パイルアップパルスとして除去する処理
を行う。すなわちピーク値を出力しない。以上の説明は
入力タイミング情報を２ビットで表す場合であるが、パ
イルアップを示す入力タイミング情報は、信号処理部に
おいて入力パルスが最大値を示すピーキングタイム以内
に、複数の入力があったこと（パイルアップ）を認識
し、そのパルスを除去すればよいので、入力タイミング
情報ビットを１ビットとし、１ＡＤ変換期間内に複数の
信号が発生した場合に、そのデータの入力タイミング情
報ビットを１とし、更に次に変換されたデータの情報ビ
ットも１にしてもよい。
ミング情報の生成時点（基点）から入力パルスが最大値
を示すまでの時間（ピーキングタイムτ）以内に複数の
入力信号が入力されたこと（パイルアップ）を示す入力
タイミング情報が認識された場合、そのピーキングタイ
ム内に入力された最後の入力信号のピーキングタイムが
経過するまで、パイルアップパルスとして除去する処理
を行う。すなわちピーク値を出力しない。以上の説明は
入力タイミング情報を２ビットで表す場合であるが、パ
イルアップを示す入力タイミング情報は、信号処理部に
おいて入力パルスが最大値を示すピーキングタイム以内
に、複数の入力があったこと（パイルアップ）を認識
し、そのパルスを除去すればよいので、入力タイミング
情報ビットを１ビットとし、１ＡＤ変換期間内に複数の
信号が発生した場合に、そのデータの入力タイミング情
報ビットを１とし、更に次に変換されたデータの情報ビ
ットも１にしてもよい。
【００２４】このように、ＡＤ変換された入力信号電圧
データをビット拡張し、拡張ビット部に入力タイミング
情報を載せて、ＡＤ変換された入力信号電圧データと同
時にデジタル信号処理回路へ送るようにしているので、
ＥＤＳなどによる放射線計数回路の信号処理を、主とし
てデジタル信号処理回路（ＤＳＰ）、ＲＩＳＣブロセッ
サやＣＩＳＣブロセッサなどのコンピュータで，ソフト
ウエア処理で行うデジタルパルス処理回路において、入
力タイミング情報とＡＤ変換された入力信号電圧データ
の時間関係を明確にすることができ、これによりパイル
アップ処理の精度を向上させ、ピーク値の検出を高精度
で行うことが可能となる。
データをビット拡張し、拡張ビット部に入力タイミング
情報を載せて、ＡＤ変換された入力信号電圧データと同
時にデジタル信号処理回路へ送るようにしているので、
ＥＤＳなどによる放射線計数回路の信号処理を、主とし
てデジタル信号処理回路（ＤＳＰ）、ＲＩＳＣブロセッ
サやＣＩＳＣブロセッサなどのコンピュータで，ソフト
ウエア処理で行うデジタルパルス処理回路において、入
力タイミング情報とＡＤ変換された入力信号電圧データ
の時間関係を明確にすることができ、これによりパイル
アップ処理の精度を向上させ、ピーク値の検出を高精度
で行うことが可能となる。
【００２５】上記本発明のようにＡＤ変換された入力信
号電圧データに入力信号のタイミング情報を付加せず、
信号処理部の後段にタイミング情報を入力する場合は、
ソフトウエア処理によって予想される揺らぎ分のマージ
ンをもたせなくてはならなくなるため、デッドタイムが
増加し計数効率が低下する。また、信号の入力があった
場合にインタラプトでデジタル信号処理回路等のプロセ
ッサに入力する方法も考えられるが、インタラプト処理
が一般にスループットの低下となるので、本発明のよう
にＡＤ変換された入力信号電圧データに入力タイミング
情報を付加する方が高効率である。
号電圧データに入力信号のタイミング情報を付加せず、
信号処理部の後段にタイミング情報を入力する場合は、
ソフトウエア処理によって予想される揺らぎ分のマージ
ンをもたせなくてはならなくなるため、デッドタイムが
増加し計数効率が低下する。また、信号の入力があった
場合にインタラプトでデジタル信号処理回路等のプロセ
ッサに入力する方法も考えられるが、インタラプト処理
が一般にスループットの低下となるので、本発明のよう
にＡＤ変換された入力信号電圧データに入力タイミング
情報を付加する方が高効率である。
【００２６】また、上記実施の形態においては、ＡＤ変
換回路におけるＡＤ変換データを12ビットとしたものを
示したが、言うまでもなくＡＤ変換データは必要とされ
るビット数でよく、その変換データに入力タイミング情
報を加えたデータを１つのブロックとして後段のデジタ
ル信号処理回路へＤＭＡ等で転送すればよい。
換回路におけるＡＤ変換データを12ビットとしたものを
示したが、言うまでもなくＡＤ変換データは必要とされ
るビット数でよく、その変換データに入力タイミング情
報を加えたデータを１つのブロックとして後段のデジタ
ル信号処理回路へＤＭＡ等で転送すればよい。
【００２７】
【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明によれば、放射線計測などに用いるデジタル
パルス処理回路において、ＡＤ変換された入力信号電圧
データに１ビット以上の入力タイミング情報を示すビッ
トを付加し、入力信号電圧データと入力信号タイミング
情報の時間管理を行うことが可能となるようにしている
ので、パイルアップ除去処理の精度を向上させることが
でき、ピーク値の検出を高精度で行うことが可能とな
る。
に、本発明によれば、放射線計測などに用いるデジタル
パルス処理回路において、ＡＤ変換された入力信号電圧
データに１ビット以上の入力タイミング情報を示すビッ
トを付加し、入力信号電圧データと入力信号タイミング
情報の時間管理を行うことが可能となるようにしている
ので、パイルアップ除去処理の精度を向上させることが
でき、ピーク値の検出を高精度で行うことが可能とな
る。
【図１】本発明に係るデジタルパルス処理回路の実施の
形態を示すブロック構成図である。
形態を示すブロック構成図である。
【図２】図１に示した実施の形態の動作を説明するため
の信号波形図である。
の信号波形図である。
【図３】同じく図１に示した実施の形態におけるデジタ
ル信号処理回路の動作を説明するための信号波形図であ
る。
ル信号処理回路の動作を説明するための信号波形図であ
る。
【図４】従来のＥＤＳ検出器の検出信号をプリアンプで
処理した信号、アナログプロセッサ及びデジタルプロセ
ッサでフィルタ処理した信号を示す図である。
処理した信号、アナログプロセッサ及びデジタルプロセ
ッサでフィルタ処理した信号を示す図である。
【図５】従来のデジタルパルス処理回路の構成例を示す
ブロック構成図である。
ブロック構成図である。
１ 増幅器 ２ ゲート ３ ＡＤ変換回路 ４ 混合回路 ５ デジタル信号処理回路 ６ 信号検出回路 ７ タイミング生成回路 11 信号処理部 12 信号検出部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南 孝男 東京都昭島市武蔵野三丁目１番２号 日本 電子エンジニアリング株式会社内 Ｆターム(参考） 2G001 AA03 BA07 CA03 DA01 FA21 GA01 GA06 GA09 JA11 KA01 5J022 AA01 BA01 CA07 CA10 CC02 CD04 CE01 CF02 CF10 CG01
Claims (1)
- 【請求項１】 入力信号をＡＤ変換するためのＡＤ変換
手段と、入力信号のタイミング情報を生成する手段と、
前記ＡＤ変換手段でＡＤ変換された入力信号電圧データ
に、前記タイミング情報生成手段で生成された入力タイ
ミング情報に基づいて１ビット以上の入力タイミング情
報を付加する混合手段と、入力タイミング情報の付加さ
れた入力信号電圧データを入力し、入力タイミング情報
と入力信号電圧データの時間関係に基づいて該入力信号
電圧データの信号処理を行うデジタル信号処理部とを備
えていることを特徴とするデジタルパルス処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087763A JP3907910B2 (ja) | 2000-03-28 | 2000-03-28 | エネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087763A JP3907910B2 (ja) | 2000-03-28 | 2000-03-28 | エネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001272362A true JP2001272362A (ja) | 2001-10-05 |
| JP3907910B2 JP3907910B2 (ja) | 2007-04-18 |
Family
ID=18603724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087763A Expired - Fee Related JP3907910B2 (ja) | 2000-03-28 | 2000-03-28 | エネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3907910B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022224653A1 (ja) * | 2021-04-19 | 2022-10-27 | 株式会社堀場製作所 | 信号処理方法、コンピュータプログラム、信号処理装置、及び放射線検出装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101124725B (zh) | 2004-09-16 | 2012-06-20 | 南方创新国际私人有限公司 | 用于从检测器输出数据中分解单个信号的方法和设备 |
| CN104020500A (zh) | 2008-03-31 | 2014-09-03 | 南方创新国际股份有限公司 | 用于钻孔测井的方法和装置 |
| EP2260296A4 (en) | 2008-03-31 | 2016-04-06 | Southern Innovation Internat Pty Ltd | INSPECTION METHOD AND APPARATUS |
| CN101983331A (zh) | 2008-03-31 | 2011-03-02 | 南方创新国际股份有限公司 | 具有单个信号分辨率的辐射成像方法 |
| AU2009328651A1 (en) | 2008-12-18 | 2011-06-30 | Southern Innovation International Pty Ltd | Method and apparatus for resolving piled-up pulses by using a mathematical transform |
-
2000
- 2000-03-28 JP JP2000087763A patent/JP3907910B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022224653A1 (ja) * | 2021-04-19 | 2022-10-27 | 株式会社堀場製作所 | 信号処理方法、コンピュータプログラム、信号処理装置、及び放射線検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3907910B2 (ja) | 2007-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2479875C (en) | High dynamic range analog-to-digital converter | |
| JP5815532B2 (ja) | 放射線検出器によって供給される信号を処理するためのデバイス | |
| US20050145780A1 (en) | System and methods for dynamic range extension using variable length integration time sampling | |
| JP2007327902A (ja) | Ｘ線分析用信号処理装置 | |
| CN112764082A (zh) | 一种基于fpga的核脉冲数字化成形采样方法 | |
| CN110274921B (zh) | 一种全数字二维符合多普勒展宽系统 | |
| JP5945245B2 (ja) | 信号パルス検出装置、質量分析装置、および信号パルス検出方法 | |
| JP3907910B2 (ja) | エネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置 | |
| CN114236594A (zh) | 一种核脉冲信号数字三角-梯形双通道成形方法 | |
| Hong et al. | Counting-loss correction for X-ray spectroscopy using unit impulse pulse shaping | |
| HU210832B (en) | Method for processing signals and adaptive implementation of said method for nuclear spectrometers | |
| JPH10186041A (ja) | Ｘ線分析装置のパルスプロセッサ | |
| WO2006099003A1 (en) | Signal discriminator for radiation detection system and method | |
| CN114899076A (zh) | 对三重四极杆质谱仪系统信号的放大转化方法 | |
| Chen et al. | Digital beta counting and pulse-shape analysis for high-precision nuclear beta decay half-life measurements: Tested on Alm26 | |
| JP4229753B2 (ja) | 放射線計測装置 | |
| CN109491960B (zh) | 一种减小图像畸变的位置读出电路 | |
| JP2008059774A (ja) | 飛行時間型質量分析装置 | |
| JP7534994B2 (ja) | パルス波高分析装置及び放射線測定装置 | |
| SU902679A3 (ru) | Способ уменьшени эффекта стенки в пропорциональном счетчике и устройство дл его осуществлени | |
| JP2006284528A (ja) | 信号処理機構 | |
| JP3903112B2 (ja) | 陽電子寿命測定方法及び装置 | |
| WO2022162975A1 (ja) | 蛍光ｘ線分析装置 | |
| CN116092911A (zh) | 信号采集方法、装置、质谱仪和计算机存储介质 | |
| CN117741731A (zh) | 一种高剂量伽马能谱测量系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |