JP2001267486A - Semiconductor device and semiconductor module - Google Patents

Semiconductor device and semiconductor module

Info

Publication number
JP2001267486A
JP2001267486A JP2000078881A JP2000078881A JP2001267486A JP 2001267486 A JP2001267486 A JP 2001267486A JP 2000078881 A JP2000078881 A JP 2000078881A JP 2000078881 A JP2000078881 A JP 2000078881A JP 2001267486 A JP2001267486 A JP 2001267486A
Authority
JP
Japan
Prior art keywords
wiring
chip
substrate
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000078881A
Other languages
Japanese (ja)
Other versions
JP3831173B2 (en
Inventor
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000078881A priority Critical patent/JP3831173B2/en
Publication of JP2001267486A publication Critical patent/JP2001267486A/en
Application granted granted Critical
Publication of JP3831173B2 publication Critical patent/JP3831173B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device comprising a monolithic microwave integrated circuit for reduced cost of a semiconductor module mounted with the semiconductor device. SOLUTION: A semiconductor device 1 is provided which comprises a transistor element part comprising at least one transistor and a wiring part comprising a wiring connected to the transistor, which constitutes a microwave integrated circuit. At least one transistor constituting the transistor element is formed as an IC chip 3 while the wiring part is formed as a wiring board 2 where the wiring 5 is provided to an insulating board 4. The IC chip 3 is fitted to the wiring board 2, thus connecting at least one transistor to the wiring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
れを実装した半導体モジュールに係り、特には、モノリ
シックマイクロ波集積回路を有する半導体装置及びそれ
を実装した半導体モジュールに関する。
The present invention relates to a semiconductor device and a semiconductor module having the same mounted thereon, and more particularly, to a semiconductor device having a monolithic microwave integrated circuit and a semiconductor module having the same mounted thereon.

【0002】[0002]

【従来の技術】図4は、モノリシックマイクロ波集積回
路を有する従来の半導体パッケージの一例を概略的に示
す断面図である。図4に示すように、従来の半導体パッ
ケージ101は、基板102にGaAsチップ103を
フリップチップ接続し、さらに樹脂104をポッティン
グした構造を有している。
2. Description of the Related Art FIG. 4 is a sectional view schematically showing an example of a conventional semiconductor package having a monolithic microwave integrated circuit. As shown in FIG. 4, a conventional semiconductor package 101 has a structure in which a GaAs chip 103 is flip-chip connected to a substrate 102 and a resin 104 is potted.

【0003】この半導体パッケージ101において、G
aAsチップ103は、モノリシックマイクロ波集積回
路を構成している。すなわち、従来の半導体パッケージ
101においては、トランジスタ素子部及び配線部の双
方が1つのGaAsチップ103につくりこまれてい
る。また、図4に示す半導体パッケージ101におい
て、GaAsチップ103は、そのトランジスタやスト
リップ線路が形成された面が基板102と対向するよう
に配置されている。
In this semiconductor package 101, G
The aAs chip 103 forms a monolithic microwave integrated circuit. That is, in the conventional semiconductor package 101, both the transistor element portion and the wiring portion are formed in one GaAs chip 103. In the semiconductor package 101 shown in FIG. 4, the GaAs chip 103 is arranged such that the surface on which the transistors and the strip lines are formed faces the substrate 102.

【0004】上述したGaAsチップ103の製造に
は、非常に高価なGaAs基板が用いられる。そのた
め、モノリシックマイクロ波集積回路には、製造歩留ま
りを向上させることなどによって、GaAs基板を有効
利用すること、すなわちコストを低減することが望まれ
ている。しかしながら、モノリシックマイクロ波集積回
路では、配線形成の精度がデバイスの特性に極めて大き
な影響を与える。そのため、製造歩留まりを向上させる
ことによるコスト低減には限界がある。そこで、他の方
法によりコストを低減することが望まれている。
In manufacturing the above-mentioned GaAs chip 103, a very expensive GaAs substrate is used. Therefore, it is desired for monolithic microwave integrated circuits to effectively utilize a GaAs substrate, that is, to reduce the cost by improving the manufacturing yield. However, in a monolithic microwave integrated circuit, the accuracy of wiring formation has a very large effect on device characteristics. Therefore, there is a limit to cost reduction by improving the manufacturing yield. Therefore, it is desired to reduce the cost by another method.

【0005】[0005]

【発明が解決しようとする課題】図4に示すような従来
の構造の半導体パッケージ101を用いた半導体モジュ
ールには、以下に説明する問題がある。図4に示す半導
体パッケージ101を用いた半導体モジュールは、半導
体パッケージ101を基板102側で実装基板に実装さ
せることにより得られる。そのため、マイクロ波集積回
路で生じた熱の放熱は、半導体パッケージ101のGa
Asチップ103上に、別途、ヒートシンクを設けて行
う必要がある。このようなヒートシンクの付設は、当然
の如く、部品数並びに製造工程の増加をもたらす。
A semiconductor module using a conventional semiconductor package 101 as shown in FIG. 4 has the following problems. A semiconductor module using the semiconductor package 101 shown in FIG. 4 is obtained by mounting the semiconductor package 101 on a mounting board on the substrate 102 side. Therefore, the heat radiation generated by the microwave integrated circuit is prevented from
It is necessary to separately provide a heat sink on the As chip 103. Such attachment of the heat sink naturally increases the number of components and the manufacturing process.

【0006】さらに、図4に示す半導体パッケージ10
1を用いた半導体モジュールでは、GaAsチップ10
3に設けたビアホールを介して接地を行う必要があるた
め、その厚さに応じたリアクタンス成分が生じてしま
う。このリアクタンス成分は、周知の如く、デバイスの
帯域特性を狭めるのとともに発振の原因にもなるといっ
た問題があった。
Further, the semiconductor package 10 shown in FIG.
1 is a GaAs chip 10
Since the grounding needs to be performed via the via hole provided in the third hole, a reactance component corresponding to the thickness is generated. As is well known, this reactance component has a problem that it narrows the band characteristics of the device and also causes oscillation.

【0007】本発明は、上記問題点に鑑みてなされたも
のであり、モノリシックマイクロ波集積回路を有する半
導体装置及びそのような半導体装置を実装した半導体モ
ジュールのコストを低減可能とすることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to reduce the cost of a semiconductor device having a monolithic microwave integrated circuit and a semiconductor module on which such a semiconductor device is mounted. I do.

【0008】[0008]

【課題を解決するための手段】本発明の第1の側面によ
ると、少なくとも1つのトランジスタで構成されたトラ
ンジスタ素子部と前記トランジスタに接続された配線を
有する配線部とを具備し、マイクロ波集積回路を構成す
る半導体装置であって、前記トランジスタ素子部を構成
する前記少なくとも1つのトランジスタはそれぞれIC
チップとして形成され、前記配線部は絶縁性基板に前記
配線を設けてなる配線基板として形成され、前記ICチ
ップは前記配線基板に取り付けられ、それにより前記少
なくとも1つのトランジスタと前記配線との接続がなさ
れたことを特徴とする半導体装置が提供される。
According to a first aspect of the present invention, there is provided a microwave integrated circuit comprising: a transistor element portion including at least one transistor; and a wiring portion having a wiring connected to the transistor. A semiconductor device forming a circuit, wherein each of the at least one transistor forming the transistor element portion is an IC
The wiring portion is formed as a chip, and the wiring portion is formed as a wiring substrate formed by providing the wiring on an insulating substrate, and the IC chip is attached to the wiring substrate, whereby connection between the at least one transistor and the wiring is established. There is provided a semiconductor device characterized by the above.

【0009】また、本発明の第2の側面によると、絶縁
性基板と前記絶縁性基板の一方の主面に形成された配線
とを備えた配線基板及び一方の主面にトランジスタが形
成されモノリシックマイクロ波集積回路を構成するIC
チップを具備する半導体装置であって、前記ICチップ
は前記トランジスタが形成された面で前記配線基板と対
向するように前記配線基板に取り付けられ、前記ICチ
ップ側で実装されるように構成されたことを特徴とする
半導体装置が提供される。
According to a second aspect of the present invention, there is provided a wiring board including an insulating substrate and a wiring formed on one main surface of the insulating substrate, and a transistor formed on one main surface, wherein a transistor is formed. IC constituting microwave integrated circuit
A semiconductor device comprising a chip, wherein the IC chip is attached to the wiring substrate so as to face the wiring substrate on a surface on which the transistor is formed, and is configured to be mounted on the IC chip side. A semiconductor device is provided.

【0010】さらに、本発明の第3の側面によると、実
装基板と前記実装基板に実装されマイクロ波集積回路を
構成する半導体装置とを具備する半導体モジュールであ
って、前記半導体装置は、少なくとも1つのトランジス
タで構成されたトランジスタ素子部と前記少なくとも1
つのトランジスタに接続された配線を有する配線部とを
備え、前記トランジスタ素子部を構成する前記少なくと
も1つのトランジスタはそれぞれICチップとして形成
され、前記配線部は絶縁性基板に前記配線を設けてなる
配線基板として形成され、前記ICチップは前記配線基
板に取り付けられ、それにより前記少なくとも1つのト
ランジスタと前記配線との接続がなされていることを特
徴とする半導体モジュールが提供される。
According to a third aspect of the present invention, there is provided a semiconductor module including a mounting substrate and a semiconductor device mounted on the mounting substrate to form a microwave integrated circuit, wherein the semiconductor device includes at least one semiconductor device. A transistor element portion composed of two transistors and the at least one
A wiring portion having a wiring connected to one of the transistors, wherein the at least one transistor constituting the transistor element portion is formed as an IC chip, and the wiring portion is a wiring formed by providing the wiring on an insulating substrate. A semiconductor module is provided, formed as a substrate, wherein the IC chip is attached to the wiring substrate, whereby the at least one transistor is connected to the wiring.

【0011】また、本発明の第4の側面によると、実装
基板と前記実装基板に実装されマイクロ波集積回路を有
する半導体装置とを具備する半導体モジュールであっ
て、前記半導体装置は、絶縁性基板と前記絶縁性基板の
一方の主面に形成された導体パターンとを有する配線基
板及び一方の主面にトランジスタが形成され前記マイク
ロ波集積回路を構成するICチップを備え、前記ICチ
ップは前記トランジスタが形成された面が前記配線基板
と対向するように前記配線基板に取り付けられ、前記半
導体装置は前記ICチップが前記実装基板と対向するよ
うに前記実装基板に実装されたことを特徴とする半導体
モジュールが提供される。
According to a fourth aspect of the present invention, there is provided a semiconductor module including a mounting substrate and a semiconductor device mounted on the mounting substrate and having a microwave integrated circuit, wherein the semiconductor device includes an insulating substrate. A wiring board having a conductive pattern formed on one main surface of the insulating substrate and an IC chip on which a transistor is formed on one main surface to constitute the microwave integrated circuit, wherein the IC chip is the transistor Wherein the semiconductor device is mounted on the mounting board such that the IC chip faces the mounting board so that the surface on which the IC chip is formed faces the wiring board. Modules are provided.

【0012】上述のように、従来は、トランジスタ素子
部及び配線部の双方を1つのGaAsチップに形成する
ことによりモノリシックマイクロ波集積回路を構成して
いた。
As described above, conventionally, a monolithic microwave integrated circuit has been constructed by forming both a transistor element portion and a wiring portion on one GaAs chip.

【0013】それに対し、本発明の第1及び第3の側面
によると、トランジスタ素子部を構成するそれぞれのト
ランジスタは別々のICチップとして形成され、配線部
は絶縁性基板に配線を設けてなる配線基板として形成さ
れ、それらICチップを配線基板へと取り付けることに
より得られるパッケージでモノリシックマイクロ波集積
回路が構成されている。このような方法でモノリシック
マイクロ波集積回路を構成した場合、GaAs基板のよ
うな誘電体基板はトランジスタを形成するためだけに使
用され得るので、1枚のGaAs基板からより多くのマ
イクロ波集積回路を得ることができる。
On the other hand, according to the first and third aspects of the present invention, each transistor constituting the transistor element portion is formed as a separate IC chip, and the wiring portion is formed by providing a wiring on an insulating substrate. A monolithic microwave integrated circuit is formed by a package formed as a substrate and obtained by attaching these IC chips to a wiring substrate. When a monolithic microwave integrated circuit is constructed in such a manner, a dielectric substrate such as a GaAs substrate can be used only for forming a transistor, so that more microwave integrated circuits can be formed from one GaAs substrate. Obtainable.

【0014】また、本発明の第1及び第3の側面による
と、配線は、誘電体基板に対してではなく、絶縁性基板
に形成される。そのため、配線に不具合が生じたとして
も、GaAs基板のような誘電体基板を無駄にすること
がない。一般に、絶縁性基板はGaAs基板に比べれば
遥かに安価であるので、本発明の第1及び第3の側面に
よると、配線の不具合に基づくコストの上昇を抑制する
ことができる。すなわち、本発明の第1及び第3の側面
によると、マイクロ波集積回路を有する半導体装置及び
そのような半導体装置を実装した半導体モジュールのコ
ストを低減することが可能となる。
Further, according to the first and third aspects of the present invention, the wiring is formed not on the dielectric substrate but on the insulating substrate. Therefore, even if a problem occurs in the wiring, a dielectric substrate such as a GaAs substrate is not wasted. In general, an insulating substrate is much cheaper than a GaAs substrate. Therefore, according to the first and third aspects of the present invention, it is possible to suppress an increase in cost due to a wiring defect. That is, according to the first and third aspects of the present invention, it is possible to reduce the cost of a semiconductor device having a microwave integrated circuit and a semiconductor module on which such a semiconductor device is mounted.

【0015】また、本発明の第2及び第4の側面におい
て、ICチップはトランジスタが形成された面が配線基
板に対向するように配線基板に取り付けられ、半導体基
板はICチップが取り付けられた側で実装基板に実装さ
れる。そのため、本発明の第2及び第4の側面による
と、ICチップで生じた熱を実装基板側から放熱させる
ことができる。例えば、絶縁性基板とこの絶縁性基板の
前記半導体基板を実装する面にそれぞれ形成された第1
及び第2の金属パターンとを有する実装基板を用い、第
1の金属パターンを上記配線と接続し、第2の金属パタ
ーンをICチップのトランジスタが形成された面の裏面
と接続することにより、ICチップで生じた熱を第2の
金属パターンへと放熱させることができる。このように
実装基板側で放熱させる場合、半導体基板の実装基板と
は反対側の面にヒートシンクを別途設ける必要がない。
また、上述した構造の実装基板は一般的な実装基板と同
様のプロセスで製造可能である。したがって、本発明の
第2及び第4の側面によると、構造及び製造プロセスを
簡略化することができる。
In the second and fourth aspects of the present invention, the IC chip is mounted on the wiring substrate such that the surface on which the transistor is formed faces the wiring substrate, and the semiconductor substrate is mounted on the side on which the IC chip is mounted. Is mounted on the mounting board. Therefore, according to the second and fourth aspects of the present invention, heat generated in the IC chip can be radiated from the mounting substrate side. For example, an insulating substrate and a first insulating substrate formed on a surface of the insulating substrate on which the semiconductor substrate is mounted.
And a second metal pattern, the first metal pattern is connected to the wiring, and the second metal pattern is connected to the back surface of the surface of the IC chip where the transistors are formed. The heat generated in the chip can be radiated to the second metal pattern. When heat is dissipated on the mounting substrate side in this manner, it is not necessary to separately provide a heat sink on the surface of the semiconductor substrate opposite to the mounting substrate.
Further, the mounting board having the above-described structure can be manufactured by the same process as a general mounting board. Therefore, according to the second and fourth aspects of the present invention, the structure and the manufacturing process can be simplified.

【0016】さらに、本発明の第2及び第4の側面にお
いて、ICチップはトランジスタが形成された面の裏面
が実装基板に対向するように配線基板に取り付けられる
ので、予め実装基板上に接地面として金属パターンを形
成しておけば、ICチップにビアホールを設けることな
く接地を行うことができる。したがって、リアクタンス
成分に関連する問題を回避することができる。
Further, in the second and fourth aspects of the present invention, since the IC chip is mounted on the wiring board such that the back surface of the surface on which the transistors are formed faces the mounting substrate, the IC chip is previously mounted on the mounting substrate. If a metal pattern is formed as above, grounding can be performed without providing a via hole in the IC chip. Therefore, the problem related to the reactance component can be avoided.

【0017】なお、ICチップをトランジスタが形成さ
れた面が配線基板に対向するように配線基板に取り付け
て、半導体基板をICチップが取り付けられた側で実装
基板に実装する場合、配線基板は、上記配線を構成する
導体パターンとこの導体パターンに接続された電極とを
有し、この電極がICチップ側で導体パターンを含む面
から離れる方向に延びて形成されていることが好まし
い。このような構造を有する配線基板を用いた場合、半
導体基板を実装基板に実装する際に、ワイヤボンディン
グ等が不要となる。したがって、より容易に及びより確
実に半導体基板を実装基板に実装することが可能とな
る。
When the IC chip is mounted on the wiring board so that the surface on which the transistor is formed faces the wiring board, and the semiconductor substrate is mounted on the mounting board on the side where the IC chip is mounted, It is preferable to have a conductor pattern constituting the wiring and an electrode connected to the conductor pattern, and the electrode is formed so as to extend in a direction away from the surface including the conductor pattern on the IC chip side. When a wiring board having such a structure is used, when the semiconductor substrate is mounted on the mounting board, wire bonding or the like becomes unnecessary. Therefore, the semiconductor substrate can be mounted on the mounting substrate more easily and more reliably.

【0018】上述した方法でICチップで生じた熱を放
熱させる場合、上記絶縁性基板として、第1の絶縁体
層、金属層、貫通孔が設けられた第2の絶縁体層を順次
積層してなる積層構造を有し、第2の絶縁体層の貫通孔
が接続用導体で充填され、上述した第1及び第2の金属
パターンが第2の絶縁体層上に形成され、第2の金属パ
ターンと金属層とが接続用導体を介して接続されたもの
を用いることができる。この絶縁性基板では、ICチッ
プで生じた熱は、第2の金属パターン及び接続用導体を
介して金属層へと放熱される。この金属層は、第1及び
第2の金属パターンとは異なる平面内に設けられている
ので、第2の金属パターンに比べてより大面積とするこ
とができる。したがって、ICチップで生じた熱を金属
層に放熱させた場合、ICチップで生じた熱を単に第2
の金属パターンに放熱させる場合に比べて、より優れた
放熱性を実現することができる。
When the heat generated in the IC chip is radiated by the above-described method, a first insulator layer, a metal layer, and a second insulator layer provided with through holes are sequentially laminated as the insulating substrate. A through-hole of the second insulator layer is filled with a connecting conductor, and the first and second metal patterns described above are formed on the second insulator layer. A metal pattern and a metal layer connected via a connecting conductor can be used. In this insulating substrate, heat generated in the IC chip is radiated to the metal layer via the second metal pattern and the connection conductor. Since this metal layer is provided in a plane different from the first and second metal patterns, it can have a larger area than the second metal pattern. Therefore, when the heat generated in the IC chip is radiated to the metal layer, the heat generated in the IC chip is simply transferred to the second layer.
As compared with the case where heat is dissipated to the metal pattern, more excellent heat dissipation can be realized.

【0019】[0019]

【発明の実施の形態】以下、本発明について、図面を参
照しながらより詳細に説明する。なお、各図において同
様の構成部材には同一の参照符号を付し、重複する説明
は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in more detail with reference to the drawings. In each of the drawings, the same components are denoted by the same reference numerals, and redundant description will be omitted.

【0020】図1(a)及び(b)は本発明の一実施形
態に係る半導体装置を概略的に示す斜視図であり、図1
(c)は図1(a)及び(b)に示す半導体装置の断面
図である。図1(a)〜(c)に示す半導体装置は、配
線基板であるリードレスチップキャリア2とGaAsチ
ップ3とで主に構成された半導体パッケージ1であり、
マイクロ波集積回路を構成している。
FIGS. 1A and 1B are perspective views schematically showing a semiconductor device according to an embodiment of the present invention.
FIG. 2C is a cross-sectional view of the semiconductor device shown in FIGS. The semiconductor device shown in FIGS. 1A to 1C is a semiconductor package 1 mainly including a leadless chip carrier 2 as a wiring substrate and a GaAs chip 3.
It constitutes a microwave integrated circuit.

【0021】リードレスチップキャリア2は、平板状の
絶縁性基板4上に導体パターン5[図1(a)及び
(b)では省略されている]及び枠状の絶縁性部材6が
順次配置された構造を有している。絶縁性基板4及び絶
縁性部材6の端面にはそれらの主面と垂直な方向に複数
の溝部が設けられており、導体パターン5の端部はこれ
ら溝部内の電極7と接続されている。すなわち、溝部内
の電極7は、GaAsチップ3のための電気信号端子及
び電源端子を構成している。
In the leadless chip carrier 2, a conductor pattern 5 (omitted in FIGS. 1A and 1B) and a frame-shaped insulating member 6 are sequentially arranged on a flat insulating substrate 4. It has a structure. A plurality of grooves are provided on the end surfaces of the insulating substrate 4 and the insulating member 6 in a direction perpendicular to their main surfaces, and the ends of the conductor pattern 5 are connected to the electrodes 7 in these grooves. That is, the electrode 7 in the groove constitutes an electric signal terminal and a power supply terminal for the GaAs chip 3.

【0022】図1(a)〜(c)に示すリードレスチッ
プキャリア2は、複数のリードレスチップキャリア2を
一体的に形成した後、個々のリードレスチップキャリア
2へと切り出すことにより得ることができる。すなわ
ち、絶縁性基板4及び絶縁性部材6の側部に形成された
複数の溝部は、絶縁性基板4及び絶縁性部材6にスルー
ホールを設け、このスルーホールの位置で絶縁性基板4
及び絶縁性部材6を分割することにより形成することが
できる。また、同様に、電極7は、絶縁性基板4及び絶
縁性部材6に設けたスルーホールに金属などの導電性材
料を充填した後、このスルーホールの位置で絶縁性基板
4及び絶縁性部材6を分割することにより形成すること
ができる。したがって、これら溝部及び電極7は、端面
スルーホール及び端面スルーホール電極とそれぞれ呼ば
れる。
The leadless chip carriers 2 shown in FIGS. 1A to 1C are obtained by integrally forming a plurality of leadless chip carriers 2 and then cutting them into individual leadless chip carriers 2. Can be. That is, the plurality of grooves formed on the sides of the insulating substrate 4 and the insulating member 6 provide through holes in the insulating substrate 4 and the insulating member 6, and the insulating substrate 4 is located at the positions of the through holes.
And by dividing the insulating member 6. Similarly, the electrode 7 is formed by filling a through-hole provided in the insulating substrate 4 and the insulating member 6 with a conductive material such as a metal, and then, at the position of the through-hole, the insulating substrate 4 and the insulating member 6. Can be formed by dividing. Therefore, these grooves and the electrode 7 are called an end face through-hole and an end face through-hole electrode, respectively.

【0023】リードレスチップキャリア2を構成する絶
縁性基板4及び絶縁性部材6に用いられる材料は絶縁性
材料であれば特に制限はないが、アルミナやガラスセラ
ミックスなどが好適である。特に、高い周波数で使用さ
れる場合には、絶縁性基板4や絶縁性部材6にガラスセ
ラミックスを用いることが有効である。
The material used for the insulating substrate 4 and the insulating member 6 constituting the leadless chip carrier 2 is not particularly limited as long as it is an insulating material, but alumina and glass ceramic are preferred. In particular, when used at a high frequency, it is effective to use glass ceramic for the insulating substrate 4 and the insulating member 6.

【0024】導体パターン5は、GaAsチップ3のた
めの配線を構成している。導体パターン5に用いられる
材料は導電性材料であれば特に制限はないが、一般に
は、銅のような金属材料が用いられる。また、電極7に
用いられる材料も導電性材料であれば特に制限はなく、
一般には、金(Au)などの金属材料が用いられる。
The conductor pattern 5 forms a wiring for the GaAs chip 3. The material used for the conductor pattern 5 is not particularly limited as long as it is a conductive material, but a metal material such as copper is generally used. The material used for the electrode 7 is not particularly limited as long as it is a conductive material.
Generally, a metal material such as gold (Au) is used.

【0025】図1(a)〜(c)に示す半導体パッケー
ジ1において、GaAsチップ3は、それぞれが1つの
トランジスタを構成している。トランジスタはGaAs
チップ3の一方の表面領域に形成されており、各種電極
(図示せず)は全てその面に設けられている。また、こ
れら電極上には金ボール或いは半田ボールなどの金属バ
ンプ8が設けられており、GaAsチップ3は金属バン
プ8と導体パターン5とが接するようにリードレスチッ
プキャリア2に取り付けられている。すなわち、GaA
sチップ3はリードレスチップキャリア2にフリップチ
ップ接続されている。
In the semiconductor package 1 shown in FIGS. 1A to 1C, each of the GaAs chips 3 constitutes one transistor. The transistor is GaAs
It is formed on one surface area of the chip 3 and various electrodes (not shown) are all provided on that surface. Metal bumps 8 such as gold balls or solder balls are provided on these electrodes, and the GaAs chip 3 is mounted on the leadless chip carrier 2 such that the metal bumps 8 and the conductor patterns 5 are in contact with each other. That is, GaA
The s chip 3 is flip-chip connected to the leadless chip carrier 2.

【0026】なお、リードレスチップキャリア2にフリ
ップチップ接続されたGaAsチップ3の周囲は、樹脂
などの絶縁性材料9で充填されている。これにより、半
導体パッケージ1を後述する実装基板に実装した際に、
実装基板とGaAsチップ3とリードレスチップキャリ
ア2との間の熱膨張率の違いに基づいて生ずる応力によ
りGaAsチップ3が破壊されるのを抑制することがで
きる。
The periphery of the GaAs chip 3 flip-chip connected to the leadless chip carrier 2 is filled with an insulating material 9 such as a resin. Thereby, when the semiconductor package 1 is mounted on a mounting board described later,
It is possible to prevent the GaAs chip 3 from being broken by a stress generated based on a difference in thermal expansion coefficient between the mounting substrate, the GaAs chip 3 and the leadless chip carrier 2.

【0027】上述した半導体パッケージ1は、例えば、
以下の方法により製造することができる。図2(a)〜
(e)を参照しながら説明する。図2(a)〜(e)
は、それぞれ、図1(a)〜(c)に示す半導体パッケ
ージ1の製造方法を概略的に示す図である。なお、図2
(a)〜(c)は斜視図であり、図2(d)及び(e)
は断面図である。また、図2(c)において、導体パタ
ーン5及び電極7は省略されている。
The semiconductor package 1 described above is, for example,
It can be manufactured by the following method. FIG.
This will be described with reference to FIG. FIGS. 2A to 2E
3A to 3C are diagrams schematically illustrating a method of manufacturing the semiconductor package 1 illustrated in FIGS. Note that FIG.
FIGS. 2A to 2C are perspective views, and FIGS.
Is a sectional view. In FIG. 2C, the conductor pattern 5 and the electrode 7 are omitted.

【0028】図1(a)〜(c)に示す半導体パッケー
ジ1を製造するに当たり、まず、図2(a)に示すよう
に、GaAs基板10の一方の面に複数のトランジスタ
を形成し、これらトランジスタの電極上に金属バンプ8
を設ける。次に、図2(b)に示すように、GaAs基
板10を各トランジスタ毎に切断することにより、複数
のGaAsチップ3を得る。
In manufacturing the semiconductor package 1 shown in FIGS. 1A to 1C, first, as shown in FIG. 2A, a plurality of transistors are formed on one surface of a GaAs substrate 10 and these transistors are formed. Metal bump 8 on transistor electrode
Is provided. Next, as shown in FIG. 2B, a plurality of GaAs chips 3 are obtained by cutting the GaAs substrate 10 for each transistor.

【0029】その一方で、図2(c)に示すように、複
数のリードレスチップキャリア2を個々のリードレスチ
ップキャリア2に切り出す前の状態にまで形成してお
く。これに上述した方法により得られた複数のGaAs
チップ3をフリップチップ接続し、さらに各リードレス
チップキャリア2毎に切断することにより図2(d)に
示す構造を得る。その後、図2(e)に示すように、G
aAsチップ3とリードレスチップキャリア2との間隙
を樹脂のような絶縁性材料9でポッティングする。以上
のようにして、図1(a)〜(c)に示す半導体パッケ
ージ1を得る。
On the other hand, as shown in FIG. 2C, a plurality of leadless chip carriers 2 are formed before cutting them into individual leadless chip carriers 2. In addition, a plurality of GaAs obtained by the method described above
The chip 3 is flip-chip connected, and further cut into each leadless chip carrier 2 to obtain the structure shown in FIG. Then, as shown in FIG.
The gap between the aAs chip 3 and the leadless chip carrier 2 is potted with an insulating material 9 such as a resin. As described above, the semiconductor package 1 shown in FIGS. 1A to 1C is obtained.

【0030】なお、GaAsチップ3のリードレスチッ
プキャリア2へのフリップチップ接続は、切り出す前の
リードレスチップキャリア2に対して一括的に行っても
よく、切り出した後のリードレスチップキャリア2のそ
れぞれに対して行ってもよい。また、同様に、絶縁性材
料9によるポッティングは、切り出す前の複数のリード
レスチップキャリア2に対して一括的に行ってもよく、
切り出した後のリードレスチップキャリア2のそれぞれ
に対して行ってもよい。
The flip chip connection of the GaAs chip 3 to the leadless chip carrier 2 may be performed collectively for the leadless chip carrier 2 before cutting, or for the leadless chip carrier 2 after cutting. It may be performed for each. Similarly, potting with the insulating material 9 may be performed collectively on a plurality of leadless chip carriers 2 before cutting.
The process may be performed on each of the leadless chip carriers 2 that have been cut out.

【0031】以上説明した、半導体パッケージ1では、
それぞれのトランジスタは別々のGaAsチップ3とし
て形成され、その配線は配線基板2の導体パターン5に
よってなされている。すなわち、上記半導体パッケージ
1では、GaAs基板10はトランジスタのみを形成す
るために使用されている。そのため、1枚のGaAs基
板10からより多くのマイクロ波集積回路を得ることが
でき、しかも、配線に不具合が生じたとしてもGaAs
基板を無駄にすることがない。したがって、コストの低
減が可能となる。
In the semiconductor package 1 described above,
Each transistor is formed as a separate GaAs chip 3, and its wiring is made by the conductor pattern 5 of the wiring board 2. That is, in the semiconductor package 1, the GaAs substrate 10 is used for forming only the transistor. Therefore, a larger number of microwave integrated circuits can be obtained from one GaAs substrate 10, and even if a failure occurs in the wiring, GaAs can be obtained.
The substrate is not wasted. Therefore, cost can be reduced.

【0032】上述した半導体パッケージ1は、絶縁性基
板4側で実装基板に実装されてもよいが、好ましくは、
GaAsチップ3側で実装基板に実装される。これにつ
いては、図3を参照しながら説明する。
The above-described semiconductor package 1 may be mounted on a mounting substrate on the insulating substrate 4 side.
The GaAs chip 3 is mounted on a mounting substrate. This will be described with reference to FIG.

【0033】図3は、図1(a)〜(c)に示す半導体
パッケージ1を用いた半導体モジュールの一例を概略的
に示す断面図である。図3に示す半導体モジュール11
は、実装基板12と半導体モジュール1とで主に構成さ
れている。
FIG. 3 is a sectional view schematically showing an example of a semiconductor module using the semiconductor package 1 shown in FIGS. 1 (a) to 1 (c). Semiconductor module 11 shown in FIG.
Is mainly composed of the mounting substrate 12 and the semiconductor module 1.

【0034】実装基板12は、絶縁層13上に、導電層
14、絶縁層15、及び導電層16が順次積層された構
造を有している。導電層16はパターニングされてお
り、配線17と放熱用の接続部18とを構成している。
また、絶縁層15にはビアホールが形成されている。こ
れらビアホールには導電性材料19が充填されており、
接続部18は導電性材料19を介して導電層14と接続
されている。なお、実装基板12はこのような構造に限
られるものではない。例えば、絶縁層15と導電層16
と積層体からなるものであってもよく、さらに多くの絶
縁層と導電層とを積層したものであってもよい。
The mounting substrate 12 has a structure in which a conductive layer 14, an insulating layer 15, and a conductive layer 16 are sequentially laminated on an insulating layer 13. The conductive layer 16 is patterned, and forms a wiring 17 and a connecting portion 18 for heat radiation.
In addition, a via hole is formed in the insulating layer 15. These via holes are filled with a conductive material 19,
The connection part 18 is connected to the conductive layer 14 via a conductive material 19. The mounting substrate 12 is not limited to such a structure. For example, the insulating layer 15 and the conductive layer 16
And a laminated body, or a laminate of more insulating layers and conductive layers.

【0035】実装基板を構成する絶縁層13,15に用
いられる材料は絶縁性材料であれば特に制限はない。絶
縁層13,15には、例えば、ガラスクロスにエポキシ
樹脂を含浸させてこれをBステージ状態とした所謂プリ
プレグのような複合材料を用いることができる。
The material used for the insulating layers 13 and 15 constituting the mounting board is not particularly limited as long as it is an insulating material. For the insulating layers 13 and 15, for example, a composite material such as a so-called prepreg in which a glass cloth is impregnated with an epoxy resin and is in a B-stage state can be used.

【0036】導電層14,16に用いられる材料は導電
性材料であれば特に制限はなく、例えば銅のような金属
を挙げることができる。また、接続部18と導電層14
とを接続する導電性材料19としては、例えば半田等の
金属材料を用いることができる。
The material used for the conductive layers 14 and 16 is not particularly limited as long as it is a conductive material, and examples thereof include metals such as copper. In addition, the connection portion 18 and the conductive layer 14
For example, a metal material such as solder can be used as the conductive material 19 for connecting the first and second electrodes.

【0037】以上のように構成された実装基板12に対
し、半導体パッケージ1は、GaAsチップ3のトラン
ジスタが形成された面の裏面が接続部18上に位置する
ように配置されている。GaAsチップ3のトランジス
タが形成された面の裏面は導電性材料20を介して接続
部18と接続されており、リードレスチップキャリア2
の電極7は導電性材料21を介して配線17と接続され
ている。なお、導電性材料20,21としては、半田や
銀ペーストなどの金属材料を用いることができる。
The semiconductor package 1 is arranged on the mounting substrate 12 configured as described above such that the back surface of the surface of the GaAs chip 3 on which the transistors are formed is located on the connection portion 18. The back surface of the surface of the GaAs chip 3 on which the transistors are formed is connected to the connection portion 18 via the conductive material 20, and the leadless chip carrier 2
The electrode 7 is connected to the wiring 17 via the conductive material 21. In addition, as the conductive materials 20 and 21, a metal material such as solder or silver paste can be used.

【0038】このように、図1(a)〜(c)に示す半
導体パッケージ1をGaAsチップ3側で実装基板12
に実装した場合、GaAsチップ3で生じた熱を実装基
板側12の接続部18等へと放熱させることができるた
め、ヒートシンクを別途設ける必要がない。また、上述
した構造の実装基板12は一般的な実装基板と同様のプ
ロセスで製造可能である。したがって、図1(a)〜
(c)に示す半導体パッケージ1をGaAsチップ3側
で実装基板12に実装した場合、半導体モジュール11
の構造を簡略化することができるのに加え、その製造プ
ロセスを簡略化することができる。
As described above, the semiconductor package 1 shown in FIGS. 1A to 1C is mounted on the mounting substrate 12 on the GaAs chip 3 side.
In this case, since the heat generated in the GaAs chip 3 can be radiated to the connecting portion 18 on the mounting substrate 12 or the like, there is no need to separately provide a heat sink. The mounting board 12 having the above-described structure can be manufactured by the same process as a general mounting board. Therefore, FIGS.
When the semiconductor package 1 shown in (c) is mounted on the mounting substrate 12 on the GaAs chip 3 side, the semiconductor module 11
Can be simplified, and the manufacturing process can be simplified.

【0039】また、この半導体モジュール11におい
て、GaAsチップ3はトランジスタが形成された面の
裏面が実装基板12の接続部18と接続されているた
め、GaAsチップ3にビアホールを設けることなく接
地を行うことができる。したがって、リアクタンス成分
に関連する問題を回避することができる。
In this semiconductor module 11, the GaAs chip 3 is grounded without providing a via hole in the GaAs chip 3 because the back surface of the surface on which the transistors are formed is connected to the connection portion 18 of the mounting substrate 12. be able to. Therefore, the problem related to the reactance component can be avoided.

【0040】以上説明した実施形態では、半導体パッケ
ージ1をGaAsチップ3側で実装基板12に実装する
ことについて説明したが、半導体チップ1は絶縁性基板
4側で実装基板12に実装してもよい。この場合、良好
な放熱性を実現するためには、別途、ヒートシンクを設
ける必要があるが、各トランジスタを別々のGaAsチ
ップ3として形成し、それらの接続を配線基板2に設け
た導体パターン5によって行うことに関連して説明した
効果は得ることができる。すなわち、GaAs基板を有
効利用して、コストを低減することができる。
In the embodiment described above, the semiconductor package 1 is mounted on the mounting substrate 12 on the GaAs chip 3 side. However, the semiconductor chip 1 may be mounted on the mounting substrate 12 on the insulating substrate 4 side. . In this case, it is necessary to separately provide a heat sink in order to realize good heat dissipation. However, each transistor is formed as a separate GaAs chip 3, and their connection is performed by the conductor pattern 5 provided on the wiring board 2. The effects described in connection with performing can be obtained. That is, the cost can be reduced by effectively utilizing the GaAs substrate.

【0041】また、以上説明した実施形態では、半導体
パッケージ1がモノリシックマイクロ波集積回路を構成
する場合、すなわち、各トランジスタを別々のGaAs
チップ3として形成し、それらの接続を配線基板2に設
けた導体パターン5によって行うことについて説明した
が、モノリシックマイクロ波集積回路を構成するGaA
sチップを用いて半導体パッケージを形成してもよい。
この場合、GaAsチップにはトランジスタだけでなく
配線も形成する必要があるが、半導体パッケージ1をG
aAsチップ3側で実装基板12に実装することに関連
して説明した効果は得ることができる。すなわち、構造
及び製造プロセスを簡略化して、コストを低減すること
ができる。
In the embodiment described above, when the semiconductor package 1 forms a monolithic microwave integrated circuit, that is, each transistor is formed of a separate GaAs.
Although it has been described that the chip 3 is formed and the connection thereof is performed by the conductor pattern 5 provided on the wiring substrate 2, the GaAs constituting the monolithic microwave integrated circuit is described.
A semiconductor package may be formed using an s chip.
In this case, it is necessary to form not only transistors but also wirings on the GaAs chip.
The effect described in relation to mounting on the mounting substrate 12 on the aAs chip 3 side can be obtained. That is, the structure and the manufacturing process can be simplified, and the cost can be reduced.

【0042】[0042]

【発明の効果】以上説明したように、本発明によると、
トランジスタ素子部を構成するそれぞれのトランジスタ
を別々のICチップとして形成し且つ配線部を絶縁性基
板に配線を設けてなる配線基板として形成すること、I
Cチップをそのトランジスタが形成された面が配線基板
に対向するように配線基板に取り付け且つ半導体基板を
ICチップが取り付けられた側で実装基板に実装するこ
と、及びそれら両方のいずれかが行われる。そのため、
GaAs基板のように高価な誘電体基板を有効利用する
ことや構造及び製造プロセスの簡略化が可能となる。
As described above, according to the present invention,
Forming each transistor constituting the transistor element portion as a separate IC chip, and forming the wiring portion as a wiring board having wiring provided on an insulating substrate;
The C chip is mounted on the wiring board such that the surface on which the transistor is formed faces the wiring board, and the semiconductor substrate is mounted on the mounting board on the side where the IC chip is mounted, or either of them is performed. . for that reason,
It is possible to effectively use an expensive dielectric substrate such as a GaAs substrate, and to simplify the structure and the manufacturing process.

【0043】すなわち、本発明によると、モノリシック
マイクロ波集積回路を有する半導体装置及びそのような
半導体装置を実装した半導体モジュールのコストを低減
することが可能となる。
That is, according to the present invention, it is possible to reduce the cost of a semiconductor device having a monolithic microwave integrated circuit and a semiconductor module on which such a semiconductor device is mounted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)及び(b)は本発明の一実施形態に係る
半導体装置を概略的に示す斜視図、(c)は(a)及び
(b)に示す半導体装置の断面図。
FIGS. 1A and 1B are perspective views schematically showing a semiconductor device according to an embodiment of the present invention, and FIG. 1C is a cross-sectional view of the semiconductor device shown in FIGS.

【図2】(a)〜(e)は、それぞれ、図1(a)〜
(c)に示す半導体装置の製造方法を概略的に示す図。
FIGS. 2A to 2E are FIGS. 1A to 1E, respectively.
The figure which shows schematically the manufacturing method of the semiconductor device shown to (c).

【図3】図1(a)〜(c)に示す半導体装置を用いた
半導体モジュールの一例を概略的に示す断面図。
FIG. 3 is a sectional view schematically showing an example of a semiconductor module using the semiconductor device shown in FIGS. 1 (a) to 1 (c).

【図4】モノリシックマイクロ波集積回路を有する従来
の半導体パッケージの一例を概略的に示す断面図。
FIG. 4 is a sectional view schematically showing an example of a conventional semiconductor package having a monolithic microwave integrated circuit.

【符号の説明】[Explanation of symbols]

1,101…半導体パッケージ 2…リードレスチップキャリア 3,103…GaAsチップ 4…絶縁性基板 5…導体パターン 6…絶縁性部材 7…電極 8…金属バンプ 9…絶縁性材料 10…GaAs基板 11…半導体モジュール 12…実装基板 13,15…絶縁層 14,16…導電層 17…配線 18…接続部 19〜21…導電性材料 102…基板 104…樹脂 1, 101 semiconductor package 2 leadless chip carrier 3, 103 GaAs chip 4 insulating substrate 5 conductor pattern 6 insulating member 7 electrode 8 metal bump 9 insulating material 10 GaAs substrate 11 Semiconductor module 12 ... Mounting board 13,15 ... Insulating layer 14,16 ... Conducting layer 17 ... Wiring 18 ... Connecting portion 19-21 ... Conductive material 102 ... Substrate 104 ... Resin

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1つのトランジスタで構成さ
れたトランジスタ素子部と前記トランジスタに接続され
た配線を有する配線部とを具備し、マイクロ波集積回路
を構成する半導体装置であって、 前記トランジスタ素子部を構成する前記少なくとも1つ
のトランジスタはそれぞれICチップとして形成され、
前記配線部は絶縁性基板に前記配線を設けてなる配線基
板として形成され、 前記ICチップは前記配線基板に取り付けられ、それに
より前記少なくとも1つのトランジスタと前記配線との
接続がなされたことを特徴とする半導体装置。
1. A semiconductor device comprising a transistor element portion including at least one transistor and a wiring portion having a wiring connected to the transistor, the semiconductor device constituting a microwave integrated circuit, wherein the transistor element portion Wherein the at least one transistor is formed as an IC chip,
The wiring portion is formed as a wiring substrate formed by providing the wiring on an insulating substrate, and the IC chip is attached to the wiring substrate, thereby connecting the at least one transistor to the wiring. Semiconductor device.
【請求項2】 前記ICチップは前記トランジスタが形
成された面を前記配線基板に対向させ且つその裏面を露
出させるように前記配線基板に取り付けられたことを特
徴とする請求項1に記載の半導体装置。
2. The semiconductor according to claim 1, wherein the IC chip is mounted on the wiring board such that a surface on which the transistor is formed faces the wiring board and a back surface thereof is exposed. apparatus.
【請求項3】 絶縁性基板と前記絶縁性基板の一方の主
面に形成された配線とを備えた配線基板及び一方の主面
にトランジスタが形成されモノリシックマイクロ波集積
回路を構成するICチップを具備する半導体装置であっ
て、前記ICチップは前記トランジスタが形成された面
で前記配線基板と対向するように前記配線基板に取り付
けられ、前記ICチップ側で実装されるように構成され
たことを特徴とする半導体装置。
3. A wiring board having an insulating substrate and wiring formed on one main surface of the insulating substrate, and an IC chip having transistors formed on one main surface and constituting a monolithic microwave integrated circuit. A semiconductor device provided with the IC chip, wherein the IC chip is attached to the wiring substrate so as to face the wiring substrate on a surface on which the transistor is formed, and is configured to be mounted on the IC chip side. Characteristic semiconductor device.
【請求項4】 前記配線として導体パターンが設けら
れ、前記導体パターンを設けた面に積層された枠状部材
と、前記枠状部材の側面に形成され前記導体パターンと
接続された電極とをさらに具備し、それにより前記IC
チップ側で実装されるように構成されたことを特徴とす
る請求項2または請求項3に記載の半導体装置。
4. A frame-shaped member provided with a conductor pattern as the wiring, laminated on a surface provided with the conductor pattern, and an electrode formed on a side surface of the frame-shaped member and connected to the conductor pattern. Comprising the said IC
The semiconductor device according to claim 2, wherein the semiconductor device is configured to be mounted on a chip side.
【請求項5】 前記ICチップと前記配線基板との間隙
が樹脂により充填されたことを特徴とする請求項2ない
し請求項4のいずれか1項に記載の半導体装置。
5. The semiconductor device according to claim 2, wherein a gap between said IC chip and said wiring board is filled with a resin.
【請求項6】 実装基板と前記実装基板に実装されマイ
クロ波集積回路を構成する半導体装置とを具備する半導
体モジュールであって、 前記半導体装置は、少なくとも1つのトランジスタで構
成されたトランジスタ素子部と前記少なくとも1つのト
ランジスタに接続された配線を有する配線部とを備え、
前記トランジスタ素子部を構成する前記少なくとも1つ
のトランジスタはそれぞれICチップとして形成され、
前記配線部は絶縁性基板に前記配線を設けてなる配線基
板として形成され、前記ICチップは前記配線基板に取
り付けられ、それにより前記少なくとも1つのトランジ
スタと前記配線との接続がなされていることを特徴とす
る半導体モジュール。
6. A semiconductor module, comprising: a mounting substrate; and a semiconductor device mounted on the mounting substrate to form a microwave integrated circuit, wherein the semiconductor device includes a transistor element unit including at least one transistor. A wiring portion having a wiring connected to the at least one transistor;
The at least one transistor constituting the transistor element portion is formed as an IC chip,
The wiring portion is formed as a wiring substrate formed by providing the wiring on an insulating substrate, and the IC chip is attached to the wiring substrate, whereby the connection between the at least one transistor and the wiring is made. Characteristic semiconductor module.
【請求項7】 前記ICチップは前記トランジスタが形
成された面を前記配線基板に対向させ且つその裏面を露
出させるように前記配線基板に取り付けられたことを特
徴とする請求項6に記載の半導体モジュール。
7. The semiconductor according to claim 6, wherein the IC chip is mounted on the wiring board such that a surface on which the transistor is formed faces the wiring board and a back surface thereof is exposed. module.
【請求項8】 前記半導体基板は前記ICチップが取り
付けられた側で前記実装基板に実装されていることを特
徴とする請求項7に記載の半導体モジュール。
8. The semiconductor module according to claim 7, wherein said semiconductor substrate is mounted on said mounting substrate on a side where said IC chip is mounted.
【請求項9】 前記実装基板は、絶縁性基板と、前記絶
縁性基板の前記半導体基板を実装する面にそれぞれ形成
された第1及び第2の金属パターンとを具備し、 前記第1の金属パターンは前記配線と接続され、前記第
2の金属パターンは前記GaAsチップの前記トランジ
スタが形成された面の裏面と接続されたことを特徴とす
る請求項8に記載の半導体モジュール。
9. The mounting substrate, comprising: an insulating substrate; and first and second metal patterns formed on a surface of the insulating substrate on which the semiconductor substrate is mounted, respectively. 9. The semiconductor module according to claim 8, wherein a pattern is connected to the wiring, and the second metal pattern is connected to a back surface of the GaAs chip on which the transistor is formed.
【請求項10】 前記絶縁性基板は、第1の絶縁体層、
金属層、貫通孔が設けられた第2の絶縁体層を順次積層
してなる積層構造を有し、前記第2の絶縁体層は前記貫
通孔内に接続用導体を具備し、前記第1及び第2の金属
パターンは前記第2の絶縁体層上に形成され、前記第2
の金属パターンと前記金属層とは前記接続用導体を介し
て接続されたことを特徴とする請求項9に記載の半導体
モジュール。
10. The insulating substrate comprises: a first insulator layer;
A second insulating layer having a metal layer and a second insulating layer provided with a through-hole, the second insulating layer including a connecting conductor in the through-hole; And a second metal pattern is formed on the second insulator layer, and the second metal pattern is formed on the second insulator layer.
The semiconductor module according to claim 9, wherein the metal pattern and the metal layer are connected via the connection conductor.
【請求項11】 実装基板と前記実装基板に実装されモ
ノリシックマイクロ波集積回路を有する半導体装置とを
具備する半導体モジュールであって、 前記半導体装置は、絶縁性基板と前記絶縁性基板の一方
の主面に形成された導体パターンとを有する配線基板及
び一方の主面にトランジスタが形成され前記モノリシッ
クマイクロ波集積回路を構成するICチップを備え、 前記ICチップは前記トランジスタが形成された面が前
記配線基板と対向するように前記配線基板に取り付けら
れ、 前記半導体装置は前記ICチップが前記実装基板と対向
するように前記実装基板に実装されたことを特徴とする
半導体モジュール。
11. A semiconductor module comprising: a mounting substrate; and a semiconductor device mounted on the mounting substrate and having a monolithic microwave integrated circuit, wherein the semiconductor device includes an insulating substrate and one of the insulating substrate. A wiring board having a conductor pattern formed on a surface thereof, and an IC chip having a transistor formed on one main surface to constitute the monolithic microwave integrated circuit, wherein the IC chip has a wiring on a surface on which the transistor is formed. A semiconductor module which is attached to the wiring board so as to face a substrate, and wherein the semiconductor device is mounted on the mounting board such that the IC chip faces the mounting board.
【請求項12】 前記実装基板は、絶縁性基板と、前記
絶縁性基板の前記半導体基板を実装する面にそれぞれ形
成された第1及び第2の金属パターンとを具備し、 前記第1の金属パターンは前記導体パターンと接続さ
れ、前記第2の金属パターンは前記ICチップの前記ト
ランジスタが形成された面の裏面と接続されたことを特
徴とする請求項11に記載の半導体モジュール。
12. The mounting substrate, comprising: an insulating substrate; and first and second metal patterns respectively formed on a surface of the insulating substrate on which the semiconductor substrate is mounted. 12. The semiconductor module according to claim 11, wherein a pattern is connected to the conductor pattern, and the second metal pattern is connected to a back surface of the IC chip on which the transistor is formed.
【請求項13】 前記絶縁性基板は、第1の絶縁体層、
金属層、貫通孔が設けられた第2の絶縁体層を順次積層
してなる積層構造を有し、前記第2の絶縁体層は前記貫
通孔内に接続用導体を具備し、前記第1及び第2の金属
パターンは前記第2の絶縁体層上に形成され、前記第2
の金属パターンと前記金属層とは前記接続用導体を介し
て接続されたことを特徴とする請求項9に記載の半導体
モジュール。
13. The insulating substrate, comprising: a first insulator layer;
A second insulating layer having a metal layer and a second insulating layer provided with a through-hole, the second insulating layer including a connecting conductor in the through-hole; And a second metal pattern is formed on the second insulator layer, and the second metal pattern is formed on the second insulator layer.
The semiconductor module according to claim 9, wherein the metal pattern and the metal layer are connected via the connection conductor.
JP2000078881A 2000-03-21 2000-03-21 Semiconductor module Expired - Fee Related JP3831173B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000078881A JP3831173B2 (en) 2000-03-21 2000-03-21 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000078881A JP3831173B2 (en) 2000-03-21 2000-03-21 Semiconductor module

Publications (2)

Publication Number Publication Date
JP2001267486A true JP2001267486A (en) 2001-09-28
JP3831173B2 JP3831173B2 (en) 2006-10-11

Family

ID=18596224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000078881A Expired - Fee Related JP3831173B2 (en) 2000-03-21 2000-03-21 Semiconductor module

Country Status (1)

Country Link
JP (1) JP3831173B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9204541B2 (en) 2011-02-15 2015-12-01 Murata Manufacturing Co., Ltd. Multilayer circuit board and method for manufacturing the same
US9686854B2 (en) 2012-09-25 2017-06-20 Denso Corporation Electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9204541B2 (en) 2011-02-15 2015-12-01 Murata Manufacturing Co., Ltd. Multilayer circuit board and method for manufacturing the same
US9686854B2 (en) 2012-09-25 2017-06-20 Denso Corporation Electronic device

Also Published As

Publication number Publication date
JP3831173B2 (en) 2006-10-11

Similar Documents

Publication Publication Date Title
US6586274B2 (en) Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument
JP3677429B2 (en) Method of manufacturing flip chip type semiconductor device
JP2755252B2 (en) Semiconductor device package and semiconductor device
JP3890947B2 (en) High frequency semiconductor device
KR100579621B1 (en) Structure and method for fabrication of a leadless multi-die carrier
US6477046B1 (en) Ball grid array package and method using enhanced power and ground distribution circuitry
KR100606295B1 (en) Circuit module
JPH11191603A (en) Semiconductor integrated circuit and its manufacture
JP4494249B2 (en) Semiconductor device
JP3312611B2 (en) Film carrier type semiconductor device
US20040173898A1 (en) Semiconductor apparatus having system-in-package arrangement with improved heat dissipation
JP3831173B2 (en) Semiconductor module
JPH06204355A (en) Semiconductor device package and semiconductor device
JPH06132441A (en) Resin-sealed semiconductor device and manufacture thereof
KR20020086000A (en) Manufacturing method of PCB and PCB thereby
JPH10256428A (en) Semiconductor package
JP2001148457A (en) High-frequency semiconductor device
JPH10256413A (en) Semiconductor package
JPH11163217A (en) Semiconductor device
JPH05218226A (en) Multilayer interconnection board
JPH10256414A (en) Semiconductor package
JP4356196B2 (en) Semiconductor device assembly
JP2592869Y2 (en) Hybrid IC device
JP3568534B6 (en) Semiconductor device and manufacturing method thereof
JP3568534B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060713

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees