JP3831173B2 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP3831173B2 JP3831173B2 JP2000078881A JP2000078881A JP3831173B2 JP 3831173 B2 JP3831173 B2 JP 3831173B2 JP 2000078881 A JP2000078881 A JP 2000078881A JP 2000078881 A JP2000078881 A JP 2000078881A JP 3831173 B2 JP3831173 B2 JP 3831173B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- transistor
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置を実装した半導体モジュールに係り、特には、マイクロ波集積回路を有する半導体装置を実装した半導体モジュールに関する。
【0002】
【従来の技術】
図4は、モノリシックマイクロ波集積回路を有する従来の半導体パッケージの一例を概略的に示す断面図である。図4に示すように、従来の半導体パッケージ101は、基板102にGaAsチップ103をフリップチップ接続し、さらに樹脂104をポッティングした構造を有している。
【0003】
この半導体パッケージ101において、GaAsチップ103は、モノリシックマイクロ波集積回路を構成している。すなわち、従来の半導体パッケージ101においては、トランジスタ素子部及び配線部の双方が1つのGaAsチップ103につくりこまれている。また、図4に示す半導体パッケージ101において、GaAsチップ103は、そのトランジスタやストリップ線路が形成された面が基板102と対向するように配置されている。
【0004】
上述したGaAsチップ103の製造には、非常に高価なGaAs基板が用いられる。そのため、モノリシックマイクロ波集積回路には、製造歩留まりを向上させることなどによって、GaAs基板を有効利用すること、すなわちコストを低減することが望まれている。しかしながら、モノリシックマイクロ波集積回路では、配線形成の精度がデバイスの特性に極めて大きな影響を与える。そのため、製造歩留まりを向上させることによるコスト低減には限界がある。そこで、他の方法によりコストを低減することが望まれている。
【0005】
【発明が解決しようとする課題】
図4に示すような従来の構造の半導体パッケージ101を用いた半導体モジュールには、以下に説明する問題がある。
図4に示す半導体パッケージ101を用いた半導体モジュールは、半導体パッケージ101を基板102側で実装基板に実装させることにより得られる。そのため、マイクロ波集積回路で生じた熱の放熱は、半導体パッケージ101のGaAsチップ103上に、別途、ヒートシンクを設けて行う必要がある。このようなヒートシンクの付設は、当然の如く、部品数並びに製造工程の増加をもたらす。
【0006】
さらに、図4に示す半導体パッケージ101を用いた半導体モジュールでは、GaAsチップ103に設けたビアホールを介して接地を行う必要があるため、その厚さに応じたリアクタンス成分が生じてしまう。このリアクタンス成分は、周知の如く、デバイスの帯域特性を狭めるのとともに発振の原因にもなるといった問題があった。
【0007】
本発明は、上記問題点に鑑みてなされたものであり、モノリシックマイクロ波集積回路を有する半導体装置を実装した半導体モジュールのコストを低減可能とすることを目的とする。
【0010】
【課題を解決するための手段】
本発明の第1の側面によると、実装基板と前記実装基板に実装されマイクロ波集積回路を構成する半導体装置とを具備する半導体モジュールであって、前記半導体装置は、少なくとも1つのトランジスタで構成されたトランジスタ素子部と前記少なくとも1つのトランジスタに接続された配線を有する配線部とを備え、前記トランジスタ素子部を構成する前記少なくとも1つのトランジスタの各々はトランジスタを1つのみ含んだチップとして形成され、前記配線部は絶縁性基板に前記配線を設けてなる配線基板として形成され、前記チップは前記トランジスタが形成された面を前記配線基板に対向させ且つその裏面を露出させるように前記配線基板に取り付けられ、それにより前記少なくとも1つのトランジスタと前記配線との接続がなされており、前記半導体装置は前記チップが取り付けられた側で前記実装基板に実装され、前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第1及び第2の金属パターンとを具備し、前記第1の金属パターンは前記配線と接続され、前記第2の金属パターンは前記チップの前記トランジスタが形成された面の裏面と接続されていることを特徴とする半導体モジュールが提供される。
【0011】
本発明の第2の側面によると、実装基板と前記実装基板に実装されモノリシックマイクロ波集積回路を有する半導体装置とを具備する半導体モジュールであって、前記半導体装置は、絶縁性基板と前記絶縁性基板の一方の主面に形成された導体パターンとを有する配線基板及び一方の主面にトランジスタが形成され前記モノリシックマイクロ波集積回路を構成するICチップを備え、前記ICチップは前記トランジスタが形成された面が前記配線基板と対向するように前記配線基板に取り付けられ、前記半導体装置は前記ICチップが前記実装基板と対向するように前記実装基板に実装され、前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第1及び第2の金属パターンとを具備し、前記第1の金属パターンは前記導体パターンと接続され、前記第2の金属パターンは前記ICチップの前記トランジスタが形成された面の裏面と接続されたことを特徴とする半導体モジュールが提供される。
【0012】
上述のように、従来は、トランジスタ素子部及び配線部の双方を1つのGaAsチップに形成することによりモノリシックマイクロ波集積回路を構成していた。
【0013】
それに対し、本発明の第1の側面によると、トランジスタ素子部を構成するそれぞれのトランジスタは別々のチップとして形成され、配線部は絶縁性基板に配線を設けてなる配線基板として形成され、それらチップを配線基板へと取り付けることにより得られるパッケージでマイクロ波集積回路が構成されている。このような方法でモノリシックマイクロ波集積回路を構成した場合、GaAs基板のような基板はトランジスタを形成するためだけに使用され得るので、1枚のGaAs基板からより多くのマイクロ波集積回路を得ることができる。
【0014】
また、本発明の第1の側面によると、配線は絶縁性基板に形成される。そのため、配線に不具合が生じたとしても、GaAs基板のような基板を無駄にすることがない。一般に、絶縁性基板はGaAs基板に比べれば遥かに安価であるので、本発明の第1の側面によると、配線の不具合に基づくコストの上昇を抑制することができる。すなわち、本発明の第1の側面によると、マイクロ波集積回路を有する半導体装置及びそのような半導体装置を実装した半導体モジュールのコストを低減することが可能となる。
【0015】
また、本発明の第2の側面において、ICチップはトランジスタが形成された面が配線基板に対向するように配線基板に取り付けられ、半導体装置はICチップが取り付けられた側で実装基板に実装される。そのため、本発明の第2の側面によると、ICチップで生じた熱を実装基板側から放熱させることができる。第2の側面では、絶縁性基板とこの絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第1及び第2の金属パターンとを有する実装基板を用い、第1の金属パターンを上記配線と接続し、第2の金属パターンをICチップのトランジスタが形成された面の裏面と接続するので、ICチップで生じた熱を第2の金属パターンへと放熱させることができる。このように実装基板側で放熱させる場合、半導体装置の実装基板とは反対側の面にヒートシンクを別途設ける必要がない。また、上述した構造の実装基板は一般的な実装基板と同様のプロセスで製造可能である。したがって、本発明の第2の側面によると、構造及び製造プロセスを簡略化することができる。
【0016】
さらに、本発明の第2の側面において、ICチップはトランジスタが形成された面の裏面が実装基板に対向するように配線基板に取り付けられるので、予め実装基板上に接地面として金属パターンを形成しておけば、ICチップにビアホールを設けることなく接地を行うことができる。したがって、リアクタンス成分に関連する問題を回避することができる。
【0017】
なお、ICチップをトランジスタが形成された面が配線基板に対向するように配線基板に取り付けて、半導体装置をICチップが取り付けられた側で実装基板に実装する場合、配線基板は、上記配線を構成する導体パターンとこの導体パターンに接続された電極とを有し、この電極がICチップ側で導体パターンを含む面から離れる方向に延びて形成されていることが好ましい。このような構造を有する配線基板を用いた場合、半導体装置を実装基板に実装する際に、ワイヤボンディング等が不要となる。したがって、より容易に及びより確実に半導体装置を実装基板に実装することが可能となる。
【0018】
上述した方法でICチップで生じた熱を放熱させる場合、上記絶縁性基板として、第1の絶縁体層、金属層、貫通孔が設けられた第2の絶縁体層を順次積層してなる積層構造を有し、第2の絶縁体層の貫通孔が接続用導体で充填され、上述した第1及び第2の金属パターンが第2の絶縁体層上に形成され、第2の金属パターンと金属層とが接続用導体を介して接続されたものを用いることができる。この絶縁性基板では、ICチップで生じた熱は、第2の金属パターン及び接続用導体を介して金属層へと放熱される。この金属層は、第1及び第2の金属パターンとは異なる平面内に設けられているので、第2の金属パターンに比べてより大面積とすることができる。したがって、ICチップで生じた熱を金属層に放熱させた場合、ICチップで生じた熱を単に第2の金属パターンに放熱させる場合に比べて、より優れた放熱性を実現することができる。
【0019】
【発明の実施の形態】
以下、本発明について、図面を参照しながらより詳細に説明する。なお、各図において同様の構成部材には同一の参照符号を付し、重複する説明は省略する。
【0020】
図1(a)及び(b)は本発明の一実施形態に係る半導体装置を概略的に示す斜視図であり、図1(c)は図1(a)及び(b)に示す半導体装置の断面図である。図1(a)〜(c)に示す半導体装置は、配線基板であるリードレスチップキャリア2とGaAsチップ3とで主に構成された半導体パッケージ1であり、マイクロ波集積回路を構成している。
【0021】
リードレスチップキャリア2は、平板状の絶縁性基板4上に導体パターン5[図1(a)及び(b)では省略されている]及び枠状の絶縁性部材6が順次配置された構造を有している。絶縁性基板4及び絶縁性部材6の端面にはそれらの主面と垂直な方向に複数の溝部が設けられており、導体パターン5の端部はこれら溝部内の電極7と接続されている。すなわち、溝部内の電極7は、GaAsチップ3のための電気信号端子及び電源端子を構成している。
【0022】
図1(a)〜(c)に示すリードレスチップキャリア2は、複数のリードレスチップキャリア2を一体的に形成した後、個々のリードレスチップキャリア2へと切り出すことにより得ることができる。すなわち、絶縁性基板4及び絶縁性部材6の側部に形成された複数の溝部は、絶縁性基板4及び絶縁性部材6にスルーホールを設け、このスルーホールの位置で絶縁性基板4及び絶縁性部材6を分割することにより形成することができる。また、同様に、電極7は、絶縁性基板4及び絶縁性部材6に設けたスルーホールに金属などの導電性材料を充填した後、このスルーホールの位置で絶縁性基板4及び絶縁性部材6を分割することにより形成することができる。したがって、これら溝部及び電極7は、端面スルーホール及び端面スルーホール電極とそれぞれ呼ばれる。
【0023】
リードレスチップキャリア2を構成する絶縁性基板4及び絶縁性部材6に用いられる材料は絶縁性材料であれば特に制限はないが、アルミナやガラスセラミックスなどが好適である。特に、高い周波数で使用される場合には、絶縁性基板4や絶縁性部材6にガラスセラミックスを用いることが有効である。
【0024】
導体パターン5は、GaAsチップ3のための配線を構成している。導体パターン5に用いられる材料は導電性材料であれば特に制限はないが、一般には、銅のような金属材料が用いられる。また、電極7に用いられる材料も導電性材料であれば特に制限はなく、一般には、金(Au)などの金属材料が用いられる。
【0025】
図1(a)〜(c)に示す半導体パッケージ1において、GaAsチップ3は、それぞれが1つのトランジスタを構成している。トランジスタはGaAsチップ3の一方の表面領域に形成されており、各種電極(図示せず)は全てその面に設けられている。また、これら電極上には金ボール或いは半田ボールなどの金属バンプ8が設けられており、GaAsチップ3は金属バンプ8と導体パターン5とが接するようにリードレスチップキャリア2に取り付けられている。すなわち、GaAsチップ3はリードレスチップキャリア2にフリップチップ接続されている。
【0026】
なお、リードレスチップキャリア2にフリップチップ接続されたGaAsチップ3の周囲は、樹脂などの絶縁性材料9で充填されている。これにより、半導体パッケージ1を後述する実装基板に実装した際に、実装基板とGaAsチップ3とリードレスチップキャリア2との間の熱膨張率の違いに基づいて生ずる応力によりGaAsチップ3が破壊されるのを抑制することができる。
【0027】
上述した半導体パッケージ1は、例えば、以下の方法により製造することができる。図2(a)〜(e)を参照しながら説明する。
図2(a)〜(e)は、それぞれ、図1(a)〜(c)に示す半導体パッケージ1の製造方法を概略的に示す図である。なお、図2(a)〜(c)は斜視図であり、図2(d)及び(e)は断面図である。また、図2(c)において、導体パターン5及び電極7は省略されている。
【0028】
図1(a)〜(c)に示す半導体パッケージ1を製造するに当たり、まず、図2(a)に示すように、GaAs基板10の一方の面に複数のトランジスタを形成し、これらトランジスタの電極上に金属バンプ8を設ける。次に、図2(b)に示すように、GaAs基板10を各トランジスタ毎に切断することにより、複数のGaAsチップ3を得る。
【0029】
その一方で、図2(c)に示すように、複数のリードレスチップキャリア2を個々のリードレスチップキャリア2に切り出す前の状態にまで形成しておく。これに上述した方法により得られた複数のGaAsチップ3をフリップチップ接続し、さらに各リードレスチップキャリア2毎に切断することにより図2(d)に示す構造を得る。その後、図2(e)に示すように、GaAsチップ3とリードレスチップキャリア2との間隙を樹脂のような絶縁性材料9でポッティングする。以上のようにして、図1(a)〜(c)に示す半導体パッケージ1を得る。
【0030】
なお、GaAsチップ3のリードレスチップキャリア2へのフリップチップ接続は、切り出す前のリードレスチップキャリア2に対して一括的に行ってもよく、切り出した後のリードレスチップキャリア2のそれぞれに対して行ってもよい。また、同様に、絶縁性材料9によるポッティングは、切り出す前の複数のリードレスチップキャリア2に対して一括的に行ってもよく、切り出した後のリードレスチップキャリア2のそれぞれに対して行ってもよい。
【0031】
以上説明した、半導体パッケージ1では、それぞれのトランジスタは別々のGaAsチップ3として形成され、その配線は配線基板2の導体パターン5によってなされている。すなわち、上記半導体パッケージ1では、GaAs基板10はトランジスタのみを形成するために使用されている。そのため、1枚のGaAs基板10からより多くのマイクロ波集積回路を得ることができ、しかも、配線に不具合が生じたとしてもGaAs基板を無駄にすることがない。したがって、コストの低減が可能となる。
【0032】
上述した半導体パッケージ1は、絶縁性基板4側で実装基板に実装されてもよいが、好ましくは、GaAsチップ3側で実装基板に実装される。これについては、図3を参照しながら説明する。
【0033】
図3は、図1(a)〜(c)に示す半導体パッケージ1を用いた半導体モジュールの一例を概略的に示す断面図である。図3に示す半導体モジュール11は、実装基板12と半導体モジュール1とで主に構成されている。
【0034】
実装基板12は、絶縁層13上に、導電層14、絶縁層15、及び導電層16が順次積層された構造を有している。導電層16はパターニングされており、配線17と放熱用の接続部18とを構成している。また、絶縁層15にはビアホールが形成されている。これらビアホールには導電性材料19が充填されており、接続部18は導電性材料19を介して導電層14と接続されている。なお、実装基板12はこのような構造に限られるものではない。例えば、絶縁層15と導電層16と積層体からなるものであってもよく、さらに多くの絶縁層と導電層とを積層したものであってもよい。
【0035】
実装基板を構成する絶縁層13,15に用いられる材料は絶縁性材料であれば特に制限はない。絶縁層13,15には、例えば、ガラスクロスにエポキシ樹脂を含浸させてこれをBステージ状態とした所謂プリプレグのような複合材料を用いることができる。
【0036】
導電層14,16に用いられる材料は導電性材料であれば特に制限はなく、例えば銅のような金属を挙げることができる。また、接続部18と導電層14とを接続する導電性材料19としては、例えば半田等の金属材料を用いることができる。
【0037】
以上のように構成された実装基板12に対し、半導体パッケージ1は、GaAsチップ3のトランジスタが形成された面の裏面が接続部18上に位置するように配置されている。GaAsチップ3のトランジスタが形成された面の裏面は導電性材料20を介して接続部18と接続されており、リードレスチップキャリア2の電極7は導電性材料21を介して配線17と接続されている。なお、導電性材料20,21としては、半田や銀ペーストなどの金属材料を用いることができる。
【0038】
このように、図1(a)〜(c)に示す半導体パッケージ1をGaAsチップ3側で実装基板12に実装した場合、GaAsチップ3で生じた熱を実装基板側12の接続部18等へと放熱させることができるため、ヒートシンクを別途設ける必要がない。また、上述した構造の実装基板12は一般的な実装基板と同様のプロセスで製造可能である。したがって、図1(a)〜(c)に示す半導体パッケージ1をGaAsチップ3側で実装基板12に実装した場合、半導体モジュール11の構造を簡略化することができるのに加え、その製造プロセスを簡略化することができる。
【0039】
また、この半導体モジュール11において、GaAsチップ3はトランジスタが形成された面の裏面が実装基板12の接続部18と接続されているため、GaAsチップ3にビアホールを設けることなく接地を行うことができる。したがって、リアクタンス成分に関連する問題を回避することができる。
【0040】
以上説明した実施形態では、半導体パッケージ1をGaAsチップ3側で実装基板12に実装することについて説明したが、半導体チップ1は絶縁性基板4側で実装基板12に実装してもよい。この場合、良好な放熱性を実現するためには、別途、ヒートシンクを設ける必要があるが、各トランジスタを別々のGaAsチップ3として形成し、それらの接続を配線基板2に設けた導体パターン5によって行うことに関連して説明した効果は得ることができる。すなわち、GaAs基板を有効利用して、コストを低減することができる。
【0041】
また、以上説明した実施形態では、半導体パッケージ1がマイクロ波集積回路を構成する場合、すなわち、各トランジスタを別々のGaAsチップ3として形成し、それらの接続を配線基板2に設けた導体パターン5によって行うことについて説明したが、モノリシックマイクロ波集積回路を構成するGaAsチップを用いて半導体パッケージを形成してもよい。この場合、GaAsチップにはトランジスタだけでなく配線も形成する必要があるが、半導体パッケージ1をGaAsチップ3側で実装基板12に実装することに関連して説明した効果は得ることができる。すなわち、構造及び製造プロセスを簡略化して、コストを低減することができる。
【0042】
【発明の効果】
以上説明したように、本発明によると、トランジスタ素子部を構成するそれぞれのトランジスタを別々のチップとして形成し且つ配線部を絶縁性基板に配線を設けてなる配線基板として形成すること、チップをそのトランジスタが形成された面が配線基板に対向するように配線基板に取り付け且つ半導体装置をチップが取り付けられた側で実装基板に実装すること、及びそれら両方のいずれかが行われる。そのため、GaAs基板のように高価な基板を有効利用することや構造及び製造プロセスの簡略化が可能となる。
【0043】
すなわち、本発明によると、マイクロ波集積回路を有する半導体装置を実装した半導体モジュールのコストを低減することが可能となる。
【図面の簡単な説明】
【図1】(a)及び(b)は本発明の一実施形態に係る半導体装置を概略的に示す斜視図、(c)は(a)及び(b)に示す半導体装置の断面図。
【図2】(a)〜(e)は、それぞれ、図1(a)〜(c)に示す半導体装置の製造方法を概略的に示す図。
【図3】図1(a)〜(c)に示す半導体装置を用いた半導体モジュールの一例を概略的に示す断面図。
【図4】モノリシックマイクロ波集積回路を有する従来の半導体パッケージの一例を概略的に示す断面図。
【符号の説明】
1,101…半導体パッケージ
2…リードレスチップキャリア
3,103…GaAsチップ
4…絶縁性基板
5…導体パターン
6…絶縁性部材
7…電極
8…金属バンプ
9…絶縁性材料
10…GaAs基板
11…半導体モジュール
12…実装基板
13,15…絶縁層
14,16…導電層
17…配線
18…接続部
19〜21…導電性材料
102…基板
104…樹脂[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor module mounted with the semiconductor equipment, particularly relates to a semiconductor module mounted with the semiconductor equipment having a microwave integrated circuit.
[0002]
[Prior art]
FIG. 4 is a cross-sectional view schematically showing an example of a conventional semiconductor package having a monolithic microwave integrated circuit. As shown in FIG. 4, a
[0003]
In the
[0004]
A very expensive GaAs substrate is used for manufacturing the GaAs
[0005]
[Problems to be solved by the invention]
The semiconductor module using the
A semiconductor module using the
[0006]
Further, in the semiconductor module using the
[0007]
The present invention has been made in view of the above problems, and an object thereof is to enable reducing the cost of the semiconductor module mounted with the semiconductor equipment having a monolithic microwave integrated circuit.
[0010]
[Means for Solving the Problems]
According to a first aspect of the present invention , there is provided a semiconductor module comprising a mounting substrate and a semiconductor device mounted on the mounting substrate and constituting a microwave integrated circuit, wherein the semiconductor device is configured by at least one transistor. Each of the at least one transistor constituting the transistor element unit is formed as a chip including only one transistor, and a transistor unit and a wiring unit having a wiring connected to the at least one transistor. The wiring portion is formed as a wiring substrate in which the wiring is provided on an insulating substrate, and the chip is attached to the wiring substrate so that the surface on which the transistor is formed is opposed to the wiring substrate and the back surface is exposed. So that the at least one transistor is not connected to the wiring. And, wherein the semiconductor device is mounted on the mounting substrate on the side where the chip is mounted, wherein the mounting board, the respectively formed on a surface of mounting an insulating substrate, the semiconductor device of the
[0011]
According to a second aspect of the present invention , there is provided a semiconductor module comprising a mounting substrate and a semiconductor device mounted on the mounting substrate and having a monolithic microwave integrated circuit, the semiconductor device including an insulating substrate and the insulating property. A wiring board having a conductor pattern formed on one main surface of the substrate; and an IC chip that forms the monolithic microwave integrated circuit with a transistor formed on one main surface, wherein the transistor is formed on the IC chip. The semiconductor device is mounted on the mounting substrate so that the IC chip faces the mounting substrate, and the mounting substrate is connected to the insulating substrate. A first metal pattern and a second metal pattern formed on a surface of the insulating substrate on which the semiconductor device is mounted, 1 metal pattern is connected to the conductor pattern, the second metal pattern is a semiconductor module, characterized in that connected to the rear face of the front face the transistor of the IC chip is formed is provided.
[0012]
As described above, conventionally, a monolithic microwave integrated circuit is configured by forming both the transistor element portion and the wiring portion on one GaAs chip.
[0013]
On the other hand, according to the first aspect of the present invention, each transistor constituting the transistor element portion is formed as a separate chip, and the wiring portion is formed as a wiring substrate in which wiring is provided on an insulating substrate. A microwave integrated circuit is constituted by a package obtained by attaching the circuit board to the wiring board. When a monolithic microwave integrated circuit is configured in this way, a substrate such as a GaAs substrate can be used only for forming a transistor, so that more microwave integrated circuits can be obtained from one GaAs substrate. Can do.
[0014]
According to the first aspect of the present invention, the wiring is formed on the insulating substrate. Therefore, even if a defect occurs in the wiring, a substrate such as a GaAs substrate is not wasted. In general, an insulating substrate is much cheaper than a GaAs substrate. Therefore, according to the first aspect of the present invention, it is possible to suppress an increase in cost due to a wiring defect. That is, according to the first aspect of the present invention, it is possible to reduce the cost of a semiconductor device having a microwave integrated circuit and a semiconductor module mounted with such a semiconductor device.
[0015]
In the second aspect of the present invention, the IC chip is mounted on the wiring board so that the surface on which the transistor is formed faces the wiring board, and the semiconductor device is mounted on the mounting board on the side on which the IC chip is mounted. The Therefore, according to the second aspect of the present invention, heat generated in the IC chip can be radiated from the mounting substrate side. In the second aspect , a mounting substrate having an insulating substrate and first and second metal patterns respectively formed on a surface of the insulating substrate on which the semiconductor device is mounted is used, and the first metal pattern is formed as described above. Since it is connected to the wiring and the second metal pattern is connected to the back surface of the surface of the IC chip where the transistor is formed, the heat generated in the IC chip can be dissipated to the second metal pattern. When heat is radiated on the mounting substrate side as described above, it is not necessary to separately provide a heat sink on the surface opposite to the mounting substrate of the semiconductor device. In addition, the mounting board having the above-described structure can be manufactured by the same process as a general mounting board. Therefore, according to the second aspect of the present invention, the structure and the manufacturing process can be simplified.
[0016]
Furthermore, in the second aspect of the present invention, the IC chip is attached to the wiring board so that the back surface of the surface on which the transistor is formed is opposed to the mounting board. In this case, grounding can be performed without providing a via hole in the IC chip. Thus, problems associated with reactance components can be avoided.
[0017]
When the IC chip is attached to the wiring board so that the surface on which the transistor is formed faces the wiring board, and the semiconductor device is mounted on the mounting board on the side where the IC chip is attached, the wiring board It is preferable that the conductive pattern has a conductive pattern and an electrode connected to the conductive pattern, and the electrode extends in a direction away from the surface including the conductive pattern on the IC chip side. When the wiring board having such a structure is used, wire bonding or the like is not required when the semiconductor device is mounted on the mounting board. Therefore, the semiconductor device can be mounted on the mounting substrate more easily and more reliably.
[0018]
When the heat generated in the IC chip is radiated by the above-described method, the first insulating layer, the metal layer, and the second insulating layer provided with a through hole are sequentially stacked as the insulating substrate. A through-hole of the second insulator layer is filled with a connecting conductor, and the first and second metal patterns described above are formed on the second insulator layer, and the second metal pattern and What connected with the metal layer via the conductor for a connection can be used. In this insulating substrate, the heat generated in the IC chip is dissipated to the metal layer through the second metal pattern and the connecting conductor. Since this metal layer is provided in a different plane from the first and second metal patterns, it can have a larger area than the second metal pattern. Therefore, when the heat generated in the IC chip is radiated to the metal layer, better heat dissipation can be realized as compared with the case where the heat generated in the IC chip is simply radiated to the second metal pattern.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to the drawings. In each figure, the same constituent members are denoted by the same reference numerals, and redundant description is omitted.
[0020]
1A and 1B are perspective views schematically showing a semiconductor device according to an embodiment of the present invention, and FIG. 1C is a view of the semiconductor device shown in FIGS. 1A and 1B. It is sectional drawing. A semiconductor device shown in FIGS. 1A to 1C is a
[0021]
The leadless chip carrier 2 has a structure in which a conductor pattern 5 (omitted in FIGS. 1A and 1B) and a frame-like insulating member 6 are sequentially arranged on a flat
[0022]
The leadless chip carrier 2 shown in FIGS. 1A to 1C can be obtained by integrally forming a plurality of leadless chip carriers 2 and then cutting them out into individual leadless chip carriers 2. That is, the plurality of grooves formed in the side portions of the insulating
[0023]
The material used for the insulating
[0024]
The
[0025]
In the
[0026]
The periphery of the
[0027]
The
2A to 2E are diagrams schematically showing a method for manufacturing the
[0028]
In manufacturing the
[0029]
On the other hand, as shown in FIG. 2C, a plurality of leadless chip carriers 2 are formed up to a state before being cut into individual leadless chip carriers 2. A plurality of
[0030]
Note that the flip chip connection of the
[0031]
In the
[0032]
The
[0033]
FIG. 3 is a cross-sectional view schematically showing an example of a semiconductor module using the
[0034]
The mounting
[0035]
If the material used for the insulating
[0036]
The material used for the
[0037]
With respect to the mounting
[0038]
As described above, when the
[0039]
Further, in this
[0040]
In the embodiment described above, the
[0041]
In the embodiment described above, when the
[0042]
【The invention's effect】
As described above, according to the present invention, be formed as a wiring board of each of the transistors formed by providing a formed and wiring wiring portion on an insulating substrate as separate chips in the transistor element, the tip implementing a and semiconductor device mounted on the wiring board as a surface which a transistor is formed is opposed to the wiring substrate to the mounting substrate with chips mounted side, and either both of them are performed. Therefore, it is possible to simplify things, structure and manufacturing process to effectively utilize the expensive substrate as a GaAs substrate.
[0043]
That is, according to the present invention, it is possible to reduce the cost of the semiconductor module mounted with the semiconductor equipment having a microwave integrated circuit.
[Brief description of the drawings]
FIGS. 1A and 1B are perspective views schematically showing a semiconductor device according to an embodiment of the present invention, and FIG. 1C is a cross-sectional view of the semiconductor device shown in FIGS.
FIGS. 2A to 2E are diagrams schematically showing a method of manufacturing the semiconductor device shown in FIGS. 1A to 1C, respectively.
3 is a cross-sectional view schematically showing an example of a semiconductor module using the semiconductor device shown in FIGS.
FIG. 4 is a cross-sectional view schematically showing an example of a conventional semiconductor package having a monolithic microwave integrated circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,101 ... Semiconductor package 2 ... Leadless chip carrier 3,103 ...
Claims (4)
前記半導体装置は、少なくとも1つのトランジスタで構成されたトランジスタ素子部と前記少なくとも1つのトランジスタに接続された配線を有する配線部とを備え、前記トランジスタ素子部を構成する前記少なくとも1つのトランジスタの各々はトランジスタを1つのみ含んだチップとして形成され、前記配線部は絶縁性基板に前記配線を設けてなる配線基板として形成され、
前記チップは前記トランジスタが形成された面を前記配線基板に対向させ且つその裏面を露出させるように前記配線基板に取り付けられ、それにより前記少なくとも1つのトランジスタと前記配線との接続がなされており、
前記半導体装置は前記チップが取り付けられた側で前記実装基板に実装され、
前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第1及び第2の金属パターンとを具備し、
前記第1の金属パターンは前記配線と接続され、前記第2の金属パターンは前記チップの前記トランジスタが形成された面の裏面と接続されていることを特徴とする半導体モジュール。A semiconductor module comprising a mounting substrate and a semiconductor device mounted on the mounting substrate and constituting a microwave integrated circuit,
The semiconductor device includes a transistor element portion including at least one transistor and a wiring portion having a wiring connected to the at least one transistor, and each of the at least one transistor constituting the transistor element portion includes: Formed as a chip including only one transistor, and the wiring portion is formed as a wiring substrate in which the wiring is provided on an insulating substrate;
The chip is attached to the wiring substrate so that the surface on which the transistor is formed is opposed to the wiring substrate and the back surface is exposed , thereby connecting the at least one transistor and the wiring ,
The semiconductor device is mounted on the mounting substrate on the side where the chip is attached,
The mounting substrate includes an insulating substrate, and first and second metal patterns formed on surfaces of the insulating substrate on which the semiconductor device is mounted,
The semiconductor module according to claim 1, wherein the first metal pattern is connected to the wiring, and the second metal pattern is connected to a back surface of a surface of the chip on which the transistor is formed .
前記半導体装置は、絶縁性基板と前記絶縁性基板の一方の主面に形成された導体パターンとを有する配線基板及び一方の主面にトランジスタが形成され前記モノリシックマイクロ波集積回路を構成するICチップを備え、
前記ICチップは前記トランジスタが形成された面が前記配線基板と対向するように前記配線基板に取り付けられ、
前記半導体装置は前記ICチップが前記実装基板と対向するように前記実装基板に実装され、
前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第1及び第2の金属パターンとを具備し、
前記第1の金属パターンは前記導体パターンと接続され、前記第2の金属パターンは前記ICチップの前記トランジスタが形成された面の裏面と接続されたことを特徴とする半導体モジュール。A semiconductor module comprising a mounting substrate and a semiconductor device having a monolithic microwave integrated circuit mounted on the mounting substrate,
The semiconductor device includes a wiring substrate having an insulating substrate and a conductor pattern formed on one main surface of the insulating substrate, and an IC chip that constitutes the monolithic microwave integrated circuit by forming a transistor on one main surface With
The IC chip is attached to the wiring board such that the surface on which the transistor is formed faces the wiring board,
The semiconductor device is mounted on the mounting substrate such that the IC chip faces the mounting substrate,
The mounting substrate includes an insulating substrate, and first and second metal patterns formed on surfaces of the insulating substrate on which the semiconductor device is mounted,
The semiconductor module according to claim 1, wherein the first metal pattern is connected to the conductor pattern, and the second metal pattern is connected to a back surface of the surface of the IC chip on which the transistor is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000078881A JP3831173B2 (en) | 2000-03-21 | 2000-03-21 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000078881A JP3831173B2 (en) | 2000-03-21 | 2000-03-21 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001267486A JP2001267486A (en) | 2001-09-28 |
JP3831173B2 true JP3831173B2 (en) | 2006-10-11 |
Family
ID=18596224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000078881A Expired - Fee Related JP3831173B2 (en) | 2000-03-21 | 2000-03-21 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3831173B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5146627B2 (en) | 2011-02-15 | 2013-02-20 | 株式会社村田製作所 | Multilayer wiring board and manufacturing method thereof |
JP5942951B2 (en) | 2012-09-25 | 2016-06-29 | 株式会社デンソー | Electronic equipment |
-
2000
- 2000-03-21 JP JP2000078881A patent/JP3831173B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001267486A (en) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6586274B2 (en) | Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument | |
US6477046B1 (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
JP2755252B2 (en) | Semiconductor device package and semiconductor device | |
KR100579621B1 (en) | Structure and method for fabrication of a leadless multi-die carrier | |
JP3890947B2 (en) | High frequency semiconductor device | |
US6218731B1 (en) | Tiny ball grid array package | |
US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
KR100283636B1 (en) | Semiconductor package and semiconductor mounting part | |
KR100606295B1 (en) | Circuit module | |
TW201946245A (en) | Semiconductor packages and apparatus having the same | |
JPH11191603A (en) | Semiconductor integrated circuit and its manufacture | |
JP2006228897A (en) | Semiconductor device | |
JP3312611B2 (en) | Film carrier type semiconductor device | |
JP2008124072A (en) | Semiconductor device | |
JP3831173B2 (en) | Semiconductor module | |
JPH05211256A (en) | Semiconductor device | |
JPH06204355A (en) | Semiconductor device package and semiconductor device | |
JPH06132441A (en) | Resin-sealed semiconductor device and manufacture thereof | |
JPH11163217A (en) | Semiconductor device | |
JP2003124430A (en) | Integrated circuit device and capacitor for integrated circuit | |
JP4356196B2 (en) | Semiconductor device assembly | |
JPH05211274A (en) | Lead frame and semiconductor device | |
JP2990120B2 (en) | Semiconductor device | |
JP2000269376A (en) | Semiconductor device | |
JP2005223162A (en) | Chip-shaped electronic component, its manufacturing method, and mounting structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |