JP2001267457A - テープｂｇａ半導体パッケージ - Google Patents
テープｂｇａ半導体パッケージInfo
- Publication number
- JP2001267457A JP2001267457A JP2000078839A JP2000078839A JP2001267457A JP 2001267457 A JP2001267457 A JP 2001267457A JP 2000078839 A JP2000078839 A JP 2000078839A JP 2000078839 A JP2000078839 A JP 2000078839A JP 2001267457 A JP2001267457 A JP 2001267457A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- metal plate
- semiconductor package
- plate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】量産性及び電気的信頼性に優れたテープＢＧＡ
半導体パッケージを提供する。 【解決手段】補強板及び放熱板としての金属板１５上の
第１の領域に半導体素子６を搭載し、前記金属板１５上
の第２の領域に所定のパターンの配線２を有するＴＡＢ
テープ２０を接着し、前記半導体素子６と前記配線２と
をボンディングワイヤ４で接続し、前記ＴＡＢテープ２
０の前記金属板１５の反対側に半田ボール１を配置した
テープＢＧＡ半導体パッケージにおいて、前記ＴＡＢテ
ープ２０に、前記金属板１５に通じる開口９を設け、前
記金属板１５に、前記開口９に面した露出面にめっき層
１１を設け、前記ＴＡＢテープ２０の前記配線２のグラ
ンド用配線と前記金属板１５の前記露出面の前記めっき
層１１とを、前記開口９に設けた導電部材（半田９又は
ボンディングワイヤ４）によって電気的に接続する。
半導体パッケージを提供する。 【解決手段】補強板及び放熱板としての金属板１５上の
第１の領域に半導体素子６を搭載し、前記金属板１５上
の第２の領域に所定のパターンの配線２を有するＴＡＢ
テープ２０を接着し、前記半導体素子６と前記配線２と
をボンディングワイヤ４で接続し、前記ＴＡＢテープ２
０の前記金属板１５の反対側に半田ボール１を配置した
テープＢＧＡ半導体パッケージにおいて、前記ＴＡＢテ
ープ２０に、前記金属板１５に通じる開口９を設け、前
記金属板１５に、前記開口９に面した露出面にめっき層
１１を設け、前記ＴＡＢテープ２０の前記配線２のグラ
ンド用配線と前記金属板１５の前記露出面の前記めっき
層１１とを、前記開口９に設けた導電部材（半田９又は
ボンディングワイヤ４）によって電気的に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、テープＢＧＡ半導
体パッケージに関する。さらに詳しくは、量産性及び電
気的信頼性に優れたテープＢＧＡ半導体パッケージに関
する。
体パッケージに関する。さらに詳しくは、量産性及び電
気的信頼性に優れたテープＢＧＡ半導体パッケージに関
する。
【０００２】
【従来の技術】従来、ＩＣ等の半導体チップのパッケー
ジとしては、セラミックピングリッドアレイやプラスチ
ックピングリッドアレイが用いられてきたが、前者は高
価であり、また後者は信頼性、熱放射性の面で問題があ
ることから、メタルピングリッドアレイが注目されてい
る。この種のメタルピングリッドアレイとしては、例え
ば、特開平９−１８６２６６号公報に、メタルベースを
塑性変形させることにより一体的に立設したピンを多層
樹脂板の開口に配置し、その開口に導電性ペーストを充
填して、多層樹脂板上に配置された半田ボールと電気的
に接続した半導体パッケージが開示されている。このよ
うな構成によって、高周波特性及びノイズによる影響を
改善している。
ジとしては、セラミックピングリッドアレイやプラスチ
ックピングリッドアレイが用いられてきたが、前者は高
価であり、また後者は信頼性、熱放射性の面で問題があ
ることから、メタルピングリッドアレイが注目されてい
る。この種のメタルピングリッドアレイとしては、例え
ば、特開平９−１８６２６６号公報に、メタルベースを
塑性変形させることにより一体的に立設したピンを多層
樹脂板の開口に配置し、その開口に導電性ペーストを充
填して、多層樹脂板上に配置された半田ボールと電気的
に接続した半導体パッケージが開示されている。このよ
うな構成によって、高周波特性及びノイズによる影響を
改善している。
【０００３】
【発明が解決しようとする課題】しかし、上記公報に記
載された半導体パッケージは、塑性変形させたピンを有
するメタルベースを用いているため、その加工を含めて
製造プロセスが複雑化し、量産性が低下するとともに、
導電性ペーストを用いているためボンディング性に問題
があり、電気的信頼性が低下するという不都合がある。
また、多層樹脂板を用いているため、高価になり、開口
の深さが大になるため、電気的接続が困難になる。本発
明は、上述の問題に鑑みなされたもので、量産性及び電
気的信頼性に優れ、及びコストダウンを図ったテープＢ
ＧＡ半導体パッケージを提供することを目的とする。
載された半導体パッケージは、塑性変形させたピンを有
するメタルベースを用いているため、その加工を含めて
製造プロセスが複雑化し、量産性が低下するとともに、
導電性ペーストを用いているためボンディング性に問題
があり、電気的信頼性が低下するという不都合がある。
また、多層樹脂板を用いているため、高価になり、開口
の深さが大になるため、電気的接続が困難になる。本発
明は、上述の問題に鑑みなされたもので、量産性及び電
気的信頼性に優れ、及びコストダウンを図ったテープＢ
ＧＡ半導体パッケージを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上述の目的を
達成するため、以下のテープＢＧＡ半導体パッケージを
提供する。
達成するため、以下のテープＢＧＡ半導体パッケージを
提供する。
【０００５】［１］補強板及び放熱板としての金属板上
の第１の領域に半導体素子を搭載し、前記金属板上の第
２の領域に所定のパターンの配線を有するＴＡＢテープ
を接着し、前記半導体素子と前記配線とをボンディング
ワイヤで接続し、前記ＴＡＢテープの前記金属板の反対
側に半田ボールを配置したテープＢＧＡ半導体パッケー
ジにおいて、前記ＴＡＢテープは、前記金属板に通じる
開口を有し、前記金属板は、前記開口に面した露出面に
めっき層を有し、前記ＴＡＢテープの前記配線のグラン
ド用配線は、前記開口に設けられた導電部材によって前
記金属板の前記露出面の前記めっき層と電気的に接続さ
れていることを特徴とするテープＢＧＡ半導体パッケー
ジ。
の第１の領域に半導体素子を搭載し、前記金属板上の第
２の領域に所定のパターンの配線を有するＴＡＢテープ
を接着し、前記半導体素子と前記配線とをボンディング
ワイヤで接続し、前記ＴＡＢテープの前記金属板の反対
側に半田ボールを配置したテープＢＧＡ半導体パッケー
ジにおいて、前記ＴＡＢテープは、前記金属板に通じる
開口を有し、前記金属板は、前記開口に面した露出面に
めっき層を有し、前記ＴＡＢテープの前記配線のグラン
ド用配線は、前記開口に設けられた導電部材によって前
記金属板の前記露出面の前記めっき層と電気的に接続さ
れていることを特徴とするテープＢＧＡ半導体パッケー
ジ。
【０００６】［２］前記導電部材は、前記開口に充填さ
れた半田である前記［１］に記載のテープＢＧＡ半導体
パッケージ。
れた半田である前記［１］に記載のテープＢＧＡ半導体
パッケージ。
【０００７】［３］前記導電部材は、前記開口を通るボ
ンディングワイヤである前記［１］に記載のテープＢＧ
Ａ半導体パッケージ。
ンディングワイヤである前記［１］に記載のテープＢＧ
Ａ半導体パッケージ。
【０００８】［４］前記半導体素子は、そのグランド用
電極が前記金属板上に形成された他のめっき層にボンデ
ィングワイヤによって接続されている前記［１］に記載
のテープＢＧＡ半導体パッケージ。
電極が前記金属板上に形成された他のめっき層にボンデ
ィングワイヤによって接続されている前記［１］に記載
のテープＢＧＡ半導体パッケージ。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しつつ具体的に説明する。
面を参照しつつ具体的に説明する。
【００１０】図１に示すように、本発明のテープＢＧＡ
半導体パッケージの第１の実施の形態は、補強板及び放
熱板としての銅製金属板１５上の第１の領域に半導体素
子６を搭載し、銅製金属板１５上の第２の領域に所定の
パターンの配線２及び絶縁膜としてのポリイミドフィル
ム３を有するＴＡＢテープ２０を接着剤１０によって接
着し、半導体素子６と配線２とをボンディングワイヤ４
で接続し、ＴＡＢテープ２０の銅製金属板１５の反対側
に、ＰＳＲ（フォトソルダーレジスト）８を介して半田
ボール１を配置したものである。
半導体パッケージの第１の実施の形態は、補強板及び放
熱板としての銅製金属板１５上の第１の領域に半導体素
子６を搭載し、銅製金属板１５上の第２の領域に所定の
パターンの配線２及び絶縁膜としてのポリイミドフィル
ム３を有するＴＡＢテープ２０を接着剤１０によって接
着し、半導体素子６と配線２とをボンディングワイヤ４
で接続し、ＴＡＢテープ２０の銅製金属板１５の反対側
に、ＰＳＲ（フォトソルダーレジスト）８を介して半田
ボール１を配置したものである。
【００１１】ここで、ＴＡＢテープ２０は、銅製金属板
１５に通じる開口９を有し、銅製金属板１５は、開口９
に面した露出面に銀めっき層１１を有し、ＴＡＢテープ
２０の配線２のグランド用配線は、開口９に設けられた
半田１６によって銅製金属板１５の露出面の銀めっき層
１１と電気的に接続されている。なお、銀めっき層１１
は、金めっき層であってもよい。
１５に通じる開口９を有し、銅製金属板１５は、開口９
に面した露出面に銀めっき層１１を有し、ＴＡＢテープ
２０の配線２のグランド用配線は、開口９に設けられた
半田１６によって銅製金属板１５の露出面の銀めっき層
１１と電気的に接続されている。なお、銀めっき層１１
は、金めっき層であってもよい。
【００１２】また、銅製金属板１５は、半導体素子６を
搭載する領域以外の全露出面に、ニッケルめっき層又は
スズ／ニッケルめっき層１２を有し、かつ、半導体素子
６やＴＡＢテープ２０が配置される露出面とは反対側
の、ニッケルめっき層又はスズ／ニッケルめっき層１２
の表面にエポキシ樹脂絶縁層１４を有するとともに、ニ
ッケルめっき層又はスズ／ニッケルめっき層１２上に、
銅の重量として、０．０５〜０．８ｍｇ／ｃｍ2 の酸化
膜１３をさらに有している。
搭載する領域以外の全露出面に、ニッケルめっき層又は
スズ／ニッケルめっき層１２を有し、かつ、半導体素子
６やＴＡＢテープ２０が配置される露出面とは反対側
の、ニッケルめっき層又はスズ／ニッケルめっき層１２
の表面にエポキシ樹脂絶縁層１４を有するとともに、ニ
ッケルめっき層又はスズ／ニッケルめっき層１２上に、
銅の重量として、０．０５〜０．８ｍｇ／ｃｍ2 の酸化
膜１３をさらに有している。
【００１３】また、半導体素子６は、そのグランド用電
極が銅製金属板１５上に形成された他の銀めっき層１１
にボンディングワイヤ４によって接続されるとともに、
モールドレジン５によって被覆され、さらに、素子固定
剤７によって銅製金属板１５に固定されている。
極が銅製金属板１５上に形成された他の銀めっき層１１
にボンディングワイヤ４によって接続されるとともに、
モールドレジン５によって被覆され、さらに、素子固定
剤７によって銅製金属板１５に固定されている。
【００１４】このように構成することによって、銅製金
属板１５の上部に形成されるＴＡＢテープ２０の配線２
の電気特性を改善することができる。
属板１５の上部に形成されるＴＡＢテープ２０の配線２
の電気特性を改善することができる。
【００１５】図２に示すように、本発明のテープＢＧＡ
半導体パッケージの第２の実施の形態は、第１の実施の
形態に加え、さらに、配線２のボンディング領域２ａ，
２ｂを２列にした構成を有している。このように構成す
ることによって、ボンディング密度を向上することがで
きる。
半導体パッケージの第２の実施の形態は、第１の実施の
形態に加え、さらに、配線２のボンディング領域２ａ，
２ｂを２列にした構成を有している。このように構成す
ることによって、ボンディング密度を向上することがで
きる。
【００１６】図３に示すように、本発明のテープＢＧＡ
半導体パッケージの第３の実施の形態は、開口９に半田
を充填する代わりに、開口９を通るボンディングワイヤ
４によって銅製金属板１５の銀めっき層１１と配線２と
を接続し、モールドレジン５ａによって被覆した構成を
有している。このように構成することによって、第１の
実施の形態の場合と同様に、銅製金属板１５の上部に形
成されるＴＡＢテープ２０の配線２の電気特性を改善す
ることができる。
半導体パッケージの第３の実施の形態は、開口９に半田
を充填する代わりに、開口９を通るボンディングワイヤ
４によって銅製金属板１５の銀めっき層１１と配線２と
を接続し、モールドレジン５ａによって被覆した構成を
有している。このように構成することによって、第１の
実施の形態の場合と同様に、銅製金属板１５の上部に形
成されるＴＡＢテープ２０の配線２の電気特性を改善す
ることができる。
【００１７】
【発明の効果】以上説明したように、本発明のテープＢ
ＧＡ半導体パッケージは、ＴＡＢテープを用いているた
め製造プロセスが簡易で量産性に優れているとともに、
配線と金属板との電気的な接続を、導電性ペーストのよ
うな不安定な物質を用いずに、めっき層とワイヤボンデ
ィング又は半田とを用いて確実に行うことができるの
で、電気的信頼性に優れている。また、本発明のテープ
ＢＧＡ半導体パッケージは、高価な多層樹脂板を用いて
いないので、生産コストを低減することができる。
ＧＡ半導体パッケージは、ＴＡＢテープを用いているた
め製造プロセスが簡易で量産性に優れているとともに、
配線と金属板との電気的な接続を、導電性ペーストのよ
うな不安定な物質を用いずに、めっき層とワイヤボンデ
ィング又は半田とを用いて確実に行うことができるの
で、電気的信頼性に優れている。また、本発明のテープ
ＢＧＡ半導体パッケージは、高価な多層樹脂板を用いて
いないので、生産コストを低減することができる。
【００１８】
【図１】本発明のテープＢＧＡ半導体パッケージの第１
の実施の形態を模式的に示す断面図である。
の実施の形態を模式的に示す断面図である。
【図２】本発明のテープＢＧＡ半導体パッケージの第２
の実施の形態を模式的に示す断面図である。
の実施の形態を模式的に示す断面図である。
【図３】本発明のテープＢＧＡ半導体パッケージの第３
の実施の形態を模式的に示す断面図である。
の実施の形態を模式的に示す断面図である。
１：半田ボール ２：配線 ３：ポリイミドフィルム ４：ボンディングワイヤ ５：モールドレジン ５ａ：モールドレジン ６：半導体素子 ７：素子固定材 ８：ＰＳＲ ９：開口 １０：接着剤 １１：銀めっき層 １２：スズ又はスズ／ニッケルめっき層 １３：酸化膜 １４：エポキシ樹脂絶縁膜 １５：銅製金属板 １６：半田 ２０：ＴＡＢテープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 元 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 杉本 洋 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 鈴木 幸雄 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 大森 智夫 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 Ｆターム(参考） 5F036 AA01 BA23 BB01 BB08 BD01 BE01
Claims (4)
- 【請求項１】補強板及び放熱板としての金属板上の第１
の領域に半導体素子を搭載し、前記金属板上の第２の領
域に所定のパターンの配線を有するＴＡＢテープを接着
し、前記半導体素子と前記配線とをボンディングワイヤ
で接続し、前記ＴＡＢテープの前記金属板の反対側に半
田ボールを配置したテープＢＧＡ半導体パッケージにお
いて、 前記ＴＡＢテープは、前記金属板に通じる開口を有し、 前記金属板は、前記開口に面した露出面にめっき層を有
し、 前記ＴＡＢテープの前記配線のグランド用配線は、前記
開口に設けられた導電部材によって前記金属板の前記露
出面の前記めっき層と電気的に接続されていることを特
徴とするテープＢＧＡ半導体パッケージ。 - 【請求項２】前記導電部材は、前記開口に充填された半
田である請求項１に記載のテープＢＧＡ半導体パッケー
ジ。 - 【請求項３】前記導電部材は、前記開口を通るボンディ
ングワイヤである請求項１に記載のテープＢＧＡ半導体
パッケージ。 - 【請求項４】前記半導体素子は、そのグランド用電極が
前記金属板上に形成された他のめっき層にボンディング
ワイヤによって接続されている請求項１に記載のテープ
ＢＧＡ半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078839A JP2001267457A (ja) | 2000-03-21 | 2000-03-21 | テープｂｇａ半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078839A JP2001267457A (ja) | 2000-03-21 | 2000-03-21 | テープｂｇａ半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267457A true JP2001267457A (ja) | 2001-09-28 |
Family
ID=18596190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078839A Pending JP2001267457A (ja) | 2000-03-21 | 2000-03-21 | テープｂｇａ半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267457A (ja) |
-
2000
- 2000-03-21 JP JP2000078839A patent/JP2001267457A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JPH06224246A (ja) | 半導体素子用高多端子化パッケージ | |
| US6900527B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| EP0582052A1 (en) | Low profile overmolded semiconductor device and method for making the same | |
| JPH10242360A (ja) | 半導体装置 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JPH0714974A (ja) | プラスチックモールドした集積回路パッケージ | |
| JP2003309241A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001267457A (ja) | テープｂｇａ半導体パッケージ | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH1098127A (ja) | 表面実装用半導体パッケージ | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH09186272A (ja) | 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JPH06334113A (ja) | マルチチップモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041221 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041228 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |