JP2001265600A - 処理装置のブート方法及びデータ処理システム - Google Patents

Abstract

(57)【要約】 【課題】ホストCPUのタイミングで処理装置の処理プロ
グラム選択やブート開始制御を行うことで、ホストCPU
と処理装置間の確実なデータ授受ができる処理装置のブ
ート方式を提供する。 【解決手段】処理装置のブート・ローディング時に自動
生成されるブートアドレスとブロックアドレスから成る
アドレスで、当該処理装置プログラムデータをブート時
に読み込ませるようにした。また、ホストから処理装置
のブートの開始タイミングを制御するために、システム
・リセットの他に、ホストCPUのソフトウェア制御でリ
セットを処理装置にかけられるようにこれらのリセット
の論理和の出力を供給するようにした。ブート後はブー
ト情報をホストへ通知し、その旨を確認したならば処理
装置へ処理開始の情報を通知するため、デュアルポート
メモリの特別なメモリエリアを介して行うメッセージの
アクセス動作による割込信号の発生と解除で行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ処理装置を
制御するホストCPUによって、データ処理装置に処理さ
せる内容に応じて、必要な処理プログラムを選択し、デ
ータ処理装置に読み込ませるためのブート方式に関す
る。

【０００２】

【従来の技術】図４により従来のデータ処理システムに
おけるブート時の動作を説明する。図４は、処理装置プ
ログラムが処理装置側の外部のメモリにひとつだけ格納
されている基本的なデータ処理システムの構成を示すブ
ロック図である。

【０００３】図４において、データ処理システムは、ホ
ストCPU260、メモリ70、デュアルポートメモリ230、処
理装置210、及び処理装置プログラムデータ格納メモリ2
20とから成る。高速処理を必要とする処理装置210のCPU
211と、高速アクセスが可能な内部メモリ12とは、CPUア
ドレス・バス15、CPUデータ・バス16、及びCPUコントロ
ール・バス217とから成るローカル・バスによって接続
されている。このCPU211は、それらのローカル・バスに
よって接続された内部メモリ12上にプログラム或いは処
理データが常駐しているプログラム常駐エリア13から処
理命令データや処理データをアクセスする。

【０００４】ホストCPU260はシステム制御や処理データ
管理を司り、メモリ70はホストCPU260の処理プログラム
・データや処理装置210に処理させるデータ或いは処理
されたデータを格納するメモリである。処理装置210
は、ホストCPU260からのデータを受け取って処理し、そ
の結果を受け渡すが、ホストCPU260とのデータ授受はイ
ンターフェース214及びデュアルポートメモリ230を介し
て行い、データの処理内容は内部メモリ12のプログラム
常駐エリア13に格納されている処理装置プログラムで指
示される。この処理装置プログラムは、リセット解除後
に処理装置210のブート・ローディング機能により自動
的にプログラム常駐エリア13に読み込まれる。

【０００５】処理装置プログラムデータ格納メモリ220
は、処理装置210の処理装置プログラムのデータが格納
されているメモリであり、リセット後に１度だけ処理装
置210によってアクセスされる。システムがリセットさ
れ、そのシステム・リセットが解除される（システムリ
セット52の信号は、所定の時間のパルス信号であるた
め、リセット信号のパルスが終了したことをリセット解
除と称している）と、ホストCPU260は、ホストCPUデー
タ更新通知エリア232をクリアする。このホストCPUデー
タ更新通知エリア232は、初期化処理の中で処理すべき
データがホストCPUデータ格納エリア231に書き込まれた
ことを処理装置210に通知するための情報を設定する。

【０００６】一方、処理装置210には、このシステム・
リセットがリセット52として入力する。このリセット解
除によって、処理装置210のCPU211は、ブートアドレス1
4aaを自動的に生成し、処理装置プログラムデータ格納
メモリ220にアクセスする。このブート機能により、処
理装置プログラムデータ格納メモリ220から処理装置プ
ログラムデータをプログラム常駐エリア13に取り込む。
取り込み後、ブートされた実行プログラムによってデー
タ処理を開始をする。

【０００７】CPU211は、当該プログラムの初期化処理の
中で、処理装置210が処理したデータを処理装置データ
格納エリア233に書き込んだことをホストCPU260へ通知
するための情報を設定する処理装置データ更新通知エリ
ア234をクリアする。

【０００８】初期化処理が終了すると、CPU211はホスト
CPUデータ更新通知エリア232に更新の情報が設定されて
いることを待ち、一方ホストCPU260は処理データをホス
トCPUデータ格納エリア231に書込み、ホストCPUデータ
更新通知エリア232に更新の情報を設定する。この更新
情報をCPU211が確認すると、ホストCPUデータ格納エリ
ア232から処理データを読み込み、当該処理データを読
み込んだことをホストCPU260へ通知するためにホストCP
Uデータ更新通知エリア232をクリアする。

【０００９】ホストCPU260は、ホストCPUデータ更新通
知エリア232がクリアされたことを確認すると次の処理
データをホストCPUデータ格納エリア231に書込む。CPU2
11は、読み込んだ処理データの結果を処理装置データ格
納エリア233に書込み、処理装置データ更新通知エリア2
34に更新情報を設定して処理データの結果が書き込まれ
たことをホストCPU260へ通知する。以上の各々の処理を
繰り返す。

【００１０】図５により従来のデータ処理システムにお
けるブート時の動作を説明する。図５は、処理装置プロ
グラムが処理装置側の外部のメモリに複数個格納されて
いる基本的なデータ処理システムの構成を示すブロック
図である。図４と同一の機能の構成要素には、同じ番号
を付した。図５において、処理装置プログラムデータ格
納メモリ20には、処理装置210のための複数の処理装置
プログラムデータPA，PB，‥‥‥，PM，‥‥‥、PN（そ
れぞれ、PA20aはプログラムA，PB20bはプログラムB，‥
‥‥，PM20mはプログラムM，‥‥‥，PN20nはプログラ
ムNを表す）が格納されている。

【００１１】処理装置210が処理プログラムMを実行する
ためには、ブート・ローディング中にプログラム常駐エ
リア13に当該処理プログラムデータ20mを読み込ませる
必要がある。そのためには、当該処理プログラムデータ
20mが格納されている処理装置プログラムデータ格納メ
モリ20のブロック・アドレス41をリセット52の解除前に
ブロック・アドレス設定スイッチ300で設定しておく。
リセット52の解除後、ブート・ローディング時に処理装
置210のCPU211から供給されるブートアドレス14aaと、
このブロック・アドレス41から成るアドレス21で当該処
理装置プログラムデータ20mのエリアがアクセスされ、
内部メモリ12へ取り込まれる。即ち、ブロックアドレス
41によって、目的の処理装置プログラムデータ20mのエ
リアの先頭にアクセスし、その後ブートアドレス14aaに
よって、目的の処理装置プログラムデータ20mのエリア
内のプログラムを順次取り込む。

【００１２】また、ホストCPU260は、処理種別を認識す
る必要があるため、初期化処理中に処理M指定情報設定
装置90からインターフェース80を介して処理M指定情報9
1を取り込む。前記のブロック・アドレス41の情報設定
と処理M指定情報91の読み込みの初期化処理を行うこと
以外は、前記図４のところで述べた動作と同一であるた
め説明を省略する。

【００１３】図６は処理装置プログラムがホストCPU側
のメモリに複数個格納されている従来のデータ処理シス
テム、の構成例を示している。図７は、図４と図５のホ
ストCPUと処理装置のブート時の動作概略図である。以
下に、これらの図により従来のデータ処理システムにお
けるブート時の動作を説明する。

【００１４】以上、図４と図５を用いて動作説明した、
２つの従来のデータ処理システムにおけるホストCPU260
と処理装置210のブート時の動作概略タイミングを図７
に示す。図７で示されている動作タイミング例は、処理
装置210の初期化処理がホストCPU260より早く終了し、
処理装置210がホストCPU260の初期化処理の中で行われ
るホストCPUデータ更新通知エリア232のクリア以前の不
定情報を読み込んでしまい、ホストCPUデータ更新通知
の誤判定で処理を開始していることを示している。

【００１５】次に、図６は、図５において説明した複数
の処理装置プログラムデータPA，PB，‥‥‥，PM，‥‥
‥、PNが格納されている場所が、ホストCPU260側のメモ
リ70上にある場合のデータ処理システムの構成を示すブ
ロック図である。図６中の符号で、図４または図５と同
一の機能の構成要素には、同じ番号を付した。

【００１６】ホストCPU260は、システム立ち上げ後の初
期化処理の中で、処理装置210に処理させるべき内容を
選択するために処理M指定情報設定装置90から処理M指定
情報91を読み出す。次に、これに対応する処理装置プロ
グラムデータ20mをデュアルポートメモリ230の処理装置
プログラムデータ格納エリア235へ転送する。これ以降
の処理装置210のブート・ローディング開始以降の動作
は、前述の図４と図５において説明したデータ処理シス
テムの動作と同じであるので、説明を省略する。

【００１７】

【発明が解決しようとする課題】複数の処理装置プログ
ラムから選択及び変更を行うためには、システムの電源
投入・断の操作をしなければならないという欠点があ
る。

【００１８】また、CPUと処理装置との間のデータ授受
の同期は、デュアルポートメモリ上に更新データを書き
込んだことを通知する更新通知エリアを設けてここにそ
の旨の情報を書き込むことで行っている。しかし、シス
テムの立ち上げ後は更新通知エリアの内容には不定情報
が書き込まれているため、更新通知エリアをクリアされ
る以前に一方が当該更新通知エリアの情報を読み込み、
データ更新の情報と誤判定をする欠点がある。この問題
を解決する方法として、システムの立ち上がりから初期
化処理の終了時間を予め知り、その時間長の経過後に更
新エリアの情報を読み込む方法が挙げられるが、初期化
処理の処理負荷の増加に伴いその時間長をその都度変更
しなければならないけ点があった。

【００１９】本発明の目的は、上記のような欠点を除去
し、ホストCPUのタイミングで処理装置の処理プログラ
ム選択やブート開始制御を行うことによって、ホストCP
Uと処理装置間の確実なデータ授受ができるデータ処理
装置のブート方法を提供することにある。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明のブート方法は、処理M指定情報に対応し
た処理装置プログラムが複数格納されているメモリの当
該処理装置プログラム格納エリアのブロックを処理装置
のブート時にアクセスさせるために、ブロックアドレス
をホストCPUから設定するブロックアドレスレジスタを
設けて、処理装置のブート時に発生するブートアドレス
とこのブロックアドレスから成るアドレスで、当該処理
処理プログラムデータをブート時に読み込ませるように
したものである。また、処理装置のブートの開始タイミ
ングを制御するために、システム・リセットの他にホス
トCPUのソフトウェア制御でリセットを処理装置に供給
できるようにこれらのリセットの論理和をとるようにし
たものである。

【００２１】処理装置のブート終了後は正常に立ち上が
ったことを示すブート情報をホストCPUへ通知し、一方
のホストCPUがその旨を確認したならば処理装置へ処理
開始の情報を通知するタイミングと手段を、デュアルポ
ートメモリの特別なメモリエリアを介して行うメッセー
ジ交換のアクセス動作による割込信号の発生と解除で行
うようにしたものである。

【００２２】その結果、システムの電源投入・断の操作
をすることなくホストCPUのタイミングで処理装置の処
理プログラム選択やブート動作が可能となり、また割り
込み信号の発生で他方からの通知内容を確認できるため
データの確実な授受ができる。

【００２３】

【発明の実施の形態】図１、図２、図３により、本発明
の一実施例を説明する。図１は本発明の実施例を示すデ
ータ処理システムの構成を示すブロック図で、図２は図
１のデータ処理システムのシステム・ブート時の動作概
略タイミングを表す図、図３はホストCPUと処理装置の
システム・ブート時の処理動作のフローチャートを示
す。図１中の符号で、図４または図５または図６と同一
の機能の構成要素には、同じ番号を付した。

【００２４】図１において、ホストCPU60はシステム制
御や処理データ管理を司り、ブロックアドレス41の設定
による処理装置10の処理装置プログラムの選択、ソフト
・リセット51の発生による当該処理装置プログラムのブ
ート・タイミング制御、及び割込み通知によるデュアル
ポートメモリ30を介したデータ授受を行う。論理和回路
50は、システム立ち上げ時にハードウェアで発生させら
れるシステム・リセット52とホストCPU60によって発生
させられるソフト・リセット51との論理和をとり、処理
装置10へ処理装置リセット53として与える。

【００２５】ブロックアドレスレジスタ40は、処理装置
10の処理装置プログラムが格納されている処理装置プロ
グラムデータ格納メモリ20へ供給されるアドレス21のm
ビットの内の上位kビットのブロックアドレスをホストC
PU60が設定する。デュアルポートメモリ30は、ホストCP
Uデータ格納エリア31、処理装置データ格納エリア33、
ホストCPUメッセージ格納エリア32、及び、処理装置メ
ッセージ格納エリア34とから成る。

【００２６】ホストCPU割込み信号35は、ホストCPU60が
ホストCPUデータ格納エリア31にデータを書き込んだこ
とを処理装置10に通知するために、ホストCPUメッセー
ジ格納エリア32にメッセージを書き込むことによって発
生する。処理装置割込み信号36は、処理装置10が処理結
果のデータを処理装置データ格納エリア33に書き込んだ
ことをホストCPU60に通知するために処理装置メッセー
ジ格納エリア34にメッセージを書き込むことで発生す
る。

【００２７】システム立ち上げ後、システムリセット52
が解除されても、ソフトリセット51がアクティブ状態に
あるため、処理装置リセット53もアクティブ状態となっ
て、処理装置10はリセット状態にある。一方、ホストCP
U60は、リセットが解除されると初期化処理の中で、処
理装置10がデータをデュアルポートメモリ30の処理装置
データ格納エリア33に書き込んだことを通知するための
処理装置割込み信号36のクリアを処理装置メッセージ格
納エリア34の読み込み動作で行っておく。

【００２８】次に、ホストCPU60は、処理装置10に、ど
の処理をさせるかという処理M指定情報91を処理M指定情
報設定装置90から読み込んで、その該当する処理装置プ
ログラム20mが格納されている処理装置プログラムデー
タ格納メモリ20に供給されるアドレス21の上位kビット
のブロックアドレス41を、ブロックアドレスレジスタ40
に設定する。

【００２９】この初期化処理終了後に、ホストCPU60
は、ソフトリセット51を解除して、処理装置10からのブ
ート・ローディングが正常終了したことの旨の情報が処
理装置割込み信号36の通知で、処理装置メッセージ格納
エリア34に設定されるのを待つ。この情報通知を待つに
当たっては、処理装置10が何らかの原因で正常にブート
できなかった場合が考えられるので、ブート情報の読み
込み制限時間を設定して監視する。

【００３０】一方の処理装置10は、ブート・ローディン
グ処理を開始する。ブート・ローディング中に発生する
アドレス14aaとブロックアドレス41とから成るアドレス
21によって処理M指定情報91に対応する処理装置プログ
ラムデータ20mのエリアがアクセスされて、処理装置プ
ログラムデータPMが処理装置10のプログラム常駐エリア
13に取り込まれる。

【００３１】これが終了すると、CPU11は、処理装置プ
ログラム20mの処理を開始する。CPU11は、初期化処理の
中で、ホストCPU60からのデータがデュアルポートメモ
リ30のホストCPUデータ格納エリア31に書き込んだこと
を通知するためのホストCPU割込み信号35のクリアをホ
ストCPUメッセージ格納エリア32の読み込み動作で行っ
ておく。

【００３２】この初期化処理の終了で、CPU11は、当該
処理装置プログラム20mで正常に立ち上がったことをブ
ート情報として処理装置メッセージ格納エリア34に書き
込んで、処理装置割込み信号36を発生させ、ホストCPU6
0に通知する。ホストCPU60は、この割込み信号を受けて
処理装置メッセージ格納エリア34から情報を読み込み、
処理装置10が処理プログラム20mで立ち上がったことを
確認する。

【００３３】ここで、ホストCPU60による情報の読み込
みで処理装置割込み信号36がクリアされて、次のデータ
受信のための割込み信号の発生待ちの状態となる。この
状態となってことで、ホストCPU60は、処理装置10に当
該処理装置プログラムPMによる処理開始を通知するため
に処理開始コマンド情報をホストCPUメッセージ格納エ
リア32に書き込みホストCPU割り込み信号35の発生で処
理装置10へ通知する。そして、ホストCPU60は、ホストC
PUメッセージ格納エリア32へ書き込んだ処理開始コマン
ド情報がクリアされることを待つ。

【００３４】一方、処理装置10は、この割り込み信号を
受けて、ホストCPUメッセージ格納エリア32のメッセー
ジが処理開始コマンドであることを確認したならば、そ
のエリアへの書き込み動作でホストCPU割り込み信号35
をクリアした後に当該処理装置プログラムPMの処理を開
始する。そして、最初の処理データがホストCPUデータ
格納エリア31に書き込まれることを通知するホストCPU
割り込み信号35の発生を待つ。

【００３５】この状態となったことで、双方のデータ授
受は、データ更新を通知するホストCPU割込み信号35と
処理装置割込み信号36の発生、及びデータ取り込み終了
を通知するホストCPUメッセージ納エリア32と処理装置
メッセージ格納エリア34への読み込み動作による当該エ
リアのメッセージ・クリアという処理を行うことで同期
化される。

【００３６】即ち、双方のデータ授受の同期化は次のよ
うにして図られる。ホストCPU60は、処理装置10に処理
装置プログラム20mで最初に処理させるべくデータをホ
ストCPUデータ格納エリア31に書込んでホストCPUメッセ
ージ格納エリア32にその旨の情報をさらに書き込むこと
で、ホストCPU割込み信号35を発生させる。処理装置10
は、この割込信号を受けて当該データを取り込み完了
後、ホストCPUメッセージ格納エリア32を読み込み動作
でクリアしてデータ取り込みが完了したことの情報を設
定しておく。

【００３７】処理装置10は、処理した結果を処理装置デ
ータ格納エリア33へ書き込み、さらにその旨の情報を処
理装置メッセージ格納エリア34に書き込んで、処理装置
割込み信号36を発生させる。ホストCPU60は、この割込
信号を受けてデータを取り込み完了後、処理装置メッセ
ージ格納エリア34を読み込み動作でクリアして、取り込
みが完了したことの情報を設定しおく。

【００３８】ホストCPU60と処理装置10の双方は、他方
のデータの取り込み完了を確認できた時点で、次のデー
タをデュアルポートメモリ30の当該エリアに書き込み、
データの授受が途絶えぬようにする。

【００３９】また、ホストCPU60は、外部からの処理内
容の変更が有るかどうかを処理M指定情報91を定期的に
読み込んで変更が有れば、ソフト・リセット51を発生し
て処理装置10の動作停止を行う。当該処理M指定情報91
に対応した処理装置プログラムデータエリアのアドレス
の上位kビットのアドレス41をブロックアドレスレジス
タ40に設定し、処理装置メッセージ格納エリア34をクリ
アして処理装置割込み信号36の発生待ちとした状態でソ
フト・リセット51を発生して前述のような処理装置10の
ブート動作を開始させる。以下、処理装置10は前述した
ようにブート動作と当該データ処理を行う。

【００４０】

【発明の効果】以上のように本発明によれば、システム
の電源投入・断の操作をすることなくホストCPUのタイ
ミングで処理装置の処理プログラム選択やブート動作が
可能となり、また割り込み信号の発生で他方からの通知
内容を確認できるためにデータの確実な授受ができる。

【図面の簡単な説明】

【図１】 本発明のブート方式を説明するためのデータ
処理システムの一実施例の構成を示すブロック図。

【図２】 本発明のシステム・ブート時の動作の一実施
例の概略タイミングを示す図。

【図３】 本発明の一実施例のホストCPUと処理装置の
システム・ブート時の処理動作を説明するためのフロー
チャート。

【図４】 従来のブート方式を説明するためのデータ処
理システムのブロック構成図。

【図５】 従来のブート方式を説明するためのデータ処
理システムのブロック構成図。

【図６】 従来のブート方式を説明するためのデータ処
理システムのブロック構成図。

【図７】 従来のデータ処理のシステム・ブート時の動
作タイミングを示す図。

【符号の説明】

10：処理装置、 11：CPU、 12：内部メモリ、 13：
プログラム常駐エリア、 14：インターフェース部、
15：CPUアドレス・バス、 16：CPUデータ・バス、 1
7：CPUコントロール・バス、 14aa：アドレス・バス、
14bb：データ・バス、 14cc：コントロール・バス、
21：アドレス・バス、 20：処理装置プログラムデー
タ格納メモリ、 20a，20b，‥‥‥，20m，‥‥‥，20
n：処理装置プログラムデータPA，PB，‥‥‥，PM，‥
‥‥，PN、 30：デュアルポートメモリ、 31：ホスト
CPUデータ格納エリア、 32：ホストCPUメッセージ格納
エリア、 33：処理装置データ格納エリア、 34：処理
装置メッセージ格納エリア、35：ホストCPU割り込み信
号、 36：処理装置割り込み信号、 40：ブロックアド
レスレジスタ、 41：ブロックアドレス、 50：論理和
回路、 51：ソフトリセット、 52：システムリセッ
ト、 53：処理装置リセット、 60：ホストCPU、 7
0：メモリ、 80：インターフェース部、 90：処理Ｍ
指定情報設定装置、 91：処理Ｍ指定情報、 100：ア
ドレス・バス、 110：データ・バス、 210：処理装
置、 211：CPU、 214：インターフェース部、 217：
コントロール・バス、 220：処理装置プログラムデー
タ格納メモリ、 230：デュアルポートメモリ、 231：
ホストCPUデータ格納エリア、 232：ホストCPUメッセ
ージ格納エリア、 233：処理装置データ格納エリア、
234：諸装置メッセージ格納エリア、 235：処理装置
プログラムデータ格納エリア、 260：ホストCPU、 30
0：ブロックアドレス設定スイッチ、 320：コントロー
ル・バス、 411：CPU。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の処理装置プログラムを格納するメ
   モリから、処理装置プログラムの１つを選択して取り込
   み、取り込んだ該処理装置プログラムを実行する処理装
   置において、 選択した前記処理装置プログラムのアドレスを生成し、 該アドレスに従って前記メモリ内の前記処理装置プログ
   ラムをブート時に前記処理装置に読み込むことを特徴と
   する処理装置のブート方法。
2. 【請求項２】 請求項１記載の処理装置のブート方法に
   おいて、 ホストCPUからソフト・リセットを発生し、該ソフト・
   リセットとシステムリセットとの論理和によって、前記
   ホストCPU（Central Processing Unit）から前記処理装
   置のブートを開始するタイミングを制御して、前記処理
   装置をリセットすることを特徴とする処理装置のブート
   方法。
3. 【請求項３】 請求項２記載の処理装置のブート方法に
   おいて、 前記処理装置は、ブートが終了した後にブート情報を前
   記ホストCPUに通知し、 前記ホストCPUは該ブートが終了した通知を確認したこ
   とによって、前記処理装置のデータ処理を開始すること
   を特徴とする処理装置のブート方法。
4. 【請求項４】 システム制御や処理データ管理を司るホ
   ストCPU(Central Processing Unit)と、 予め複数の処理装置プログラムを格納してある外部メモ
   リと、 前記複数の処理装置プログラムの１つを格納する内部メ
   モリをもち、該内部メモリに格納した該処理装置プログ
   ラムを実行する処理装置とを備え、 リセット発生解除の後に自動的に前記複数の処理装置プ
   ログラムの１つを前記外部メモリから前記内部メモリに
   取り込み、取り込んだ該処理装置プログラムの実行開始
   を制御するプログラムのブート・ローディング機能を有
   するデータ処理システムにおいて、 前記ホストCPUと前記処理装置との間で処理データやメ
   ッセージを交換するデュアル・ポート・メモリと、 前記処理装置の処理内容を外部から指定するための指定
   情報を発生する処理指定情報設定装置と、 システム・リセットと前記ホストCPUのソフト制御され
   たリセット信号との論理和をとり前記処理装置へリセッ
   トの信号供給をする論理和回路と、 ブロックアドレスレジスタとを有し、 前記ホストCPUが初期化処理を終了し前記ソフト制御さ
   れたリセット信号を発生した状態で、前記処理装置に処
   理させるための前記処理装置プログラムの前記指定情報
   を読み込み、前記指定情報に対応して、前記処理装置プ
   ログラムが格納されている前記処理装置プログラムデー
   タ格納エリアのブロックのアドレスの上位ビットをブロ
   ック・アドレス・レジスタに設定した後に、前記ホスト
   CPUが前記処理装置への前記リセット信号の発生解除を
   行い前記処理装置への前記処理装置プログラムデータの
   ブート・ローディングを行うことを特徴とするデータ処
   理システム。
5. 【請求項５】 請求項４記載のデータ処理システムにお
   いて、前記デュアル・ポート・メモリの特定アドレスへ
   アクセスすることによって、前記デュアル・ポート・メ
   モリはフラッグ信号を発生し、発生した該フラッグ信号
   を前記ホストCPU及び前記処理装置への割り込み信号と
   して供給するデータ処理システムであって、 前記処理装置プログラムがブート・ローディングされ正
   常に立ち上がったことを前記処理装置が前記ホストCPU
   へ通知するメッセージを前記デュアル・ボート・メモリ
   の前記特定アドレスに書き込み、 同時に、前記処理装置からの前記割込み信号を受けた前
   記ホストCPUは、前記特定アドレスから読み込んだ情報
   が、前記処理装置プログラムが正常に立ち上がったとい
   うメッセージであることを確認した後、 前記ホストCPUは、前記デュアル・ポート・メモリの別
   の特定アドレスへ前記処理装置プログラムの処理開始コ
   マンドを書込み、 同時に、前記ホストCPUからの前記割込み信号を受けた
   前記処理装置は、前記別の特定アドレスから読み込んだ
   情報が、前記処理開始コマンドであることを確認した
   後、前記処理装置プログラムの実行を開始することを特
   徴とする処理装置のブート方式。