JP2001257600A - 符号化方法及び装置、及び、復号化方法及び装置、並びにそれらを用いたシステム - Google Patents

符号化方法及び装置、及び、復号化方法及び装置、並びにそれらを用いたシステム

Info

Publication number
JP2001257600A
JP2001257600A JP2000387776A JP2000387776A JP2001257600A JP 2001257600 A JP2001257600 A JP 2001257600A JP 2000387776 A JP2000387776 A JP 2000387776A JP 2000387776 A JP2000387776 A JP 2000387776A JP 2001257600 A JP2001257600 A JP 2001257600A
Authority
JP
Japan
Prior art keywords
binary data
sequence
data sequence
padding
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000387776A
Other languages
English (en)
Other versions
JP4508407B2 (ja
JP2001257600A5 (ja
Inventor
Dantec Claude Le
ル ダンテック クロード
Philippe Pilet
ピレー フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2001257600A publication Critical patent/JP2001257600A/ja
Publication of JP2001257600A5 publication Critical patent/JP2001257600A5/ja
Application granted granted Critical
Publication of JP4508407B2 publication Critical patent/JP4508407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2993—Implementing the return to a predetermined state, i.e. trellis termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 （修正有） 【課題】ターボ符号におけるパディングビットの特定用
途の利用を実現する。 【解決手段】元の２進データの系列（u）を符号化する
ために、補填された後の系列（u）が第１の除数多項式
で割り切れるように元の系列（u）を補填する第１のパ
ディング動作（５０８）を実行し、第１の除数多項式を
使用して、補填後の元の系列（u）を符号化する第１の
再帰畳込み符号化動作（５０８）を実行し、インタリー
ブ系列（u *）を得るように、特定の置換によって元の系
列（u）の２進データを置換するインタリーブ動作（５
０６）を実行し、補填後のインタリーブ系列（u *）が第
２の除数多項式（g 2）で割り切れるようにインタリーブ
系列（u *）を補填する第２のパディング動作（５１０）
を実行し、第２の除数多項式を使用して、補填後のイン
タリーブ系列（u *）を符号化する第２の再帰畳込み符号
化動作（５１０）を実行する。

Description

【発明の詳細な説明】
【０００１】本発明は、符号化方法及び装置、復号方法
及び装置、並びにそれらを用いたシステムに関するもの
である。
【０００２】一般的に、本発明は、割り切れるという性
質を維持するインタリーバを伴う畳込み並列ターボ符号
におけるパディングビットと呼ばれる２進要素（ビッ
ト）の特定の用途での利用を実現する。
【０００３】従来より、ターボ符号器は３つの不可欠の
部分、すなわち、２つの基本組織再帰畳込み符号器と、
１つのインタリーバとから構成されている。
【０００４】これに関連する復号器は畳込み符号器に対
応する、いわゆるソフト入力及びソフト出力を伴う２つ
の基本復号器と、インタリーバと、その逆インタリーバ
（「デインタリーバ」とも言う）とから構成される。
【０００５】ターボ符号の説明については、１９９３年
５月にジュネーブで開催されたICC会議の際にC. Berro
u、A. Glavieux及びP. Thitimajshimaが行ったプレゼン
テーションに対応する論文「Near Shannon limit error
−correcting coding and decoding：turbo codes」を参
照されたい。
【０００６】符号器は組織再帰型符号器であるので、多
くの場合に問題になるのが符号器のゼロ復帰である。
【０００７】従来の技術においては、この問題に対処す
るために様々な方法がとられていた。そのいくつかを次
に挙げる。 １．ゼロ復帰をなくす方法：符号器をヌル(null)状態に
初期設定し、インタリーブなしにどのような状態へも移
行できるままにする。 ２．第１の符号器をゼロ復帰させる方法：符号器をヌル
状態に初期設定し、第１の符号器にのみヌル最終状態を
課すために、パディングビットを追加する。 ３．「フレーム指向畳込みターボ符号（FOCTC）」：第１
の符号器を初期設定し、第１の符号器の最終状態を第２
の符号器の初期状態とする。ある特性を有するあるクラ
スのインタリーバを使用した場合、第２の符号器の最終
状態はヌルである。この点に関しては、C. Berrou及び
M. Jezequelによる論文「Frame oriented convolutional
turbo−codes」（Electronics Letters,第３２刊、第１
５号、１９９６年７月１８日、１３６２〜１３６４ペー
ジ、英国、Hert、Stevenage）を参照すると有益であ
る。 ４．２つの符号器の独立ゼロ復帰：符号器をヌル状態に
初期設定し、それらの符号器に入力されるそれぞれの系
列に独立してパディングビットを追加する。符号器の独
立ゼロ復帰の概要は、D. Divsalar及びF. Pollaraによ
る論文「TDA progress report 42-123 On the design of
turbo codes」（１９９５年１１月刊、JPL（Jet Propul
sion Laboratory））に記載されている。 ５．２つの符号器の固有ゼロ復帰：符号器をヌル状態に
初期設定し、第１の符号器に入力する系列にパディング
ビットを追加する。フランス特許第A−２７７３２８７
号に開示されているようなゼロ復帰を保証するインタリ
ーバを利用し、且つパディングビットを含む系列をイン
タリーブする場合、第２の符号器は自動的に最終ヌル状
態を有する。
【０００８】以上挙げた従来の技術の方法は、いずれ
も、対応する復号器に適用される適応格子終端（trelli
s termination)を含む。これらの復号器は格子の終端を
考慮に入れるか、又は考慮に入れず、適応可能であれ
ば、２つの符号器がそれぞれ同じパディングビットを使
用するという事実を考慮する。
【０００９】１及び２の方法は、一般的には３から５の
方法と比べて性能の点では劣っている。
【００１０】しかし、３から５の方法にも欠点がある。
【００１１】３の方法ではインタリーバの選択に制限が
あるため、性能が低下したり、インタリーバの設計が不
必要に複雑になってしまうおそれがある。
【００１２】インタリーバのサイズが小さい場合、４の
方法では、５の方法と比較して性能が低下する。
【００１３】５の方法に関しては、第２の符号器が符号
化を開始できるようになる前に、パディングビットを判
定することが必要である。
【００１４】このように、従来の技術は、インタリーバ
のサイズが小さい場合でも、高い性能を保持し、且つ第
１の符号器がパディングビットを判定する前であって
も、第２の符号器が符号化を開始できるようにしつつ、 − 符号化中に、符号器を０にリセットし、且つ − 復号中に、復号器で使用される格子を終端させるこ
とから成る問題を解決していない。
【００１５】更に、場合によっては、符号化したいブロ
ックのサイズに従って異なる種類のインタリーバを使用
しつつ、独立した格子終端を有するコンパチビリティを
もったターボ符号器又はターボ復号器構造を保持し、且
つ特にブロックサイズが小さい場合に全体的に高い性能
を有することが望まれるであろう。
【００１６】本発明の目的は、上述の欠点を改善するこ
とである。
【００１７】この目的を達成するために、本発明は、 − 第１のパディング２進データ系列により補填された
元の２進データ系列が第１の除数多項式で割り切れるよ
うに選択された第１のパディング２進データ系列によっ
て元の２進データ系列を補填することから成る少なくと
も１回の第１のパディング動作を実行し、 − 第１のパディング２進データ系列により補填された
元の２進データ系列を前記第１の除数多項式を使用する
符号化技法によって符号化することから成る少なくとも
１回の第１の再帰畳込み符号化動作を実行し、 − 元の２進データ系列の２進データをインタリーブ系
列を得るように特定の置換によって置換することから成
る少なくとも１回のインタリーブ動作を実行する、少な
くとも１つの元の２進データ系列を符号化する方法であ
って、 − 特定の置換は、第１の除数多項式が多項式xNO＋１を
割り切るような最小の整数をNOとし、且つ正の整数をM
とするとき、元の２進データ系列の２進データがNO列、
M行の配列に行ごとに書き込まれ且つ読み取られるよう
な表現において、生成多項式が第１の除数多項式である
長さNOの巡回符号を、生成多項式が第２の除数多項式で
ある巡回符号に変換し、元の２進データ系列を表現する
配列のNO個の列を互いに置換する列間置換と、それぞれ
が前記配列中の１つの列の中における記号の置換である
任意の数の列内基本置換との合成であることと、 − 第２のパディング２進データ系列により補填された
インタリーブ系列が第２の除数多項式により割り切れる
ように選択された第２のパディング２進データ系列でイ
ンタリーブ系列を補填することから成る少なくとも１回
の第２のパディング動作を実行し、且つ − 第２のパディング２進データ系列により補填された
インタリーブ系列を第２の除数多項式を使用する符号化
技法によって符号化することから成る少なくとも１回の
第２の再帰畳込み符号化動作を実行することを特徴とす
る符号化方法を提案する。
【００１８】従って、所定のブロックサイズに対して、 − ２つの符号器はヌル状態に初期設定され、 − 入力系列に関しては、２つの符号器の除数多項式に
より割り切れるという性質を維持するインタリーバのみ
を利用し、且つ − 各々の符号器を０にリセットするために、各々の系
列に独立してパディングビットを追加する。
【００１９】これにより、復号時に高い性能が得られ
る。その結果、特に、復号中にパディングビットの間に
存在する関係を利用することが可能になる。
【００２０】特定の特徴によれば、第２のパディング２
進データ系列の２進データは第１のパディング２進デー
タ系列の２進データの知識(knowledge)からのみ判定さ
れる。
【００２１】この特徴は符号化を簡単にすることができ
る。
【００２２】第１の実施形態では、第２のパディング２
進データ系列の２進データを、第１のパディング２進デ
ータ系列の関数として第２のパディング２進データ系列
を表すあらかじめ作成された変換テーブルから判定する
ことができる。
【００２３】これにより、符号化を簡単にすることがで
きる。
【００２４】第２の実施形態では、第２のパディング２
進データ系列の２進データを第１のパディング２進デー
タ系列の２進データの関数として瞬時に判定することが
できる。
【００２５】このことは、本発明の利用に大きな融通性
を与える。
【００２６】特定の特徴によれば、第１の除数多項式の
次数に等しいデータ数を有する第１のパディング２進デ
ータ系列から第２のパディング２進データ系列を構成す
るために、 − NOに等しい長さの系列を得るように、第１のパディ
ング２進データ系列を０で補填し、 − 第１のインタリーブパディング系列を得るように、
列間置換によって第1のパディング２進データ系列の２
進データを置換し、 − 第２の除数多項式による第１のインタリーブパディ
ング系列の多項式除算の余りを判定し、且つ − 前記余りを第２のパディング２進データ系列として
選択する。
【００２７】この方法により、第１のパディング２進デ
ータ系列の関数として第２のパディング２進データ系列
を瞬時に計算することが可能になる。また、第１のパデ
ィング２進データ系列の関数として変換テーブルをあら
かじめ構成しておくことも可能になる。更に、パディン
グビットを連結する方程式系を成立させるために、これ
を復号方法で利用することもできる。
【００２８】特定の特徴によれば、第１の除数多項式と
第２の除数多項式は同一である。これにより、符号化を
簡単にすることができる。
【００２９】特定の特徴によれば、列間置換が恒等式置
換であるとき、第２のパディング２進データ系列は第１
のパディング２進データ系列と等しいものとして判定さ
れる。
【００３０】これにより、符号化を簡単にすることがで
きる。
【００３１】特定の実施形態では、パディング２進デー
タ系列の少なくとも一方はパンクチュアされる。
【００３２】これにより、性能の損失を非常に小さく抑
えて、符号効率を向上させることが可能になる。
【００３３】パディング２進データ系列の少なくとも一
方は、符号化系列が第１及び第２のパディング２進デー
タ系列の、第１及び第２のパディング２進データ系列の
全てを表現したままである部分を含むようにパンクチュ
アされると有利である。
【００３４】この特徴により、高い性能を保持すること
が可能になる。
【００３５】特定の特徴によれば、第１のパディング２
進データ系列は完全にパンクチュアされる。
【００３６】１つの特定の特徴によれば、第２のパディ
ング２進データ系列は完全にパンクチュアされる。
【００３７】上記の２つの特徴は方法を大きく単純化す
るという利点を有する。
【００３８】左記に示したの同じ目的を達成するため
に、本発明は、 − 第１のパディング２進データ系列により補填された
元の２進データ系列が第１の除数多項式で割り切れるよ
うに選択された第１のパディング２進データ系列によっ
て元の２進データ系列を補填する少なくとも１つの第１
のパディングモジュールと、 − 第１のパディング２進データ系列により補填された
元の２進データ系列を第１の除数多項式を使用する符号
化技法によって符号化する少なくとも１つの第１の再帰
畳込み符号化モジュールと、 − 元の２進データ系列の２進データをインタリーブ系
列を得るように特定の置換によって置換する少なくとも
１つの第１のインタリーブモジュールとを有する、少な
くとも１つの元の２進データ系列を符号化する装置であ
って、 − 特定の置換は、第１の除数多項式が多項式xNO＋１を
割り切るような最小の整数をNOとし、且つ正の整数をM
とするとき、元の２進データ系列の２進データがNO列、
M行の配列に行ごとに書き込まれ且つ読み取られるよう
な表現において、生成多項式が第１の除数多項式である
長さNOの巡回符号を、生成多項式が第２の除数多項式で
ある巡回符号に変換し、元の２進データ系列を表現する
配列のNO個の列を互いに置換する列間置換と、それぞれ
が前記配列中の１つの列の中における記号の置換である
任意の数の列内基本置換との合成であることと、符号化
装置は、 − 第２のパディング２進データ系列により補填された
インタリーブ系列が第２の除数多項式により割り切れる
ように選択された第２のパディング２進データ系列でイ
ンタリーブ系列を補填する少なくとも１つの第２のパデ
ィングモジュールと、 − 第２のパディング２進データ系列により補填された
インタリーブ系列を第２の除数多項式を使用する符号化
技法によって符号化する少なくとも１つの第２の再帰畳
込み符号化モジュールとを更に有することを特徴とする
符号化装置を提案する。
【００３９】この符号化装置の特定の特徴及び利点は本
発明による符号化方法の特徴及び利点と同じであるの
で、ここでは繰り返さない。
【００４０】同様に同じ目的を達成するために、本発明
は、元の記号系列が左記に示したような符号化方法によ
って符号化された２進系列を表現することを特徴とする
少なくとも１つの元の記号系列を復号する方法を更に提
案する。
【００４１】すなわち、独立ゼロ復帰方式を伴う符号器
を処理するためのターボ復号器に類似しているが、２つ
のパディング系列のそれぞれに関わるアプリオリ情報を
反復のたびに獲得するために、それらの系列の間の一般
的関係を利用するようなターボ復号器を考える。
【００４２】特定の特徴によれば、復号方法はソフト入
力ソフト出力を伴う復号動作を使用する。
【００４３】上記の復号方法は、高い性能を提供する符
号によるターボ復号方法に特有の一般的利点を有する。
【００４４】特定の特徴によれば、元の記号系列の第１
の部分系列を第１の除数多項式を使用する復号技法によ
って復号し、且つ第１及び第２のパディング２進データ
系列の関数である第１の２進データ系列を少なくとも考
慮に入れることから成る、再帰畳込み符号を復号する少
なくとも１回の第１の基本動作を繰り返し実行する。
【００４５】特定の特徴によれば、第１の２進データ系
列は、第１及び第２のパディング２進データ系列の関数
として第１の２進データ系列を表すあらかじめ確立され
た恒等式の系から判定される。
【００４６】上記の特徴により、パディングビットは完
全に反復復号プロセスに関与することになる。また、パ
ディングビットは十分に保護され、その他のビットより
も適切に保護されることにもなる。従って、ターボ復号
の性能は向上する。
【００４７】変形例では、第１の２進データ系列は、第
１及び第２のパディング２進データ系列の関数として第
１の２進データ系列を与え且つ瞬時に確立された方程式
系から判定される。
【００４８】この変形例は復号を単純化し且つスピード
アップする。
【００４９】特定の特徴によれば、元の記号系列の第１
の部分系列を第２の除数多項式を使用する復号技法によ
って復号し、且つ第１及び第２のパディング２進データ
系列の関数である第２の２進データ系列を少なくとも考
慮に入れることから成り且つ再帰畳込み符号を復号する
少なくとも１回の第２の基本動作を更に繰り返し実行す
る。
【００５０】特定の特徴によれば、第２の２進データ系
列は、第１及び第２のパディング２進データ系列の関数
として第２の２進データ系列を表すあらかじめ確立され
た方程式系から判定される。
【００５１】変形例として、第２の２進データ系列は、
瞬時に確立された第１及び第２のパディング２進データ
系列の関数として第２の２進データ系列を与える方程式
系から判定される。
【００５２】特定の特徴によれば、 − 元の系列を表現する系列をインタリーブする少なく
とも１回の動作を更に繰り返し実行し、 − 第１の基本復号動作中、少なくとも１つの第１の付
帯情報系列を判定し、且つ − インタリーブ動作と並行して、第２の基本復号動作
中に考慮に入れられる第１のアプリオリ情報系列を第１
の付帯情報系列の関数として計算することから成る、第
１の計算動作を実行する。
【００５３】上記の特徴は、第１の基本復号動作及び第
１の２進データ系列の判定に関連して述べたのと同じ利
点を有する。
【００５４】特定の特徴によれば、第１のアプリオリ情
報系列は、第１の付帯情報系列の関数として第１のアプ
リオリ情報系列を与えるあらかじめ確立された方程式系
から判定される。
【００５５】変形例として、第１のアプリオリ情報系列
は、第１の付帯情報系列の関数として第１のアプリオリ
情報系列を与える瞬時に確立された方程式系から判定さ
れる。
【００５６】特定の特徴によれば、 − 元のインタリーブ系列を表現する系列をデインタリ
ーブする少なくとも１回の動作を更に繰り返し実行し、 − 第２の基本復号動作中、少なくとも１つの第２の付
帯情報系列を判定し、且つ − デインタリーブ動作と並行して、第１の基本復号動
作中に考慮に入れられる第２のアプリオリ情報系列を前
記第２の付帯情報系列の関数として計算する。
【００５７】特定の特徴によれば、第２のアプリオリ情
報系列は、第２の付帯情報系列の関数として第２のアプ
リオリ情報系列を与えるあらかじめ確立された方程式系
から判定される。
【００５８】変形例として、第２のアプリオリ情報系列
は、第２の付帯情報系列の関数として第２のアプリオリ
情報系列を与える瞬時に確立された方程式系から判定さ
れる。
【００５９】特定の特徴によれば、第１のパディング２
進データ系列は符号化の時点で完全にパンクチュアされ
ており、第２の基本復号動作中に考慮に入れられる第２
の２進データ系列は第２のパディング２進データ系列と
同一である。
【００６０】特定の特徴によれば、第２のパディング２
進データ系列は符号化の時点で完全にパンクチュアされ
ており、第１の基本復号動作中に考慮に入れられる第１
の２進データ系列は第１のパディング２進データ系列と
同一である。
【００６１】先に示したのと同じ目的を達成するため
に、本発明は、元の記号系列が上記の符号化装置のよう
な符号化装置によって符号化された２進系列を表現する
ことを特徴とする少なくとも１つの元の記号系列を復号
する装置を更に提案する。
【００６２】この復号装置の特定の特徴及び利点は本発
明による復号方法の特徴及び利点と同じであるので、こ
こでは繰り返さない。
【００６３】本発明は、更に、先に記載したような符号
化方法及び／又は復号方法を実現するための手段を有す
るデジタル信号処理装置にも関する。
【００６４】本発明は、先に記載したような符号化装置
及び／又は復号装置を有するデジタル信号処理装置にも
関する。
【００６５】本発明は、先に記載したような符号化方法
及び／又は復号方法を実現するための手段を有する通信
ネットワークにも関する。
【００６６】本発明は、先に記載したような符号化装置
及び／又は復号装置を有する通信ネットワークにも関す
る。
【００６７】本発明は、先に記載したような符号化方法
及び／又は復号方法を実現するための手段を有する通信
ネットワークにおける移動局にも関する。
【００６８】本発明は、先に記載したような符号化装置
及び／又は復号装置を有する通信ネットワークにおける
移動局にも関する。
【００６９】本発明は、先に記載したような符号化装置
及び／又は復号装置を有する、音声を表現する信号を処
理する装置にも関する。
【００７０】本発明は、先に記載したような符号化装置
及び／又は復号装置及び／又は音声を表現する信号を処
理する装置を有するパケット送信プロトコルを使用する
送信器を有するデータ送信装置にも関する。
【００７１】データ送信装置の特定の特徴によれば、パ
ケット送信プロトコルはATM（「AsynchronousTransfer M
ode」）型である。
【００７２】変形例として、パケット送信プロトコルは
IP（インターネットで使用される送信プロトコル、「Int
ernet Protocol」）型である。
【００７３】更に、本発明は、 − 先に記載したような本発明の符号化方法及び／又は
復号方法を実現するためのコンピュータプログラムの命
令を格納するコンピュータ又はマイクロプロセッサによ
り読み取り可能である情報記憶手段、及び − 一部又は全体が出し入れ自在であり、先に記載した
ような本発明の符号化方法及び／又は復号方法の実現を
可能にするコンピュータプログラムの命令を格納するコ
ンピュータ又はマイクロプロセッサにより読み取り可能
である情報記憶手段にも関する。
【００７４】本発明は、先に記載したような符号化方法
及び／又は復号方法を実現するための命令系列を含むコ
ンピュータプログラムにも関する。
【００７５】先に挙げた異なるデジタル信号処理装置、
異なる通信ネットワーク、異なる移動局、音声を表現す
る信号を処理する装置、データ送信装置、情報記憶手段
及びコンピュータプログラムの特定の特徴及び利点は本
発明による符号化方法及び復号方法の特徴及び利点と同
じであるので、ここでは繰り返さない。
【００７６】本発明のその他の面及び利点は、限定的な
意味を持たない以下の特定の実施形態の詳細な説明を読
むことにより明らかになるであろう。以下の説明は添付
の図面を参照している。
【００７７】通常、本発明において現れる種類のターボ
符号器は１／３の効率を有し、除数多項式を使用する１
対の畳込み再帰符号器であると考えることができる。第
１の符号器は符号化すべき記号の系列uを使用して検査
系列を生成し、第２の符号器は、系列uをインタリーブ
することにより得られるインタリーブ系列u *から検査系
列を生成する。
【００７８】第１の符号器の除数多項式をg1(x)とす
る。
【００７９】多項式g1(x)の次数をmとし、g1(x)が多項
式xNO＋１の除数であるような最小の整数をNOとする。
この数NOをg1(x)の「周期(period)」という。
【００８０】第２の符号器の除数多項式をg2(x)とす
る。
【００８１】g1(x)及びg2(x)は次のような特性を有す
る。
【００８２】Πi(x-xi)が２元体の拡大体におけるg1(x)
の完全分解であるならば、この拡大体の自己同形写像
（指数により示す）をψとするとき、g2(x)の完全分解
はΠi(x-xi ψ)である。以後、そのような多項式g2(x)を
g1(x)とコンパチブルであるという。特に、多項式は常
にそれ自身とコンパチブルである。尚、２つのコンパチ
ブルな多項式は同じ次数、同じ周期を有する。
【００８３】例えば、単位元の原始ｎ乗根をαとし、こ
れが８元体に属する場合のg1(x)＝x 3＋x＋１の分解g
1(x)＝(x−α)(x−α2)(x−α2)を考える。この８元体
の６つの自己同形写像ψi：α→αiを考える。ψ1、ψ2
及びψ4はg2(x)＝g1(x)を生成し、ψ3、ψ6及びψ5は，
g2(x)＝(x−α3)(x−α6)(x−α5)として分解されるg
1(x)＝x3＋x＋１を生成することが立証される。
【００８４】以下の説明中、g1(x)＝g2(x)であると仮定
する。慣習により、g1(x)及びg2(x)をg(x)と表す。
【００８５】NOの倍数をｎとする。ここで、Mを整数と
するとき、ｎ＝M・NOである。
【００８６】第１の符号器は、長さｎの符号化すべき２
進情報シンボルの系列uから、そのゼロ復帰を保証する
パディングビットと、検査系列とを生成する。
【００８７】シンボルの系列uは、２進係数を伴う、次
数n−１の多項式表現u(x)を有する。
【００８８】すなわち、第１の符号器は系列ａ1(x)=u
(x)+Σi=0 m-1p1ixi+nを系列v1(x)＝a1(x)・h1(x)／g(x)
として符号化する。式中、 − h1(x)及びg(x)は互いに素である２つの多項式であ
り、 − m個の２進シンボルp1i（パディングビット）は、a
1(x)がg(x)の倍数となるように選択される。
【００８９】更に、系列u(x)は、g(x)で割り切れるとい
う性質を維持する置換によって系列u*(x)にインタリー
ブされる。
【００９０】これらの置換は、除数多項式g(x)がxNO＋
１を割り切るような最小の整数をNOとするとき、系列u
の２進データがNO列、M行の配列に行ごとに書き込ま
れ、読み取られるような表現において、 − aiを表現する配列のNO列に置換によって作用を及ぼ
す、長さNOの巡回符号及び生成多項式g(x)の列間置換、
自己同形写像と、 − それぞれが前記配列における１つの列の記号の何ら
かの置換である任意の数の列内基本置換の合成である。
【００９１】第２の符号器は系列ａ2(x)=u*(x)+Σi=0
m-1p2ixi+nを系列v2(x)＝a2(x)・h2(x)／g(x)として符
号化する。式中、 − h2(x)及びg(x)は互いに素である２つの多項式であ
り、 − m個の２進記号p2ｉ（パディングビット）は、a2(x)
がg(x)の倍数となるように選択される。
【００９２】総じて、ターボ符号器は系列u、p 1(＝Σ
i=0 m-1P1ixi)、p 2(=Σi=0 m-1p2ixi)、v 1及びv 2を生成
し、それらの系列はチャネルを介して送信される。
【００９３】そこで、パディングビットは、インタリー
バにのみ依存する線形方程式により、更に厳密に言え
ば、このインタリーバを記述する配列中のNO列を置換す
る合成置換にのみ依存する線形方程式により互いに連結
される。
【００９４】一例として、以下では、1＋x2＋x3に等し
い除数多項式g(x)を考える。その周期NOは７に等しい。
【００９５】１４７ビット（n＝１４７）の符号化すべ
き系列と、共に1＋x＋x3に等しい多項式h1(x)及びh2(x)
とを考える。
【００９６】変形例として、２つのパディング系列の間
に線形関係が存在することから、パディング系列を部分
的にパンクチュアすることも可能である。
【００９７】このような条件の下で、g(x)で割り切れる
という性質を維持するインタリーバは、７の倍数である
大きさを有していなければならない。すなわち、データ
を行ごとに７列の配列に書き込む場合、置換データを行
ごとに読み取る前に、各列内のそれらのデータを何らか
の方式で置換すると共に、g(x)で割り切れるという性質
を維持するいくつかの条件に従って列を互いに置換する
ことができる。
【００９８】列を０から６まで順に番号付けすると、ラ
ンクb0の列をランクb1へ通過させる置換は(b0，
b1，．．．，bk)と表される。
【００９９】２つの置換(c0，c1，．．．，ck)及び
(d0，d1，．．．，dk')の合成は(c0，c1，．．．，ck)
(d0，d1，．．．，dk')と表される。
【０１００】以下の表Ｔは、g(x)で割り切れるという性
質を維持する１６８の列間置換のリストを示す。
【０１０１】 恒等写像 (１２４)(３６５) (１４２)(３５６) (０１２３４５６) (０２６)(１４３) (０４６)(３２５) (０２４６１３５) (０４５)(１６２) (０１５)(３６４) (０３６２５１４) (０６４)(２３５) (０５４)(１２６) (０４１５２６３) (０１３)(２５４) (０２３)(１６５) (０５３１６４２) (０３２)(１５６) (０６２)(１３４) (０６５４３２１) (０５１)(３４６) (０３１)(２４５) (１５)(２３) (１３６)(２４５) (１４３)(２５６) (０５６)(１３４) (０３５１４２６) (０４６)(２１５) (０３１２４６５) (０４１６３２５) (０５)(２３６４) (０２１４)(３６) (０６４)(３１５) (０１３２６５４) (０４５３)(２６) (０５４３)(１２) (０３)(１６) (０１６４３５２) (０２)(５６) (０６３４５１２) (０６１)(２５４) (０１)(２３４６) (０２４１)(３５) (２３)(４６) (１３４)(２６５) (１６２)(３５４) (０１３６)(４５) (０３１６)(２４) (０６)(２５) (０３５)(１２６) (０６３２１４５) (０１５)(２３４) (０２５１６３４) (０４)(５３) (０５６１３２４) (０６２４１５３) (０１２５６４３) (０３)(１４６５) (０５２)(１４３) (０２)(１５４６) (０４１２)(３６) (０４２１)(５６) (０５１)(３６２) (０２６４５３１) (１５)(４６) (１２６)(３４５) (１６３)(２５４) (０５４１２３６) (０２４３５１６) (０６)(１５３２) (０２６５)(１３) (０６２５)(１４) (０５)(３４) (０３４)(１６２) (０４)(１５２３) (０１２４)(５６) (０６３)(２４５) (０５６４２１３) (０２３)(１４６) (０１４２)(３５) (０３２)(４６５) (０４５１３６２) (０４３２５６１) (０１)(３６) (０３５２６４１) (２４)(３６) (１４)(５６) (１２)(３５) (０１４５３２６) (０４６)(１２３) (０２５６)(３４) (０４３５)(１６) (０２１３６４５) (０１５)(６２４) (０６４)(１２５) (０３５４)(２６) (０５２３６１４) (０２３)(１５４) (０１６３)(２５) (０４２６５１３) (０５６２)(１３) (０６１５３４２) (０３２)(１６４) (０３４６５２１) (０５１)(３２４) (０６３１)(４５) (１５)(２４３６) (１４５６)(２３) (１３)(２５) (０５２６)(１４) (０４６)(１３５) (０３４２１５６) (０４２３１６５) (０３６４１２５) (０５)(２４６３) (０６４)(１３２) (０２６３１５４) (０１４)(３６５) (０３)(４５) (０５３)(１６２) (０４３)(１２６) (０１２)(３５６) (０６５２)(３４) (０２)(１６４５) (０２５３４６１) (０１)(２４) (０６２３５４１) (２６)(３４) (１６５４)(２３) (１３５２)(４６) (０１６)(２４５) (０６)(１３) (０３６)(２５４) (０６１４２３５) (０３４５)(１２) (０１５)(２６３) (０４)(１３２５) (０２４)(３５６) (０５３４)(１６) (０３)(１５６４) (０１４６２５３) (０６５１２４３) (０５４６３１２) (０４３６１５２) (０２)(１４) (０２１)(３６５) (０５１)(２６４) (０４５６２３１) (１５)(２６３４) (１６)(４５) (１２５３)(４６) (０５３２４１６) (０６)(１２３５) (０２１５４３６) (０６５)(１４３) (０２５)(１３４) (０５)(２６) (０４)(１２) (０３１５６２４) (０１６５２３４) (０２３)(４５６) (０５２１４６３) (０６１３)(２４) (０１３５４６２) (０４２)(３６５) (０３２)(１４５) (０３６１)(２５) (０１)(２６４３) (０４１)(３５６) 表Ｔ 使用するのが簡単なインタリーバは、例えば、次のよう
に定義される「xからx3 2」インタリーバである。入力系列
をｕとし、置換系列をu *とするとき、このインタリーバ
はuの位置ｉにある各ビットをu *の位置（３２・ｉモジ
ュロ４７）へ置換する。
【０１０２】このインタリーバは、（ｉ）上記の列間置
換の表に現れている列間置換 と、（ii）列内置換と
の合成によって得られる。すなわち、このインタリーバ
は使用するのが簡単なままで、gにより割り切れるとい
う性質を維持しているのである。
【０１０３】通常、２モジュロｎの累乗をｅとすると
き、「xからxe」の形態のインタリーバを使用することが
可能である。
【０１０４】これらのインタリーバは次のように定義さ
れる。
【０１０５】入力系列をuとし、置換系列をu *とする
と、インタリーバは、当初はuの位置ｉにあった各ビッ
トをu *の位置（e・iモジュロn）へ置換する。
【０１０６】符号化すべき各系列u及びu *に、３つのパ
ディングビットが追加されるので、符号化すべき各系列
と、それと関連する３つのパディングビットの系列との
連結によって、そのようにして得られた各系列を符号化
する各々の符号器のゼロ復帰が保証される。 − 第１の符号器により系列uに追加されるパディング系
列をp1＝(p10，p11，p12)と表す。 − 第２の符号器により系列u *に追加されるパディング
系列をp2＝(p20，p21，p2 2)と表す。 − 第１の符号器から発行されるパリティ系列をv 1と
し、 − 第２の符号器から発行されるパリティ系列をv 2とす
る。
【０１０７】系列(u，v 1，v 2，p 1，p 2)を送信する。
【０１０８】次に、パディングビットの間に存在する関
係を説明する。
【０１０９】a1(x)はu(x)＋p1(x)・xnに等しく、g(x)で
割り切れる。
【０１１０】系列a1(x)をu*(x)＋p”1(x)・xnに等しい
系列a1'(x)に変換する置換を考える。
【０１１１】系列uを系列u *に置換し、ここでは、７ビ
ットの系列に作用するグローバル置換を定義するために
使用される列間置換Π＝（１ ４ ２）（３ ５ ６）を考
える。
【０１１２】系列p”1は[p10 p11 p12 ０ ０ ０ ０]に
等しい７ビットに拡張された系列p 1の置換Πにより得ら
れる。
【０１１３】すなわち、p”1(x)＝p10＋p11・x4＋p12・
x＝p10＋p12・x＋p11・x4となる。
【０１１４】構成上、置換Πはg(x)で割り切れるという
性質を維持する置換である。すなわちa1'(x)はg(x)で割
り切れる。
【０１１５】p”1モジュロg(x)の余りはp”(x)＝(p10＋
p11)＋(p10＋p12)・x＋p11・x2に等しい。
【０１１６】従って、u*(x)＋p”(x)・xnに等しい系列
a”(x)もg(x)で割り切れる。
【０１１７】更に、a2(x)はu*(x)＋p2(x)・xnに等し
く、g(x)で割り切れる。
【０１１８】gは３次であり、p”及びp 2は２次であるの
で、p”とp 2とは等しい。
【０１１９】そこから、p 1とp 2との間に、符号器のゼロ
復帰を保証するインタリーバの列の置換にのみ依存する
次のような関係が推論される。すなわち、この場合、Π
＝（１ ４ ２）（３ ５ ６）で、 p20＝p10＋p11 p21＝p11＋p12 p22＝p11 この方程式の系は可逆である。すなわち、p 1をp 2の関数
として求めることも容易である。
【０１２０】この手続き方式は、gで割り切れるという
性質を維持する列に作用する置換のたびに適用可能であ
る。パディングビットを連係する方程式の求め方を次の
ように一般化することができる。
【０１２１】− まず、帰還多項式g(x)の周期に等しい
長さを持つ系列を得るために、第1のパディング系列p 1
を0で補填し、 − 次に、uをu *に変換するために定義された列に作用す
る合成置換によってパディング系列p 1をインタリーブす
ることにより得られる系列p 1”を判定し、 − 最後に、p 1”モジュロgの余りを計算する。
【０１２２】列間置換が恒等写像である特定のケースに
おいては、系列p 1とp 2とは同一である。
【０１２３】変形例として、系列(u、v 1、v 2、pp)を送
信することによりパディング系列をパンクチュアする。
ここで、ppはp 1及びp 2のパディングビットを含むが、p 1
及びp 2のビットとは線形独立な組み合わせ、更に一般的
に言えば、第1及び第2のパディング系列p 1及びp 2の部分
であって、それら２つの系列を表現している部分、すな
わち、２つの系列全体を見出すことを可能にする部分を
含むのが有利である。
【０１２４】第1のパディングビットの系列p 1をその全
体としてパンクチュアするか、又は第2のパディングビ
ットの系列p 2をその全体としてパンクチュアするかのい
ずれかとするのが好ましい。
【０１２５】次に、ターボ復号器の概要を説明する。
【０１２６】ターボ復号は当業者には良く知られた反復
動作である。詳細については、 − J. Hagenauer、E. Offer及びL. Papkeによる論文「It
erative decoding of binary block and convolutional
codes」（IEEE Transactions on Information Theory、
１９９６年３月）、 − J. Hagenauer、P. Robertson及びL. Papkeによる論
文「Iterative （turbo）decoding of systematic convo
lutional codes with the MAP and SOVA algorithms」
（Informationstechnische Gesellschaft （ITG） Fach
bericht、２１から２９ページ、１９９４年１０月）、
及び − １９９６年８月にTechnology Institute of Lund
（Department of AppliedElectronics）（スウェーデ
ン）により催されたセミナー「Turbocoding」の議事録と
共に発行されたC Berrou、S. Evano及びG. Battailによ
る論文「Turbo−block−codes」を参照すると有益であ
る。
【０１２７】しかしながら、従来の技術においては、パ
ディングビットを連係させる特定の関係は存在していな
い。この場合、復号品質を最適にするために、ターボ復
号器は、p 1及びp 2についてのアプリオリ情報を利用でき
る対応する基本復号器と、p 1及びp 2についての付帯情報
が供給されるその出力の双方に関してp 1及びp 2を連係さ
せる方程式系を使用する。
【０１２８】次に、図１から図８を参照して、本発明の
特定の一実施形態を説明する。
【０１２９】図１は、ネットワークステーション又はコ
ンピュータ符号化ステーションの構成をブロック線図の
形態で概略的に示す。
【０１３０】このステーションはキーボード１１１と、
画面１０９と、外部情報源１１０と、無線送信器１０６
とを有し、これらは全て処理カード１０１の入出力ポー
ト１０３に接続している。
【０１３１】処理カード１０１は、 − 中央処理装置１００と、 − ランダムアクセスメモリＲＡＭ１０４と、 − 読み取り専用メモリＲＯＭ１０５と、 − 入出力ポート１０３とを有しこれらはアドレス／デ
ータバス１０２より互いに接続されている。
【０１３２】図１に示す要素はマイクロコンピュータ及
び送信システム、より一般的には情報処理システムの分
野の当業者にはそれぞれ良く知られている。従って、こ
れらと共通の要素についてはここでは説明しないが、 − 情報源１１０は、例えば、インタフェース周辺装
置、センサ、変復調器、外部メモリ又はその他の情報処
理システム（図示せず）であり、音声、サービスメッセ
ージ又はマルチメディアデータを表現する信号の系列を
２進データの系列の形態で供給するものであると有利で
あり、且つ − 無線送信器１０６は無線チャネルを介してパケット
送信プロトコルを実現し、それらのパケットを無線チャ
ネルを介して送信するものであることに注意すべきであ
る。
【０１３３】また、以下の説明中に使用される「レジス
タ」という用語は、メモリ１０４及び１０５の各々にお
いて、容量の小さい（若干の２進データを格納する）メ
モリ領域と、容量の大きい（プログラム全体の格納を可
能にする）メモリ領域の双方を指していることもわかる
であろう。
【０１３４】ランダムアクセスメモリ１０４はデータ、
変数及び中間処理結果を、説明の中では格納しているデ
ータと同じ名称を付されたメモリレジスタに格納する。
ランダムアクセスメモリ１０４は、特に、 ― 情報源１１０から入力してくる２進データを系列uの
形態で、バス１０２への到着順に格納するレジスタ「sou
rce＿data」と、 − レジスタ「source＿data」の２進データの数に対応す
る整数を格納するレジスタ「N0＿data」と、 − 以下に図５を参照して説明する置換２進データを系
列u *の形態でバス１０２への到着順に格納するレジスタ
「permuted＿data」と、 − 送信すべき系列を格納するレジスタ「data＿to＿sen
d」とを含む。
【０１３５】読み取り専用メモリ１０５は、便宜上、格
納しているデータと同じ名称を付されたレジスタにデー
タを格納する。すなわち、 − 中央処理装置１００の演算プログラムをレジスタ「pr
ogram」に格納し、 − 系列gをレジスタ「g」に格納し、 − g(x)の次数mをレジスタ「m」に格納し、 − 系列h 1をレジスタ「h1」に格納し、 − 系列h 2をレジスタ「h2」に格納し、 − NOの値をレジスタ「NO」に格納し、 − nの値をレジスタ「n」に格納し、 − インタリーバを定義する配列をレジスタ「interleave
r」に格納する。
【０１３６】ＲＯＭ１０５のデータは、例えば、フロッ
ピー（登録商標）ディスク、ＣＤ−ＲＯＭ又はＤＶＤな
どの出し入れ自在の記憶媒体から得られる。
【０１３７】中央処理装置１００は図５に示す流れ図を
実現する。
【０１３８】図２からわかるように、本発明による並列
畳込みターボ符号に対応する符号化装置は、特に、 − 情報源１１０が供給する送信すべき、すなわち、「符
号化すべき」２進シンボルの系列uである、符号化すべき
記号の入力２０１と、 − 系列uから、系列uを表現する２つのシンボルの系列p
1及びv 1を供給する第１の符号器２０２と、 − 系列uから、系列uのシンボルを異なる順序で含むイ
ンタリーブ系列u *を供給するインタリーバ２０３と − インタリーブ系列u *から、インタリーブ系列u *を表
現する２つのシンボルの系列p 2及びv 2を供給する第２の
符号器２０４とを有する。
【０１３９】変形例では、先に説明したように、列間置
換Πを使用して、又はより好ましくはp 1の係数としてp 2
を与える変換テーブルを使用して、計算によって系列p 1
の知識(knowledge)からのみ系列p 2を判定することがで
きる。この変換テーブルはあらかじめ作成されている。
【０１４０】その後、５つの系列u、v 1、v 2、p 1及びp 2
は復号のために送信される。
【０１４１】以下の説明中、好ましいインタリーバとし
てサイズが１４７の「x to x32」型のインタリーバを考え
るが、本発明はこの型のインタリーバには限定されず、
更に一般的にg(x)により割り切れるという特性を維持す
るあらゆるインタリーバに関する。
【０１４２】図３は、ネットワークステーション又はコ
ンピュータ復号ステーションの構成をブロック線図の形
態で概略的に示したものである。
【０１４３】このステーションはキーボード３１１と、
画面３０９と、外部情報先３１０と、無線受信器３０６
とを有し、これらは全て処理カード３０１の入出力ポー
ト３０３に接続している。
【０１４４】処理カード３０１は、 − 中央処理装置３００と、 − ランダムアクセスメモリＲＡＭ３０４と、 − 読み取り専用メモリＲＯＭ３０５と、 − 入出力ポート３０３とを有しこれらはアドレス／デ
ータバス３０２により互いに接続されている。
【０１４５】図３に示す要素はマイクロコンピュータ及
び送信システム、より一般的には情報処理システムの分
野の当業者にはそれぞれ良く知られている。従って、こ
れら共通の要素についてはここでは説明しないが、 − 情報先３１０は、例えば、インタフェース周辺装
置、表示装置、変調器、外部メモリ又はその他の情報処
理システム（図示せず）であり、音声、サービスメッセ
ージ又はマルチメディアデータを表現する信号の系列を
２進データの系列の形態で受信するものであると有利で
あり、且つ − 無線受信器３０６は無線チャネルを介してパケット
送信プロトコルを使用し、それらのパケットを無線チャ
ネルを介して受信するものであることに注意すべきであ
る。
【０１４６】尚、以下の説明中に使用される「レジスタ」
という用語は、メモリ３０４及び３０５の各々におい
て、容量の小さい（若干の２進データを格納する）メモ
リ領域と、容量の大きい（プログラム全体の格納を可能
にする）メモリ領域の双方を指していることに注意すべ
きである。
【０１４７】ランダムアクセスメモリ３０４はデータ、
変数及び中間処理結果を、説明の中では格納しているデ
ータと同じ名称を付されたメモリレジスタに格納する。
ランダムアクセスメモリ３０４は、特に、 − 送信チャネルから送信されて来る２進データの、信
頼性の測定値と等価であるソフト評価をバス３０２への
到着順に系列の形態で格納するレジスタ「received＿dat
a」と、 − 所定の時点で、系列u、p 1、及びp 2に対応する付帯情
報及びアプリオリ情報を格納するレジスタ「extrinsic＿
inf」と、 − 所定の時点で、図４を参照して以下に説明するよう
に本発明の復号装置により出力として供給される評価系
列U^ を格納するレジスタ「estimated＿data」と、 − 図４を参照して以下に説明するように受信系列uに関
して復号装置により実行される反復のカウンタに対応す
る整数を格納するレジスタ「No＿iteration」と、 − レジスタ「received＿data」の２進データの数に対応
する整数を格納するレジスタ「No＿data」とを含む。
【０１４８】読み取り専用メモリ３０５は、便宜上、格
納しているデータと同じ名称を付されたレジスタにデー
タを格納する。すなわち、 − 中央処理装置３００の演算プログラムを格納するレ
ジスタ「Program」、 − 系列gを格納するレジスタ「g」、 − g(x)の次数mを格納するレジスタ「m」、 − 系列h 1を格納するレジスタ「h1」、 − 系列h 2を格納するレジスタ「h2」、 − NOの値を格納するレジスタ「NO」、 − nの値を格納するレジスタ「n」、 − インタリーバ及びその逆インタリーバを定義する配
列を格納するレジスタ「Interleaver」を有する。
【０１４９】ＲＯＭ３０５のデータは、例えば、フロッ
ピーディスク、ＣＤ−ＲＯＭ又はＤＶＤなどの出し入れ
自在の記憶媒体により得られる。
【０１５０】中央処理装置３００は図６に示す流れ図を
実現する。
【０１５１】図４からわかるように、復号装置は、特
に、 − u、v 1、v 2、p 1及びp 2を表現する５つの系列の入力４
０１、４０２、４０３、４１０及び４１１（便宜上、こ
れら５つの系列から構成される受信系列はrで示され
る）と、 − 符号器２０２（図２）に対応する第１のソフト入出
力復号器４０４とを有する。
【０１５２】第１の復号器４０４は入力として、 − 系列u及びv 1と、 − 以下に定義する系列p'1と、 − 以下に定義する２つのアプリオリ情報系列w 4及びwp 1
とを受信する。
【０１５３】第１の復号器４０４は出力として、 − ２つの付帯情報系列w 1及びwp 1'を供給すると共に、 − 推定系列u^ を出力端子４１６で供給する。
【０１５４】図４に示す復号装置は、更に、 − 符号化装置で使用されるインタリーバ２０３により
定義されるのと同じ置換に基づき、入力として系列u及
びw 1を受信し、それらを２つの系列u *及びw 2へとそれぞ
れインタリーブするインタリーバ４０５（図４には「Int
erleaver Π」として示されている）と、 − 付帯情報wp 1'からアプリオリ情報wp 2を判定する演算
装置４１２と、 − 符号器２０４に対応する第２のソフト入出力復号器
４０６とを有する。
【０１５５】この第２の復号器４０６は入力として、 − 系列w 2、wp 2、p'2、u *及びv 2を受信する。
【０１５６】第２の復号器４０６は出力として、 − ２つの付帯情報系列w 3及びwp 2'と、 − 推定系列u^ *とを供給する。
【０１５７】図４に示す復号装置は、更に、 − インタリーバ４０５の逆であり、入力として系列u^ *
を受信し、出力として推定系列u^ を出力端子４０９から
供給する（この推定は出力端子４１６において供給され
る、先に半反復された推定と比較して改善されている）
デインタリーバ４０８（図４では「Interleaver Π-1」と
して示されている）と、 − インタリーバ４０５の逆であり、入力として付帯情
報系列w 3を受信し、出力としてアプリオリ情報系列w 4を
供給するデインタリーバ（同様に、図４では「Interleav
er Π-1」として示されている）４０７と、 − 系列p 1及びp 2から系列p'1を判定する演算装置４１４
と、 − 系列p 1及びp 2から系列p'2を判定する演算装置４１５
と、 − 付帯情報wp 2'からアプリオリ情報wp 1を判定する演算
装置４１３と、 − デインタリーバ４０８の出力として復号装置が推定
系列u^ を供給する出力４０９とを有する。
【０１５８】所定の回数の反復に続いて、推定系列u^ の
みを考慮に入れる（先に引用した論文「Near Shannon li
mit error−correcting coding and decoding：turboco
des」を参照）。
【０１５９】ここで説明する好ましい実施形態では、復
号器４０４及び４０６を初期設定するとき、符号器２０
２及び２０４がそれぞれヌルの初期状態及び最終状態を
有しているという事実を考慮する。
【０１６０】図５は、図１に示す電子装置に含まれるよ
うな符号化装置の機能を示す。図５からわかるように、
ランダムアクセスメモリ１０４のレジスタが初期設定さ
れる（No＿data＝「０」）初期設定処理５００の後、処理
５０１中で、中央装置１００は受信するまで待機し、そ
の後、送信すべき２進データ項目を受信し、それをラン
ダムアクセスメモリ１０４のレジスタ「source＿data」に
格納し、カウンタ「No＿data」を１単位増分する。
【０１６１】次に、検査５０２中には、中央装置１００
は、レジスタ「No＿data」に格納されている整数がn（読
み取り専用メモリ１０５に格納されている値）と等しい
か否かを判定する。
【０１６２】検査５０２の結果が否定であれば、処理５
０１を繰り返す。
【０１６３】検査５０２の結果が肯定である場合には、
処理５０８で、第１の符号器２０２（図２）はパディン
グ系列p 1と、系列uと系列p 1を連結することにより得ら
れる２進データの系列と関連する多項式a(x)のg(x)によ
る除算（p 1はこの除算の余りが0になるように定められ
ている）と、この除算の結果とh1(x)との積とを同時に
判定する。系列u、p 1及びこの演算の結果v 1をメモリの
レジスタ「data＿to＿send」に格納する。
【０１６４】処理５０８と並行して、処理５０６で、系
列uの２進データは、読み取り専用メモリ１０５に格納
されている配列「interleaver」により記述される順序
で、レジスタ「received＿data」に順次読み込まれる。こ
の読み込みから順次結果として得られるデータはランダ
ムアクセスメモリ１０４のレジスタ「permuted＿data」の
メモリに格納される。
【０１６５】次に、処理５１０で、第２の符号器２０４
はパディング系列p 2と、系列u *と系列p 2を連結すること
により得られる２進データの系列と関連する多項式b(x)
のg(x)による除算（p 2はこの除算の余りが0になるよう
に定められている）と、この除算の結果とh2(x)との積
とを同時に判定する。系列p 2及びこの演算の結果v 2をメ
モリのレジスタ「data＿to＿send」に格納する。
【０１６６】処理５０９中、系列u、p 1、p 2、v 1及びv 2
は、この目的のために、送信器１０６を使用して送信さ
れる。次に、メモリ１０４のレジスタを再び初期設定す
る（ステップ５００に戻る）。特に、カウンタNo＿data
を「０」にリセットする。次に、処理５０１を再び繰り返
す。
【０１６７】変形例では、処理５０９中に、系列u、
p 1、p 2、v 1及びv 2の全体を送信するのではなく、その部
分集合のみを送信することである。この変形例はパンク
チュアなどの分野の当業者には知られている。通常、パ
ディングを伴うビットはパンクチュアされない。この場
合、g(x)により割り切れるという性質を維持するインタ
リーバによって、パディングビットの間の関係を成立さ
せることが可能である。従って、ある数のパディングビ
ットをパンクチュアし、それらのビットの部分集合のみ
を送信することができるのである。系列p 1及びp 2に対し
線形に依存していないが、依然としてそれらの系列を表
現したままであるパディングビットの集合のみを送信す
ると有利である。言い換えれば、送信されるパディング
ビットの知識のみが全ての系列p 1及びp 2を再構成する上
で必要であり、且つそれで十分である。
【０１６８】図６は、図３に示す電子装置に含まれるよ
うな復号装置の機能を示す。図６からわかるように、ラ
ンダムアクセスメモリ３０４のレジスタを初期設定する
（No＿data＝「０」）初期設定処理６００の後、処理６０
１で、中央装置３００は受信するまで待機し、次に、送
信器１０６により送信され、受信器３０６により受信さ
れるデータ項目の信頼性の測定値に対応するソフト形態
のデータ項目を受信し、それをランダムアクセスメモリ
１０４のレジスタ「received＿data」に格納し、カウンタ
「No＿data」を１単位増分する。
【０１６９】次に、検査６０２で、中央装置３００は、
レジスタ「No＿data」に格納されている整数が３n＋２m
（n及びmは読み取り専用メモリ３０５に格納されている
値である）に等しいか否かを判定する。尚、３n＋２mは
送信器１０６により送信される２進データの総数であ
る。
【０１７０】検査６０２の結果が否定であれば、処理６
０１を繰り返す。
【０１７１】検査６０２の結果が肯定である場合には、
以下に詳細に説明するターボ復号処理６０３中に、復号
装置は送信系列uの推定u^ を提供する。
【０１７２】次に、処理６０４中に、中央装置３００は
この推定u^ を情報宛先３１０に供給する。
【０１７３】次に、メモリ３０４のレジスタを再び初期
設定する。特に、カウンタNo＿dataを「０」にリセット
し、処理６０１を再び繰り返す。
【０１７４】ターボ復号動作６０３を詳細に示す図７か
らわかるように、初期設定処理７００中、ランダムアク
セスメモリ３０４のレジスタが初期設定される。すなわ
ち、カウンタNo＿data及びアプリオリ情報w 2、w 4、wp 1
及びwp 2が０にリセットされる（ここでは、情報源のエ
ントロピーが０であると仮定している）。更に、インタ
リーバ４０５は入力系列uをインタリーブし、系列u *を
供給する。この系列u *はレジスタreceived＿dataに格納
される。
【０１７５】次に、処理７０１中に、演算装置４１４及
び４１５が系列p 2及びp 1から系列p' 1及びp'2をそれぞれ
計算し、それらをレジスタreceived＿dataに格納する。
【０１７６】次に、処理７０２中に、レジスタNO＿iter
ationを１単位増分する。
【０１７７】次に、処理７０３中に、第１の復号器４０
４（第１の基本符号器２０２に対応する）は、先に述べ
たBJCR、又はSOVA（「Soft Output Viterbi Algorith
m」）などの、当業者には良く知られている「ソフト入力
ソフト出力（SISO）」型のアルゴリズムを実現する。こ
の場合、符号器のヌル初期状態及び最終状態を考慮に入
れて、第１の復号器４０４は、ソフト入力として、受信
系列u及びv 1、系列p'1、並びに系列wp 1及びw 4（それぞ
れ、p 1及びuについてのアプリオリ情報である）の推定
を考慮し、一方では、wp 1'及びw 1（それぞれ、wp 1'及び
uについての付帯情報である）を供給し、他方では、系
列uの推定u^ を供給する。
【０１７８】ターボ符号で使用される復号アルゴリズム
の詳細については、 − ターボ符号に関連して一般に使用されるいわゆる「BC
JR」アルゴリズムを説明しているL. R. Bahl、J. Cock
e、F. Jelinek及びJ. Ravivによる論文「Optimal decodi
ng of linear codes forminimizing symbol error rat
e」（IEEETransactions on Information Theoryに掲載、
１９７４年３月）、又は − IEEE GLOBECOM会議の議事録と同時に刊行されたJ.Ha
genauer及びP. Hoeherによる論文「A Viterbi algorithm
with soft decisionoutputs and its applications」
（１６８０〜１６８６ページ、１９８９年１１月）を参
照のこと。動作７０５中に、インタリーバ４０５はu *に
ついてのアプリオリ情報であるw 2を生成するために、系
列w 1をインタリーブする。
【０１７９】これと並行して、処理７０４中に、演算装
置４１２は系列wp 1'から系列wp 2を計算する。
【０１８０】次に、処理７０６中に、第２の復号器４０
６（第２の基本符号器２０４に対応する）はソフト入力
ソフト出力型のアルゴリズムを使用する。この場合、符
号器のヌル初期状態及び最終状態を考慮して、第２の復
号器４０６は、ソフト入力として、受信系列u *及びv 2、
系列p'2、並びに系列wp 2及びw 2（それぞれ、p 2及びuに
ついてのアプリオリ情報である）の推定を考慮し、一方
では、wp 2'及びw 3（それぞれ、p 2及びu *についての付帯
情報である）を供給し、他方では、系列u *の推定u^ *を
供給する。
【０１８１】処理７０８中に、デインタリーバ４０７
（４０５の逆インタリーバ）は、uについてのアプリオ
リ情報であるw 4を生成するために、情報系列w 3をデイン
タリーブする。
【０１８２】これと並行して、処理７０７中に、演算装
置４１３は系列wp 2'から系列wp 1を計算する。
【０１８３】ステップ７０３、７０４、７０６及び７０
７中に生成される付帯情報及びアプリオリ情報は、ＲＡ
Ｍ３０４のレジスタ「extrinsic＿inf」に格納される。
【０１８４】次に、検査７０９中、中央装置３００は、
レジスタ「NO＿iteration」に格納されている整数がＲＯ
Ｍ３０５のレジスタ「max＿NO＿iteration」に格納されて
いる、実行すべき所定の最大反復回数と等しいか否かを
判定する。
【０１８５】検査７０９の結果が否定であれば、処理７
０２を繰り返す。
【０１８６】検査７０９の結果が肯定である場合には、
処理７１０中に、デインタリーバ４０８（デインタリー
バ４０７と同一である）は、中央装置３００にデインタ
リーブ系列を供給するために、系列u^ *をデインタリー
ブする。そこで、中央装置３００はソフト決定をuの推
定である系列u^ の形態のハード決定に変換する。
【０１８７】次に、復号装置内部で実行される、本発明
に特有の計算処理７０１、７０４及び７０７を詳細に説
明する。
【０１８８】この目的のために、符号化装置の詳細な説
明で挙げた例を再び取り上げて、対応する復号装置を考
えてみることにする。
【０１８９】先に説明した例においては、パディングビ
ットは次の２つの等価の方程式系のいずれか一方により
連結されることがわかっている。 (１)p20＝p10＋p11 p21＝p11＋p12 p22＝p11 (２)p10＝p20＋p22 p12＝p22＋p21 p11＝p22 これらの関係は、パディングビット間の相互関係を説明
した項に関連して先に説明した方法に従ってあらかじめ
定めておくことができる。
【０１９０】復号装置の側では、p 1及びp 2の推定しか存
在しておらず、復号器４０４及び４０６はp 2及びp 1を共
に利用する。
【０１９１】従って、復号器４０４はp 1又はp 2について
有している情報を直接には取り出さず、p'1を使用す
る。
【０１９２】同様に、復号器４０６はp 1又はp 2について
有している情報を直接には取り出さず、p'2を使用す
る。
【０１９３】演算装置４１３及び４１４は系(２)を使用
する。これは瞬時に計算できるが、wp 2'からwp 1を判定
し且つp 1及びp 2からp'1を判定するために、変換テーブ
ルの形でメモリに格納されるのが好ましい。しかしなが
ら、wp 1、wp 2'、p 2及びp' 1はソフト情報であり、通常尤
度比対数(likelihood ratio logarithms)に対応するこ
とに注意すべきである。そこで、平凡であるとは言えな
いが、復号器の分野の当業者には良く知られている方法
に従ってソフト情報の追加を行うために注意を払う。例
えば、J. Hagenauerの論文「Source controlled channel
decoding」の中の一章「Likelihoodalgebra of a binary
random variable」（IEEE Transactions on Communicat
ions第４３巻第９号、１９９５年９月）を参照された
い。
【０１９４】同様に、演算装置４１２及び４１５は系
(１)を使用する。これは瞬時に計算できるが、wp 1'から
wp 2を判定し且つp 1及びp 2からp'2を判定するために、変
換テーブルの形でメモリに格納されるのが好ましい。
【０１９５】変形例として、符号化動作中にパディング
ビットがパンクチュアされている場合、それらのビット
のソフト入力は0の値に初期設定される。系列p 1が完全
にパンクチュアされていれば、第２の復号器４０６の入
力p'2はp 2と同一になる。逆に、系列p 2が完全にパンク
チュアされていれば、第１の復号器４０４の入力p'1はp
1と同一になる。
【０１９６】より一般的な別の変形例においては、本発
明は２つの符号器から構成されるターボ符号器又は入力
が１つのターボ符号器には限定されず、冒頭で挙げたD.
Divsalar及びF. Pollaraによるレポートに記載されて
いるような、いくつかの基本符号器から構成されるター
ボ符号器又はいくつかの入力を伴うターボ符号器にも適
用できる。
【０１９７】この場合、使用されるインタリーバは使用
される１つ又は複数の生成多項式により割り切れるとい
う性質を確実に維持し、且つ基本符号器は0状態に初期
設定され、パディングビットによって０に復帰し、パデ
ィングビットはインタリーブされないことが保証され
る。そこで、それらのパディングビットを連結する関係
を成立させ、その関係を復号装置において先に開示した
のと同じように利用することが可能になる。
【０１９８】図８は、本発明によるいくつかの入力u 1、
u 2、...u k −1、u kを伴うターボ符号器を有する符号化装
置を示す。
【０１９９】図中符号８０１から８０４により示される
インタリーバI1、I2、...、Ik −1、Ikは、符号器８０５
及び８０６で使用される帰還多項式g(x)により割り切れ
るという性質を維持する。
【０２００】パディング系列p 1及びp 2はインタリーブさ
れない。
【０２０１】１つの入力と、１つのインタリーバを考慮
する場合に先に示した復号装置の説明に基づいて、符号
化装置の説明から対応する復号装置を容易に導き出すこ
とができる。
【図面の簡単な説明】
【図１】本発明の特定の一実施形態による符号化装置を
含む電子装置を概略的に示す図である。
【図２】本発明の特定の一実施形態による並列畳込みタ
ーボ符号に対応する符号化装置をブロック線図の形態で
概略的に示す図である。
【図３】本発明の特定の実施形態による復号装置を含む
電子装置を概略的に示す図である。
【図４】本発明の特定の一実施形態による並列畳込みタ
ーボ符号に対応する復号装置をブロック線図の形態で概
略的に示す図。
【図５】特定の実施形態による、図１の電子装置に含ま
れるような符号化装置の機能を概略的に示す流れ図であ
る。
【図６】本発明の特定の一実施形態による、図３の電子
装置に含まれるような復号装置により実現される復号動
作を概略的に示す流れ図である。
【図７】本発明の特定の一実施形態による、図６の流れ
図に含まれるターボ復号動作を概略的に示す流れ図であ
る。
【図８】本発明の変形実施形態による、いくつかの入力
を含む畳込みターボ符号に対応する符号化装置を概略的
に示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） (72)発明者 フィリップ ピレー フランス国 レンヌ−アタラント， セデ ックス セッソン−セヴィニエ 35517, リュ ドゥ ラ トゥッシュ−ランベール キヤノン リサーチ センター フラン ス エス． エー． 内

Claims (66)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの元の２進データ系列
    （u）を符号化する方法であって、 − 第１のパディング２進データ系列（p 1）により補填
    された元の２進データ系列（u）が第１の除数多項式（g
    1）で割り切れるように選択された第１のパディング２
    進データ系列（p 1）によって元の２進データ系列（u）
    を補填することから成る少なくとも１回の第１のパディ
    ング処理（５０８）を実行し、 − 第１のパディング２進データ系列（p 1）により補填
    された元の２進データ系列（u）を前記第１の除数多項
    式（g 1）を使用する符号化技法によって符号化すること
    から成る少なくとも１回の第１の再帰畳込み符号化処理
    （５０８）を実行し、 − 元の２進データ系列（u）の２進データをインタリー
    ブ系列（u *）を得るように特定の置換によって置換する
    ことから成る少なくとも１回のインタリーブ動作（５０
    ６）を実行する方法であり、 − 前記特定の置換は、第１の除数多項式（g 1）が多項
    式xNO＋１を割り切るような最小の整数をNOとし、且つ
    正の整数をMとするとき、元の２進データ系列（u）の２
    進データがNO列、M行の配列に行ごとに書き込まれ且つ
    読み取られるような表現において、 生成多項式が前記第１の除数多項式（g 1）である長さNO
    の巡回符号を、生成多項式が第２の除数多項式（g 2）で
    ある巡回符号に変換し、元の２進データ系列（u）を表
    現する配列のNO個の列を互いに置換する列間置換と、 それぞれが前記配列中の１つの列の中における記号の置
    換である任意の数の列内基本置換との合成であること
    と、 − 第２のパディング２進データ系列（p 2）により補填
    されたインタリーブ系列（u *）が前記第２の除数多項式
    （g 2）により割り切れるように選択された第２のパディ
    ング２進データ系列（p 2）でインタリーブ系列（u *）を
    補填する、少なくとも１回の第２のパディング処理（５
    １０）を実行し、且つ − 第２のパディング２進データ系列（p 2）により補填
    されたインタリーブ系列（u *）を第２の除数多項式
    （g 2）を使用する符号化技法によって符号化する、少な
    くとも１回の第２の再帰畳込み符号化処理（５１０）を
    実行することを特徴とする符号化方法。
  2. 【請求項２】 第２のパディング２進データ系列（p 2）
    の２進データは第１のパディング２進データ系列（p 1）
    の２進データの知識(knowledge)からのみ判定されるこ
    とを特徴とする請求項１記載の符号化方法。
  3. 【請求項３】 第２のパディング２進データ系列（p 2）
    の２進データは、第１のパディング２進データ系列
    （p 1）の関数として第２のパディング２進データ系列
    （p 2）を表すあらかじめ作成された変換テーブルから判
    定されることを特徴とする請求項２記載の符号化方法。
  4. 【請求項４】 第２のパディング２進データ系列（p 2）
    の２進データは第１のパディング２進データ系列（p 1）
    の２進データの関数として瞬時に判定されることを特徴
    とする請求項２記載の符号化方法。
  5. 【請求項５】 第１の除数多項式（g 2）の次数に等しい
    データ数を有する前記第１のパディング２進データ系列
    （p 1）から前記第２のパディング２進データ系列（p 2）
    を構成するために、 − NOに等しい長さの系列を得るように、第１のパディ
    ング２進データ系列（p 1）を０で補填し、 − 第１のインタリーブパディング系列（p” 1）を得る
    ように、前記列間置換によって第1のパディング２進デ
    ータ系列（p 1）の２進データを置換し、 − 第２の除数多項式（g 2）による第１のインタリーブ
    パディング系列（p” 1）の多項式除算の余りを判定し、
    且つ − 前記余りを第２のパディング２進データ系列（p 2）
    として選択することを特徴とする請求項１乃至４のいず
    れか１項に記載の符号化方法。
  6. 【請求項６】 第１の除数多項式（g 1）と第２の除数多
    項式（g 2）は同一であることを特徴とする請求項１乃至
    ６のいずれか１項に記載の符号化方法。
  7. 【請求項７】 前記列間置換は恒等式置換であり、第２
    のパディング２進データ系列（p 2）は第１のパディング
    ２進データ系列（p 1）と等しいものとして判定される請
    求項６記載の符号化方法。
  8. 【請求項８】 パディング２進データ系列（p 1、p 2）の
    少なくとも一方はパンクチュアされることを特徴とする
    請求項１乃至７のいずれか１項に記載の符号化方法。
  9. 【請求項９】 パディング２進データ系列（p 1、p 2）の
    少なくとも一方は、符号化系列が第１及び第２のパディ
    ング２進データ系列（p 1、p 2）の、第１及び第２のパデ
    ィング２進データ系列（p 1、p 2）の全てを表現したまま
    である部分を含むようにパンクチュアされることを特徴
    とする請求項８記載の符号化方法。
  10. 【請求項１０】 第１のパディング２進データ系列
    （p 1）はその全体がパンクチュアされることを特徴とす
    る請求項８又は９記載の符号化方法。
  11. 【請求項１１】 第２のパディング２進データ系列
    （p 2）はその全体がパンクチュアされることを特徴とす
    る請求項８又は９記載の符号化方法。
  12. 【請求項１２】 − 第１のパディング２進データ系列
    （p 1）により補填された元の２進データ系列（u）が第
    １の除数多項式（g 1）で割り切れるように選択された第
    １のパディング２進データ系列（p 1）によって元の２進
    データ系列（u）を補填する少なくとも第１のパディン
    グ手段（２０２）と、 − 第１のパディング２進データ系列（p 1）により補填
    された元の２進データ系列（u）を前記第１の除数多項
    式（g 1）を使用する符号化技法によって符号化する少な
    くとも第１の再帰畳込み符号化手段（２０２）と、 − 元の２進データ系列（u）の２進データをインタリー
    ブ系列（u *）を得るように特定の置換によって置換する
    少なくとも第１のインタリーブ手段（２０３）とを有す
    る、少なくとも１つの元の２進データ系列（u）を符号
    化する装置において、 − 前記特定の置換は、第１の除数多項式（g 1）が多項
    式xNO＋１を割り切るような最小の整数をNOとし、且つ
    正の整数をMとするとき、元の２進データ系列（u）の２
    進データがNO列、M行の配列に行ごとに書き込まれ且つ
    読み取られるような表現において、生成多項式が前記第
    １の除数多項式（g 1）である長さNOの巡回符号を、生成
    多項式が第２の除数多項式（g 2）である巡回符号に変換
    し、元の２進データ系列（u）を表現する配列のNO個の
    列を互いに置換する列間置換と、それぞれが前記配列中
    の１つの列の中における記号の置換である任意の数の列
    内基本置換との合成であることと、前記符号化装置は、 − 第２のパディング２進データ系列（p 2）により補填
    されたインタリーブ系列（u *）が前記第２の除数多項式
    （g 2）により割り切れるように選択された第２のパディ
    ング２進データ系列（p 2）でインタリーブ系列（u *）を
    補填する少なくとも第２のパディング手段（２０４）
    と、 − 第２のパディング２進データ系列（p 2）により補填
    されたインタリーブ系列（u *）を第２の除数多項式
    （g 2）を使用する符号化技法によって符号化する少なく
    とも第２の再帰畳込み符号化手段（２０４）とを更に有
    することを特徴とする符号化装置。
  13. 【請求項１３】 前記第２のパディング手段（２０４）
    は、第２のパディング２進データ系列（p 2）の２進デー
    タを第１のパディング２進データ系列（p 1）の２進デー
    タの知識からのみ判定することを特徴とする請求項１２
    記載の符号化装置。
  14. 【請求項１４】 前記第２のパディング手段（２０４）
    は、第２のパディング２進データ系列（p 2）の２進デー
    タを、第１のパディング２進データ系列（p 1）の関数と
    して第２のパディング２進データ系列（p 2）を表すあら
    かじめ作成された変換テーブルから判定することを特徴
    とする請求項１３記載の符号化装置。
  15. 【請求項１５】 前記第２のパディング手段（２０４）
    は、第２のパディング２進データ系列（p 2）の２進デー
    タを第１のパディング２進データ系列（p 1）の２進デー
    タの関数として瞬時に判定することを特徴とする請求項
    １３記載の符号化装置。
  16. 【請求項１６】 前記第１のパディング２進データ系列
    （p 1）から前記第２のパディング２進データ系列（p 2）
    を構成するために、 − NOに等しい長さの系列を得るように、第１のパディ
    ング２進データ系列（p 1）を０で補填する手段と、 − 第１のインタリーブパディング系列（p” 1）を得る
    ように、前記列間置換によって第1のパディング２進デ
    ータ系列（p 1）の２進データを置換する手段と、 − 第２の除数多項式（g 2）による第１のインタリーブ
    パディング系列（p” 1）の多項式除算の余りを判定する
    手段と、 − 前記余りを第２のパディング２進データ系列（p 2）
    として選択する手段とを更に有することを特徴とする請
    求項１２乃至１５のいずれか１項に記載の符号化装置。
  17. 【請求項１７】 第１の除数多項式（g 1）と第２の除数
    多項式（g 2）は同一であることを特徴とする請求項１２
    乃至１６のいずれか１項に記載の符号化装置。
  18. 【請求項１８】 前記列間置換は恒等式置換であり、第
    ２のパディング２進データ系列（p 2）は第１のパディン
    グ２進データ系列（p 1）と等しいものとして判定される
    請求項１７記載の符号化装置。
  19. 【請求項１９】 パディング２進データ系列（p 1、p 2）
    の少なくとも一方をパンクチュアにする無効手段を更に
    有することを特徴とする請求項１２乃至１８のいずれか
    １項に記載の符号化装置。
  20. 【請求項２０】 前記無効手段は、符号化系列が第１及
    び第２のパディング２進データ系列（p 1、p 2）の、第１
    及び第２のパディング２進データ系列（p 1、p 2）の全て
    を表現したままである部分を含むようにパディング２進
    データ系列（p 1、p 2）の少なくとも一方をパンクチュア
    することを特徴とする請求項１９記載の符号化装置。
  21. 【請求項２１】 前記無効手段は第１のパディング２進
    データ系列（p 1）の全体をパンクチュアすることを特徴
    とする請求項１９又は２０記載の符号化装置。
  22. 【請求項２２】 前記無効手段は第２のパディング２進
    データ系列（p 2）の全体をパンクチュアすることを特徴
    とする請求項１９又は２０記載の符号化装置。
  23. 【請求項２３】 元の記号系列が請求項１乃至１１のい
    ずれか１項に記載の符号化方法によって符号化された２
    進系列（u）を表現することを特徴とする少なくとも１
    つの元の記号系列を復号する方法。
  24. 【請求項２４】 ソフト入力ソフト出力復号動作（７０
    ３、７０６）を実現することを特徴とする請求項２３記
    載の復号方法。
  25. 【請求項２５】 前記元の記号系列の第１の部分系列を
    第１の除数多項式（g1（x））を使用する復号技法によ
    って復号し、且つ第１及び第２のパディング２進データ
    系列（p 1、p 2）の関数である第１の２進データ系列（p'
    1）を少なくとも考慮に入れることから成る、再帰畳込
    み符号を復号する少なくとも１回の第１の基本動作（７
    ０３）を繰り返し実行することを特徴とする請求項２３
    又は２４記載の復号方法。
  26. 【請求項２６】 前記第１の２進データ系列（p'1）
    は、第１及び第２のパディング２進データ系列（p 1、
    p 2）の関数として第１の２進データ系列（p'1）を表す
    あらかじめ確立された恒等式の系から判定されることを
    特徴とする請求項２５記載の復号方法。
  27. 【請求項２７】 前記第１の２進データ系列（p'1）
    は、第１及び第２のパディング２進データ系列（p 1、
    p 2）の関数として第１の２進データ系列（p'1）を与え
    且つ瞬時に確立された恒等式の系から判定されることを
    特徴とする請求項２５記載の復号方法。
  28. 【請求項２８】 前記元の記号系列の第１の部分系列を
    第２の除数多項式（g2（x））を使用する復号技法によ
    って復号し、且つ第１及び第２のパディング２進データ
    系列（p 1、p 2）の関数である第２の２進データ系列（p'
    2）を少なくとも考慮に入れることから成り且つ再帰畳
    込み符号を復号する少なくとも１回の第２の基本動作
    （７０６）を更に繰り返し実行することを特徴とする請
    求項２３乃至２７のいずれか１項に記載の復号方法。
  29. 【請求項２９】 前記第２の２進データ系列（p'2）
    は、第１及び第２のパディング２進データ系列（p 1、
    p 2）の関数として第２の２進データ系列（p'2）を表す
    あらかじめ確立された方程式系から判定されることを特
    徴とする請求項２８記載の復号方法。
  30. 【請求項３０】 前記第２の２進データ系列（p'2）
    は、第１及び第２のパディング２進データ系列（p 1、
    p 2）の関数として第２の２進データ系列（p'2）を与え
    且つ瞬時に確立された恒等式の系から判定されることを
    特徴とする請求項２８記載の復号方法。
  31. 【請求項３１】 − 元の系列を表現する系列をインタ
    リーブする少なくとも１回の動作（７０５）を更に繰り
    返し実行することと、 − 第１の基本復号動作（７０３）中、少なくとも１つ
    の第１の付帯情報系列（wp 1'）を判定し、且つ − インタリーブ動作（７０５）と並行して、第２の基
    本復号動作（７０６）中に考慮に入れられる第１のアプ
    リオリ情報系列（wp 2）を前記第１の付帯情報系列（w
    p 1'）の関数として計算することから成る、第１の計算
    動作（７０４）を実行することを特徴とする請求項２３
    乃至３０のいずれか１項に記載の復号方法。
  32. 【請求項３２】 第１のアプリオリ情報系列（wp 2）
    は、第１の付帯情報系列（wp 1'）の関数として第１のア
    プリオリ情報系列（wp 2）を与えるあらかじめ確立され
    た恒等式の系から判定されることを特徴とする請求項３
    １記載の復号方法。
  33. 【請求項３３】 第１のアプリオリ情報系列（wp 2）
    は、第１の付帯情報系列（wp 1'）の関数として第１のア
    プリオリ情報系列（wp 2）を与える瞬時に確立された恒
    等式の系から判定されることを特徴とする請求項３１記
    載の復号方法。
  34. 【請求項３４】 − 元のインタリーブ系列を表現する
    系列をデインタリーブする少なくとも１回の動作（７０
    ８）を更に繰り返し実行することと、 − 第２の基本復号動作（７０６）中、少なくとも１つ
    の第２の付帯情報系列（wp 2'）を判定し、且つ − デインタリーブ動作（７０８）と並行して、第１の
    基本復号動作（７０３）中に考慮に入れられる第２のア
    プリオリ情報系列（wp1）を前記第２の付帯情報系列（w
    p 2'）の関数として計算することから成る、第２の計算
    動作（７０７）を実行することを特徴とする請求項２３
    乃至３３のいずれか１項に記載の復号方法。
  35. 【請求項３５】 第２のアプリオリ情報系列（wp 1）
    は、第２の付帯情報系列（wp 2'）の関数として第２のア
    プリオリ情報系列（wp 1）を与えるあらかじめ確立され
    た方程式系から判定されることを特徴とする請求項３４
    記載の復号方法。
  36. 【請求項３６】 第２のアプリオリ情報系列（wp 1）
    は、第２の付帯情報系列（wp 2'）の関数として第２のア
    プリオリ情報系列（wp 1）を与える瞬時に確立された恒
    等式の系から判定されることを特徴とする請求項３４記
    載の復号方法。
  37. 【請求項３７】 第１のパディング２進データ系列
    （p 1）は符号化の時点で完全にパンクチュアされている
    請求項２８乃至３６のいずれか１項に記載の復号方法に
    おいて、第２の基本復号動作（７０６）中に考慮に入れ
    られる第２の２進データ系列（p'2）は第２のパディン
    グ２進データ系列（p 2）と同一であることを特徴とする
    復号方法。
  38. 【請求項３８】 第２のパディング２進データ系列
    （p 2）は符号化の時点で完全にパンクチュアされている
    請求項２５乃至３７のいずれか１項に記載の復号方法に
    おいて、第１の基本復号動作（７０６）中に考慮に入れ
    られる第１の２進データ系列（p'1）は第１のパディン
    グ２進データ系列（p 1）と同一であることを特徴とする
    復号方法。
  39. 【請求項３９】 元の記号系列は請求項１２乃至２２の
    いずれか１項に記載の符号化装置によって符号化された
    ２進系列（u）を表現することを特徴とする少なくとも
    １つの元の記号系列を復号する装置。
  40. 【請求項４０】 ソフト入力ソフト出力復号手段（４０
    ４、４０６）を使用することを特徴とする請求項３９記
    載の復号装置。
  41. 【請求項４１】 前記元の記号系列の第１の部分系列を
    第１の除数多項式（g1（x））を使用する復号技法によ
    って復号し、且つ第１及び第２のパディング２進データ
    系列（p 1、p 2）の関数である第１の２進データ系列（p'
    1）を少なくとも考慮に入れるために繰り返し動作し、
    再帰畳込み符号を復号する少なくとも第１の基本復号手
    段（４０４）を有することを特徴とする請求項３９又は
    ４０記載の復号装置。
  42. 【請求項４２】 前記第１の２進データ系列（p'1）
    を、第１及び第２のパディング２進データ系列（p 1、
    p 2）の関数として第１の２進データ系列（p'1）を表す
    あらかじめ確立された方程式系から判定する手段を更に
    有することを特徴とする請求項４１記載の復号装置。
  43. 【請求項４３】 前記第１の２進データ系列（p'1）
    を、瞬時に確立された第１及び第２のパディング２進デ
    ータ系列（p 1、p 2）の関数として第１の２進データ系列
    （p'1）を与える恒等式の系から判定する手段を更に有
    することを特徴とする請求項４１記載の復号装置。
  44. 【請求項４４】 前記元の記号系列の第１の部分系列を
    第２の除数多項式（g2（x））を使用する復号技法によ
    って復号するために、繰り返し動作し、第１及び第２の
    パディング２進データ系列（p 1、p 2）の関数である第２
    の２進データ系列（p'2）を少なくとも考慮に入れ、再
    帰畳込み符号を復号する第２の基本復号手段（４０６）
    を更に有することを特徴とする請求項３９乃至４３のい
    ずれか１項に記載の復号装置。
  45. 【請求項４５】 前記第２の２進データ系列（p'2）
    を、第１及び第２のパディング２進データ系列（p 1、
    p 2）の関数として第２の２進データ系列（p'2）を表す
    あらかじめ確立された方程式系から判定する手段を更に
    有することを特徴とする請求項４４記載の復号装置。
  46. 【請求項４６】 前記第２の２進データ系列（p'2）
    を、瞬時に確立された第１及び第２のパディング２進デ
    ータ系列（p 1、p 2）の関数として第２の２進データ系列
    （p'2）を与える恒等式の系から判定する手段を更に有
    することを特徴とする請求項４４記載の復号装置。
  47. 【請求項４７】 − 繰り返し動作し、元の系列を表現
    する系列をインタリーブする少なくとも１つの手段（４
    ０５）を更に有し、 − 前記第１の基本復号手段（４０４）は、少なくとも
    １つの第１の付帯情報系列（wp 1'）を出力し、且つ − 前記インタリーブ手段（４０５）と並行して、前記
    第２の基本復号手段（４０６）により考慮に入れられる
    第１のアプリオリ情報系列（wp2）を前記第１の付帯情
    報系列（wp 1'）の関数として計算する第１の計算手段
    （４１２）を更に有することを特徴とする請求項３９乃
    至４６のいずれか１項に記載の復号装置。
  48. 【請求項４８】 第１のアプリオリ情報系列（wp 2）
    を、第１の付帯情報系列（wp 1'）の関数として第１のア
    プリオリ情報系列（wp 2）を与えるあらかじめ確立され
    た方程式系から判定する手段を更に有することを特徴と
    する請求項４７記載の復号装置。
  49. 【請求項４９】 第１のアプリオリ情報系列（wp 2）
    を、第１の付帯情報系列（wp 1'）の関数として第１のア
    プリオリ情報系列（wp 2）を与える瞬時に確立された方
    程式系から判定する手段を更に有することを特徴とする
    請求項４７記載の復号装置。
  50. 【請求項５０】 − 繰り返し動作し、元のインタリー
    ブ系列を表現する系列をデインタリーブする少なくとも
    １つの手段（４０７、４０８）を更に有することと、 − 前記第２の基本復号手段（４０６）は、少なくとも
    １つの第２の付帯情報系列（wp 2'）を出力することと、 − 前記デインタリーブ手段（４０７）と並行して、前
    記第１の基本復号手段（４０４）により考慮に入れられ
    る第２のアプリオリ情報系列（wp1）を前記第２の付帯
    情報系列（wp 2'）の関数として計算する第２の計算手段
    （４１３）を更に有することを特徴とする請求項３９乃
    至４９のいずれか１項に記載の復号装置。
  51. 【請求項５１】 第２のアプリオリ情報系列（wp 1）
    を、第２の付帯情報系列（wp 2'）の関数として第２のア
    プリオリ情報系列（wp 1）を与えるあらかじめ確立され
    た方程式系から判定する手段を更に有することを特徴と
    する請求項５０記載の復号装置。
  52. 【請求項５２】 第２のアプリオリ情報系列（wp 1）
    を、第２の付帯情報系列（wp 2'）の関数として第２のア
    プリオリ情報系列（wp 1）を与える瞬時に確立された方
    程式系から判定する手段を更に有することを特徴とする
    請求項５０記載の復号装置。
  53. 【請求項５３】 第１のパディング２進データ系列
    （p 1）は符号化の時点で完全にパンクチュアされている
    請求項４４乃至５２のいずれか１項に記載の復号装置に
    おいて、前記第２の基本復号手段（４０６）により考慮
    に入れられる第２の２進データ系列（p'2）は第２のパ
    ディング２進データ系列（p 2）と同一であることを特徴
    とする復号装置。
  54. 【請求項５４】 第２のパディング２進データ系列
    （p 2）は符号化中に完全にパンクチュアされている請求
    項４１乃至５３のいずれか１項に記載の復号装置におい
    て、前記第１の基本復号動作（４０４）により考慮に入
    れられる第１の２進データ系列（p'1）は第１のパディ
    ング２進データ系列（p 1）と同一であることを特徴とす
    る復号装置。
  55. 【請求項５５】 請求項１乃至１１のいずれか１項に記
    載の符号化方法及び／又は請求項２３乃至３８のいずれ
    か１項に記載の復号方法を実現するための手段を有する
    ことを特徴とするデジタル信号処理装置。
  56. 【請求項５６】 請求項１２乃至２２のいずれか１項に
    記載の符号化装置及び／又は請求項３９乃至５４のいず
    れか１項に記載の復号装置を有することを特徴とするデ
    ジタル信号処理装置。
  57. 【請求項５７】 請求項１乃至１１のいずれか１項に記
    載の符号化方法及び／又は請求項２３乃至３８のいずれ
    か１項に記載の復号方法を実現するための手段を有する
    ことを特徴とする通信ネットワーク。
  58. 【請求項５８】 請求項１２乃至２２のいずれか１項に
    記載の符号化装置及び／又は請求項３９乃至５４のいず
    れか１項に記載の復号装置を有することを特徴とする通
    信ネットワーク。
  59. 【請求項５９】 請求項１乃至１１のいずれか１項に記
    載の符号化方法及び／又は請求項２３乃至３８のいずれ
    か１項に記載の復号方法を実現するための手段を有する
    ことを特徴とする通信ネットワークにおける移動局。
  60. 【請求項６０】 請求項１２乃至２２のいずれか１項に
    記載の符号化装置及び／又は請求項３９乃至５４のいず
    れか１項に記載の復号装置を有することを特徴とする通
    信ネットワークにおける移動局。
  61. 【請求項６１】 請求項１２乃至２２のいずれか１項に
    記載の符号化装置及び／又は請求項３９乃至５４のいず
    れか１項に記載の復号装置を有することを特徴とする音
    声を表現する信号を処理する装置。
  62. 【請求項６２】 請求項１２乃至２２のいずれか１項に
    記載の符号化装置及び／又は請求項３９乃至５４のいず
    れか１項に記載の復号装置及び／又は請求項６１記載の
    音声を表現する信号を処理する装置を有することを特徴
    とするパケット送信プロトコルを使用する送信器を有す
    るデータ送信装置。
  63. 【請求項６３】 前記プロトコルはATM型であることを
    特徴とする請求項６２記載のデータ送信装置。
  64. 【請求項６４】 前記プロトコルはIP型である請求項６
    ２記載のデータ送信装置。
  65. 【請求項６５】 コンピュータプログラムの命令を格納
    するコンピュータ又はマイクロプロセッサにより読み取
    り可能である情報記憶手段において、請求項１乃至１１
    のいずれか１項に記載の符号化方法及び／又は請求項２
    ３乃至３８のいずれか１項に記載の復号方法を実現する
    ことを特徴とする情報記憶手段。
  66. 【請求項６６】 一部又は全体が出し入れ自在であり、
    コンピュータプログラムの命令を格納するコンピュータ
    又はマイクロプロセッサにより読み取り可能である情報
    記憶手段において、請求項１乃至１１のいずれか１項に
    記載の符号化方法及び／又は請求項２３乃至３８のいず
    れか１項に記載の復号方法を実現することを特徴とする
    情報記憶手段。
JP2000387776A 1999-12-20 2000-12-20 符号化方法及び装置、及び、復号化方法及び装置、並びにそれらを用いたシステム Expired - Fee Related JP4508407B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9916073 1999-12-20
FR9916073A FR2802735B1 (fr) 1999-12-20 1999-12-20 Procede et dispositif de codage, procede et dispositif de decodage, et systemes les mettant en oeuvre

Publications (3)

Publication Number Publication Date
JP2001257600A true JP2001257600A (ja) 2001-09-21
JP2001257600A5 JP2001257600A5 (ja) 2008-02-14
JP4508407B2 JP4508407B2 (ja) 2010-07-21

Family

ID=9553486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000387776A Expired - Fee Related JP4508407B2 (ja) 1999-12-20 2000-12-20 符号化方法及び装置、及び、復号化方法及び装置、並びにそれらを用いたシステム

Country Status (3)

Country Link
US (1) US6842871B2 (ja)
JP (1) JP4508407B2 (ja)
FR (1) FR2802735B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7543148B1 (en) 1999-07-13 2009-06-02 Microsoft Corporation Audio watermarking with covert channel and permutations
FR2829329B1 (fr) * 2001-09-05 2003-11-28 Canon Kk Procedes de turbocodage a entrelaceurs verrous, et systemes pour leur mise en oeuvre
US20030165242A1 (en) * 2001-11-19 2003-09-04 Adrian Walker Confusion encryption
FR2838580B1 (fr) * 2002-04-12 2005-04-01 Canon Kk Procedes et dispositifs de faible cout pour le decodage de codes produits
US7236480B2 (en) * 2002-06-07 2007-06-26 Sandbridge Technologies, Inc. Method of first interleaving of a two interleaver transmitter
FR2860360B1 (fr) * 2003-09-29 2005-12-09 Canon Kk Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon
TW201440453A (zh) 2006-10-30 2014-10-16 Interdigital Tech Corp 高夙共享控制頻道編碼及解碼方法及裝置
US8878041B2 (en) * 2009-05-27 2014-11-04 Microsoft Corporation Detecting beat information using a diverse set of correlations
KR101382865B1 (ko) 2012-11-20 2014-04-08 고려대학교 산학협력단 가변 부호율 블록 터보 부호의 하이브리드 복호기를 포함하는 데이터 송수신 장치 및 방법
US20180307555A1 (en) * 2015-10-27 2018-10-25 Cirus Logic International Semiconductor Limited. Transfer of data with check bits
US11764940B2 (en) 2019-01-10 2023-09-19 Duality Technologies, Inc. Secure search of secret data in a semi-trusted environment using homomorphic encryption

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012265A1 (fr) * 1997-09-02 1999-03-11 Sony Corporation Codeur/decodeur turbo et procede de codage/decodage turbo
JPH11298339A (ja) * 1997-12-30 1999-10-29 Canon Inc インタ―レ―サ、符号化装置、置換方法、符号化方法、復号化装置およびその方法、これらを使ったシステム
JP2000156646A (ja) * 1998-11-09 2000-06-06 Canon Inc 符号化装置及び方法、復号装置及び方法、信号処理装置、デ―タ伝送装置、無線通信装置、ネットワ―クステ―ション、並びに情報処理装置及び方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614622A (en) * 1968-04-30 1971-10-19 Codex Corp Data transmission method and system
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US5416787A (en) * 1991-07-30 1995-05-16 Kabushiki Kaisha Toshiba Method and apparatus for encoding and decoding convolutional codes
US5428641A (en) * 1993-07-23 1995-06-27 Motorola, Inc. Device and method for utilizing zero-padding constellation switching with frame mapping
US5553083B1 (en) * 1995-01-19 2000-05-16 Starburst Comm Corp Method for quickly and reliably transmitting frames of data over communications links
FI98587C (fi) * 1995-07-06 1997-07-10 Nokia Telecommunications Oy Järjestelmä pakettiverkon yhdistämiseksi digitaaliseen radioverkkoon
US6148422A (en) * 1997-10-07 2000-11-14 Nortel Networks Limited Telecommunication network utilizing an error control protocol
FR2773287A1 (fr) 1997-12-30 1999-07-02 Canon Kk Entrelaceur, dispositif de codage, procede de permutation, procede de codage, dispositif et procede de decodage et systemes les mettant en oeuvre
JPH11341496A (ja) * 1998-05-28 1999-12-10 Matsushita Electric Ind Co Ltd 画像処理方法，画像処理装置，及びデータ記憶媒体
US5978365A (en) * 1998-07-07 1999-11-02 Orbital Sciences Corporation Communications system handoff operation combining turbo coding and soft handoff techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012265A1 (fr) * 1997-09-02 1999-03-11 Sony Corporation Codeur/decodeur turbo et procede de codage/decodage turbo
JPH11298339A (ja) * 1997-12-30 1999-10-29 Canon Inc インタ―レ―サ、符号化装置、置換方法、符号化方法、復号化装置およびその方法、これらを使ったシステム
JP2000156646A (ja) * 1998-11-09 2000-06-06 Canon Inc 符号化装置及び方法、復号装置及び方法、信号処理装置、デ―タ伝送装置、無線通信装置、ネットワ―クステ―ション、並びに情報処理装置及び方法

Also Published As

Publication number Publication date
FR2802735B1 (fr) 2002-03-29
FR2802735A1 (fr) 2001-06-22
JP4508407B2 (ja) 2010-07-21
US6842871B2 (en) 2005-01-11
US20010009030A1 (en) 2001-07-19

Similar Documents

Publication Publication Date Title
US6530059B1 (en) Tail-biting turbo-code encoder and associated decoder
KR100522263B1 (ko) 병렬연결테일-바이팅콘벌루션코드및이코드용디코더
JP4392924B2 (ja) 符号化装置及び方法、記憶媒体
JP3354554B2 (ja) チャンネル・デコータ及びチャンネル復号化方法
EP1001544B1 (en) Device and method of adapting turbocoders and the associated decoders to sequences of variable length
JP2002185336A (ja) 大最小距離を用いたターボ符号化方法及びそれを実現するシステム
JP2001512914A (ja) 適用形チャネル符号化方法及び装置
Berkmann On turbo decoding of nonbinary codes
Riedel Symbol-by-symbol MAP decoding algorithm for high-rate convolutional codes that use reciprocal dual codes
US6487694B1 (en) Method and apparatus for turbo-code decoding a convolution encoded data frame using symbol-by-symbol traceback and HR-SOVA
US6560362B1 (en) Encoding and interleaving device and method for serial or hybrid turbocodes
US6993085B2 (en) Encoding and decoding methods and devices and systems using them
JP4508407B2 (ja) 符号化方法及び装置、及び、復号化方法及び装置、並びにそれらを用いたシステム
WO2011111654A1 (ja) 誤り訂正符号復号装置、誤り訂正符号復号方法および誤り訂正符号復号プログラム
US8230307B2 (en) Metric calculations for map decoding using the butterfly structure of the trellis
Jordan et al. Woven convolutional codes. II: decoding aspects
Ping et al. Symbol-by-symbol APP decoding of the Golay code and iterative decoding of concatenated Golay codes
Liu et al. Turbo encoding and decoding of Reed-Solomon codes through binary decomposition and self-concatenation
Yeh et al. Interblock memory for turbo coding
Zamani et al. A flexible rate Slepian-Wolf code construction
JP3274114B2 (ja) デコーダーおよびフレーム方向付けターボ・コードのデコーディング方法
Gaurav et al. On the performance of Turbo codes based on Consultative Committee for Space Data Systems Standard
JP2001352253A (ja) 符号化装置及び符号化方法、並びに、復号装置及び復号方法
Koora et al. A new scheme to terminate all trellis of turbo-decoder for variable block length
Loncar et al. Soft-output BEAST decoding with application to product codes

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100423

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees