JP2001251482A

JP2001251482A - 画像処理装置、画像処理システム、画像処理方法及びコンピュータ読み取り可能な記憶媒体

Info

Publication number: JP2001251482A
Application number: JP2000060980A
Authority: JP
Inventors: Yoshihiko Fukawa; 仁彦府川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-03-06
Filing date: 2000-03-06
Publication date: 2001-09-14

Abstract

(57)【要約】【課題】比較的簡易な構成でセンサチップ間における
繋ぎ部分に対応した画像の不自然さを低減させ、ごく自
然な画像を実現して信頼性の向上に寄与する。【解決手段】センサチップの最終画素からの出力と、
当該センサチップに隣接し後段に位置するセンサチップ
の先頭画素からの出力に平均化処理を行う繋ぎ補正部２
１７を設ける。この重み付け平均化処理の一例として、
実際の回路として構成とし、繋ぎ部の重み付け平均化処
理を行うことができる。また、繋ぎ補正部２１７は重み
付け平均化処理したデータをシェーディングＲＡＭ２０
６の一領域に一時保存する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置、画
像処理システム及び画像処理方法及びコンピュータ読み
取り可能な記憶媒体に関し、特にコンタクトイメージセ
ンサを用いた画像処理装置に適用して好適である。

【０００２】

【従来の技術】従来の光源、レンズ、センサが一体とな
ったコンタクトイメージセンサ（Contact Image Senso
r：以下ＣＩＳとする。）を用いた画像読取装置は、電
気基板にフラットケーブル及びコネクタを介して電気的
にＣＩＳと接続し、電気基板によりモータを制御するこ
とでＣＩＳをコンタクトガラスに沿って移動させながら
画像を読み取っていた。

【０００３】

【発明が解決しようとする課題】ＣＩＳモジュール内の
センサは複数のチップが基板上に配列されているため、
同一チップ内のセンサ受光部の画素間隔に比べてチップ
の繋ぎ部分の画素間隔は大きくなる。読み取られた画像
は画素の真上の被写体をサンプリングしているため、同
一チップ上の画素によるサンプリング周期とチップの繋
ぎ部分のサンプリング周期は異なり、チップの繋ぎ部分
の画像が不自然なものになってしまう。

【０００４】また、センサの高解像度化が進むにつれ、
センサ受光部の画素間隔は等比数列的に小さくなる傾向
があるが、チップを基板にマウントする技術の進歩が追
いつかないためにチップ繋ぎ部分の画像はより不自然に
なる。

【０００５】本発明は、上述のような問題点に鑑みてな
されたものであり、比較的簡易な構成でセンサチップ間
における繋ぎ部分に対応した画像の不自然さを低減さ
せ、ごく自然な画像を実現して信頼性の向上に寄与する
画像処理装置、画像処理システム及び画像処理方法及び
コンピュータ読み取り可能な記憶媒体を提供することを
目的とする。

【０００６】

【課題を解決するための手段】本発明者らは、鋭意検討
の結果、以下に示す発明の諸態様に想到した。

【０００７】第１の態様は、複数の画素を有するセンサ
チップを複数接続したマルチチップセンサからの信号を
処理する画像処理装置であって、前記マルチチップセン
サにおいて、前記センサチップの最終画素からの出力
と、当該センサチップに隣接し後段に位置する前記セン
サチップの先頭画素からの出力に平均化処理を行う補正
手段を含むことを特徴とする。

【０００８】ここで、前記補正手段は、前記最終画素か
らの出力と前記先頭画素からの出力にそれぞれ所定の係
数を乗じる重み付け平均化処理を施すことが好適であ
る。

【０００９】また、前記補正手段は、前記最終画素から
の出力、当該最終画素の前段に位置する画素からの出
力、及び前記先頭画素からの出力にそれぞれ所定の係数
を乗じる重み付け平均化処理を施すことが好適である。

【００１０】また、前記補正手段は、前記平均化処理に
より擬似的な出力信号を作出することが好適である。

【００１１】前記第１の態様は、具体的には、前記マル
チチップセンサを有するイメージセンサを備え、前記イ
メージセンサを駆動することで原稿を読み取り、読み取
った画像を電気的な画像信号に変換し、前記画像信号を
デジタル信号に変換して外部装置に転送するものであ
る。

【００１２】また、更に前記平均化処理を行うか否かを
判断する判断手段を有することが好適である。

【００１３】ここで、前記判断手段は具体的には、更に
前記重み付け平均化処理を行うか否かを判断するもので
ある。

【００１４】また、前記判断手段は具体的には、更に前
記平均化処理により擬似的な出力信号を作出するか否か
を判断するものである。

【００１５】また、前記判断手段は、読取解像度が基本
解像度の半分以下であるかを判断し、基本解像度の半分
以下である場合には前記平均化処理を行わないものであ
ることが好適である。

【００１６】ここで、前記判断手段は具体的には、読取
解像度が基本解像度の半分以下であるかを判断し、基本
解像度の半分以下である場合には前記重み付け平均化処
理を行わないものである。

【００１７】また、前記判断手段は具体的には、読取解
像度が基本解像度の半分以下であるかを判断し、基本解
像度の半分以下である場合には前記平均化処理による擬
似的な出力信号の作出を行わないものである。

【００１８】前記第１の態様は、シェーディング補正手
段を有し、シェーディング補正後に前記平均化処理を行
うことが好適である。

【００１９】具体的には、シェーディング補正手段を有
し、シェーディング補正後に前記重み付け平均化処理を
行うものである。

【００２０】また、シェーディング補正手段を有し、シ
ェーディング補正後に前記平均化処理による擬似的な出
力信号の作出を行うものである。

【００２１】第２の態様は、複数の画素を有するセンサ
チップを複数接続したマルチチップセンサを有するイメ
ージセンサを備え、前記イメージセンサを駆動すること
で原稿を読み取り、読み取った画像を電気的な画像信号
に変換し、前記画像信号をデジタル信号に変換して外部
装置に転送する画像処理装置と、前記画像処理装置を制
御するためのソフトウェアを有する前記外部装置とを備
えた画像処理システムであって、前記マルチチップセ
ンサにおいて、前記センサチップの最終画素からの出力
と、当該センサチップに隣接し後段に位置する前記セン
サチップの先頭画素からの出力に重み付け平均化処理を
行う補正手段を含むことを特徴とする。

【００２２】ここで、前記重み付け平均化処理が前記外
部装置内のアプリケーションにおいて施されることが好
適である。

【００２３】また、前記外部装置内のアプリケーション
で、コンタクトイメージセンサの基本解像度の半分以下
の解像度が指定された場合には、前記重み付け平均化処
理を行わないことが好適である。

【００２４】また、シェーディング補正手段を有し、シ
ェーディング補正後に前記重み付け平均化処理を行うこ
とが好適である。

【００２５】第３の態様は、複数の画素を有するセンサ
チップを複数接続したマルチチップセンサを有するイメ
ージセンサを備え、前記イメージセンサを駆動すること
で原稿を読み取り、読み取った画像を電気的な画像信号
に変換し、前記画像信号をデジタル信号に変換して外部
装置に転送する画像処理装置と、前記画像処理装置を制
御するためのソフトウェアを有する前記外部装置とを備
えた画像処理システムであって、前記マルチチップセン
サにおいて、前記センサチップの最終画素からの出力
と、当該センサチップに隣接し後段に位置する前記セン
サチップの先頭画素からの出力に平均化処理を行い、擬
似的な出力信号を作出することを特徴とする。

【００２６】ここで、前記平均化処理による擬似的な出
力信号の作出が前記外部装置内のアプリケーションにお
いて行われることが好適である。

【００２７】また、前記外部装置内のアプリケーション
で、コンタクトイメージセンサの基本解像度の半分以下
の解像度が指定された場合には、前記平均化処理による
擬似的な出力信号の作出を行わない。

【００２８】また、シェーディング補正手段を有し、シ
ェーディング補正後に前記平均化処理を行うことが好適
である。

【００２９】第４の態様は、複数の画素を有するセンサ
チップを複数接続したマルチチップセンサからの信号を
処理する画像処理方法であって、前記マルチチップセン
サにおいて、前記センサチップの繋ぎ目を検出するステ
ップと、前記繋ぎ目に対して、前段の前記センサチップ
の最終画素と後段の前記センサチップの先頭画素にあた
る出力信号に対して重み付け平均化処理を行うステップ
とを有することを特徴とする。

【００３０】ここで更に、読み取り解像度を判断するス
テップを有し、前記読み取り解像度が前記マルチチップ
センサの基本解像度の半分以下の場合には前記重み付け
平均化処理を行わないことが好適である。

【００３１】第５の態様は、複数の画素を有するセンサ
チップを複数接続したマルチチップセンサからの信号を
処理する画像処理方法であって、前記マルチチップセン
サにおいて、前記センサチップの繋ぎ目を検出するステ
ップと、前記繋ぎ目に対して、前段の前記センサチップ
の最終画素と後段の前記センサチップの先頭画素にあた
る出力信号に対して平均化処理を行うステップと、前記
平均化処理により擬似的な出力信号を作出し、前記前段
の前記センサチップの最終画素の後に出力するステップ
とを有することを特徴とする。

【００３２】ここで、更に、読み取り解像度を判断する
ステップを有し、前記読み取り解像度が前記マルチチッ
プセンサの基本解像度の半分以下の場合には前記平均化
処理を行わないことが好適である。

【００３３】第６の態様は、複数の画素を有するセンサ
チップを複数接続したマルチチップセンサからの信号を
処理するためのプログラムであって、前記マルチチップ
センサにおいて、前記センサチップの繋ぎ目を検出する
処理と、前記繋ぎ目に対して、前段の前記センサチップ
の最終画素と後段の前記センサチップの先頭画素にあた
る出力信号に対して平均化処理を行う処理とを実行する
プログラムを記憶したことを特徴とするコンピュータ読
み取り可能な記憶媒体である。

【００３４】ここで、前記重み付け平均化処理を行う前
に、シェーディング補正処理を行うプログラムを記憶し
て好適である。

【００３５】また、前記マルチチップセンサの基本解像
度の半分以下の読み取り解像度が指定された場合には、
前記重み付け平均化処理を行わないとするプログラムを
記憶して好適である。

【００３６】第７の態様は、複数の画素を有するセンサ
チップを複数接続したマルチチップセンサからの信号を
処理するためのプログラムであって、前記マルチチップ
センサにおいて、前記センサチップの繋ぎ目を検出する
処理と、前記繋ぎ目に対して、前段の前記センサチップ
の最終画素と後段の前記センサチップの先頭画素にあた
る出力信号に対して平均化処理を行う処理と、前記平均
化処理により擬似的な出力信号を作出し、前記前段の前
記センサチップの最終画素の後に出力する処理とを実行
するプログラムを記憶したことを特徴とするコンピュー
タ読み取り可能な記憶媒体である。

【００３７】ここで、前記平均化処理を行う前に、シェ
ーディング補正処理を行うプログラムを記憶して好適で
ある。

【００３８】また、前記マルチチップセンサの基本解像
度の半分以下の読み取り解像度が指定された場合には、
前記平均化処理を行わないとするプログラムを記憶して
好適である。

【００３９】

【発明の実施の形態】以下に、図面を参照して本発明の
諸実施形態について詳細に説明する。

【００４０】（第１の実施形態）図１は、第１の実施形
態における画像処理装置の内部構成を示す概略側面図で
ある。ここで、ＣＩＳ１０１を駆動用モータ（図示せ
ず）を用いて副走査方向に原稿台ガラス１０２に沿って
移動させながら、ＣＩＳ１０１の可動範囲外に設置され
た電気基板１０５により電気的にＣＩＳ１０１を駆動さ
せる。なお、電気基板１０５には、図２に示すように、
シェーディング補正回路、ガンマ変換回路等各機能の駆
動及び信号処理を行う回路が具備されており、ＣＩＳ１
０１の画像出力信号に対して電気基板１０５上で本発明
の処理も行われ、デジタル画像信号として外部装置に転
送する。

【００４１】図２は、本実施形態における制御回路の概
略構成を示すブロック図であり、以下で２を用いて本件
の回路動作を説明する。図２において、２０１は密着型
イメージセンサであり、光源であるＬＥＤ２０２も一体
化されており、ＣＩＳ２０１を原稿に沿って副走査方向
に移動させながら、ＬＥＤ制御回路２０３にて１ライン
毎に各色のＬＥＤを切り替えて点灯させることにより、
ＲＧＢ線順次のカラー画像を読み取ることが可能であ
る。

【００４２】２０４は、ＣＩＳ２０１より出力された信
号を増幅させる増幅器であり、２０５は当該増幅出力の
Ａ／Ｄ変換を行なって例えば８ビットのディジタル出力
を行うＡ／Ｄ変換器である。シェーディングＲＡＭ２０
６は、標準自色板を読み取るＣＩＳ２０１と、このＣＩ
Ｓ２０１によって読み取られた読取データがシェーディ
ング補正データとして記憶されており、シェーディング
補正回路２０７は前記シェーディングＲＡＭ２０６のデ
一タに基いて読み取られた画像信号のシェーディング補
正を行う。ピーク検知回路２０８は読み取られた画像デ
ータにおけるピーク値をライン毎に検知する回路であ
り、原稿の先端を検知するために使用される。ガンマ変
換回路２０９は、ホストコンピュータよりあらかじめ設
定されたガンマカーブに従って読み取られた画像データ
のガンマ変換を行う。

【００４３】バッファＲＡＭ２１０は、実際の読み取り
動作とホストコンピュータとの通信にけるタイミングを
合わせるために、画像データを一時的に記憶させるため
のＲＡＭであり、パッキング／バッファＲＡＭ制御回路
２１１は、ホストコンピュータよりあらかじめ設定され
た画像出力モード（２値、４ビット多値、２４ビット多
値）に従ったパッキング処理を行った後にそのデータを
バッファＲＡＭ２１０に書き込む処理と、インターフェ
ース回路２１２にバッファＲＡＭ２１０から画像データ
を読み込んで出力させる。

【００４４】インターフェース回路２１２は、パーソナ
ルコンピュータなどの本実施形態に係る画像処理装置の
ホスト装置となる外部装置２１３との間でコントロール
信号の受容や画像信号の出力を行なう。

【００４５】外部装置２１３はホストコンピュータであ
り、画像処理装置を制御するためのスキャナドライバを
有している。外部装置２１３は画像処理装置と一体とな
って画像処理システムを構成する。

【００４６】スキャナドライバは、ユーザに対して画像
読取モード（２値、４ビット多値、８ビット多値、２４
ビット多値）の指定を提供したり、解像度指定、読取範
囲の指定を行うためのユーザインターフェースを有し、
各指定に基づくコントロール信号を画像読取装置に対し
て前述のインターフェース回路２１２を介して送信した
り、読取開始命令等を送信する。また、スキャナドライ
バは、画像読取装置が前記コントロール信号に従って読
み取った画像を順次処理して画面表示を行うものであ
る。

【００４７】２１５は例えばマイクロコンピュータ形態
のＣＰＵであり、処理手順を格納したＲＯＭ２１５Ａ
及び作業用のＲＡＭ２１５Ｂを有し、ＲＯＭ２１５Ａに
格納された手順にしたがって各部の制御を行なう。２１
６は例えば水晶発振器、２１４はＣＰＵ２１５の設定に
応じて２１６の出力を分周して動作の基準となる各種タ
イミング信号を発生するタイミング信号発生回路であ
る。

【００４８】そして、２１７は本実施形態の特徴部であ
るところの繋ぎ補正部である。繋ぎ補正部２１７の重み
付け平均化処理の一例としては、図７に示すように、実
際の回路として構成とし、繋ぎ部の重み付け平均化処理
を行うことができる。また、繋ぎ補正部２１７は重み付
け平均化処理したデータをシェーディングＲＡＭ２０６
の一領域に一時保存する。また、シェーディング補正後
の画像データはシェーディングＲＡＭ２０６の別の一部
をラインバッファとして一時保存するように構成し、こ
の画像データの内で各チップ繋ぎ部の画素を前述の重み
付け平均化処理を受けたデータと書き換えを画素クロッ
クに合わせて読み出すことで実現することが可能であ
る。

【００４９】図７は、繋ぎ部の前段チップ最終画素デー
タと後段チップ先頭画素データに対して重み付け平均化
処理を施すために構成された回路を示す模式図である。
この回路は、前段チップ最終画素データ処理部７０１と
後段チップ先頭画素データ処理部７０２からなる。これ
ら各処理部は複数の１画素遅延させるためのＤフリップ
フロップ、１／ａ倍器、１／ｂ倍器、足し算器から構成
され、その出力信号をセレクタ７０３で切換えて出力
し、Ｋ倍器を介して出力される。係数ａ，ｂ，Ｋの関係
については後述する。本回路の動作はＣＰＵ２１５から
の制御で、各センサチップ繋ぎ日部のタイミングでＸ
２’とＸ３’の出力信号をシェーディングＲＡＭ２０６
に出力する。

【００５０】ここでは、繋ぎ補正部２１７を回路構成で
示したが、ＣＰＵ２１５の演算で実行することも可能で
ある。この場合は、シェーディングＲＡＭ２０６をライ
ンバッファとして一時記憶するとともに、繋ぎ部の各画
素に対して後述の演算を行うことで重み付け平均化処理
が可能となる。

【００５１】更に、ＣＰＵ２１５が読取条件により本繋
ぎ補正部２１７をバイパスして画像データを次段の処理
部へ出力するための画像のデータバスを切換える制御が
可能な構成となっている。

【００５２】図３は、ＣＩＳ１０１内のセンサチップ繋
ぎ部分の簡略図を示しており、センサチップ３０１上の
受光画素３０２により読取原稿からの反射光をレンズを
介して受光し、光電変換により電気信号に変換する。な
お、Ｘ１〜Ｘ４はそれぞれセンサチップ端部の受光画素
を示し、ａは同一チップ内の受光画素の中心間距離を示
し、ｂは前段チップの最終画素Ｘ２と後段チップの先頭
画素Ｘ３の中心間距離を示している。また、主走査方向
におけるＸ２とＸ３の画素位置は、マルチチップセンサ
の構造から予め取得しておくことが可能である。

【００５３】例えば、図８にあるようにマルチチップ構
成のＣＩＳは、１５個の各チップが同一画素数を有する
構成である。１２００ｄｐｉのＣＩＳにおいては、各チ
ップが６８８画素であれば最初の繋ぎ部のＸ２とＸ３が
現れるのはＸ２については６８８画素目であり、Ｘ３に
ついては６８９画素目に相当する画素である。以後、６
８８画素毎にＸ２とＸ３が現れることが予め分かる。

【００５４】図４は、図３のセンサチップ繋ぎ日部分が
無い状態（ａ）とある状態（ｂ）での斜線の見え方を表
しており、ＣＩＳを用いた画像読取装置ではセンサチッ
プの繋ぎ目が存在するので（ｂ）の様になる。図４
（ｂ）はチップの繋ぎ部分の画素一列分欠落した画にな
っているが、欠落する量はチップの繋ぎ目の間隔に依存
する。

【００５５】図５は図４（ｂ）に本発明の処理を施した
後の斜線の見え方を示しており、以下に図６のフローチ
ャートを用いて、本件におけるＣＩＳのチップ繋ぎ目に
よる画像の不自然さを低減させる手段を説明する。な
お、本発明の処理は図２にけるシェーディング補正回路
２０７の後、即ちシェーディング補正後のデータに対し
て行われる。本動作はＣＰＵ２１５がＲＯＭ２１５Ａに
格納されているプログラムに基づいて制御する手順に関
するものであり、ＣＰＵ２１５の演算処理にて重み付け
平均化処理を行う場合の動作である。

【００５６】まず、ステップ（Ｓ）６０１においてＣＩ
Ｓのチップ繋ぎ部の画素は予め特定されているので、タ
イミング信号発生回路で作られるライン同期信号と画素
クロック信号とから、画素数をカウントすることで、第
１チップ目の最終画素を見つける。第１チップ目の先頭
から数画素はダミーデータとなり実際には使わない画像
データであり、従って捨てられる。それゆえ、第１チッ
プの画素のカウント数は実際の各チップの画素数より予
めダミーとして捨てられる分だけ少なく設定しておく。

【００５７】次に、Ｓ６０２に進み、図３におけるチッ
プ最終画素Ｘ２及びその次段チップ先頭画素Ｘ３に対し
て本発明の処理を行う。まずチップ最終画素Ｘ２に対し
て重み係数Ｋを乗じ、その前後の画素Ｘ１，Ｘ３にそれ
ぞれＫ（１＋１／ａ＋１／ｂ）＝１となるような係数Ｋ／ｂ，Ｋ／ａを乗じる。その３つの
画素を加算したものをＸ２’としてＸ２と置き換える。
従って処理後のＸ２’は以下の様な式になる。Ｘ２’＝Ｋ（Ｘ２＋Ｘ１／ｂ＋Ｘ３／ａ）

【００５８】次に、チップ先頭画素Ｘ３に対して前記Ｘ
２と同様以下の計算式に従い重み付け平均化処理を施
し、Ｘ３をＸ３’に置き換える。Ｘ３’＝Ｋ（Ｘ３＋Ｘ２／ａ＋Ｘ４／ｂ）

【００５９】前記処理により図４上のＸ２，Ｘ３は図５
上のＸ２’、Ｘ３’の様に中間色になり、像としてより
自然な画になる。

【００６０】次に、Ｓ６０３に進み、Ｓ６０２の先頭画
素Ｘ３のあるチップが最終チップかどうかの判断を行
う。最終チップの場合は本発明の処理を終了する。

【００６１】Ｓ６０３にて最終チップでない場合には、
Ｓ６０４にてそのチップ１つのセンサチップの画素数は
決まっているので１チップ終画素を見つける。１チップ
目の最終画素からセンサチップの画素数だけ離れた画素
が２チップ目の最終画素となり、同様にそれ以降のセン
サチップの最終画素も見つける事ができる。

【００６２】Ｓ６０４にてチップの最終画素を見つけた
らＳ６０２に進み、本発明の処理を行う。

【００６３】なお、本実施形態においては、センサチッ
プの繋ぎ日毎に最終画素と先頭画素センサチップの端部
数画素を用いての隣接画素のみを用いて処理を行った
が、前記処理を行うことでより効果が現れる。この場合
には、Ｘ２’＝Ｋ（Ｘ２＋Ｘ１／ｂ＋Ｘ３／ａ＋Ｘ４／（ａ＋
ｂ））Ｘ３’＝Ｋ（Ｘ３＋Ｘ１／（ａ＋ｂ）＋Ｘ２／ａ＋Ｘ４
／ｂ））但し、Ｋ（１＋１／ａ＋１／ｂ＋１／（ａ＋ｂ））＝１である。

【００６４】図７における７０１，７０２については、
３画素遅延させるための構成と１／（ａ＋ｂ）倍器が必
要となる。

【００６５】このように、チップの繋ぎ目の画素Ｘ２，
Ｘ３においては、隣接するチップの近接画素からの影響
を多く受けるようにすることで、より自然な画像にする
ことが可能である。図７の回路で重み付け平均化処理
を行う場合の動作は、図６のフローにおいて、図７の回
路に順次画像データを供給した状態で、Ｓ６０１，Ｓ６
０４の検索結果の画素検出タイミングを元に、Ｓ６０２
においてセレクタを切換えるタイミングを作り、切換え
る事で実行される。

【００６６】また、以下に、前記実施形態でシェーディ
ング補正後のデータに対して繋ぎ補正処理を行うことに
ついて詳細に記載する。

【００６７】図９は、ＬＥＤを導光体の片側に配し、走
査対象を照射するタイプのＣＩＳで標準白色板を読み取
った際の画素データであり、主走査方向配光特性を示
す。この値は、基準データなので、全ての画素位置で均
一の値となる。しかしながら、実際には図９のように照
明系（導光体とＬＥＤ）の影響や各画素の受光部の固
体差や、受光部へ光を導くためのレンズの構成などで不
均一となる。シェーディングデータは標準白色板を複数
ライン読取り、各画素位置での複数画素データの平均値
をとることでＸｓを得られる。

【００６８】実際のシェーディングデータＸｓは、Ｘｓ＝Ｘ_peak／Ｘ_ave である（Ｘ_peakは主走査の最大値、Ｘ_aveは各画素位置
での平均値）。これを各画素位置で保存し、入力画像デ
ータに対して掛け算することでシェーディング補正が可
能となる。また、ＡＭＰ２０４やＡ／Ｄ変換回路２０５
のリファレンス電圧を制御することでＸ_peakのデータ
が最大値を示すように設定される。例えば、８ビットな
らば２５５となる。

【００６９】繋ぎ補正部により重み付け平均化処理され
た画像データは、生データではないため、チップ繋ぎ部
の画素に対する正確なシェーディング補正データを作成
することができない。そのため、繋ぎ補正部をＡ／Ｄ変
換器でのデジタル出力がシェーディング補正処理を受け
るまでの間に繋ぎ補正処理を行うことができない。した
がって、繋ぎ補正部２１７はシェーディング補正回路２
０７の後段に配される事が必要である。

【００７０】また、本実施形態においては、繋ぎ補正処
理をスキャナ本体で行うことで記載したが、外部装置で
あるホストコンピュータ２１３にあるスキャナドライバ
において行うことも可能である。

【００７１】低価格のスキャナにおいては、スキャナ本
体はあまり高機能にせずシェーディング補正やガンマ変
換処理などはソフトウェアで行うこととし、スキャナ本
体においてはＡ／Ｄ変換されたデジタルデータをそのま
まホストコンピュータ２１３に送信するタイプのスキャ
ナがある。この場合には、図２におけるシェーディング
補正回路２０７やガンマ変換回路等は省かれ、それらは
スキャナドライバにおいて実行される。また、図６に示
されるフローもスキャナドライバが演算処理で行うよう
に構成する。スキャナドライバが繋ぎ補正処理を行う箇
所の画素を、スキャナからインターフェース回路２１２
を介して受信した画像データからカウントすることで検
出し、各箇所におけるＸ２とＸ３に対して重み付け平均
化処理を実行する。この場合でもシェーディング補正処
理と繋ぎ補正処理の関係は上述と変わりがなく、両方の
処理がスキャナドライバ内で行われることになる。

【００７２】以上説明したように、本実施形態によれ
ば、比較的簡易な構成でセンサチップ間における繋ぎ部
分に対応した画像の不自然さを低減させ、ごく自然な画
像を実現して信頼性の向上に寄与することが可能とな
る。

【００７３】（変形例）ここで、本実施形態の変形例に
ついて説明する。ここでは、解像度変換に伴う繋ぎ補正
の取扱について詳細に述べる。

【００７４】本実施形態においては、１２００ｄｐｉの
基本解像度での画像読取りを考慮して記載した。しかし
ながら、画像処理装置においてはホストコンピュータ２
１３におけるスキャナドライバによりユーザーが基本解
像度以外の解像度を指定する事が可能である。その場合
には画像処理装置は次のように動作する。

【００７５】以下、図１０を用いて説明する。まず、ユ
ーザーがスキャナドライバにおいて、スキャンパラメー
タとして解像度、倍率、読取モード（２値、グレースケ
ール、カラー）、ガンマカーブ等を設定し、設定後に
スキャン命令を行う。スキャン命令を検出したスキャナ
ドライバは、インターフェースを介して画像処理装置に
スキャンパラメータを送信する。

【００７６】画像処理装置は、インターフェース回路２
１２を介してスキャンパラメータを受信すると、Ｓ１
００１でＣＰＵ２１５がスキャンパラメータを確認す
る。そして、Ｓ１００２でスキャンパラメータの解像度
を確認する。この時、スキャンパラメータが基本解像
度の半分すなわち本実施例においては６０１ｄｐｉ以上
であるか否かを判断し、６００ｄｐｉ以下の場合には繋
ぎ補正処理をバイパスする（Ｓ１００３）。また、６０
１ｄｐｉ以上の場合にはＳ１００４で繋ぎ補正処理実行
のための画像データパスを設定する。

【００７７】更に、Ｓ１００５において、ＣＰＵ２１５
はスキャンパラメータに基づき他の画像読取用のパラメ
ータを各部にセットする。例えば、水平同期信号当りの
モータ駆動パルス数、解像度変換の為の主走査方向の画
素間引き数、ガンマカーブの設定等である。

【００７８】そして、Ｓ１００６において、ＣＰＵ２１
５はスキャンパラメータに続いてホストコンピュータ２
１３から送られて来るスキャン実行コマンドを検出する
とスキャンを開始する。このように、解像度が低く、繋
ぎ補正処理をしなくとも画質への影響が少ない場合には
画像データの処理スピードを上げるために繋ぎ補正処理
をバイパスすることでスキャン時間の短縮に効果を上げ
ることができる。

【００７９】特に、本実施形態のように、繋ぎ補正処理
をＣＰＵ２１５が演算で行う場合や、低価格の画像読取
装置においてスキャナドライバが実行する場合には効果
が大きい。スキャナドライバが繋ぎ補正処理を行う場合
には、図１０における解像度の判断に基づく繋ぎ補正処
理の実行／不実行の判断はスキャナドライバ内で行わ
れ、画像読取装置内では、モータ駆動パルスの設定や解
像度に合わせた主走査方向の画像間引き数等が設定され
るのみである。

【００８０】（第２の実施形態）本実施形態では、第１
の実施形態と同様に画像処理装置、画像処理システム及
び処理方法の実施形態を開示するが、主要構成たる繋ぎ
補正処理が異なる点で相違する。従って、画像処理装置
及び画像処理システムの概略構成（図１及び図２に相当
する）の説明は省略する。また、両実施形態で共通する
図面でも、説明に必要なものについては重複して述べ
る。

【００８１】２１７は本実施形態の特徴部であるところ
の繋ぎ補正部である。繋ぎ補正部２１７の平均化処理部
は一例としては、図１４に示すように、実際の回路とし
て構成し、チップ繋ぎ部の平均化処理を行い擬似信号を
作り出すことで実現できる。また、繋ぎ補正部２１７は
平均化処理したデータを、シェーディングＲＡＭの一部
をラインバッファとして一時保存用に用い、画像データ
を並べ変え画素クロックに合わせて読み出すことで実現
することが可能である。または、全ての画素に対して平
均化処理を施したデータも保存し、シェーディングＲＡ
Ｍの読み出しアドレスをチップ繋ぎ目のタイミングで切
換えることでも実現できる。

【００８２】図１４は、１画素分用の擬似信号を作り出
す為に構成された回路である。１画素遅延させるための
Ｄフリップフロップ７０２，１／２倍器７０１、足し算
器７０３からなる。本回路の動作はＣＰＵ２１５からの
制御で、各チップ間に擬似出力にて画素を作り出すタイ
ミングにおいて動作する。また、本平均化処理は、ＣＰ
Ｕ２１５が演算を行い擬似信号を作り出すことで実現で
きる。

【００８３】ＣＰＵ２１５が読取条件により本繋ぎ補正
部２１７をバイパスして画像データを次段の処理部へ出
力するための画像のデータバスを切換える制御が可能な
構成となっている。

【００８４】図３はＣＩＳ１０１内のセンサチップ繋ぎ
部分の簡略図を示しており、センサチップ３０１上の受
光画素３０２により読取原稿からの反射光をレンズを介
して受光し、光電変換により電気信号に変換する。な
お、Ｘ１〜Ｘ４はそれぞれセンサチップ端部の受光画素
を示し、ａは同一チップ内の受光画素の中心間距離を示
し、ｂは前段チップの最終画素Ｘ２と後段チップの先頭
画素Ｘ３の中心間距離を示している。なお、主走査方向
におけるＸ２とＸ３の画素位置は、マルチチップセンサ
の構造から予め取得しておくことが可能である。例え
ば、図８にあるようにマルチチップ構成のＣＩＳは、１
５個の各チップが同一画素数を有する構成である。

【００８５】１２００ｄｐｉのＣＩＳにおいては、各チ
ップが６８８画素であれば最初の繋ぎ部のＸ２とＸ３が
現れるのはＸ２は６８８画素目であり、Ｘ３は６８９画
素目に相当する画素である。以後、６８８画素毎にＸ２
とＸ３が現れることが予め分かる。

【００８６】図１１は、図３のセンサチップ繋ぎ日部分
が無い状態（ａ）とある状態（ｂ）での斜線の見え方を
表しており、ＣＩＳを用いた画像読取装置ではセンサチ
ップの繋ぎ目が存在するので（ｂ）の様になる。図１１
（ｂ）はチップの繋ぎ部分の画素一列分欠落した画にな
っているが、欠落する量はチップの繋ぎ目の間隔に依存
する。

【００８７】図１２は図１１（ｂ）に本発明の処理を施
した後の斜線の見え方を示しており、以下に図１３のフ
ローチャートを用いて、本件におけるＣＩＳのチップ繋
ぎ目による画像の不自然さを低減させる手段を説明す
る。

【００８８】なお、本発明の処理は図２におけるシェー
ディング補正回路２０７の後、即ちシェーディング補正
後のデータに対して行われる。本動作はＣＰＵ２１５が
ＲＯＭ２１５Ａに格納されているプログラムに基づいて
制御する手順に関するものである。

【００８９】まず、ステップ（Ｓ）６０１においてＣＩ
Ｓのチップ繋ぎ部の画素は予め特定されているので、タ
イミング信号発生回路で作られるライン同期信号と画素
クロック信号とから、画素数をカウントすることで、第
１チップ目の最終画素を見つける。第１チップ目の先頭
数画素はダミーデータとなり実際には使わない画像デー
タであり、捨てられる。それゆえ、第１チップの画素の
カウント数は実際の各チップの画素数より予めダミーと
して捨てられる分だけ少なく設定しておく。

【００９０】次に、Ｓ６０２に進み、図２におけるチッ
プ最終画素Ｘ２及びその後段のセンサチップ先頭画素Ｘ
３に対して繋ぎ補正部２１７で平均化処理を行い疑似的
な画素Ｘ５を形成し、Ｘ２とＸ３の間にＸ５を挿入す
る。これは、Ｘ５＝（Ｘ２＋Ｘ３）／２で表される。データの挿入は、シェーディングＲＡＭ２
０６における画素データの並べ替え若しくはシェーデ
ィングＲＡＭ２０６からの読み出し時のアドレス制御で
実行される。

【００９１】次に、Ｓ６０３に進み、Ｓ６０２で平均化
処理の対象画素となった先頭画素Ｘ３の存在するチップ
が最終チップかどうかの判断を行う。最終チップの場合
は本発明の処理を終了する。本実施形態においては、１
４番目と１５番目のチップ間に繋ぎ補正処理を行うこと
で処理が終了し、次ラインのカウントに備える。

【００９２】Ｓ６０３にて最終チップでない場合はステ
ップＳ６０４にてそのチップ上の最終画素を見つける。
１つのセンサチップの画素数は決まっているので１チッ
プ目の最終画素からセンサチップの画素数だけ離れた画
素が２チップ目の最終画素となり、同様にそれ以降のセ
ンサチップの最終画素も見つける事ができる。

【００９３】Ｓ６０４にてチップの最終画素を見つけた
らＳ６０２に進み、後段のセンサチップの先頭画素との
平均化処理を行う。

【００９４】なお、本実施の形態においては、センサチ
ップ毎最終画素と先頭画素の平均化処理により１画素の
み補ったが、センサチップの間隔によって複数画素補う
事により同様の効果が得られる。

【００９５】例えば、２画素相当分の間隔が空いている
場合には、図１３のフローチャートのＳ６０２におい
て、前述のＸ５の擬似出力を２画素分出力することで実
現できる。ｎ画素分以上にセンサチップの間隔が空いて
いる場合についても同様に同一の擬似出力をステップＳ
６０２において、ｎ画素分出力するように設定ごとで可
能になる。これは、ステップＳ６０２で作成した擬似出
力をシェーディングＲＡＭ２０６の一部などで保持し、
ｎ画素分出力する様にタイミング制御することで補うこ
とが可能である。

【００９６】チップ間がｎ画素分空いているかどうかは
ＣＩＳの製造過程において予め知ることも可能である
が、画像を読取った後でホストコンピュータ２１３で表
示することでも確認できる。確認後にスキャナドライバ
で擬似出力にて画素信号を作り出すための個数を設定す
ることでも本実施形態を実現できる。この場合にはスキ
ャナドライバのユーザインターフェースにおいて擬似出
力の為の画素の出力数を設定させ、これに応じてコマン
ドを用いてＳ６０２で作成したデータを何画素分出力す
るか画像読取装置において設定することで可能となる。
本コマンドを受信した画像読取装置は平均化された擬似
出力の出力するための個数を設定しておき、画像データ
をシェーディングＲＡＭ２０６内で並べ変える時や、読
み出しアドレスの制御を行うことで実行する。

【００９７】また、本実施形態においては、電気基板を
ＣＩＳの移動領域外に配置したが、本発明はこれに限定
されるものではなく、回路の集積度を上げることで、Ｃ
ＩＳと一体型に形成され、移動ユニットとして形成され
ることでも実現できる。

【００９８】また、以下に、前記実施形態でシェーディ
ング補正後のデータに対して繋ぎ補正処理を行うことに
ついて詳細に記載する。

【００９９】図９は、ＬＥＤを導光体の片側に配し、走
査対象を照射するタイプのＣＩＳで標準白色板を読み取
った際の画素データであり、主走査方向配光特性を示
す。この値は、基準データなので、全ての画素位置で均
一の値となる。しかしながら、実際には図９のように照
明系（導光体とＬＥＤ）の影響や各画素の受光部の固
体差や、受光部へ光を導くためのレンズの構成などで不
均一となる。シェーディングデータは標準白色板を複数
ライン読取り、各画素位置での複数画素データの平均値
をとることでＸｓを得られる。

【０１００】実際のシェーディングデータＸｓは、Ｘｓ＝Ｘ_peak／Ｘ_ave である（Ｘ_peakは主走査の最大値、Ｘ_aveは各画素位置
での平均値）。これを各画素位置で保存し、入力画像デ
ータに対して掛け算することでシェーディング補正が可
能となる。また、ＡＭＰ２０４やＡ／Ｄ変換回路２０５
のリファレンス電圧を制御することでＸ_peakのデータ
が最大値を示すように設定される。例えば、８ビットな
らば２５５となる。

【０１０１】繋ぎ補正部により作出される画像データ
は、擬似出力であるためシェーディング補正データを持
たないので、繋ぎ補正部２１７はシェーディング補正回
路２０７の後段に配される事が必要である。

【０１０２】また、他の方法としては、予め各チップ間
における前述のＸ２とＸ３の画素位置に相当するシェー
ディング補正データを用いて平均化処理をＣＰＵ２１５
の演算で行い、擬似的なシェーディング補正データをＸ
５に対しても形成し、シェーディングＲＡＭに格納して
おくことで繋ぎ補正部２１７はシェーディングＲＡＭの
前段に配置することが可能になる。

【０１０３】この場合の繋ぎ補正部の動作も前述のシェ
ーディング補正後のデータに対する動作と変わりがな
い。つまり、図６のフローで表されるＸ２とＸ３の平均
化処理を行いＸ５を作る処理をＡ／Ｄ変換後のデー\lin
e タに対して行い、その後シェーディング補正回路２０
７を通して、シェーディング補正をすれば実現できる。
この場合には、シェーディングＲＡＭ２０６に存在する
シェーディングデータは実際に読取られる画像よりチッ
プ間の数だけ多いことになる。この場合には、シェーデ
ィングＲＡＭ２０６の一部領域を用いてＡ／Ｄ変換後の
データを保存、読み出しを行いながらＣＰＵ２１５の演
算により平均化処理を行う。

【０１０４】また、本実施形態においては、繋ぎ補正処
理をスキャナ本体で行うことで記載したが、外部装置で
あるホストコンピュータ２１３にあるスキャナドライバ
において行うことも可能である。

【０１０５】低価格のスキャナにおいては、スキャナ本
体はあまり高機能にせずシェーディング補正やガンマ変
換処理などはソフトウェアで行うこととし、スキャナ本
体においてはＡ／Ｄ変換されたデジタルデータをそのま
まホストコンピュータ２１３に送信するタイプのスキャ
ナがある。この場合には、図２におけるシェーディング
補正回路２０７やガンマ変換回路等は省かれ、それらは
スキャナドライバにおいて実行される。また、図１３に
示されるフローもスキャナドライバが演算処理で行うよ
うに構成する。スキャナドライバが繋ぎ補正処理を行う
箇所の画素を、スキャナからインターフェース回路２１
２を介して受信した画像データからカウントすることで
検出し、各箇所におけるＸ２とＸ３の平均化処理を行い
Ｘ５を作出する処理を実行する。この場合でもシェーデ
ィング補正処理と繋ぎ補正処理の関係は上述と変わりが
なく、両方の処理がスキャナドライバ内で行われること
になる。

【０１０６】以上説明したように、本実施形態によれ
ば、比較的簡易な構成でセンサチップ間における繋ぎ部
分に対応した画像の不自然さを低減させ、ごく自然な画
像を実現して信頼性の向上に寄与することが可能とな
る。

【０１０７】なお、本実施形態においても、第１の実施
形態の変形例と同様に、画像処理装置においてはホスト
コンピュータ２１３におけるスキャナドライバによりユ
ーザーが基本解像度以外の解像度を指定する事が可能で
ある。

【０１０８】ここで、上述した実施形態の機能を実現す
るように各種のデバイスを動作させるように、上記各種
デバイスと接続された装置あるいはシステム内のコンピ
ュータに対し、上記実施形態の機能を実現するためのソ
フトウェアのプログラムコードを供給し、そのシステム
あるいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）
に格納されたプログラムに従って上記各種デバイスを動
作させることによって実施したものも、本発明の範疇に
含まれる。

【０１０９】また、この場合、上記ソフトウェアのプロ
グラムコード自体が上述した実施形態の機能を実現する
ことになり、そのプログラムコード自体、およびそのプ
ログラムコードをコンピュータに供給するための手段、
例えばかかるプログラムコードを格納した記憶媒体は本
発明を構成する。かかるプログラムコードを記憶する記
憶媒体としては、例えばフロッピー（登録商標）ディス
ク、ハードディスク、光ディスク、光磁気ディスク、Ｃ
Ｄ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、Ｒ
ＯＭ等を用いることができる。

【０１１０】また、コンピュータが供給されたプログラ
ムコードを実行することにより、上述の実施形態の機能
が実現されるだけでなく、そのプログラムコードがコン
ピュータにおいて稼働しているＯＳ（オペレーティング
システム）あるいは他のアプリケーションソフト等の共
同して上述の実施形態の機能が実現される場合にもかか
るプログラムコードは本発明の実施形態に含まれること
は言うまでもない。

【０１１１】さらに、供給されたプログラムコードがコ
ンピュータの機能拡張ボードやコンピュータに接続され
た機能拡張ユニットに備わるメモリに格納された後、そ
のプログラムの指示に基づいてその機能拡張ボードや機
能拡張ユニットに備わるＣＰＵ等が実際の処理の一部ま
たは全部を行い、その処理によって上述した実施形態の
機能が実現される場合にも本発明に含まれる。

【０１１２】

【発明の効果】本発明によれば、比較的簡易な構成でセ
ンサチップ間における繋ぎ部分に対応した画像の不自然
さを低減させ、ごく自然な画像を実現して信頼性の向上
に寄与することが可能となる。また、読み取り解像度に
合わせて繋ぎ補正処理を行うのでデータ処理の時間を最
適化することができる。

【図面の簡単な説明】

【図１】第１の実施形態の画像読取装置を示す内部構成
図である。

【図２】第１の実施形態の画像読取装置の電気的構成の
一例を示すブロック図である。

【図３】ＣＩＳ内部におけるセンサチップ繋ぎ目を示す
模式図である。

【図４】ＣＩＳ内部におけるセンサチップ繋ぎ目の内チ
ップが連続している場合における斜線の読取画像、及び
ＣＩＳ内部におけるセンサチップ繋ぎ目において前段チ
ップの最終画素Ｘ２と後段チップの先頭画素Ｘ３の中心
間距離がｂの場合における斜線の読取画像を示す模式図
である。

【図５】図４（ｂ）の状態に本発明の処理を施した後の
斜線の画像を示す模式図である。

【図６】第１の実施形態の処理動作を具体的に示すフロ
ーチャートである。

【図７】重み付け平均化処理を行う回路図である。

【図８】第１の実施形態のＣＩＳの構成概略図である。

【図９】標準白色板を読み取ったＣＩＳ出力を示す特性
図である。

【図１０】第１の実施形態の変形例を説明するためのフ
ローチャートである。

【図１１】ＣＩＳ内部におけるセンサチップ繋ぎ目の内
チップが連続している場合における斜線の読取画像、及
びＣＩＳ内部におけるセンサチップ繋ぎ目において前段
チップの最終画素Ｘ２と後段チップの先頭画素Ｘ３の中
心間距離がｂの場合における斜線の読取画像を示す模式
図である。

【図１２】図１１（ｂ）の状態に本発明の処理を施した
後の斜線の画像を示す模式図である。

【図１３】第２の実施形態の処理動作を具体的に示すフ
ローチャートである。

【図１４】平均化処理により擬似的な出力信号を作出す
る回路図である。

【符号の説明】

１０１コンタクトイメージセンサ（ＣＩＳ）１０２原稿台ガラス１０３読取原稿１０４圧板１０５電気基板２０１密着型イメージセンサ２０２ＬＥＤ２０３ＬＥＤ制御回路２０４ＡＭＰ２０５Ａ／Ｄ変換器２０６シェーディングＲＡＭ２０７シェーディング補正回路２０８ピーク検知回路２０９ガンマ変換回路２１０バッファＲＡＭ２１１パッキング／バッファＲＡＭ制御回路２１２インターフェース回路２１３外部装置２１４タイミング信号発生回路２１５ＣＰＵ２１６発振器２１７繋ぎ補正部７０１前段チップ最終画素データ処理部７０２後段チップ先頭画素データ処理部７０３セレクタ

Claims

【特許請求の範囲】

【請求項１】複数の画素を有するセンサチップを複数
接続したマルチチップセンサからの信号を処理する画像
処理装置であって、前記マルチチップセンサにおいて、前記センサチップの
最終画素からの出力と、当該センサチップに隣接し後段
に位置する前記センサチップの先頭画素からの出力に平
均化処理を行う補正手段を含むことを特徴とする画像処
理装置。
【請求項２】前記補正手段は、前記最終画素からの出
力と前記先頭画素からの出力にそれぞれ所定の係数を乗
じる重み付け平均化処理を施すことを特徴とする請求項
１に記載の画像処理装置。
【請求項３】前記補正手段は、前記最終画素からの出
力、当該最終画素の前段に位置する画素からの出力、及
び前記先頭画素からの出力にそれぞれ所定の係数を乗じ
る重み付け平均化処理を施すことを特徴とする請求項１
に記載の画像処理装置。
【請求項４】前記補正手段は、前記平均化処理により
擬似的な出力信号を作出することを特徴とする請求項１
に記載の画像処理装置。
【請求項５】前記マルチチップセンサを有するイメー
ジセンサを備え、前記イメージセンサを駆動することで
原稿を読み取り、読み取った画像を電気的な画像信号に
変換し、前記画像信号をデジタル信号に変換して外部装
置に転送することを特徴とする請求項１〜４のいずれか
１項に記載の画像処理装置。
【請求項６】更に前記平均化処理を行うか否かを判断
する判断手段を有することを特徴とする請求項１〜５の
いずれか１項に記載の画像処理装置。
【請求項７】更に前記重み付け平均化処理を行うか否
かを判断する判断手段を有することを特徴とする請求項
２又は３に記載の画像処理装置。
【請求項８】更に前記平均化処理により擬似的な出力
信号を作出するか否かを判断する判断手段を有すること
を特徴とする請求項４に記載の画像処理装置。
【請求項９】前記判断手段は、読取解像度が基本解像
度の半分以下であるかを判断し、基本解像度の半分以下
である場合には前記平均化処理を行わないことを特徴と
する請求項１〜８のいずれか１項に記載の画像処理装
置。
【請求項１０】前記判断手段は、読取解像度が基本解
像度の半分以下であるかを判断し、基本解像度の半分以
下である場合には前記重み付け平均化処理を行わないこ
とを特徴とする請求項２、３、７のいずれか１項に記載
の画像処理装置。
【請求項１１】前記判断手段は、読取解像度が基本解
像度の半分以下であるかを判断し、基本解像度の半分以
下である場合には前記平均化処理による擬似的な出力信
号の作出を行わないことを特徴とする請求項４又は８に
記載の画像処理装置。
【請求項１２】シェーディング補正手段を有し、シェ
ーディング補正後に前記平均化処理を行うことを特徴と
する請求項１〜１１のいずれか１項に記載の画像処理装
置。
【請求項１３】シェーディング補正手段を有し、シェ
ーディング補正後に前記重み付け平均化処理を行うこと
を特徴とする請求項２、３、７、１０のいずれか１項に
記載の画像処理装置。
【請求項１４】シェーディング補正手段を有し、シェ
ーディング補正後に前記平均化処理による擬似的な出力
信号の作出を行うことを特徴とする請求項４、８、１１
のいずれか１項に記載の画像処理装置。
【請求項１５】複数の画素を有するセンサチップを複
数接続したマルチチップセンサを有するイメージセンサ
を備え、前記イメージセンサを駆動することで原稿を読
み取り、読み取った画像を電気的な画像信号に変換し、
前記画像信号をデジタル信号に変換して外部装置に転送
する画像処理装置と、前記画像処理装置を制御するためのソフトウェアを有す
る前記外部装置とを備えた画像処理システムであって、前記マルチチップセンサにおいて、前記センサチップの
最終画素からの出力と、当該センサチップに隣接し後段
に位置する前記センサチップの先頭画素からの出力に重
み付け平均化処理を行う補正手段を含むことを特徴とす
る画像処理システム。
【請求項１６】前記重み付け平均化処理が前記外部装
置内のアプリケーションにおいて施されることを特徴と
する請求項１５に記載の画像処理システム。
【請求項１７】前記外部装置内のアプリケーション
で、コンタクトイメージセンサの基本解像度の半分以下
の解像度が指定された場合には、前記重み付け平均化処
理を行わないことを特徴とする請求項１５又は１６に記
載の画像処理システム。
【請求項１８】シェーディング補正手段を有し、シェ
ーディング補正後に前記重み付け平均化処理を行うこと
を特徴とする請求項１５〜１７のいずれか１項に記載の
画像処理システム。
【請求項１９】複数の画素を有するセンサチップを複
数接続したマルチチップセンサを有するイメージセンサ
を備え、前記イメージセンサを駆動することで原稿を読
み取り、読み取った画像を電気的な画像信号に変換し、
前記画像信号をデジタル信号に変換して外部装置に転送
する画像処理装置と、前記画像処理装置を制御するためのソフトウェアを有す
る前記外部装置とを備えた画像処理システムであって、前記マルチチップセンサにおいて、前記センサチップの
最終画素からの出力と、当該センサチップに隣接し後段
に位置する前記センサチップの先頭画素からの出力に平
均化処理を行い、擬似的な出力信号を作出することを特
徴とする画像処理システム。
【請求項２０】前記平均化処理による擬似的な出力信
号の作出が前記外部装置内のアプリケーションにおいて
行われることを特徴とする請求項１９に記載の画像処理
システム。
【請求項２１】前記外部装置内のアプリケーション
で、コンタクトイメージセンサの基本解像度の半分以下
の解像度が指定された場合には、前記平均化処理による
擬似的な出力信号の作出を行わないことを特徴とする請
求項１９又は２０に記載の画像処理システム。
【請求項２２】シェーディング補正手段を有し、シェ
ーディング補正後に前記平均化処理を行うことを特徴と
する請求項１９〜２１のいずれか１項に記載の画像処理
システム。
【請求項２３】複数の画素を有するセンサチップを複
数接続したマルチチップセンサからの信号を処理する画
像処理方法であって、前記マルチチップセンサにおいて、前記センサチップの
繋ぎ目を検出するステップと、前記繋ぎ目に対して、前段の前記センサチップの最終画
素と後段の前記センサチップの先頭画素にあたる出力信
号に対して重み付け平均化処理を行うステップとを有す
ることを特徴とする画像処理方法。
【請求項２４】更に、読み取り解像度を判断するステ
ップを有し、前記読み取り解像度が前記マルチチップセンサの基本解
像度の半分以下の場合には前記重み付け平均化処理を行
わないことを特徴とする請求項２３に記載の画像読取方
法。
【請求項２５】複数の画素を有するセンサチップを複
数接続したマルチチップセンサからの信号を処理する画
像処理方法であって、前記マルチチップセンサにおいて、前記センサチップの
繋ぎ目を検出するステップと、前記繋ぎ目に対して、前段の前記センサチップの最終画
素と後段の前記センサチップの先頭画素にあたる出力信
号に対して平均化処理を行うステップと、前記平均化処理により擬似的な出力信号を作出し、前記
前段の前記センサチップの最終画素の後に出力するステ
ップとを有することを特徴とする画像処理方法。
【請求項２６】更に、読み取り解像度を判断するステ
ップを有し、前記読み取り解像度が前記マルチチップセンサの基本解
像度の半分以下の場合には前記平均化処理を行わないこ
とを特徴とする請求項２５に記載の画像読取方法。
【請求項２７】複数の画素を有するセンサチップを複
数接続したマルチチップセンサからの信号を処理するた
めのプログラムであって、前記マルチチップセンサにおいて、前記センサチップの
繋ぎ目を検出する処理と、前記繋ぎ目に対して、前段の前記センサチップの最終画
素と後段の前記センサチップの先頭画素にあたる出力信
号に対して平均化処理を行う処理とを実行するプログラ
ムを記憶したことを特徴とするコンピュータ読み取り可
能な記憶媒体。
【請求項２８】前記重み付け平均化処理を行う前に、
シェーディング補正処理を行うプログラムを記憶したこ
とを特徴とする請求項２７に記載のコンピュータ読み取
り可能な記憶媒体。
【請求項２９】前記マルチチップセンサの基本解像度
の半分以下の読み取り解像度が指定された場合には、前
記重み付け平均化処理を行わないとするプログラムを記
憶したことを特徴とする請求項２７又は２８に記載のコ
ンピュータ読み取り可能な記憶媒体。
【請求項３０】複数の画素を有するセンサチップを複
数接続したマルチチップセンサからの信号を処理するた
めのプログラムであって、前記マルチチップセンサにおいて、前記センサチップの
繋ぎ目を検出する処理と、前記繋ぎ目に対して、前段の前記センサチップの最終画
素と後段の前記センサチップの先頭画素にあたる出力信
号に対して平均化処理を行う処理と、前記平均化処理により擬似的な出力信号を作出し、前記
前段の前記センサチップの最終画素の後に出力する処理
とを実行するプログラムを記憶したことを特徴とするコ
ンピュータ読み取り可能な記憶媒体。
【請求項３１】前記平均化処理を行う前に、シェーデ
ィング補正処理を行うプログラムを記憶したことを特徴
とする請求項３０に記載のコンピュータ読み取り可能な
記憶媒体。
【請求項３２】前記マルチチップセンサの基本解像度
の半分以下の読み取り解像度が指定された場合には、前
記平均化処理を行わないとするプログラムを記憶したこ
とを特徴とする請求項３０又は３１に記載のコンピュー
タ読み取り可能な記憶媒体。