JP2001251147A - 可変群遅延特性補償装置、ｆｅｔソース接地増幅器及びエミッタ接地増幅器、並びに可変利得増幅器 - Google Patents
可変群遅延特性補償装置、ｆｅｔソース接地増幅器及びエミッタ接地増幅器、並びに可変利得増幅器Info
- Publication number
- JP2001251147A JP2001251147A JP2000060250A JP2000060250A JP2001251147A JP 2001251147 A JP2001251147 A JP 2001251147A JP 2000060250 A JP2000060250 A JP 2000060250A JP 2000060250 A JP2000060250 A JP 2000060250A JP 2001251147 A JP2001251147 A JP 2001251147A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- circuit
- electric signal
- grounded
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 回路規模が小さくかつ良好な１次群遅延補償
特性が得られること。 【解決手段】 可変電気信号減衰回路１に入力された電
気信号は一定の入出力インピーダンスにて可変的に減衰
され、可変利得ＦＥＴソース接地増幅回路３はこの電気
信号の利得を可変して出力する。可変インダクタンス回
路２，４は、それぞれ一端が可変電気信号減衰回路１，
３のグランド端子に接続され、他端が接地されてインダ
クタンスが可変可能であり、このインダクタンスの可変
で群遅延特性を制御し、ＦＥＴソース接地増幅回路３に
よって減衰した電気信号の利得を補償する。
特性が得られること。 【解決手段】 可変電気信号減衰回路１に入力された電
気信号は一定の入出力インピーダンスにて可変的に減衰
され、可変利得ＦＥＴソース接地増幅回路３はこの電気
信号の利得を可変して出力する。可変インダクタンス回
路２，４は、それぞれ一端が可変電気信号減衰回路１，
３のグランド端子に接続され、他端が接地されてインダ
クタンスが可変可能であり、このインダクタンスの可変
で群遅延特性を制御し、ＦＥＴソース接地増幅回路３に
よって減衰した電気信号の利得を補償する。
Description
【０００１】
【発明の属する技術分野】本発明は、群遅延時間の等化
が行え、特に可変１次群遅延時間等化とその平坦化が行
える可変群遅延特性補償装置、ＦＥＴソース接地増幅器
及びエミッタ接地増幅器、並びに可変利得増幅器に関す
る。
が行え、特に可変１次群遅延時間等化とその平坦化が行
える可変群遅延特性補償装置、ＦＥＴソース接地増幅器
及びエミッタ接地増幅器、並びに可変利得増幅器に関す
る。
【０００２】
【従来の技術】従来の群遅延時間等化装置は、１次の群
遅延時間等化器として全帯域通過フィルタ回路を用いた
ものが広く知られている。また、より一般的な群遅延補
償方法として特開平９−３０７４０１号公報に開示され
ているように、特性測定部にて複数の周波数の群遅延量
を測定してＦＩＲフィルタ係数の計算を行い、このＦＩ
Ｒフィルタによって群遅延特性が自動的に補償されるよ
うに構成したものがある。
遅延時間等化器として全帯域通過フィルタ回路を用いた
ものが広く知られている。また、より一般的な群遅延補
償方法として特開平９−３０７４０１号公報に開示され
ているように、特性測定部にて複数の周波数の群遅延量
を測定してＦＩＲフィルタ係数の計算を行い、このＦＩ
Ｒフィルタによって群遅延特性が自動的に補償されるよ
うに構成したものがある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
全帯域通過フィルタ回路を用いた１次群遅延時間等化器
では、広帯域の伝送装置の群遅延時間を等化したい場
合、複数の素子を各素子相互にバランスを取りながらそ
の定数を変化させなければならず、その制御が複雑で良
好な補償群遅延特性得られないという欠点があった。ま
たＦＩＲフィルタを用いた補償装置では、１次群遅延特
性等化回路としては回路規模が大きくなりコストが高い
という欠点があった。
全帯域通過フィルタ回路を用いた１次群遅延時間等化器
では、広帯域の伝送装置の群遅延時間を等化したい場
合、複数の素子を各素子相互にバランスを取りながらそ
の定数を変化させなければならず、その制御が複雑で良
好な補償群遅延特性得られないという欠点があった。ま
たＦＩＲフィルタを用いた補償装置では、１次群遅延特
性等化回路としては回路規模が大きくなりコストが高い
という欠点があった。
【０００４】本発明は、以上の上記問題点を解決するた
めに、回路規模が小さくかつ良好な１次群遅延補償特性
が得られる優れた可変群遅延特性補償装置、ＦＥＴソー
ス接地増幅器及びエミッタ接地増幅器、並びに可変利得
増幅器を提供することを目的とする。
めに、回路規模が小さくかつ良好な１次群遅延補償特性
が得られる優れた可変群遅延特性補償装置、ＦＥＴソー
ス接地増幅器及びエミッタ接地増幅器、並びに可変利得
増幅器を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の可変群遅延特性
補償装置は、一定の入出力インピーダンスにて入力され
た電気信号を可変的に減衰させ出力する可変電気信号減
衰回路と、前記可変電気信号減衰回路から出力された電
気信号の利得を可変可能に増幅する可変利得ＦＥＴソー
ス接地増幅回路と、一端が可変電気信号減衰回路のグラ
ンド端子に接続され、他端が接地されてインダクタンス
が可変可能な可変インダクタンス回路と、一端が可変利
得ＦＥＴソース接地増幅回路のグランド端子に接続さ
れ、他端が接地されてインダクタンスが可変可能な可変
インダクタンス回路とを備えたことを特徴とする。この
構成によれば、可変電気信号減衰回路と可変インダクタ
ンス回路により群遅延特性を制御し、可変利得ＦＥＴソ
ース接地増幅回路によって減衰した電気信号の利得を補
償できる。そして、回路規模が小さくかつ良好な１次群
遅延補償特性が得られる。
補償装置は、一定の入出力インピーダンスにて入力され
た電気信号を可変的に減衰させ出力する可変電気信号減
衰回路と、前記可変電気信号減衰回路から出力された電
気信号の利得を可変可能に増幅する可変利得ＦＥＴソー
ス接地増幅回路と、一端が可変電気信号減衰回路のグラ
ンド端子に接続され、他端が接地されてインダクタンス
が可変可能な可変インダクタンス回路と、一端が可変利
得ＦＥＴソース接地増幅回路のグランド端子に接続さ
れ、他端が接地されてインダクタンスが可変可能な可変
インダクタンス回路とを備えたことを特徴とする。この
構成によれば、可変電気信号減衰回路と可変インダクタ
ンス回路により群遅延特性を制御し、可変利得ＦＥＴソ
ース接地増幅回路によって減衰した電気信号の利得を補
償できる。そして、回路規模が小さくかつ良好な１次群
遅延補償特性が得られる。
【０００６】また、本発明は、一定の入出力インピーダ
ンスにて入力された電気信号を可変的に減衰させ出力す
る可変電気信号減衰回路と、前記可変電気信号減衰回路
から出力された電気信号の利得を可変可能に増幅する可
変利得エミッタ接地増幅回路と、一端が可変電気信号減
衰回路のグランド端子に接続され、他端が接地されてイ
ンダクタンスが可変可能な可変インダクタンス回路と、
一端が可変利得エミッタ接地増幅回路のグランド端子に
接続され、他端が接地されてインダクタンスが可変可能
な可変インダクタンス回路とを備えたことを特徴とす
る。この構成によれば、可変電気信号減衰回路と可変イ
ンダクタンス回路により群遅延特性を制御し、可変利得
エミッタ接地増幅回路によって減衰した電気信号の利得
を補償できる。
ンスにて入力された電気信号を可変的に減衰させ出力す
る可変電気信号減衰回路と、前記可変電気信号減衰回路
から出力された電気信号の利得を可変可能に増幅する可
変利得エミッタ接地増幅回路と、一端が可変電気信号減
衰回路のグランド端子に接続され、他端が接地されてイ
ンダクタンスが可変可能な可変インダクタンス回路と、
一端が可変利得エミッタ接地増幅回路のグランド端子に
接続され、他端が接地されてインダクタンスが可変可能
な可変インダクタンス回路とを備えたことを特徴とす
る。この構成によれば、可変電気信号減衰回路と可変イ
ンダクタンス回路により群遅延特性を制御し、可変利得
エミッタ接地増幅回路によって減衰した電気信号の利得
を補償できる。
【０００７】また、本発明は、一定の入出力インピーダ
ンスにて入力された電気信号を可変的に減衰させ出力す
る可変電気信号減衰回路と、一端が可変電気信号減衰回
路のグランド端子に接続され、他端が接地されてインダ
クタンスが可変可能な可変インダクタンス回路とを備え
て構成したことを特徴とする。この構成によれば、可変
電気信号減衰回路と可変インダクタンス回路により群遅
延特性を制御して補償できる。
ンスにて入力された電気信号を可変的に減衰させ出力す
る可変電気信号減衰回路と、一端が可変電気信号減衰回
路のグランド端子に接続され、他端が接地されてインダ
クタンスが可変可能な可変インダクタンス回路とを備え
て構成したことを特徴とする。この構成によれば、可変
電気信号減衰回路と可変インダクタンス回路により群遅
延特性を制御して補償できる。
【０００８】本発明のＦＥＴソース接地増幅器は、入力
された電気信号を増幅して出力するＦＥＴソース接地増
幅回路と、一端が可変利得ＦＥＴソース接地増幅回路の
グランド端子に接続され、他端が接地されてインダクタ
ンスが可変可能な可変インダクタンス回路とを備えたこ
とを特徴とする。この構成によれば、可変インダクタン
ス回路によりＦＥＴソース接地増幅器の群遅延特性を制
御して補償できる。
された電気信号を増幅して出力するＦＥＴソース接地増
幅回路と、一端が可変利得ＦＥＴソース接地増幅回路の
グランド端子に接続され、他端が接地されてインダクタ
ンスが可変可能な可変インダクタンス回路とを備えたこ
とを特徴とする。この構成によれば、可変インダクタン
ス回路によりＦＥＴソース接地増幅器の群遅延特性を制
御して補償できる。
【０００９】本発明のエミッタ接地増幅器は、入力され
た電気信号を増幅して出力するエミッタ接地増幅回路
と、一端がエミッタ接地増幅回路のグランド端子に接続
され、他端が接地されてインダクタンスが可変可能な可
変インダクタンス回路とを備えたことを特徴とする。こ
の構成によれば、可変インダクタンス回路によりエミッ
タ接地増幅器の群遅延特性を制御して補償できる。
た電気信号を増幅して出力するエミッタ接地増幅回路
と、一端がエミッタ接地増幅回路のグランド端子に接続
され、他端が接地されてインダクタンスが可変可能な可
変インダクタンス回路とを備えたことを特徴とする。こ
の構成によれば、可変インダクタンス回路によりエミッ
タ接地増幅器の群遅延特性を制御して補償できる。
【００１０】本発明の可変利得増幅器は、一定の入出力
インピーダンスにて入力された電気信号を可変的に減衰
させ出力する可変電気信号減衰回路と、入力された電気
信号を増幅して出力するＦＥＴソース接地増幅回路と、
一端がＦＥＴソース接地増幅回路のグランド端子に接続
され、他端が接地されてインダクタンスが可変可能な可
変インダクタンス回路とを備えたことを特徴とする。こ
の構成によれば、可変電気信号減衰器の減衰量が増大し
たときに、可変インダクタンス回路によりインダクタン
スを可変させることで、可変電気信号減衰器の群遅延特
性をＦＥＴソース接地増幅器で補償できる。
インピーダンスにて入力された電気信号を可変的に減衰
させ出力する可変電気信号減衰回路と、入力された電気
信号を増幅して出力するＦＥＴソース接地増幅回路と、
一端がＦＥＴソース接地増幅回路のグランド端子に接続
され、他端が接地されてインダクタンスが可変可能な可
変インダクタンス回路とを備えたことを特徴とする。こ
の構成によれば、可変電気信号減衰器の減衰量が増大し
たときに、可変インダクタンス回路によりインダクタン
スを可変させることで、可変電気信号減衰器の群遅延特
性をＦＥＴソース接地増幅器で補償できる。
【００１１】また、本発明は、一定の入出力インピーダ
ンスにて入力された電気信号を可変的に減衰させ出力す
る可変電気信号減衰回路と、入力された電気信号を増幅
して出力するエミッタ接地増幅回路と、一端がエミッタ
接地増幅回路のグランド端子に接続され、他端が接地さ
れてインダクタンスが可変可能な可変インダクタンス回
路とを備えたことを特徴とする。このような構成によれ
ば、可変電気信号減衰器の減衰量が増大したときに、可
変インダクタンス回路によりインダクタンスを可変させ
ることで、可変電気信号減衰器の群遅延特性をエミッタ
接地増幅器で補償できる。
ンスにて入力された電気信号を可変的に減衰させ出力す
る可変電気信号減衰回路と、入力された電気信号を増幅
して出力するエミッタ接地増幅回路と、一端がエミッタ
接地増幅回路のグランド端子に接続され、他端が接地さ
れてインダクタンスが可変可能な可変インダクタンス回
路とを備えたことを特徴とする。このような構成によれ
ば、可変電気信号減衰器の減衰量が増大したときに、可
変インダクタンス回路によりインダクタンスを可変させ
ることで、可変電気信号減衰器の群遅延特性をエミッタ
接地増幅器で補償できる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。
て図を用いて説明する。
【００１３】（実施の形態１）図１は本発明の実施の形
態１による可変群遅延特性補償装置の構成を示す図であ
る。図１において可変電気信号減衰回路１は一定の入出
力インピーダンスにて電気信号を可変的に減衰する作用
を有する。可変インダクタンス回路２は、一端を可変電
気信号減衰回路１に接続し、他端を接地したものでイン
ダクタンスを可変させる作用を有する。可変利得ＦＥＴ
ソース接地増幅回路３は可変電気信号減衰回路１に接続
され、可変電気信号減衰回路１から出力された電気信号
を増幅し、かつその利得を可変するという作用を有す
る。可変インダクタンス回路４は一端を可変利得ＦＥＴ
ソース接地増幅回路３に接続し、他端を接地したもので
インダクタンスを可変させる作用を有する。
態１による可変群遅延特性補償装置の構成を示す図であ
る。図１において可変電気信号減衰回路１は一定の入出
力インピーダンスにて電気信号を可変的に減衰する作用
を有する。可変インダクタンス回路２は、一端を可変電
気信号減衰回路１に接続し、他端を接地したものでイン
ダクタンスを可変させる作用を有する。可変利得ＦＥＴ
ソース接地増幅回路３は可変電気信号減衰回路１に接続
され、可変電気信号減衰回路１から出力された電気信号
を増幅し、かつその利得を可変するという作用を有す
る。可変インダクタンス回路４は一端を可変利得ＦＥＴ
ソース接地増幅回路３に接続し、他端を接地したもので
インダクタンスを可変させる作用を有する。
【００１４】次に、上記実施の形態の動作について説明
する。図２、図３は、可変群遅延特性補償装置に入力さ
れる信号の群遅延特性を示す図である。
する。図２、図３は、可変群遅延特性補償装置に入力さ
れる信号の群遅延特性を示す図である。
【００１５】図２に示すような周波数の増加に比例して
群遅延が進む信号が入力された場合は、可変インダクタ
ンス回路２のインダクタンスを最小値に設定し、可変電
気信号減衰器１を通過する信号の群遅延特性に影響を与
えないようにする。次に可変インダクタンス回路４のイ
ンダクタンスを増加させて図２の群遅延特性を補償すべ
く、図３に示すような群遅延特性を発生させる。可変利
得ＦＥＴソース接地増幅回路３は可変インダクタンス回
路３のインダクタンスによって周波数の増加に比例した
直列帰還がかかるため、周波数に比例して群遅延が遅れ
る特性が得られる。一方、可変電気信号減衰回路１は可
変利得ＦＥＴソース接地増幅器３の利得と相殺するよう
に設定することで、信号電力を変えることなく群遅延特
性を補償することが出来る。
群遅延が進む信号が入力された場合は、可変インダクタ
ンス回路２のインダクタンスを最小値に設定し、可変電
気信号減衰器１を通過する信号の群遅延特性に影響を与
えないようにする。次に可変インダクタンス回路４のイ
ンダクタンスを増加させて図２の群遅延特性を補償すべ
く、図３に示すような群遅延特性を発生させる。可変利
得ＦＥＴソース接地増幅回路３は可変インダクタンス回
路３のインダクタンスによって周波数の増加に比例した
直列帰還がかかるため、周波数に比例して群遅延が遅れ
る特性が得られる。一方、可変電気信号減衰回路１は可
変利得ＦＥＴソース接地増幅器３の利得と相殺するよう
に設定することで、信号電力を変えることなく群遅延特
性を補償することが出来る。
【００１６】他方、図３に示すような周波数の増加に比
例して群遅延特性が遅れる信号が入力された場合には、
可変インダクタンス回路４のインダクタンスを最小値に
設定し、可変利得ＦＥＴソース接地増幅器３を通過する
信号の群遅延特性に影響を与えないようにする。次に、
可変電気信号減衰回路１の減衰量を大きくするとともに
可変インダクタンス回路２のインダクタンスを大きくし
ていき、図３の群遅延特性を補償すべく、図２に示すよ
うな群遅延特性を発生させる。可変電気信号減衰回路１
を通過する信号は、可変インダクタンス回路２によって
付加されたインダクタンスにより、周波数の増加に比例
して接地インピーダンスが上昇するため、高域ほど減衰
量が小さくなる。すなわち周波数の増加に比例して群遅
延特性が進むようになる。また、可変電気信号減衰回路
１の減衰量を大きくすることで可変インダクタンス回路
２の可変幅を小さくする事が出来、群遅延補償特性を容
易に得られるようになる。一方、可変利得ＦＥＴソース
接地増幅器３の利得は可変電気信号減衰回路１の減衰量
と相殺するように設定することにより、信号電力を変え
ることなく図４に示すように高帯域に渡って群遅延特性
を補償することが出来る。
例して群遅延特性が遅れる信号が入力された場合には、
可変インダクタンス回路４のインダクタンスを最小値に
設定し、可変利得ＦＥＴソース接地増幅器３を通過する
信号の群遅延特性に影響を与えないようにする。次に、
可変電気信号減衰回路１の減衰量を大きくするとともに
可変インダクタンス回路２のインダクタンスを大きくし
ていき、図３の群遅延特性を補償すべく、図２に示すよ
うな群遅延特性を発生させる。可変電気信号減衰回路１
を通過する信号は、可変インダクタンス回路２によって
付加されたインダクタンスにより、周波数の増加に比例
して接地インピーダンスが上昇するため、高域ほど減衰
量が小さくなる。すなわち周波数の増加に比例して群遅
延特性が進むようになる。また、可変電気信号減衰回路
１の減衰量を大きくすることで可変インダクタンス回路
２の可変幅を小さくする事が出来、群遅延補償特性を容
易に得られるようになる。一方、可変利得ＦＥＴソース
接地増幅器３の利得は可変電気信号減衰回路１の減衰量
と相殺するように設定することにより、信号電力を変え
ることなく図４に示すように高帯域に渡って群遅延特性
を補償することが出来る。
【００１７】以上のように、本発明の実施の形態によれ
ば、可変電気信号減衰回路および可変利得ＦＥＴソース
接地増幅器と各回路のグランド間に可変インダクタンス
回路を設けることことにより、入力された信号電力を変
化させることなく広帯域にわたって１次群遅延偏差特性
を良好に補償出来る。
ば、可変電気信号減衰回路および可変利得ＦＥＴソース
接地増幅器と各回路のグランド間に可変インダクタンス
回路を設けることことにより、入力された信号電力を変
化させることなく広帯域にわたって１次群遅延偏差特性
を良好に補償出来る。
【００１８】なお、上記の説明では可変群遅延補償装置
を可変利得ＦＥＴソース接地増幅器で構成した例で示し
たが、その他の可変利得エミッタ接地増幅器を用いても
同様の作用効果を得られる。
を可変利得ＦＥＴソース接地増幅器で構成した例で示し
たが、その他の可変利得エミッタ接地増幅器を用いても
同様の作用効果を得られる。
【００１９】（実施の形態２）図５は本発明の実施の形
態２による可変群遅延特性補償装置を示す図である。図
５において可変電気信号減衰回路１は一定の入出力イン
ピーダンスにて電気信号を可変的に減衰する作用を有す
る。可変インダクタンス回路２は一端を可変電気信号減
衰回路１に接続し、他端を接地したものでインダクタン
スを可変させる作用を有する。
態２による可変群遅延特性補償装置を示す図である。図
５において可変電気信号減衰回路１は一定の入出力イン
ピーダンスにて電気信号を可変的に減衰する作用を有す
る。可変インダクタンス回路２は一端を可変電気信号減
衰回路１に接続し、他端を接地したものでインダクタン
スを可変させる作用を有する。
【００２０】次に、上記実施の形態の動作について説明
する。前述した図３に示すような周波数の増加に比例し
て群遅延特性が遅れる信号が入力された場合には、可変
電気信号減衰回路１の減衰量を大きくするとともに可変
インダクタンス回路２のインダクタンスを大きくしてい
き、図３の群遅延特性を補償すべく、図２に示すような
群遅延特性を発生させる。可変電気信号減衰回路１を通
過する信号は、可変インダクタンス回路２によって付加
されたインダクタンスにより、周波数の増加に比例して
接地インピーダンスが上昇するため、高域ほど減衰量が
小さくなる。すなわち周波数の増加に比例して群遅延特
性が進むようになる。また可変電気信号減衰器１の減衰
量を大きくすることで可変インダクタンス回路２の可変
幅を小さくする事が出来、群遅延補償特性を容易に得ら
れるようになる。
する。前述した図３に示すような周波数の増加に比例し
て群遅延特性が遅れる信号が入力された場合には、可変
電気信号減衰回路１の減衰量を大きくするとともに可変
インダクタンス回路２のインダクタンスを大きくしてい
き、図３の群遅延特性を補償すべく、図２に示すような
群遅延特性を発生させる。可変電気信号減衰回路１を通
過する信号は、可変インダクタンス回路２によって付加
されたインダクタンスにより、周波数の増加に比例して
接地インピーダンスが上昇するため、高域ほど減衰量が
小さくなる。すなわち周波数の増加に比例して群遅延特
性が進むようになる。また可変電気信号減衰器１の減衰
量を大きくすることで可変インダクタンス回路２の可変
幅を小さくする事が出来、群遅延補償特性を容易に得ら
れるようになる。
【００２１】以上のように本発明の実施の形態によれ
ば、可変電気信号減衰回路とグランド間に可変インダク
タンス回路を設けることにより、周波数の増加に比例し
て群遅延特性が遅れる１次群遅延偏差特性をもった入力
信号の群遅延偏差特性を簡単な構成にて広帯域にわたっ
て良好に補償出来る。
ば、可変電気信号減衰回路とグランド間に可変インダク
タンス回路を設けることにより、周波数の増加に比例し
て群遅延特性が遅れる１次群遅延偏差特性をもった入力
信号の群遅延偏差特性を簡単な構成にて広帯域にわたっ
て良好に補償出来る。
【００２２】（実施の形態３）図６は本発明の実施の形
態３による可変群遅延特性を有するＦＥＴソース接地増
幅器を示す図である。図６においてＦＥＴソース接地増
幅回路１０は電気信号を増幅するという作用を有する。
可変インダクタンス回路２は一端をＦＥＴソース接地増
幅回路１０に接続し、他端を接地したものでインダクタ
ンスを可変させる作用を有する。
態３による可変群遅延特性を有するＦＥＴソース接地増
幅器を示す図である。図６においてＦＥＴソース接地増
幅回路１０は電気信号を増幅するという作用を有する。
可変インダクタンス回路２は一端をＦＥＴソース接地増
幅回路１０に接続し、他端を接地したものでインダクタ
ンスを可変させる作用を有する。
【００２３】次に上記実施の形態の動作について説明す
る。前述した図２に示すような周波数の増加に比例して
群遅延が進む信号が入力された場合、可変インダクタン
ス回路２のインダクタンスを増加させて図２の群遅延特
性を補償すべく図３に示すような群遅延特性を発生させ
ることで群遅延特性を補償出来る。ＦＥＴソース接地増
幅回路１０は可変インダクタンス回路２のインダクタン
スによって周波数の増加に比例した直列帰還がかかるた
め、周波数に比例して群遅延が遅れる特性が得られるた
めである。
る。前述した図２に示すような周波数の増加に比例して
群遅延が進む信号が入力された場合、可変インダクタン
ス回路２のインダクタンスを増加させて図２の群遅延特
性を補償すべく図３に示すような群遅延特性を発生させ
ることで群遅延特性を補償出来る。ＦＥＴソース接地増
幅回路１０は可変インダクタンス回路２のインダクタン
スによって周波数の増加に比例した直列帰還がかかるた
め、周波数に比例して群遅延が遅れる特性が得られるた
めである。
【００２４】以上のように本発明の実施の形態によれ
ば、ＦＥＴソース接地増幅器とグランド間に可変インダ
クタンス回路を設けることことにより、周波数の増加に
比例して群遅延特性が遅れる１次群遅延偏差特性をもっ
た入力信号の群遅延偏差特性を簡単な構成で単一制御に
て広帯域にわたって良好に補償出来る。なお以上の説明
ではＦＥＴソース接地増幅器で構成した例で示したが、
その他のエミッタ接地増幅器についても同様に実施可能
である。
ば、ＦＥＴソース接地増幅器とグランド間に可変インダ
クタンス回路を設けることことにより、周波数の増加に
比例して群遅延特性が遅れる１次群遅延偏差特性をもっ
た入力信号の群遅延偏差特性を簡単な構成で単一制御に
て広帯域にわたって良好に補償出来る。なお以上の説明
ではＦＥＴソース接地増幅器で構成した例で示したが、
その他のエミッタ接地増幅器についても同様に実施可能
である。
【００２５】（実施の形態４）図７は本発明の実施の形
態４による可変群遅延特性を有する可変利得ＦＥＴソー
ス接地増幅器の構成図である。図７において可変電気信
号減衰回路１は一定の入出力インピーダンスにて電気信
号を可変的に減衰する作用を有する。ＦＥＴソース接地
増幅器１０は可変電気信号減衰回路１に接続され、可変
電気信号減衰回路１から出力された電気信号を増幅する
という作用を有する。可変インダクタンス回路３は一端
をＦＥＴソース接地増幅回路１０に接続し、他端を接地
したものでインダクタンスを可変させる作用を有する。
態４による可変群遅延特性を有する可変利得ＦＥＴソー
ス接地増幅器の構成図である。図７において可変電気信
号減衰回路１は一定の入出力インピーダンスにて電気信
号を可変的に減衰する作用を有する。ＦＥＴソース接地
増幅器１０は可変電気信号減衰回路１に接続され、可変
電気信号減衰回路１から出力された電気信号を増幅する
という作用を有する。可変インダクタンス回路３は一端
をＦＥＴソース接地増幅回路１０に接続し、他端を接地
したものでインダクタンスを可変させる作用を有する。
【００２６】次に上記実施の形態の構成による動作を説
明する。可変電気信号減衰回路１は、減衰量を増大して
いくと回路の接地インピーダンスが浮遊インダクタンス
によって高域ほど増加するため図２のような周波数の増
加に比例して群遅延が進む特性を示すようになる。そこ
で可変インダクタンス回路３のインダクタンスを増加さ
せることで、ＦＥＴソース接地増幅回路１０に周波数の
増加に比例した直列帰還がかかるため、図３に示すよう
な周波数に比例して群遅延が遅れる特性が得られ、可変
電気信号減衰回路１の群遅延特性をＦＥＴソース接地増
幅器にて補償できる。
明する。可変電気信号減衰回路１は、減衰量を増大して
いくと回路の接地インピーダンスが浮遊インダクタンス
によって高域ほど増加するため図２のような周波数の増
加に比例して群遅延が進む特性を示すようになる。そこ
で可変インダクタンス回路３のインダクタンスを増加さ
せることで、ＦＥＴソース接地増幅回路１０に周波数の
増加に比例した直列帰還がかかるため、図３に示すよう
な周波数に比例して群遅延が遅れる特性が得られ、可変
電気信号減衰回路１の群遅延特性をＦＥＴソース接地増
幅器にて補償できる。
【００２７】以上のように本発明の実施の形態によれ
ば、可変電気信号減衰回路とＦＥＴソース接地増幅器で
構成させる可変利得増幅器のＦＥＴソース接地増幅器と
グランド間に可変インダクタンス回路を設けることこと
により群遅延特性が広帯域にわたって平坦でかつ利得可
変幅が広い優れた可変利得増幅器を実現できる。なお以
上の説明では可変利得増幅器をＦＥＴソース接地増幅器
で構成した例で示したが、その他のエミッタ接地増幅器
についても同様に実施可能である。
ば、可変電気信号減衰回路とＦＥＴソース接地増幅器で
構成させる可変利得増幅器のＦＥＴソース接地増幅器と
グランド間に可変インダクタンス回路を設けることこと
により群遅延特性が広帯域にわたって平坦でかつ利得可
変幅が広い優れた可変利得増幅器を実現できる。なお以
上の説明では可変利得増幅器をＦＥＴソース接地増幅器
で構成した例で示したが、その他のエミッタ接地増幅器
についても同様に実施可能である。
【００２８】
【発明の効果】本発明によれば、可変電気信号減衰回
路、可変利得の増幅回路のグランド端子にそれぞれ他端
が接地された可変インダクタンス回路を接続してインダ
クタンスが可変自在な構成であり、入力された電気信号
を減衰、利得可変させ、インダクタンスを可変させるこ
とにより群遅延特性を制御し、減衰回路及び増幅回路に
よって減衰した電気信号の利得を補償することができ
る。そして、回路規模が小さくかつ広帯域にわたって良
好な１次群遅延補償特性を得ることができる。
路、可変利得の増幅回路のグランド端子にそれぞれ他端
が接地された可変インダクタンス回路を接続してインダ
クタンスが可変自在な構成であり、入力された電気信号
を減衰、利得可変させ、インダクタンスを可変させるこ
とにより群遅延特性を制御し、減衰回路及び増幅回路に
よって減衰した電気信号の利得を補償することができ
る。そして、回路規模が小さくかつ広帯域にわたって良
好な１次群遅延補償特性を得ることができる。
【図１】本発明の実施の形態１における可変群遅延補償
装置の構成を示すブロック図
装置の構成を示すブロック図
【図２】周波数に比例して群遅延が進む特性を示したグ
ラフ
ラフ
【図３】周波数に比例して群遅延が遅れる特性を示した
グラフ
グラフ
【図４】本発明の実施の形態による群遅延特性補償後の
群遅延特性を示すグラフ
群遅延特性を示すグラフ
【図５】本発明の実施の形態２における可変群遅延補償
装置の構成を示すブロック図
装置の構成を示すブロック図
【図６】本発明の実施の形態３における可変群遅延補償
装置の構成を示すブロック図
装置の構成を示すブロック図
【図７】本発明の実施の形態４における可変群遅延補償
装置の構成を示すブロック図
装置の構成を示すブロック図
１ 可変電気信号減衰回路 ２，４ 可変インダクタンス回路 ３ 可変利得ＦＥＴソース接地増幅回路 １０ ＦＥＴソース接地増幅回路
フロントページの続き Ｆターム(参考） 5J090 AA01 CA01 CA26 FA08 GN03 GN07 HA34 HN13 KA16 KA23 MA14 TA01 TA03 5J091 AA01 CA01 CA26 FA08 HA34 KA16 KA23 MA14 TA01 TA03 5J098 AA03 AA17 AB01 AB34 AC05 AC09 AC14 AC27 AD03 AD14 EA02 EA09 5J100 AA14 AA17 BA01 BA10 BB14
Claims (7)
- 【請求項１】 一定の入出力インピーダンスにて入力さ
れた電気信号を可変的に減衰させ出力する可変電気信号
減衰回路と、 前記可変電気信号減衰回路から出力された電気信号の利
得を可変可能に増幅する可変利得ＦＥＴソース接地増幅
回路と、 一端が可変電気信号減衰回路のグランド端子に接続さ
れ、他端が接地されてインダクタンスが可変可能な可変
インダクタンス回路と、 一端が可変利得ＦＥＴソース接地増幅回路のグランド端
子に接続され、他端が接地されてインダクタンスが可変
可能な可変インダクタンス回路とを備えたことを特徴と
する可変群遅延特性補償装置。 - 【請求項２】 一定の入出力インピーダンスにて入力さ
れた電気信号を可変的に減衰させ出力する可変電気信号
減衰回路と、 前記可変電気信号減衰回路から出力された電気信号の利
得を可変可能に増幅する可変利得エミッタ接地増幅回路
と、 一端が可変電気信号減衰回路のグランド端子に接続さ
れ、他端が接地されてインダクタンスが可変可能な可変
インダクタンス回路と、 一端が可変利得エミッタ接地増幅回路のグランド端子に
接続され、他端が接地されてインダクタンスが可変可能
な可変インダクタンス回路とを備えたことを特徴とする
可変群遅延特性補償装置。 - 【請求項３】 一定の入出力インピーダンスにて入力さ
れた電気信号を可変的に減衰させ出力する可変電気信号
減衰回路と、 一端が可変電気信号減衰回路のグランド端子に接続さ
れ、他端が接地されてインダクタンスが可変可能な可変
インダクタンス回路とを備えたことを特徴とする可変群
遅延特性補償装置。 - 【請求項４】 入力された電気信号を増幅して出力する
ＦＥＴソース接地増幅回路と、 一端が可変利得ＦＥＴソース接地増幅回路のグランド端
子に接続され、他端が接地されてインダクタンスが可変
可能な可変インダクタンス回路とを備えて群遅延特性を
可変出来ることを特徴とするＦＥＴソース接地増幅器。 - 【請求項５】 入力された電気信号を増幅して出力する
エミッタ接地増幅回路と、 一端がエミッタ接地増幅回路のグランド端子に接続さ
れ、他端が接地されてインダクタンスが可変可能な可変
インダクタンス回路とを備えて群遅延特性を可変出来る
ことを特徴とするエミッタ接地増幅器。 - 【請求項６】 一定の入出力インピーダンスにて入力さ
れた電気信号を可変的に減衰させ出力する可変電気信号
減衰回路と、 入力された電気信号を増幅して出力するＦＥＴソース接
地増幅回路と、 一端がＦＥＴソース接地増幅回路のグランド端子に接続
され、他端が接地されてインダクタンスが可変可能な可
変インダクタンス回路とを備えたことを特徴とする可変
利得増幅器。 - 【請求項７】 一定の入出力インピーダンスにて入力さ
れた電気信号を可変的に減衰させ出力する可変電気信号
減衰回路と、 入力された電気信号を増幅して出力するエミッタ接地増
幅回路と、 一端がエミッタ接地増幅回路のグランド端子に接続さ
れ、他端が接地されてインダクタンスが可変可能な可変
インダクタンス回路とを備えたことを特徴とする可変利
得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000060250A JP2001251147A (ja) | 2000-03-06 | 2000-03-06 | 可変群遅延特性補償装置、ｆｅｔソース接地増幅器及びエミッタ接地増幅器、並びに可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000060250A JP2001251147A (ja) | 2000-03-06 | 2000-03-06 | 可変群遅延特性補償装置、ｆｅｔソース接地増幅器及びエミッタ接地増幅器、並びに可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251147A true JP2001251147A (ja) | 2001-09-14 |
Family
ID=18580594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000060250A Pending JP2001251147A (ja) | 2000-03-06 | 2000-03-06 | 可変群遅延特性補償装置、ｆｅｔソース接地増幅器及びエミッタ接地増幅器、並びに可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001251147A (ja) |
-
2000
- 2000-03-06 JP JP2000060250A patent/JP2001251147A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138077B1 (ko) | 선형 이득 제어 증폭기 | |
| US7009452B2 (en) | Method and apparatus for increasing the linearity and bandwidth of an amplifier | |
| JP3360464B2 (ja) | フィードフォワード増幅器 | |
| JP3303141B2 (ja) | 無線周波数通信システムにおいて使用する増幅回路および増幅器の制御方法 | |
| CA2036757C (en) | Traveling wave type transversal equalizer | |
| US20130293308A1 (en) | Method and apparatus for power amplifier linearization | |
| US3753140A (en) | Equalizing network | |
| KR102122638B1 (ko) | 비대칭 다중 채널 오디오 동적 범위 처리 방법 | |
| US9825602B2 (en) | Amplifier | |
| KR0153444B1 (ko) | 주파수 특성 보정 회로 | |
| JPWO2006028288A1 (ja) | 等化フィルタ回路 | |
| JPH0683113B2 (ja) | 回線等化回路 | |
| JP2005521285A (ja) | 増幅段の増幅段出力信号における非線形の歪みを低減する装置 | |
| JP2001251147A (ja) | 可変群遅延特性補償装置、ｆｅｔソース接地増幅器及びエミッタ接地増幅器、並びに可変利得増幅器 | |
| JPH0787317B2 (ja) | 電力合成形電力増幅装置 | |
| US8160237B2 (en) | Multi-stage differential warping amplifier and method | |
| JP3176322B2 (ja) | 高減衰率を有する増幅回路 | |
| JPH03211904A (ja) | 高周波増幅器 | |
| JP2799911B2 (ja) | フィードフォワード増幅器 | |
| GB1128458A (en) | Variable gain equalizing networks | |
| JP2973684B2 (ja) | 低三次歪み増幅装置 | |
| JPH05315848A (ja) | 低歪増幅回路 | |
| US5489871A (en) | Method and circuit for reducing distortion in a filtered signal | |
| JPH0125035Y2 (ja) | ||
| US20060087369A1 (en) | Amplifier system and method |