JP2001249166A - Circuit device, package member, circuit manufacturing method, circuit test method and device - Google Patents

Circuit device, package member, circuit manufacturing method, circuit test method and device

Info

Publication number
JP2001249166A
JP2001249166A JP2000059026A JP2000059026A JP2001249166A JP 2001249166 A JP2001249166 A JP 2001249166A JP 2000059026 A JP2000059026 A JP 2000059026A JP 2000059026 A JP2000059026 A JP 2000059026A JP 2001249166 A JP2001249166 A JP 2001249166A
Authority
JP
Japan
Prior art keywords
circuit
test
circuit board
wiring pattern
thermoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000059026A
Other languages
Japanese (ja)
Other versions
JP3608998B2 (en
Inventor
Hiroko Murakami
浩子 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000059026A priority Critical patent/JP3608998B2/en
Publication of JP2001249166A publication Critical patent/JP2001249166A/en
Application granted granted Critical
Publication of JP3608998B2 publication Critical patent/JP3608998B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To heat a circuit element up to a test temperature with a simple structure without requiring a large scale thermostat, in a circuit device, which is a test object, for measuring electrically a life time of the circuit element at the prescribed test temperature. SOLUTION: A thermo-element 210 for heating the circuit element 202 up to the test temperature by thermoelectric effect is installed, and when a life test is executed, the circuit element 202 is heated up to the test temperature by thermoelectric effect of the thermo-element 210. The thermo-element 210 can accurately control the temperature by a current-carrying quantity, and can switch between heating and cooling according to the current-carrying direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路要素の回路特
性が所定の試験温度で電気的に測定される回路装置、こ
の回路装置を製造する回路製造方法、回路装置の回路要
素の回路特性を所定の試験温度で電気的に測定する回路
試験方法および装置、に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit device in which the circuit characteristics of a circuit element are electrically measured at a predetermined test temperature, a circuit manufacturing method for manufacturing the circuit device, and the circuit characteristics of the circuit element of the circuit device. The present invention relates to a circuit test method and apparatus for electrically measuring at a predetermined test temperature.

【0002】[0002]

【従来の技術】現在、各種用途に集積回路装置が利用さ
れており、その高集積化と長寿命化も進行している。し
かし、金属は電流が一定方向に通電されると反対方向に
イオンが移動するため、これが原因となって微細な金属
配線に断線などが発生することがある。
2. Description of the Related Art At present, integrated circuit devices are used for various purposes, and their integration and life are increasing. However, when a current is applied to a metal in a certain direction, ions move in the opposite direction, which may cause disconnection or the like of fine metal wiring.

【0003】上述の現象はEMと呼称されており、この
EMに起因した集積回路装置の寿命を試験する方法とし
てEM寿命試験がある。ここで、このEM寿命試験が実
行される集積回路装置と、この集積回路装置にEM寿命
試験を実行する回路試験装置との従来例を図15ないし
図20を参照して以下に説明する。
The above phenomenon is called EM, and there is an EM life test as a method for testing the life of an integrated circuit device caused by the EM. Here, a conventional example of an integrated circuit device that performs the EM life test and a circuit test device that performs the EM life test on the integrated circuit device will be described below with reference to FIGS.

【0004】なお、図15は集積回路装置を示す縦断側
面図、図16は回路要素である配線パターンの外形を示
す平面図、図17は配線パターンの等価回路を示す回路
図、図18は回路試験装置である回路試験システムの全
体構造を示す模式図、図19は回路試験システムにより
回路試験方法のメインルーチンを示すフローチャート、
図20はサブルーチンを示すフローチャート、である。
FIG. 15 is a vertical sectional side view showing an integrated circuit device, FIG. 16 is a plan view showing the outer shape of a wiring pattern as a circuit element, FIG. 17 is a circuit diagram showing an equivalent circuit of the wiring pattern, and FIG. FIG. 19 is a schematic diagram showing the overall structure of a circuit test system which is a test apparatus. FIG. 19 is a flowchart showing a main routine of a circuit test method by the circuit test system.
FIG. 20 is a flowchart showing a subroutine.

【0005】まず、ここで一従来例として例示する集積
回路装置100は、例えば、EM寿命の試験対象となる
開発途中の試作品であり、図15に示すように、主要部
品として回路基板101とパッケージ部材102とを具
備している。
[0005] First, an integrated circuit device 100 exemplified as a conventional example is, for example, a prototype under development which is to be tested for EM life. As shown in FIG. And a package member 102.

【0006】この回路基板101は、例えば、シリコン
製の半導体基板からなり、図16に示すように、その表
面には金属層からなる配線パターン104が形成されて
おり、この配線パターン104の両端に一対の電流端子
105と一対の電圧端子106とが各々一個ずつ接続さ
れている。
The circuit board 101 is made of, for example, a semiconductor substrate made of silicon. As shown in FIG. 16, a wiring pattern 104 made of a metal layer is formed on the surface thereof. A pair of current terminals 105 and a pair of voltage terminals 106 are connected one by one.

【0007】パッケージ部材102は、一個のセラミッ
ク製のパッケージ本体107と複数の金属製のリード端
子108からなり、図15に示すように、これら複数の
リード端子108がパッケージ本体107の周囲に配列
されている。そして、回路基板101はパッケージ本体
107の上面中央に搭載されており、回路基板101の
端子105,106とパッケージ部材102のリード端
子108とがボンディングワイヤ109により個々に結
線されている。
The package member 102 comprises a single ceramic package body 107 and a plurality of metal lead terminals 108, and these plurality of lead terminals 108 are arranged around the package body 107 as shown in FIG. ing. The circuit board 101 is mounted on the center of the upper surface of the package body 107, and the terminals 105 and 106 of the circuit board 101 and the lead terminals 108 of the package member 102 are individually connected by bonding wires 109.

【0008】回路試験装置である回路試験システム11
0は、図18に示すように、複数のテストボード11
1、一個の恒温槽112、コントロールユニット11
3、等を主要部品として具備しており、複数のテストボ
ード111の各々に集積回路装置100が着脱自在に実
装される。
A circuit test system 11 which is a circuit test apparatus
0 indicates a plurality of test boards 11 as shown in FIG.
1. One thermostat 112, control unit 11
The integrated circuit device 100 is detachably mounted on each of the plurality of test boards 111.

【0009】より詳細には、テストボード111の表面
には複数の回路ソケットが装着されており(図示せず)、
これら複数の回路ソケットの各々に集積回路装置100
が一個ずつ着脱自在に装着される。この回路ソケットは
テストボード111のプリント配線に実装されており、
このプリント配線は接続コネクタなどによりコントロー
ルユニット113に結線されている(図示せず)。
More specifically, a plurality of circuit sockets are mounted on the surface of the test board 111 (not shown),
The integrated circuit device 100 is provided in each of the plurality of circuit sockets.
Are detachably mounted one by one. This circuit socket is mounted on the printed wiring of the test board 111,
The printed wiring is connected to the control unit 113 by a connector or the like (not shown).

【0010】恒温槽112は、断熱性が良好なボックス
状の槽本体や、その内部温度を可変するヒータ機構から
なる(図示せず)。このような構造の恒温槽112は、集
積回路装置100が装着されてコントロールユニット1
13に結線された状態の複数のテストボード111を装
置保持手段として槽内に交換自在に保持し、外部操作に
対応して槽内の温度を可変する。
The constant temperature bath 112 is composed of a box-shaped bath main body having good heat insulation properties and a heater mechanism for changing the internal temperature (not shown). The thermostat 112 having such a structure is provided with the control unit 1 in which the integrated circuit device 100 is mounted.
A plurality of test boards 111 connected to 13 are exchangeably held in a bath as device holding means, and the temperature in the bath is varied in response to an external operation.

【0011】コントロールユニット113は、適切な制
御プログラムが事前に実装されたコンピュータシステム
からなり、制御プログラムに対応した処理動作により多
数の集積回路装置100や恒温槽112を統合制御す
る。つまり、コントロールユニット113は、抵抗測定
手段として集積回路装置100の配線パターン104の
電気抵抗を測定し、要素通電手段として配線パターン1
04に電流を通電し、温度制御手段として恒温槽112
の槽内温度を制御する。
The control unit 113 is composed of a computer system in which an appropriate control program is installed in advance, and integrally controls a large number of integrated circuit devices 100 and the thermostat 112 by processing operations corresponding to the control program. That is, the control unit 113 measures the electric resistance of the wiring pattern 104 of the integrated circuit device 100 as the resistance measuring means, and uses the wiring pattern 1 as the element energizing means.
04 is supplied with electric current, and the thermostat 112 is used as a temperature control means.
The temperature in the tank is controlled.

【0012】上述のような構成において、この回路試験
システム110では、配線パターン104のEM寿命を
試験することができる。その場合、配線パターン104
が形成されている回路基板101をパッケージ本体10
2に搭載し、試験対象の集積回路装置100を用意して
おく。
With the above-described configuration, the circuit test system 110 can test the EM life of the wiring pattern 104. In that case, the wiring pattern 104
Is mounted on the package body 10
2, an integrated circuit device 100 to be tested is prepared.

【0013】そして、図19に示すように、EM寿命試
験の試験精度を向上させるための初期設定として、複数
種類の試験温度から一つを選択してコントロールユニッ
ト113にデータ設定してから(ステップS1)、EM寿
命試験を実行することになる(ステップS2)。
As shown in FIG. 19, as an initial setting for improving the test accuracy of the EM life test, one is selected from a plurality of types of test temperatures and data is set in the control unit 113 (step S1). S1), an EM life test is executed (step S2).

【0014】その場合、図20に示すように、複数のテ
ストボード111の各々に複数の集積回路装置100を
装着し(ステップT1)、これらのテストボード111を
コントロールユニット113に配線してから恒温槽11
2の内部に設置する(ステップT2)。
In this case, as shown in FIG. 20, a plurality of integrated circuit devices 100 are mounted on each of a plurality of test boards 111 (step T1). Tank 11
2 (step T2).

【0015】つぎに、コントロールユニット113の動
作制御により恒温槽112の内部を前述の試験温度まで
加熱させ(ステップT3)、この状態でコントロールユニ
ット113により多数の集積回路装置100の配線パタ
ーン104の各々の電気抵抗を電圧端子106から個々
に測定する(ステップT4)。これで試験温度に加熱され
ながら試験電流が通電されない状態の配線パターン10
4の電気抵抗が判明するので、この電気抵抗に“1.1”
などの係数を乗算した許容抵抗を算出して登録する(ス
テップT5)。
Next, by controlling the operation of the control unit 113, the inside of the constant temperature bath 112 is heated to the test temperature described above (step T3), and in this state, the control unit 113 controls each of the wiring patterns 104 of the large number of integrated circuit devices 100. Are individually measured from the voltage terminal 106 (step T4). Thus, the wiring pattern 10 in a state where the test current is not supplied while being heated to the test temperature.
Since the electrical resistance of 4 is found, the value of "1.1"
An allowable resistance obtained by multiplying by a coefficient such as the above is calculated and registered (step T5).

【0016】つぎに、コントロールユニット113によ
り多数の配線パターン104の各々に試験電流を電流端
子105から個々に通電するが(ステップT6)、このと
き、多数の配線パターン104を複数グループに区分し
ておき、これらのグループごとに複数種類の試験電流の
一つを通電する。
Next, a test current is individually applied to each of the large number of wiring patterns 104 from the current terminal 105 by the control unit 113 (step T6). At this time, the large number of wiring patterns 104 are divided into a plurality of groups. In each of these groups, one of a plurality of types of test currents is supplied.

【0017】この試験電流の通電の開始と同時に時間の
積算も開始され、さらに、配線パターン104の電気抵
抗も継続して測定される(ステップT7)。そして、この
測定される電気抵抗が許容抵抗を超過すると(ステップ
T8)、その時間が配線パターン104ごとに記録され
る(ステップT9)。
At the same time as the start of the application of the test current, the accumulation of time is started, and the electric resistance of the wiring pattern 104 is continuously measured (step T7). When the measured electric resistance exceeds the allowable resistance (step T8), the time is recorded for each wiring pattern 104 (step T9).

【0018】この寿命試験が全部の配線パターン104
で完了すると(ステップT10)、図19に示すように、
電気抵抗が許容抵抗を超過した時間から、複数種類の試
験電流ごとに半分の配線パターン104が寿命となる時
間が算出される(ステップS3)。
This life test is performed for all the wiring patterns 104.
Is completed (step T10), as shown in FIG.
From the time when the electric resistance exceeds the allowable resistance, the time during which half of the wiring pattern 104 has a life is calculated for each of the plurality of types of test currents (step S3).

【0019】しかし、これでは複数種類の試験温度ごと
の寿命時間は測定されていないので、試験温度が切り換
えられて上述のような寿命試験が繰り返され(ステップ
S1〜S4)、複数種類の試験温度の全部でも寿命試験
が実行される。これで複数種類の試験電流と複数種類の
試験温度とで配線パターン104の寿命時間が測定され
たことになるので、試験温度の相違に対応して寿命時間
の温度依存性が検出され(ステップS5)、試験電流の相
違に対応して寿命時間の電流密度依存性が検出される
(ステップS6)。
However, in this case, the life time is not measured for each of the plurality of test temperatures, so that the test temperature is switched and the life test as described above is repeated (steps S1 to S4). Are also subjected to the life test. This means that the life time of the wiring pattern 104 has been measured with a plurality of types of test currents and a plurality of types of test temperatures, so that the temperature dependence of the life time is detected in accordance with the difference in the test temperatures (step S5). ), Current density dependence of life time is detected according to the difference of test current
(Step S6).

【0020】上述のような回路試験システム110で
は、多数の集積回路装置100の配線パターン104に
複数種類の試験電流と複数種類の試験温度とを作用させ
てEM寿命試験を実行するので、その寿命時間を精度よ
く測定することが可能である。
In the circuit test system 110 as described above, the EM life test is performed by applying a plurality of types of test currents and a plurality of types of test temperatures to the wiring patterns 104 of a large number of integrated circuit devices 100. Time can be measured accurately.

【0021】[0021]

【発明が解決しようとする課題】上述の回路試験システ
ム110では、多数の集積回路装置100の配線パター
ン104の寿命時間を精度よく測定するため、恒温槽1
12により多数の集積回路装置100の配線パターン1
04を試験温度に加熱している。しかし、恒温槽112
は内部の上方と下方とで温度が相違するので、多数の配
線パターン104を同一の試験温度に厳密に維持するこ
とは困難である。
In the circuit test system 110 described above, in order to accurately measure the life times of the wiring patterns 104 of a large number of integrated circuit devices 100, the temperature of the thermostatic bath 1 is reduced.
12, the wiring patterns 1 of a large number of integrated circuit devices 100
04 is heated to the test temperature. However, the thermostat 112
Since the temperature is different between the upper and lower portions inside, it is difficult to strictly maintain a large number of wiring patterns 104 at the same test temperature.

【0022】また、恒温槽112は装置が大規模であ
り、消費電力も膨大なので好ましくない。しかし、上述
の回路試験システム110では、微細な配線パターン1
04を試験温度に加熱するため、恒温槽112の大容量
の内部空間の全体を試験温度まで加熱するので、そのエ
ネルギ効率が良好でない。
Further, the thermostat 112 is not preferable because the equipment is large-scale and the power consumption is enormous. However, in the above-described circuit test system 110, the fine wiring pattern 1
Since the whole of the large-capacity internal space of the thermostat 112 is heated to the test temperature in order to heat the 04 to the test temperature, its energy efficiency is not good.

【0023】しかも、複数の試験温度でEM寿命試験を
実行するためには、前述のように恒温槽112が一個な
らば試験温度を切り換えて寿命試験を繰り返す必要があ
るので作業が遅滞することになり、寿命試験を一度で完
了するためには複数の恒温槽112が必要となるので装
置規模が過大となる。
In addition, in order to execute the EM life test at a plurality of test temperatures, if there is only one thermostat 112, it is necessary to switch the test temperature and repeat the life test, so that the work is delayed. In order to complete the life test at one time, a plurality of thermostats 112 are required, so that the scale of the apparatus becomes excessive.

【0024】上述のような課題の解決を目的とした集積
回路装置は、例えば、特開平11−204607号公報や特開平
07−201944号公報などに開示されている。これらの公報
に開示された集積回路装置は、試験対象の配線パターン
の近傍に発熱抵抗体を形成し、この発熱抵抗体により配
線パターンを試験温度とする。
An integrated circuit device for solving the above-mentioned problems is disclosed in, for example, Japanese Patent Application Laid-Open No. 11-204607 and
07-201944 and the like. In the integrated circuit devices disclosed in these publications, a heating resistor is formed near a wiring pattern to be tested, and the wiring pattern is set to a test temperature by the heating resistor.

【0025】しかし、発熱抵抗体は発熱温度を厳密に制
御することが困難であり、配線パターンを試験温度に正
確に維持することができないので、EM寿命試験の精度
が低下することになる。さらに、寿命試験によっては試
験対象の回路要素の冷却が必要な場合も想定できるが、
発熱抵抗体では回路要素を冷却することはできない。
However, it is difficult to precisely control the heating temperature of the heating resistor, and the wiring pattern cannot be accurately maintained at the test temperature, so that the accuracy of the EM life test decreases. Furthermore, depending on the life test, the circuit element under test may need to be cooled.
Heating resistors cannot cool circuit elements.

【0026】本発明は上述のような課題に鑑みてなされ
たものであり、寿命試験を簡単に実行できる回路装置、
寿命試験を簡単に実行できる回路装置のパッケージ部
材、寿命試験を簡単に実行できる回路装置を製造する回
路製造方法、回路装置の寿命試験を簡単に実行できる回
路試験方法および装置、の少なくとも一つを提供するこ
とを目的とする。
The present invention has been made in view of the above-described problems, and has a circuit device capable of easily performing a life test.
At least one of a package member of a circuit device capable of easily performing a life test, a circuit manufacturing method for manufacturing a circuit device capable of easily performing a life test, and a circuit test method and a device capable of easily performing a life test of the circuit device. The purpose is to provide.

【0027】[0027]

【課題を解決するための手段】本発明の回路装置は、回
路要素の回路特性が所定の試験温度で電気的に測定され
る試験対象の回路装置であって、前記回路要素を熱電効
果により前記試験温度とする熱電素子を具備している。
A circuit device according to the present invention is a circuit device to be tested in which circuit characteristics of circuit elements are electrically measured at a predetermined test temperature. It has a thermoelectric element for the test temperature.

【0028】従って、本発明の回路装置の回路特性を測
定する場合、その熱電素子の熱電効果により回路要素が
所定の試験温度とされる。熱電素子は熱電効果により温
度が変化するので、通電量により所望の温度に制御され
る。一般的に熱電素子は通電方向により熱伝導の方向が
切り換えられるので、回路要素の加熱と冷却とが所望に
より実行される。
Therefore, when measuring the circuit characteristics of the circuit device of the present invention, the circuit element is set to a predetermined test temperature due to the thermoelectric effect of the thermoelectric element. Since the temperature of the thermoelectric element changes due to the thermoelectric effect, the temperature is controlled to a desired temperature by the amount of electricity. In general, the direction of heat conduction of a thermoelectric element is switched depending on the direction of conduction, so that heating and cooling of circuit elements are performed as desired.

【0029】なお、このように試験温度で測定される回
路要素の回路特性は、例えば、配線パターンのEM寿命
時間、トランジスタのオン電流(の温度依存性)、トラン
ジスタの閾値電圧(の温度依存性)、等がある。
The circuit characteristics of the circuit element measured at the test temperature as described above include, for example, the EM lifetime of the wiring pattern, the on-current of the transistor (temperature dependence), and the threshold voltage of the transistor (temperature dependence). ), Etc.

【0030】上述のような回路装置において、前記熱電
素子と前記回路要素とが同一の回路基板に形成されてい
ることも可能である。この場合、試験対象の回路要素が
形成されている回路基板に熱電素子も形成されているの
で、回路要素の近傍に別体の熱電素子を配置する必要が
ない。
In the above-described circuit device, it is possible that the thermoelectric element and the circuit element are formed on the same circuit board. In this case, since the thermoelectric element is also formed on the circuit board on which the circuit element to be tested is formed, there is no need to arrange a separate thermoelectric element near the circuit element.

【0031】上述のような回路装置において、前記回路
要素は、前記回路基板の上面に形成されており、前記熱
電素子は、前記回路要素の上方以外の位置に配置されて
いることも可能である。この場合、回路基板の上面に回
路要素が位置するので、試験が終了した回路要素が回路
基板の上方から観察される。熱電素子は回路要素の近傍
に位置するが上方には位置しないので、回路要素の観察
が熱電素子により阻害されることはない。
In the above-described circuit device, the circuit element may be formed on an upper surface of the circuit board, and the thermoelectric element may be arranged at a position other than above the circuit element. . In this case, since the circuit element is located on the upper surface of the circuit board, the circuit element on which the test has been completed is observed from above the circuit board. Since the thermoelectric element is located near the circuit element but not above, the observation of the circuit element is not hindered by the thermoelectric element.

【0032】上述のような回路装置において、前記熱電
素子は、一個の接合電極の両端と一対の端子電極とがn
型半導体とp型半導体とを個々に介してП型に接続され
たペルチェ素子からなり、前記回路要素は、前記熱電素
子の接合電極の上方に位置していることも可能である。
この場合、П型のペルチェ素子は一対の端子電極に所定
の電流が通電されると接合電極が所定の温度となるの
で、この接合電極の上方に位置する回路要素が試験温度
とされる。
In the above-described circuit device, the thermoelectric element is configured such that both ends of one bonding electrode and a pair of terminal electrodes are n.
It is also possible that the circuit element comprises a Peltier element connected in a П-shape via a type semiconductor and a p-type semiconductor individually, and the circuit element is located above a junction electrode of the thermoelectric element.
In this case, when a predetermined current is applied to the pair of terminal electrodes, the junction electrode of the П-shaped Peltier element reaches a predetermined temperature, and the circuit element located above the junction electrode is set to the test temperature.

【0033】上述のような回路装置において、前記回路
要素と前記熱電素子との間隙に熱を拡散して均一化する
熱拡散手段が設けられていることも可能である。この場
合、熱電素子の接合電極の温度変化により回路要素が所
定の試験温度とされるとき、熱電素子と回路要素とを伝
導される熱が熱拡散手段により拡散されて均一化され
る。
In the above-described circuit device, it is possible to provide a heat diffusing means for diffusing heat into the gap between the circuit element and the thermoelectric element to make the heat uniform. In this case, when the circuit element is brought to a predetermined test temperature due to a change in the temperature of the junction electrode of the thermoelectric element, the heat conducted between the thermoelectric element and the circuit element is diffused by the heat diffusion means and made uniform.

【0034】上述のような回路装置において、一個のパ
ッケージ本体と複数のリード端子からなるパッケージ部
材も具備しており、前記回路要素が前記熱電素子とは別
体の回路基板に形成されており、この回路基板と前記熱
電素子とが前記パッケージ部材のパッケージ本体に搭載
されており、前記熱電素子と前記回路要素とが複数の前
記リード端子に個々に結線されていることも可能であ
る。
In the above-described circuit device, a package member including one package body and a plurality of lead terminals is also provided, and the circuit element is formed on a circuit board separate from the thermoelectric element. The circuit board and the thermoelectric element may be mounted on a package body of the package member, and the thermoelectric element and the circuit element may be individually connected to a plurality of the lead terminals.

【0035】この場合、微小な回路基板が大型のパッケ
ージ本体に搭載されているので取り扱いが容易であり、
微細な回路要素と熱電素子とが大型のリード端子に結線
されているので通電も容易である。試験対象の回路要素
が形成されている回路基板と熱電素子とがパッケージ部
材に搭載されているので、回路基板の近傍に別体の熱電
素子を配置する必要もない。
In this case, since the minute circuit board is mounted on the large package body, the handling is easy.
Since the fine circuit elements and the thermoelectric elements are connected to the large lead terminals, it is easy to conduct electricity. Since the circuit board on which the circuit element to be tested is formed and the thermoelectric element are mounted on the package member, it is not necessary to arrange a separate thermoelectric element near the circuit board.

【0036】上述のような回路装置において、前記熱電
素子は、一個の接合電極の両端と一対の端子電極とがn
型半導体とp型半導体とを個々に介してП型に接続され
たペルチェ素子からなり、前記回路基板は、前記熱電素
子の接合電極の上方に配置されていることも可能であ
る。この場合、П型のペルチェ素子は一対の端子電極に
所定の電流が通電されると接合電極が所定の温度となる
ので、この接合電極の上方に位置する回路基板を介して
回路要素が試験温度とされる。
In the above-described circuit device, the thermoelectric element is configured such that both ends of one bonding electrode and a pair of terminal electrodes are n.
It is also possible that the circuit board comprises a Peltier element which is connected in a П shape via a type semiconductor and a p-type semiconductor individually, and the circuit board is arranged above a junction electrode of the thermoelectric element. In this case, when a predetermined current is applied to the pair of terminal electrodes, the junction electrode reaches a predetermined temperature in the П-type Peltier element, so that the circuit element is tested at the test temperature via the circuit board located above the junction electrode. It is said.

【0037】上述のような回路装置において、前記回路
基板と前記熱電素子との間隙に熱を拡散して均一化する
熱拡散手段が設けられていることも可能である。この場
合、熱電素子の接合電極の温度変化により回路基板を介
して回路要素が所定の試験温度とされるとき、熱電素子
と回路基板とを伝導される熱が熱拡散手段により拡散さ
れて均一化される。
In the above-described circuit device, it is possible to provide a heat diffusing means for diffusing heat into the gap between the circuit board and the thermoelectric element to make the heat uniform. In this case, when the circuit element is brought to a predetermined test temperature via the circuit board due to a change in the temperature of the junction electrode of the thermoelectric element, the heat conducted between the thermoelectric element and the circuit board is diffused by the heat diffusion means and made uniform. Is done.

【0038】上述のような回路装置において、前記回路
要素は、試験電流が通電されて電気抵抗の変化から回路
特性としてEM寿命の寿命時間が測定される配線パター
ンからなることも可能である。この場合、回路要素であ
る配線パターンは、試験電流が通電されて電気抵抗の変
化からEM寿命の寿命時間が測定されるとき、熱電素子
により試験温度とされる。
[0038] In the above-described circuit device, the circuit element may be formed of a wiring pattern in which a test current is applied and a life time of an EM life is measured as a circuit characteristic from a change in electric resistance. In this case, when a test current is applied and the life time of the EM life is measured from a change in electric resistance, the wiring pattern as a circuit element is set to a test temperature by a thermoelectric element.

【0039】本発明のパッケージ部材は、試験対象の回
路装置の回路要素の回路特性が所定の試験温度で電気的
に測定される回路基板が搭載されるパッケージ部材であ
って、前記回路基板が搭載されるパッケージ本体と、前
記回路基板の回路要素が一部に結線される複数のリード
端子と、これら複数のリード端子の一部に結線されてい
て前記回路基板を介して前記回路要素を熱電効果により
前記試験温度とする熱電素子と、を具備している。
The package member of the present invention is a package member on which a circuit board on which circuit characteristics of circuit elements of a circuit device to be tested is electrically measured at a predetermined test temperature is mounted. Package body, a plurality of lead terminals to which circuit elements of the circuit board are partially connected, and a thermoelectric effect which is connected to a part of the plurality of lead terminals and passes the circuit element through the circuit board. And a thermoelectric element having the above-mentioned test temperature.

【0040】従って、本発明のパッケージ部材に回路基
板を搭載して回路特性を測定する場合、微小な回路基板
は大型のパッケージ本体に搭載されるので機械的な取り
扱いが容易となり、微細な回路要素は大型のリード端子
に結線されるので電気的な取り扱いも容易となる。そし
て、熱電素子の熱電効果により回路基板の温度が制御さ
れるので、この回路基板の回路要素が所定の試験温度と
される。熱電素子は熱電効果により温度が変化するの
で、通電量により所望の温度に制御される。一般的に熱
電素子は通電方向により熱伝導の方向が切り換えられる
ので、回路基板の加熱と冷却とが所望により実行され
る。
Therefore, when the circuit characteristics are measured by mounting the circuit board on the package member of the present invention, the fine circuit board is mounted on the large package body, so that the mechanical handling becomes easy and the fine circuit element Is electrically connected to a large lead terminal, which facilitates electrical handling. Since the temperature of the circuit board is controlled by the thermoelectric effect of the thermoelectric element, the circuit elements of the circuit board are set to a predetermined test temperature. Since the temperature of the thermoelectric element changes due to the thermoelectric effect, the temperature is controlled to a desired temperature by the amount of electricity. In general, the direction of heat conduction of a thermoelectric element is switched according to the direction of conduction, so that heating and cooling of the circuit board are performed as desired.

【0041】上述のようなパッケージ部材において、前
記熱電素子は、一個の接合電極の両端と一対の端子電極
とがn型半導体とp型半導体とを個々に介してП型に接
続されたペルチェ素子からなり、前記接合電極は、前記
回路基板が配置される位置の下方に搭載されていること
も可能である。この場合、П型のペルチェ素子は一対の
端子電極に所定の電流が通電されると接合電極が所定の
温度となるので、この接合電極の上方に位置する回路基
板の回路要素が試験温度とされる。
In the above-mentioned package member, the thermoelectric element may be a Peltier element in which both ends of one bonding electrode and a pair of terminal electrodes are connected in a П shape through an n-type semiconductor and a p-type semiconductor individually. And the bonding electrode may be mounted below a position where the circuit board is arranged. In this case, when a predetermined current is applied to the pair of terminal electrodes, the junction electrode of the は -shaped Peltier element reaches a predetermined temperature. Therefore, the circuit element of the circuit board located above the junction electrode is set to the test temperature. You.

【0042】上述のようなパッケージ部材において、前
記回路基板が配置される位置と前記熱電素子との間隙に
熱を拡散して均一化する熱拡散手段が設けられているこ
とも可能である。この場合、熱電素子の接合電極の温度
変化により回路基板が所定の試験温度とされるとき、熱
電素子と回路基板とを伝導される熱が熱拡散手段により
拡散されて均一化される。
In the above-described package member, it is also possible to provide a heat diffusing means for diffusing heat to the gap between the position where the circuit board is arranged and the thermoelectric element to make it uniform. In this case, when the circuit board is brought to a predetermined test temperature due to a change in the temperature of the bonding electrode of the thermoelectric element, heat conducted between the thermoelectric element and the circuit board is diffused by the heat diffusion means and made uniform.

【0043】本発明の回路製造方法は、回路基板に形成
されている回路要素の回路特性が所定の試験温度で電気
的に測定される試験対象の回路装置を製造する回路製造
方法であって、前記回路要素を熱電効果により前記試験
温度とする熱電素子も前記回路基板に形成する。
A circuit manufacturing method according to the present invention is a circuit manufacturing method for manufacturing a circuit device to be tested in which circuit characteristics of circuit elements formed on a circuit board are electrically measured at a predetermined test temperature. A thermoelectric element for setting the circuit element to the test temperature by a thermoelectric effect is also formed on the circuit board.

【0044】従って、本発明の回路製造方法により試験
対象の回路装置を製造すると、この回路装置の回路基板
には回路要素とともに熱電素子も形成される。このた
め、製造した回路装置の回路特性を測定するときには、
その熱電素子の熱電効果により回路要素が所定の試験温
度とされる。
Accordingly, when a circuit device to be tested is manufactured by the circuit manufacturing method of the present invention, a thermoelectric element is formed together with the circuit element on the circuit board of the circuit device. For this reason, when measuring the circuit characteristics of the manufactured circuit device,
The circuit element is set to a predetermined test temperature by the thermoelectric effect of the thermoelectric element.

【0045】本発明の第一の回路試験方法は、試験対象
の回路装置の回路要素を所定の試験温度にして回路特性
を電気的に測定する回路試験方法であって、本発明の回
路装置の前記熱電素子に所定の電流を通電しながら前記
回路要素の回路特性を測定する。従って、本発明の回路
試験方法では、本発明の回路装置の回路要素の回路特性
を測定するとき、その熱電素子にも所定の電流が通電さ
れるので、この通電による熱電素子の熱電効果により回
路要素が試験温度とされる。
The first circuit test method of the present invention is a circuit test method for electrically measuring circuit characteristics at a predetermined test temperature of a circuit element of a circuit device to be tested. A circuit characteristic of the circuit element is measured while applying a predetermined current to the thermoelectric element. Therefore, in the circuit test method of the present invention, when measuring the circuit characteristics of the circuit elements of the circuit device of the present invention, a predetermined current is also supplied to the thermoelectric element. The element is taken to the test temperature.

【0046】本発明の第二の回路試験方法は、試験対象
の回路装置の回路基板に回路要素として形成されている
配線パターンを所定の試験温度にするとともに所定の試
験電流を通電し、前記配線パターンの回路特性としてE
M寿命を電気抵抗の変化により試験する回路試験方法で
あって、本発明の回路装置の前記配線パターンに前記試
験電流を通電するとともに前記熱電素子に固有の電流を
通電する。従って、本発明の回路試験方法では、本発明
の回路装置の配線パターンに試験電流が通電されると
き、その熱電素子にも所定の電流が通電されるので、こ
の通電による熱電素子の熱電効果により配線パターンが
試験温度とされる。
According to a second circuit test method of the present invention, a wiring pattern formed as a circuit element on a circuit board of a circuit device to be tested is set to a predetermined test temperature and a predetermined test current is applied to the wiring pattern. E as the circuit characteristic of the pattern
A circuit test method for testing M life by a change in electric resistance, wherein the test current is applied to the wiring pattern of the circuit device of the present invention and a unique current is applied to the thermoelectric element. Therefore, in the circuit test method of the present invention, when a test current is applied to the wiring pattern of the circuit device of the present invention, a predetermined current is also applied to the thermoelectric element. The wiring pattern is set to the test temperature.

【0047】本発明の第三の回路試験方法は、試験対象
の回路装置の回路基板に形成されている回路要素を所定
の試験温度にして回路特性を電気的に測定する回路試験
方法であって、本発明のパッケージ部材のパッケージ本
体に前記回路基板を搭載し、この回路基板の回路要素を
前記パッケージ部材のリード端子に結線し、前記熱電素
子に所定の電流を通電しながら前記パッケージ部材のリ
ード端子から前記回路基板の回路要素の回路特性を測定
する。
A third circuit test method of the present invention is a circuit test method for electrically measuring circuit characteristics by setting a circuit element formed on a circuit board of a circuit device to be tested to a predetermined test temperature. Mounting the circuit board on a package body of the package member of the present invention, connecting circuit elements of the circuit board to lead terminals of the package member, and applying a predetermined current to the thermoelectric element to lead the package member. The circuit characteristics of the circuit elements of the circuit board are measured from the terminals.

【0048】従って、本発明の回路試験方法では、微小
な回路基板は大型のパッケージ本体に搭載されるので機
械的な取り扱いが容易となり、微細な回路要素は大型の
リード端子に結線されるので電気的な取り扱いも容易と
なる。そして、本発明の回路装置の回路要素の回路特性
を測定するとき、パッケージ部材の熱電素子にも所定の
電流を通電するので、この通電による熱電素子の熱電効
果により回路要素が試験温度とされる。
Therefore, according to the circuit test method of the present invention, the fine circuit board is mounted on the large package body, so that it is easy to handle mechanically, and the fine circuit elements are connected to the large lead terminals. Handling is also easy. When measuring the circuit characteristics of the circuit element of the circuit device of the present invention, a predetermined current is also applied to the thermoelectric element of the package member, and the circuit element is set to the test temperature by the thermoelectric effect of the thermoelectric element due to the energization. .

【0049】本発明の第四の回路試験方法は、試験対象
の回路装置の回路基板に回路要素として形成されている
配線パターンを所定の試験温度にするとともに所定の試
験電流を通電し、前記配線パターンの回路特性としてE
M寿命を電気抵抗の変化により試験する回路試験方法で
あって、本発明のパッケージ部材のパッケージ本体に前
記回路基板を搭載し、この回路基板の配線パターンを前
記パッケージ部材のリード端子に結線し、前記パッケー
ジ部材のリード端子から前記回路基板の配線パターンに
前記試験電流を通電するとともに前記熱電素子に固有の
電流を通電する。
According to a fourth circuit test method of the present invention, a wiring pattern formed as a circuit element on a circuit board of a circuit device to be tested is set to a predetermined test temperature and a predetermined test current is applied to the wiring pattern. E as the circuit characteristic of the pattern
A circuit test method for testing M life by a change in electric resistance, wherein the circuit board is mounted on a package body of a package member of the present invention, and a wiring pattern of the circuit board is connected to a lead terminal of the package member. The test current is supplied from the lead terminal of the package member to the wiring pattern of the circuit board, and a current specific to the thermoelectric element is supplied.

【0050】従って、本発明の回路試験方法では、微小
な回路基板は大型のパッケージ本体に搭載されるので機
械的な取り扱いが容易となり、微細な配線パターンは大
型のリード端子に結線されるので電気的な取り扱いも容
易となる。そして、本発明の回路装置の配線パターンに
試験電流を通電するとき、パッケージ部材の熱電素子に
も所定の電流を通電するので、この通電による熱電素子
の熱電効果により配線パターンが試験温度とされる。
Therefore, in the circuit test method of the present invention, the fine circuit board is mounted on the large package body, so that it can be easily handled mechanically, and the fine wiring pattern is connected to the large lead terminals, so that the electric circuit is electrically connected. Handling is also easy. When a test current is applied to the wiring pattern of the circuit device of the present invention, a predetermined current is also applied to the thermoelectric element of the package member. Therefore, the wiring pattern is set to the test temperature by the thermoelectric effect of the thermoelectric element due to the energization. .

【0051】本発明の第一の回路試験装置は、試験対象
の回路装置の回路基板に形成されている回路要素を所定
の試験温度にして回路特性を電気的に測定する回路試験
装置であって、本発明の回路装置の熱電素子に所定の電
流を通電する素子通電手段と、前記回路要素の回路特性
を測定する特性測定手段と、を具備している。
The first circuit test apparatus of the present invention is a circuit test apparatus for electrically measuring circuit characteristics by setting a circuit element formed on a circuit board of a circuit device to be tested to a predetermined test temperature. The circuit device according to the present invention includes an element energizing unit for applying a predetermined current to the thermoelectric element, and a characteristic measuring unit for measuring a circuit characteristic of the circuit element.

【0052】従って、本発明の回路試験装置による回路
試験方法では、本発明の回路装置の回路要素の回路特性
を特性測定手段が測定する。ただし、回路基板の熱電素
子に素子通電手段が所定の電流を通電するので、この通
電による熱電素子の熱電効果により回路要素が試験温度
とされる。
Therefore, in the circuit test method using the circuit test apparatus of the present invention, the characteristic measuring means measures the circuit characteristics of the circuit elements of the circuit apparatus of the present invention. However, since the element energizing means applies a predetermined current to the thermoelectric element on the circuit board, the circuit element is set to the test temperature by the thermoelectric effect of the thermoelectric element due to the energization.

【0053】本発明の第二の回路試験装置は、試験対象
の回路装置の回路基板に形成されている回路要素を所定
の試験温度にして回路特性を電気的に測定する回路試験
装置であって、前記回路基板が搭載される本発明のパッ
ケージ部材と、このパッケージ部材の熱電素子に所定の
電流を通電する素子通電手段と、前記回路基板の回路要
素の回路特性を測定する特性測定手段と、を具備してい
る。
The second circuit test apparatus of the present invention is a circuit test apparatus for electrically measuring circuit characteristics by setting a circuit element formed on a circuit board of a circuit device to be tested to a predetermined test temperature. A package member of the present invention on which the circuit board is mounted, element energizing means for applying a predetermined current to a thermoelectric element of the package member, and characteristic measuring means for measuring circuit characteristics of circuit elements of the circuit board; Is provided.

【0054】従って、本発明の回路試験装置による回路
試験方法では、試験対象の回路装置の回路基板が本発明
のパッケージ部材に搭載され、このパッケージ部材に搭
載された回路基板の回路要素の回路特性を特性測定手段
が測定する。ただし、回路基板の熱電素子にも素子通電
手段が所定の電流を通電するので、この通電による熱電
素子の熱電効果により回路要素が試験温度とされる。
Therefore, according to the circuit test method using the circuit test apparatus of the present invention, the circuit board of the circuit device to be tested is mounted on the package member of the present invention, and the circuit characteristics of the circuit elements of the circuit board mounted on the package member are determined. Is measured by the characteristic measuring means. However, since the element energizing means applies a predetermined current also to the thermoelectric element on the circuit board, the circuit element is set to the test temperature by the thermoelectric effect of the thermoelectric element due to the energization.

【0055】本発明の第三の回路試験装置は、試験対象
の回路装置の回路基板に回路要素として形成されている
配線パターンを所定の試験温度にするとともに所定の試
験電流を通電し、前記配線パターンの回路特性としてE
M寿命を電気抵抗の変化により試験する回路試験装置で
あって、本発明の回路装置の配線パターンの電気抵抗を
測定する抵抗測定手段と、前記配線パターンに前記試験
電流を通電する要素通電手段と、前記回路基板の熱電素
子に固有の電流を通電する素子通電手段と、を具備して
いる。
A third circuit test apparatus according to the present invention is characterized in that a wiring pattern formed as a circuit element on a circuit board of a circuit device to be tested is set to a predetermined test temperature, and a predetermined test current is applied to the wiring pattern. E as the circuit characteristic of the pattern
A circuit test apparatus for testing M life by a change in electric resistance, a resistance measuring means for measuring an electric resistance of a wiring pattern of the circuit device of the present invention, and an element energizing means for applying the test current to the wiring pattern. And an element energizing means for applying a current unique to the thermoelectric element of the circuit board.

【0056】従って、本発明の回路試験装置による回路
試験方法では、本発明の回路装置の配線パターンに要素
通電手段が電流を通電し、配線パターンの電気抵抗を抵
抗測定手段が測定する。ただし、回路基板の熱電素子に
も素子通電手段が固有の電流を通電するので、この通電
による熱電素子の熱電効果により配線パターンが試験温
度とされる。
Therefore, in the circuit test method using the circuit test apparatus of the present invention, the element energizing means applies a current to the wiring pattern of the circuit apparatus of the present invention, and the electric resistance of the wiring pattern is measured by the resistance measuring means. However, since the element energizing means applies a unique current to the thermoelectric element on the circuit board, the wiring pattern is set to the test temperature by the thermoelectric effect of the thermoelectric element due to the energization.

【0057】本発明の第四の回路試験装置は、試験対象
の回路装置の回路基板に回路要素として形成されている
配線パターンを所定の試験温度にするとともに所定の試
験電流を通電し、前記配線パターンの回路特性としてE
M寿命を電気抵抗の変化により試験する回路試験装置で
あって、前記回路基板が搭載される本発明のパッケージ
部材と、このパッケージ部材に搭載された前記回路基板
の配線パターンの電気抵抗を測定する抵抗測定手段と、
前記回路基板の配線パターンに前記試験電流を通電する
要素通電手段と、前記パッケージ部材の熱電素子に固有
の電流を通電する素子通電手段と、を具備している。
The fourth circuit test apparatus of the present invention sets a wiring pattern formed as a circuit element on a circuit board of a circuit device to be tested to a predetermined test temperature and applies a predetermined test current to the wiring pattern. E as the circuit characteristic of the pattern
A circuit test apparatus for testing M life by a change in electric resistance, wherein an electric resistance of a package member of the present invention on which the circuit board is mounted and a wiring pattern of the circuit board mounted on the package member are measured. Resistance measuring means;
An element energizing unit for applying the test current to the wiring pattern of the circuit board, and an element energizing unit for applying a current unique to the thermoelectric element of the package member.

【0058】従って、本発明の回路試験装置による回路
試験方法では、試験対象の回路装置の回路基板が本発明
のパッケージ部材に搭載され、このパッケージ部材に搭
載された回路基板の配線パターンに要素通電手段が電流
を通電し、配線パターンの電気抵抗を抵抗測定手段が測
定する。ただし、回路基板の熱電素子にも素子通電手段
が固有の電流を通電するので、この通電による熱電素子
の熱電効果により配線パターンが試験温度とされる。
Therefore, in the circuit testing method using the circuit testing apparatus of the present invention, the circuit board of the circuit device to be tested is mounted on the package member of the present invention, and the element pattern is supplied to the wiring pattern of the circuit board mounted on the package member. The means supplies a current, and the electric resistance of the wiring pattern is measured by the resistance measuring means. However, since the element energizing means applies a unique current to the thermoelectric element on the circuit board, the wiring pattern is set to the test temperature by the thermoelectric effect of the thermoelectric element due to the energization.

【0059】[0059]

【発明の実施の形態】本発明の実施の第一の形態を図1
ないし図5を参照して以下に説明する。ただし、これよ
り以下の説明において前述した一従来例と同一の部分
は、同一の名称および符号を使用して詳細な説明は省略
する。
FIG. 1 shows a first embodiment of the present invention.
This will be described below with reference to FIG. However, in the following description, the same portions as those of the above-described conventional example will be denoted by the same names and symbols, and detailed description thereof will be omitted.

【0060】なお、図1は本発明の実施の第一の形態の
集積回路装置の回路要素である配線パターンや熱電素子
であるペルチェ素子などの構造を示す平面図、図2は図
1のA−A断面図、図3は本実施の形態の回路試験装置
の全体構造を示す模式図、図4および図5は本実施の形
態の集積回路装置を製造する回路製造方法を示す工程
図、図6は本実施の形態の集積回路装置の寿命時間を測
定する回路試験方法を示すフローチャート、である。
FIG. 1 is a plan view showing the structure of a wiring pattern or a Peltier element which is a thermoelectric element of the integrated circuit device according to the first embodiment of the present invention, and FIG. -A cross-sectional view, FIG. 3 is a schematic diagram showing the entire structure of the circuit test apparatus of the present embodiment, FIGS. 4 and 5 are process diagrams showing a circuit manufacturing method for manufacturing the integrated circuit device of the present embodiment, 6 is a flowchart showing a circuit test method for measuring the lifetime of the integrated circuit device according to the present embodiment.

【0061】本実施の形態の集積回路装置200も、前
述した集積回路装置100と同様に、図3に示すよう
に、パッケージ部材102に回路基板201が搭載され
ており、この回路基板201の表面に配線パターン20
2と一対の電流端子203と一対の電圧端子204とが
形成されている。
In the integrated circuit device 200 of the present embodiment, similarly to the above-described integrated circuit device 100, a circuit board 201 is mounted on a package member 102 as shown in FIG. Wiring pattern 20
2, a pair of current terminals 203 and a pair of voltage terminals 204 are formed.

【0062】ただし、本実施の形態の集積回路装置20
0では、前述した集積回路装置100とは相違して、回
路基板201に熱電素子としてペルチェ素子210も形
成されており、このペルチェ素子210の上方に配線パ
ターン202が位置している。
However, the integrated circuit device 20 of the present embodiment
In the case of No. 0, unlike the above-described integrated circuit device 100, a Peltier element 210 is also formed as a thermoelectric element on the circuit board 201, and the wiring pattern 202 is located above the Peltier element 210.

【0063】より詳細には、図1および図2に示すよう
に、回路基板201の表面には一対の端子電極211,
212が並列に形成されており、これら一対の端子電極
211,212の各々の上面には、n型半導体213と
p型半導体214とが個々に積層されている。
More specifically, as shown in FIGS. 1 and 2, a pair of terminal electrodes 211,
212 are formed in parallel, and an n-type semiconductor 213 and a p-type semiconductor 214 are individually stacked on the upper surfaces of the pair of terminal electrodes 211 and 212, respectively.

【0064】これら一対の半導体213,214の上面
には一個の接合電極215が積層されているので、これ
でП型のペルチェ素子210が形成されている。なお、
このペルチェ素子210では、接合電極215が平面形
状で配線パターン202をカバーする長方形状に形成さ
れており、その長手方向の両端に半導体213,214
や端子電極211,212が位置している。
Since one bonding electrode 215 is laminated on the upper surfaces of the pair of semiconductors 213 and 214, the П-type Peltier device 210 is formed by this. In addition,
In the Peltier device 210, the bonding electrode 215 is formed in a rectangular shape that covers the wiring pattern 202 in a planar shape, and semiconductors 213 and 214 are provided at both ends in the longitudinal direction.
And terminal electrodes 211 and 212 are located.

【0065】ペルチェ素子210の接合電極215の上
面には、熱拡散手段である熱拡散板216が積層されて
おり、この熱拡散板216の表面に絶縁層217を介し
て配線パターン202が積層されている。熱拡散板21
6は、アルミニウムなどの熱伝導性が良好な金属からな
り、その長手方向に多数のスリット218が形成されて
いる。
On the upper surface of the joining electrode 215 of the Peltier element 210, a heat diffusion plate 216 as heat diffusion means is laminated, and on the surface of the heat diffusion plate 216, a wiring pattern 202 is laminated via an insulating layer 217. ing. Thermal diffusion plate 21
Numeral 6 is made of a metal having good thermal conductivity such as aluminum, and has a number of slits 218 formed in its longitudinal direction.

【0066】なお、配線パターン202の両端には電流
端子203と電圧端子204とが接続されているが、ペ
ルチェ素子210の端子電極211,212にも素子端
子219が接続されており、これらの素子端子219が
電流端子203と電圧端子204とに並設されている。
The current terminal 203 and the voltage terminal 204 are connected to both ends of the wiring pattern 202. The element terminals 219 and 212 of the Peltier element 210 are also connected to the element terminals 219. A terminal 219 is provided in parallel with the current terminal 203 and the voltage terminal 204.

【0067】本実施の形態の回路試験装置である回路試
験システム220は、前述した回路試験システム110
と同様に、複数のテストボード111と一個のコントロ
ールユニット221とを具備しているが、恒温槽112
は具備していない。コントロールユニット221は、適
切な制御プログラムが事前に実装されたコンピュータシ
ステムからなり、制御プログラムに対応した処理動作に
より多数の集積回路装置200を動作制御する。
The circuit test system 220 as the circuit test apparatus of the present embodiment is the same as the circuit test system 110 described above.
In the same manner as in the above, a plurality of test boards 111 and one control unit 221 are provided.
Is not provided. The control unit 221 is formed of a computer system in which an appropriate control program is mounted in advance, and controls the operation of many integrated circuit devices 200 by processing operations corresponding to the control program.

【0068】つまり、本実施の形態のコントロールユニ
ット221は、前述したコントロールユニット113と
同様に、要素通電手段として集積回路装置200の配線
パターン202に試験電流を通電し、抵抗測定手段とし
て配線パターン202の電気抵抗を測定することによ
り、特性測定手段として配線パターン202のEM寿命
を測定する。しかし、前述したコントロールユニット1
13とは相違して、恒温槽112の温度制御は実行せ
ず、素子通電手段としてペルチェ素子210にも所定の
電流を通電する。
That is, the control unit 221 according to the present embodiment applies a test current to the wiring pattern 202 of the integrated circuit device 200 as element energizing means and the wiring pattern 202 as resistance measuring means, similarly to the control unit 113 described above. By measuring the electrical resistance of the wiring pattern 202, the EM life of the wiring pattern 202 is measured as a characteristic measuring means. However, the aforementioned control unit 1
Unlike the device 13, the temperature control of the thermostatic bath 112 is not executed, and a predetermined current is supplied to the Peltier device 210 as a device supplying device.

【0069】ここで、本実施の形態の集積回路装置20
0を製造する回路製造方法を以下に簡単に説明する。ま
ず、一般的なシリコン製の回路基板201を用意し、図
4(a)に示すように、その表面にシリコン酸化物である
SiO2層231を成長させる。
Here, the integrated circuit device 20 of the present embodiment
Hereinafter, a circuit manufacturing method for manufacturing 0 will be briefly described. First, a general silicon circuit board 201 is prepared, and a SiO 2 layer 231 as a silicon oxide is grown on the surface thereof, as shown in FIG.

【0070】つぎに、図4(b)に示すように、このSi
2層231をフォトリソグラフィ技術によりエッチン
グして一対の開口孔232を形成し、これら一対の開口
孔232の底部に露出した回路基板201の表面にスパ
ッタリング法により金属を堆積させて端子電極211,
212を形成する。
Next, as shown in FIG.
The O 2 layer 231 is etched by photolithography to form a pair of openings 232, and a metal is deposited on the surface of the circuit board 201 exposed at the bottoms of the pair of openings 232 by a sputtering method to form the terminal electrodes 211, 213.
Form 212.

【0071】つぎに、図4(c)に示すように、この端子
電極211,212の表面にBPSG等のシリコン酸化
物234を堆積させて開口孔232を充填し、このシリ
コン酸化物234をフォトリソグラフィ技術によりエッ
チングして一対の開口孔235を形成し、図4(d)に示
すように、これら一対の開口孔235の底部に露出した
端子電極211,212の表面にn/p型半導体21
3,214を一個ずつ堆積させる。
Next, as shown in FIG. 4C, a silicon oxide 234 such as BPSG is deposited on the surfaces of the terminal electrodes 211 and 212 to fill the opening 232, and the silicon oxide 234 is Etching is performed by lithography to form a pair of openings 235, and as shown in FIG. 4D, the n / p type semiconductor 21 is formed on the surfaces of the terminal electrodes 211 and 212 exposed at the bottoms of the pair of openings 235.
3,214 are deposited one by one.

【0072】つぎに、図5(a)に示すように、フォトリ
ソグラフィ技術によりn/p型半導体213,214の
間隙に突出しているSiO2層231をエッチングして面
一とし、さらに、フォトリソグラフィ技術により一対の
シリコン酸化物234をエッチングして表面から端子電
極211,212の外側の端部まで到達するスルーホー
ルを形成する。
Next, as shown in FIG. 5A, the SiO 2 layer 231 protruding into the gap between the n / p type semiconductors 213 and 214 is etched to be flush with the n / p type semiconductors 213 and 214 by photolithography. The pair of silicon oxides 234 are etched by a technique to form through holes reaching from the surface to the outer ends of the terminal electrodes 211 and 212.

【0073】つぎに、面一となったn/p型半導体21
3,214とSiO2層231との表面にスパッタリング
法により金属を堆積させて接合電極215を形成するこ
とによりペルチェ素子210を完成し、シリコン酸化物
234のスルーホールにもスパッタリング法により金属
を堆積させて素子配線236を形成する。
Next, the n / p type semiconductor 21 which has become flush
Peltier element 210 is completed by depositing a metal on the surface of 3,214 and SiO 2 layer 231 by a sputtering method to form junction electrode 215, and depositing a metal on a through hole of silicon oxide 234 by a sputtering method. Thus, the element wiring 236 is formed.

【0074】つぎに、図4(b)に示すように、接合電極
215の表面にスパッタリング法により金属を堆積させ
てからフォトリソグラフィ技術により多数のスリット2
18をパターニングして熱拡散板216を形成し、図4
(c)に示すように、この熱拡散板216の表面にスパッ
タリング法によりBPSG等のシリコン酸化物を堆積さ
せて絶縁層217を形成する。
Next, as shown in FIG. 4B, a metal is deposited on the surface of the bonding electrode 215 by a sputtering method, and then a large number of slits 2 are formed by photolithography.
18 is formed to form a heat diffusion plate 216, and FIG.
As shown in (c), a silicon oxide such as BPSG is deposited on the surface of the heat diffusion plate 216 by a sputtering method to form an insulating layer 217.

【0075】つぎに、図4(d)に示すように、絶縁層2
17の表面にスパッタリング法により金属を堆積させて
からフォトリソグラフィ技術によりパターニングして配
線パターン202を形成し、以下は従来と同様に、配線
パターン202に接続された電流/電圧端子203,2
04や素子配線236に接続された素子端子219を形
成する。
Next, as shown in FIG.
A metal is deposited on the surface of the semiconductor device 17 by a sputtering method and then patterned by a photolithography technique to form a wiring pattern 202. The current / voltage terminals 203 and 2 connected to the wiring pattern 202 are formed in the same manner as in the related art.
An element terminal 219 connected to the element wiring 04 and the element wiring 236 is formed.

【0076】上述のような構成において、本実施の形態
の集積回路装置200は、本実施の形態の回路試験シス
テム220により、配線パターン202のEM寿命が試
験される。その場合、複数のテストボード111を一個
のコントロールユニット221に結線して常温常圧の位
置に設置し、図3および図6に示すように、これら複数
のテストボード111の各々に多数の試験対象の集積回
路装置200を所定個数ずつ装着する(ステップE1)。
In the above-described configuration, the EM lifetime of the wiring pattern 202 of the integrated circuit device 200 of the present embodiment is tested by the circuit test system 220 of the present embodiment. In this case, a plurality of test boards 111 are connected to one control unit 221 and installed at a position of normal temperature and normal pressure, and as shown in FIGS. The predetermined number of integrated circuit devices 200 are mounted (step E1).

【0077】つぎに、所望により多数の集積回路装置2
00を複数種類の試験温度に対応した複数グループに区
分し、この複数グループの集積回路装置200のペルチ
ェ素子210をコントロールユニット221により複数
種類の試験温度まで各々発熱させる(ステップE2)。
Next, if necessary, a large number of integrated circuit devices 2
00 is divided into a plurality of groups corresponding to a plurality of types of test temperatures, and the Peltier elements 210 of the plurality of groups of integrated circuit devices 200 are each heated to a plurality of types of test temperatures by the control unit 221 (step E2).

【0078】このとき、多数の集積回路装置200は、
例えば、テストボード111の表面での配列の各行ごと
などで複数種類の試験温度にグループ区分される。ま
た、ペルチェ素子210の発熱はコントロールユニット
221から所定の電流を通電することにより実行され、
その発熱温度は配線パターン202が試験温度となるよ
うに制御される。
At this time, many integrated circuit devices 200
For example, the test board 111 is grouped into a plurality of types of test temperatures for each row of the array on the surface. Further, heat generation of the Peltier element 210 is executed by applying a predetermined current from the control unit 221.
The heat generation temperature is controlled so that the wiring pattern 202 becomes a test temperature.

【0079】つぎに、複数グループごとに複数種類の試
験温度まで加熱された多数の集積回路装置200の配線
パターン202の電気抵抗をコントロールユニット22
1により電圧端子204から個々に測定し(ステップE
3)、この試験温度に加熱されながら試験電流が通電さ
れない状態の配線パターン202の電気抵抗に“1.1”
などの係数を乗算した許容抵抗を算出して登録する(ス
テップE4)。
Next, the electrical resistance of the wiring patterns 202 of a large number of integrated circuit devices 200 heated to a plurality of test temperatures for each of a plurality of groups is determined by the control unit 22.
1 to measure individually from the voltage terminal 204 (step E
3) The electric resistance of the wiring pattern 202 in a state where the test current is not supplied while being heated to the test temperature is "1.1".
Then, an allowable resistance obtained by multiplying by such a coefficient is calculated and registered (step E4).

【0080】つぎに、所望により多数の集積回路装置2
00を複数種類の試験電流に対応した複数グループに区
分し、この複数グループの集積回路装置200の配線パ
ターン202にコントロールユニット221により複数
種類の試験電流を電流端子203から通電する(ステッ
プE5)。
Next, if necessary, a large number of integrated circuit devices 2
00 is divided into a plurality of groups corresponding to a plurality of types of test currents, and the control unit 221 supplies a plurality of types of test currents from the current terminals 203 to the wiring patterns 202 of the plurality of groups of integrated circuit devices 200 (step E5).

【0081】このとき、多数の集積回路装置200は、
例えば、テストボード111の表面での配列の各列ごと
などで、複数種類の試験温度のグループとは相違するよ
うに複数種類の試験電流にグループ区分されるので、こ
れで多数の集積回路装置200が複数種類の試験温度と
複数種類の試験電流との組み合わせでグループ区分され
ることになる。
At this time, many integrated circuit devices 200
For example, in each row of the array on the surface of the test board 111, a plurality of types of test currents are divided into a plurality of types of test currents so as to be different from groups of a plurality of types of test temperatures. Are grouped by a combination of a plurality of types of test temperatures and a plurality of types of test currents.

【0082】この試験電流の通電の開始と同時に時間の
積算も開始され、さらに、配線パターン202の電気抵
抗も継続して測定される(ステップE6)。そして、この
測定される電気抵抗が許容抵抗を超過すると(ステップ
E7)、その時間が配線パターン202ごとに記録され
る(ステップE8)。
At the same time as the start of the application of the test current, the integration of time is started, and the electric resistance of the wiring pattern 202 is continuously measured (step E6). When the measured electric resistance exceeds the allowable resistance (step E7), the time is recorded for each wiring pattern 202 (step E8).

【0083】この寿命試験が全部の配線パターン202
で完了すると(ステップE9)、電気抵抗が許容抵抗を超
過した時間から、試験温度と試験電流との組み合わせの
グループごとに、半数の配線パターン202が寿命とな
る時間が算出される(ステップE10)。
This life test indicates that all the wiring patterns 202
(Step E9), the time during which half of the wiring patterns 202 have a lifetime is calculated for each group of combinations of the test temperature and the test current from the time when the electric resistance exceeds the allowable resistance (Step E10). .

【0084】これで複数種類の試験電流と複数種類の試
験温度とで配線パターン202の寿命時間が測定された
ことになるので、以下は従来と同様に、試験温度の相違
に対応して寿命時間の温度依存性が検出され(ステップ
E11)、試験電流の相違に対応して寿命時間の電流密
度依存性が検出される(ステップE12)。
Since the life time of the wiring pattern 202 has been measured at a plurality of types of test currents and a plurality of types of test temperatures, the life time of the wiring pattern 202 corresponding to the difference in the test temperature will be described below. Is detected (step E11), and the current density dependency of the lifetime is detected in accordance with the difference in the test current (step E12).

【0085】本実施の形態の回路試験システム220で
は、多数の集積回路装置200の配線パターン202に
複数種類の試験電流と複数種類の試験温度とを作用させ
てEM寿命試験を実行するので、その寿命時間を精度よ
く測定することが可能である。
In the circuit test system 220 of this embodiment, the EM life test is executed by applying a plurality of types of test currents and a plurality of types of test temperatures to the wiring patterns 202 of a large number of integrated circuit devices 200. It is possible to accurately measure the lifetime.

【0086】ただし、本実施の形態の集積回路装置20
0は、配線パターン202の下方にペルチェ素子210
が形成されており、このペルチェ素子210により配線
パターン202を試験温度まで加熱する。このため、本
実施の形態の集積回路装置200にEM寿命試験を実行
する回路試験システム220は、集積回路装置200を
試験温度まで加熱する大規模な恒温槽が不要であり、従
来より装置規模と消費電力とを削減することができる。
However, the integrated circuit device 20 of the present embodiment
0 is a Peltier element 210 below the wiring pattern 202.
Are formed, and the wiring pattern 202 is heated to a test temperature by the Peltier element 210. For this reason, the circuit test system 220 that performs the EM life test on the integrated circuit device 200 of the present embodiment does not require a large-scale constant temperature bath that heats the integrated circuit device 200 to the test temperature. Power consumption can be reduced.

【0087】特に、上述のように多数の集積回路装置2
00のEM寿命試験を複数種類の試験温度で実行する場
合、従来は複数の恒温槽か、一個の恒温槽による複数の
作業か、が必要であったが、本実施の形態の回路試験シ
ステム220では、複数の恒温槽を必要とすることなく
一回の作業で複数種類の試験温度でのEM寿命試験を完
了することができる。
In particular, as described above, a large number of integrated circuit devices 2
In the case where the EM life test is performed at a plurality of types of test temperatures, conventionally, a plurality of thermostats or a plurality of operations using one thermostat was required. Thus, the EM life test at a plurality of test temperatures can be completed in one operation without the need of a plurality of thermostats.

【0088】さらに、本実施の形態の集積回路装置20
0では、熱電素子であるペルチェ素子210の熱電効果
により配線パターン202を加熱するので、発熱抵抗体
とは相違して通電量の制御により配線パターン202を
試験温度に正確に加熱することができ、精度よくEM寿
命試験を実行することができる。
Further, the integrated circuit device 20 of the present embodiment
In the case of 0, the wiring pattern 202 is heated by the thermoelectric effect of the Peltier element 210 which is a thermoelectric element. Therefore, unlike the heating resistor, the wiring pattern 202 can be accurately heated to the test temperature by controlling the amount of electricity, The EM life test can be executed with high accuracy.

【0089】特に、本実施の形態の集積回路装置200
では、ペルチェ素子210がП型に形成されており、そ
の接合電極215の上方に配線パターン202が位置し
ているので、ペルチェ素子210により配線パターン2
02を簡単な構造で良好に加熱することができる。
In particular, integrated circuit device 200 of the present embodiment
In this example, the Peltier element 210 is formed in a П shape, and the wiring pattern 202 is located above the bonding electrode 215.
02 can be satisfactorily heated with a simple structure.

【0090】しかも、本実施の形態の集積回路装置20
0では、配線パターン202とペルチェ素子210との
間隙に熱拡散板216が形成されているので、ペルチェ
素子210と配線パターン202とを伝導される熱を熱
拡散板216により拡散して均一化することができ、配
線パターン202の全体を試験温度に均一に加熱するこ
とができ、さらに精度よくEM寿命試験を実行すること
ができる。
Further, the integrated circuit device 20 of the present embodiment
In the case of 0, since the heat diffusion plate 216 is formed in the gap between the wiring pattern 202 and the Peltier device 210, the heat conducted between the Peltier device 210 and the wiring pattern 202 is diffused by the heat diffusion plate 216 to be uniform. Therefore, the entire wiring pattern 202 can be uniformly heated to the test temperature, and the EM life test can be performed with higher accuracy.

【0091】また、一般的にEM寿命試験を完了すると
集積回路装置200の配線パターン202を上方から観
察することになるが、本実施の形態の集積回路装置20
0では、ペルチェ素子210の上方に配線パターン20
2が位置しており、配線パターン202を上方から観察
するときにペルチェ素子210が邪魔となることはな
い。
Generally, when the EM life test is completed, the wiring pattern 202 of the integrated circuit device 200 is observed from above.
0, the wiring pattern 20 is located above the Peltier element 210.
2 is located, and the Peltier element 210 does not interfere when the wiring pattern 202 is observed from above.

【0092】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではペルチェ素子210の接
合電極215が平面形状で配線パターン202をカバー
する長方形状に形成されており、その長手方向の両端に
半導体213,214や端子電極211,212が位置
していることを例示したが、図7および図8に示すよう
に、ペルチェ素子230のn/p型半導体231,23
2や端子電極233,234を短手方向の両端に位置さ
せることも可能である。
The present invention is not limited to the above-described embodiment, but allows various modifications without departing from the gist of the present invention. For example, in the above embodiment, the bonding electrode 215 of the Peltier element 210 is formed in a rectangular shape that covers the wiring pattern 202 in a planar shape, and the semiconductors 213 and 214 and the terminal electrodes 211 and 212 are located at both ends in the longitudinal direction. However, as shown in FIGS. 7 and 8, the n / p type semiconductors 231 and 23 of the Peltier element 230 are
2 and the terminal electrodes 233 and 234 can be positioned at both ends in the short direction.

【0093】また、上記形態ではペルチェ素子210と
熱拡散板216とを配線パターン202の下方のみに位
置させることを例示したが、図9および図10に示すよ
うに、熱拡散板240の短手方向の両側に凸部241を
形成し、熱拡散板240を配線パターン202の下方と
両側とに位置させることも可能である。上述のように熱
拡散板216を形成する場合には、図11に示すよう
に、その金属層242を厚膜に堆積させてから中央に凹
部をエッチングすれば良い。
Further, in the above embodiment, the Peltier element 210 and the heat diffusion plate 216 are exemplified to be located only below the wiring pattern 202. However, as shown in FIGS. It is also possible to form the protrusions 241 on both sides in the direction, and to position the heat diffusion plate 240 below and on both sides of the wiring pattern 202. When the heat diffusion plate 216 is formed as described above, as shown in FIG. 11, the metal layer 242 may be deposited on a thick film, and then the concave portion may be etched at the center.

【0094】なお、ペルチェ素子210の接合電極21
5の短手方向の両側に凸部を形成し、ペルチェ素子21
0を配線パターン202の下方と両側とに位置させるこ
とも同様に可能であり(図示せず)、図12および図13
に示すように、一対のペルチェ素子250を配線パター
ン202の両側に一個ずつ配置することも可能である。
Note that the bonding electrode 21 of the Peltier device 210
5 are formed on both sides in the lateral direction of the Peltier element 21.
0 can be similarly positioned below and on both sides of the wiring pattern 202 (not shown).
As shown in (1), a pair of Peltier elements 250 can be arranged on both sides of the wiring pattern 202 one by one.

【0095】また、上記形態では試験対象の回路要素と
して配線パターン202を例示し、これをペルチェ素子
250により加熱してEM寿命を試験することを例示し
た。しかし、このような試験対象の回路要素をトランジ
スタとし、その回路特性としてオン電流(オン状態での
ドレインの電流値)の温度依存性(例えば、−40〜125
(℃))や、閾値電圧(VT)の温度依存性を測定することも
可能である。この場合も、試験対象の回路要素であるト
ランジスタを恒温槽内に配置する必要がなく、トランジ
スタの近傍に別体の熱電素子を配置する必要もない。
In the above embodiment, the wiring pattern 202 is illustrated as a circuit element to be tested, and the EM lifetime is tested by heating the wiring pattern 202 with the Peltier element 250. However, such a circuit element to be tested is a transistor, and the temperature dependence of the ON current (the current value of the drain in the ON state) (for example, −40 to 125
(° C.)) and the temperature dependence of the threshold voltage (V T ). Also in this case, there is no need to arrange a transistor, which is a circuit element to be tested, in a thermostat, and it is not necessary to arrange a separate thermoelectric element near the transistor.

【0096】さらに、上記形態では試験対象の回路要素
である配線パターン202をEM寿命を試験するため、
これをペルチェ素子250により加熱することを例示し
たが、このペルチェ素子250などの熱電素子は通電方
向により加熱と冷却とを自在に切り換えることができる
ので、例えば、回路特性を測定する回路要素を熱電素子
により冷却することも可能である。
Furthermore, in the above embodiment, the wiring pattern 202, which is a circuit element to be tested, is tested for EM life,
This is exemplified by heating with a Peltier element 250. However, a thermoelectric element such as the Peltier element 250 can freely switch between heating and cooling depending on the direction of conduction. It is also possible to cool the device.

【0097】また、上記形態ではペルチェ素子210の
発熱温度をコントロールユニット221が単純に通電量
により制御することを例示したが、例えば、ペルチェ素
子210の発熱温度を温度センサなどの温度計測手段で
計測し、この計測結果に対応してコントロールユニット
221が通電量をフィードバック制御することも可能で
ある。
In the above embodiment, the control unit 221 simply controls the heat generation temperature of the Peltier element 210 by the amount of current. However, for example, the heat generation temperature of the Peltier element 210 is measured by temperature measuring means such as a temperature sensor. However, it is also possible for the control unit 221 to perform feedback control of the energization amount in accordance with the measurement result.

【0098】つぎに、本発明の実施の第二の形態の集積
回路装置を図14を参照して以下に説明する。なお、図
14は集積回路装置の内部構造を示す縦断側面図であ
る。本実施の形態の集積回路装置300も、パッケージ
部材301に回路基板101が搭載されているが、この
回路基板101の構造は前述した集積回路装置100と
同一であり、パッケージ部材301の構造が前述した集
積回路装置100とは相違している。
Next, an integrated circuit device according to a second embodiment of the present invention will be described below with reference to FIG. FIG. 14 is a vertical sectional side view showing the internal structure of the integrated circuit device. The integrated circuit device 300 of the present embodiment also has the circuit board 101 mounted on the package member 301. The structure of the circuit board 101 is the same as that of the integrated circuit device 100 described above, and the structure of the package member 301 is the same as that of the integrated circuit device 100 described above. This is different from the integrated circuit device 100 described above.

【0099】本実施の形態の集積回路装置300のパッ
ケージ部材301では、セラミック製の一個のパッケー
ジ本体302の周囲に金属製の複数のリード端子303
が配列されているが、回路基板101はパッケージ本体
302の上面中央に熱電素子であるペルチェ素子310
を介して搭載されており、このペルチェ素子310も回
路基板101とともにリード端子303にボンディング
ワイヤ109で個々に結線されている。
In the package member 301 of the integrated circuit device 300 of the present embodiment, a plurality of lead terminals 303 made of metal are provided around a single package body 302 made of ceramic.
Are arranged, and the circuit board 101 is provided with a Peltier element 310 which is a thermoelectric element at the center of the upper surface of the package body 302.
The Peltier elements 310 are also individually connected to the lead terminals 303 together with the circuit board 101 by bonding wires 109.

【0100】より詳細には、パッケージ本体302は上
面中央が凹状に形成されており、その底面に一対の端子
電極311,312が並列に形成されている。これら一
対の端子電極311,312の各々の上面には、n型半
導体313とp型半導体314とが個々に積層されてお
り、これら一対の半導体313,314の上面には一個
の接合電極315が積層されている。これでП型のペル
チェ素子310が形成されており、このペルチェ素子3
10の接合電極315の上面には、熱拡散手段である熱
拡散板316と絶縁材317とを介して回路基板101
が積層されている。
More specifically, the package body 302 has a concave upper surface center, and a pair of terminal electrodes 311 and 312 formed in parallel on the bottom surface. An n-type semiconductor 313 and a p-type semiconductor 314 are individually laminated on the upper surfaces of the pair of terminal electrodes 311 and 312, respectively, and one bonding electrode 315 is formed on the upper surfaces of the pair of semiconductors 313 and 314. It is laminated. Thus, a П-shaped Peltier element 310 is formed.
The circuit board 101 is provided on the upper surface of the bonding electrode 315 of FIG.
Are laminated.

【0101】なお、本実施の形態の回路試験装置である
回路試験システム(図示せず)も、前述した回路試験シス
テム220と同様に、複数のテストボード111と一個
のコントロールユニット221とを具備しており、恒温
槽112は具備していない。
Note that a circuit test system (not shown), which is a circuit test apparatus of the present embodiment, includes a plurality of test boards 111 and one control unit 221 similarly to the circuit test system 220 described above. And the thermostat 112 is not provided.

【0102】上述のような構成において、本実施の形態
の集積回路装置300も、前述した集積回路装置200
と同様に回路試験システムにより配線パターン104の
EM寿命が試験されるが、その場合、試験対象である配
線パターン104はペルチェ素子310により回路基板
101とともに試験温度まで加熱される。
In the configuration described above, the integrated circuit device 300 according to the present embodiment is the same as the integrated circuit device 200 described above.
The EM life of the wiring pattern 104 is tested by the circuit test system in the same manner as described above. In this case, the wiring pattern 104 to be tested is heated together with the circuit board 101 to the test temperature by the Peltier element 310.

【0103】このため、本実施の形態の集積回路装置3
00にEM寿命試験を実行する回路試験システムも、集
積回路装置300を試験温度まで加熱する大規模な恒温
槽が不要であり、従来より装置規模と消費電力とを削減
することができ、複数種類の試験温度でのEM寿命試験
を一回の作業で完了することができる。
Therefore, the integrated circuit device 3 of the present embodiment
Also, the circuit test system for executing the EM life test does not require a large-scale constant temperature bath for heating the integrated circuit device 300 to the test temperature, so that the device scale and power consumption can be reduced as compared with the related art. The EM life test at the test temperature of can be completed in one operation.

【0104】なお、前述した第一の形態の集積回路装置
200では、ペルチェ素子210により試験対象の配線
パターン202のみを加熱するので、回路基板101の
全体をペルチェ素子310により加熱する第二の形態の
集積回路装置300より消費電力を削減することができ
る。
In the above-described integrated circuit device 200 of the first embodiment, since only the wiring pattern 202 to be tested is heated by the Peltier element 210, the entire circuit board 101 is heated by the Peltier element 310. Power consumption can be reduced compared to the integrated circuit device 300 of FIG.

【0105】一方、第二の形態の集積回路装置300で
は、回路基板101の構造を実際の製品と完全に同一に
してEM寿命試験の精度を向上させることができ、例え
ば、回路基板101のみ交換してパッケージ部材301
を繰り返し使用するようなことも可能である。
On the other hand, in the integrated circuit device 300 of the second embodiment, the structure of the circuit board 101 can be made completely the same as the actual product to improve the accuracy of the EM life test. And package member 301
Can be used repeatedly.

【0106】なお、パッケージ本体302の材料は、試
験温度、熱膨張率、耐久性、加工性、等の各種要因を考
慮して選択され、ここでは試験温度が200(℃)となるこ
とを考慮してセラミックを選択している。特に、試験対
象である配線パターン104が銅製の場合には試験温度
が300(℃)以上となるため、パッケージ本体302の材
料としてはセラミックが好適である。
The material of the package body 302 is selected in consideration of various factors such as a test temperature, a coefficient of thermal expansion, durability, workability, and the like. In this case, a test temperature of 200 (° C.) is considered. Then you choose ceramic. In particular, when the wiring pattern 104 to be tested is made of copper, the test temperature is 300 (° C.) or higher, so that the material of the package body 302 is preferably ceramic.

【0107】また、上述の第二の形態のパッケージ部材
301をトランジスタなどの回路特性の測定に利用する
ことも当然ながら可能である。
It is of course possible to use the above-described package member 301 of the second embodiment for measuring circuit characteristics such as transistors.

【0108】[0108]

【発明の効果】本発明の回路装置は、回路要素を熱電効
果により試験温度とする熱電素子を具備していることに
より、熱電効果により温度が変化する熱電素子は通電量
により所望の温度に制御することができるので、回路要
素の回路特性の測定を正確な試験温度で精度よく実行す
ることができ、熱電素子は通電方向により熱伝導の方向
が切り換えられるので、回路特性を測定するときに回路
要素を加熱するだけでなく冷却することも可能であり、
回路特性の測定に恒温槽が必要でないので、回路試験装
置の装置規模と消費電力とを削減することができ、複数
の熱電素子により複数の回路要素を相互に相違する試験
温度とすることもできるので、複数種類の試験温度での
回路特性の測定を同時に実行することもでき、作業を効
率良く迅速に実行することができる。
The circuit device according to the present invention is provided with a thermoelectric element for setting a circuit element to a test temperature by a thermoelectric effect, so that a thermoelectric element whose temperature changes due to the thermoelectric effect is controlled to a desired temperature by an amount of electricity. Measurement of the circuit characteristics of the circuit element can be performed accurately at an accurate test temperature, and the direction of heat conduction of the thermoelectric element can be switched according to the direction of conduction. It is possible to cool as well as heat the elements,
Since a thermostat is not required for measuring circuit characteristics, the scale and power consumption of the circuit test apparatus can be reduced, and a plurality of thermoelectric elements can be used to set a plurality of circuit elements to different test temperatures. Therefore, the measurement of the circuit characteristics at a plurality of types of test temperatures can be performed simultaneously, and the operation can be performed efficiently and quickly.

【0109】また、上述のような回路装置において、試
験対象の回路要素が形成されている回路基板に熱電素子
も形成されていることにより、回路要素の近傍に別体の
熱電素子を配置する必要がなく、簡単な構造で回路要素
を試験温度とすることができる。
In the above-described circuit device, since the thermoelectric element is also formed on the circuit board on which the circuit element to be tested is formed, it is necessary to arrange a separate thermoelectric element near the circuit element. And the circuit element can be set to the test temperature with a simple structure.

【0110】また、回路基板の上面に回路要素が位置し
ており、熱電素子は回路要素の近傍に位置するが上方に
は位置しないことにより、試験が終了した回路要素を回
路基板の上方から観察することができ、この回路要素の
観察が熱電素子により阻害されることがない。
The circuit element is located on the upper surface of the circuit board, and the thermoelectric element is located near the circuit element but not above the circuit element. The observation of the circuit element is not hindered by the thermoelectric element.

【0111】また、回路要素がП型のペルチェ素子の接
合電極の上方に位置していることにより、П型のペルチ
ェ素子は一対の端子電極に所定の電流が通電されると接
合電極が所定の温度となるので、簡単な構造で回路要素
を試験温度とすることができる。
Further, since the circuit element is located above the junction electrode of the ペ ル -type Peltier element, the 電極 -type Peltier element is configured such that when a predetermined current is applied to a pair of terminal electrodes, the junction electrode becomes a predetermined type. Since the temperature becomes the temperature, the circuit element can be set to the test temperature with a simple structure.

【0112】また、熱電素子と回路要素とを伝導される
熱が熱拡散手段により拡散されて均一化されることによ
り、回路要素の全体が均一に試験温度となるので、回路
特性の測定精度を向上させることができる。
Further, since the heat conducted through the thermoelectric element and the circuit element is diffused and uniformized by the thermal diffusion means, the entire circuit element is uniformly brought to the test temperature. Can be improved.

【0113】また、回路基板と熱電素子とがパッケージ
部材のパッケージ本体に搭載されていることにより、回
路基板の近傍に別体の熱電素子を配置する必要がなく、
簡単な構造で回路基板を介して回路要素を試験温度とす
ることができる。
Since the circuit board and the thermoelectric element are mounted on the package body of the package member, there is no need to dispose a separate thermoelectric element near the circuit board.
The circuit element can be set to the test temperature via the circuit board with a simple structure.

【0114】また、回路要素がП型のペルチェ素子の接
合電極の上方に位置していることにより、П型のペルチ
ェ素子は一対の端子電極に所定の電流が通電されると接
合電極が所定の温度となるので、簡単な構造で回路基板
を介して回路要素を試験温度とすることができる。
Further, since the circuit element is located above the junction electrode of the П-type Peltier element, the 電極 -type Peltier element is configured such that when a predetermined current is applied to a pair of terminal electrodes, the junction electrode becomes a predetermined type. Since the temperature becomes the temperature, the circuit element can be set to the test temperature via the circuit board with a simple structure.

【0115】また、熱電素子と回路基板とを伝導される
熱が熱拡散手段により拡散されて均一化されることによ
り、回路基板の全体が均一に試験温度となるので、回路
要素の回路特性の測定精度を向上させることができる。
Further, since the heat conducted through the thermoelectric element and the circuit board is diffused and uniformized by the heat diffusion means, the entire circuit board is uniformly brought to the test temperature, so that the circuit characteristics of the circuit element are not changed. Measurement accuracy can be improved.

【0116】本発明のパッケージ部材は、複数のリード
端子の一部に結線されている熱電素子が回路基板を介し
て回路要素を熱電効果により試験温度とすることによ
り、回路基板の近傍に別体の熱電素子を配置する必要が
なく、簡単な構造で回路基板を介して回路要素を試験温
度とすることができる。
The package member according to the present invention is configured such that a thermoelectric element connected to a part of a plurality of lead terminals brings a circuit element to a test temperature by a thermoelectric effect via a circuit board, thereby forming a separate component near the circuit board. It is not necessary to dispose the thermoelectric element, and the circuit element can be set to the test temperature via the circuit board with a simple structure.

【0117】また、上述のようなパッケージ部材におい
て、П型のペルチェ素子の接合電極の上方に回路基板が
搭載されることにより、簡単な構造で回路基板を介して
回路要素を試験温度とすることができる。
In the package member as described above, the circuit board is mounted above the junction electrode of the П-shaped Peltier element, so that the circuit element can be set to the test temperature via the circuit board with a simple structure. Can be.

【0118】また、熱電素子と回路基板とを伝導される
熱が熱拡散手段により拡散されて均一化されることによ
り、回路基板の全体が均一に試験温度となるので、回路
要素の回路特性の測定精度を向上させることができる。
Further, since the heat conducted between the thermoelectric element and the circuit board is diffused and uniformized by the heat diffusing means, the entire circuit board is uniformly brought to the test temperature. Measurement accuracy can be improved.

【0119】本発明の回路製造方法は、回路要素を熱電
効果により試験温度とする熱電素子も回路基板に形成す
ることにより、回路装置の回路基板に回路要素とともに
熱電素子も形成できるので、製造した回路装置の回路特
性を測定するときには、その熱電素子の熱電効果により
回路要素を所定の試験温度とすることができる。
According to the circuit manufacturing method of the present invention, the thermoelectric element whose test temperature is set by the thermoelectric effect is also formed on the circuit board, so that the thermoelectric element can be formed together with the circuit element on the circuit board of the circuit device. When measuring the circuit characteristics of the circuit device, the circuit element can be set to a predetermined test temperature by the thermoelectric effect of the thermoelectric element.

【0120】本発明の第一の回路試験方法では、本発明
の回路装置の回路要素の回路特性を測定するとき、その
熱電素子にも所定の電流が通電されることにより、この
通電による熱電素子の熱電効果により回路要素が試験温
度とされるので、回路要素の回路特性の測定に恒温槽が
必要でなく、回路試験装置の装置規模と消費電力とを削
減することができる。
In the first circuit test method of the present invention, when measuring the circuit characteristics of the circuit elements of the circuit device of the present invention, a predetermined current is applied to the thermoelectric element. Because the circuit element is set to the test temperature by the thermoelectric effect, a thermostat is not required for measuring the circuit characteristics of the circuit element, and the scale and power consumption of the circuit test apparatus can be reduced.

【0121】本発明の第二の回路試験方法では、本発明
の回路装置の配線パターンに試験電流が通電されると
き、その熱電素子にも所定の電流が通電されることによ
り、この通電による熱電素子の熱電効果により配線パタ
ーンが試験温度とされるので、配線パターンのEM寿命
の時間測定に恒温槽が必要でなく、回路試験装置の装置
規模と消費電力とを削減することができる。
According to the second circuit test method of the present invention, when a test current is applied to the wiring pattern of the circuit device of the present invention, a predetermined current is applied to the thermoelectric element as well, so that the Since the wiring pattern is set to the test temperature due to the thermoelectric effect of the element, a thermostat is not required for measuring the EM life time of the wiring pattern, and the circuit scale and power consumption of the circuit test apparatus can be reduced.

【0122】本発明の第三の回路試験方法では、本発明
の回路装置の回路要素の回路特性を測定するとき、パッ
ケージ部材の熱電素子にも所定の電流を通電することに
より、この通電による熱電素子の熱電効果により回路要
素が試験温度とされるので、回路要素の回路特性の測定
に恒温槽が必要でなく、回路試験装置の装置規模と消費
電力とを削減することができる。
According to the third circuit test method of the present invention, when measuring the circuit characteristics of the circuit element of the circuit device of the present invention, a predetermined current is applied to the thermoelectric element of the package member. Since the temperature of the circuit element is set to the test temperature by the thermoelectric effect of the element, a thermostat is not required for measuring the circuit characteristics of the circuit element, and the scale and power consumption of the circuit test apparatus can be reduced.

【0123】本発明の第四の回路試験方法では、本発明
の回路装置の配線パターンに試験電流を通電するとき、
パッケージ部材の熱電素子にも所定の電流を通電するこ
とにより、この通電による熱電素子の熱電効果により配
線パターンが試験温度とされるので、配線パターンのE
M寿命の時間測定に恒温槽が必要でなく、回路試験装置
の装置規模と消費電力とを削減することができる。
According to the fourth circuit test method of the present invention, when a test current is applied to the wiring pattern of the circuit device of the present invention,
When a predetermined current is applied to the thermoelectric element of the package member, the wiring pattern is set to the test temperature by the thermoelectric effect of the thermoelectric element due to the energization.
A constant temperature bath is not required for measuring the M life time, so that the device scale and power consumption of the circuit test device can be reduced.

【0124】本発明の第一の回路試験装置による回路試
験方法では、本発明の回路装置の回路要素の回路特性を
特性測定手段が測定するとき、回路基板の熱電素子に素
子通電手段が所定の電流を通電することにより、この通
電による熱電素子の熱電効果により回路要素が試験温度
とされるので、回路要素の回路特性の測定に恒温槽が必
要でなく、回路試験装置の装置規模と消費電力とを削減
することができる。
In the circuit test method using the first circuit test apparatus of the present invention, when the characteristic measuring means measures the circuit characteristics of the circuit elements of the circuit apparatus of the present invention, the element energizing means applies a predetermined amount to the thermoelectric element on the circuit board. When a current is applied, the circuit element is set to a test temperature by the thermoelectric effect of the thermoelectric element due to the application of the current. Therefore, a thermostat is not required for measuring the circuit characteristics of the circuit element. And can be reduced.

【0125】本発明の第二の回路試験装置による回路試
験方法では、試験対象の回路装置の回路基板が本発明の
パッケージ部材に搭載され、このパッケージ部材に搭載
された回路基板の回路要素の回路特性を特性測定手段が
測定するとき、回路基板の熱電素子にも素子通電手段が
所定の電流を通電することにより、この通電による熱電
素子の熱電効果により回路要素が試験温度とされるの
で、回路要素の回路特性の測定に恒温槽が必要でなく、
回路試験装置の装置規模と消費電力とを削減することが
できる。
According to the circuit test method using the second circuit test apparatus of the present invention, the circuit board of the circuit device to be tested is mounted on the package member of the present invention, and the circuit elements of the circuit board mounted on the package member are mounted. When the characteristic is measured by the characteristic measuring means, the element conducting means supplies a predetermined current to the thermoelectric element on the circuit board, so that the circuit element is brought to the test temperature by the thermoelectric effect of the thermoelectric element caused by the conduction. A thermostat is not required to measure the circuit characteristics of the element,
The device scale and power consumption of the circuit test device can be reduced.

【0126】本発明の第三の回路試験装置による回路試
験方法では、本発明の回路装置の配線パターンに要素通
電手段が電流を通電し、配線パターンの電気抵抗を抵抗
測定手段が測定するとき、回路基板の熱電素子にも素子
通電手段が固有の電流を通電することにより、この通電
による熱電素子の熱電効果により配線パターンが試験温
度とされるので、配線パターンのEM寿命の時間測定に
恒温槽が必要でなく、回路試験装置の装置規模と消費電
力とを削減することができる。
In the circuit test method using the third circuit test apparatus of the present invention, when the element energizing means applies a current to the wiring pattern of the circuit apparatus of the present invention and the resistance measuring means measures the electric resistance of the wiring pattern, Since the element energizing means applies a unique current to the thermoelectric element of the circuit board, the wiring pattern is set to the test temperature by the thermoelectric effect of the thermoelectric element due to the energization. Is not required, and the device scale and power consumption of the circuit test device can be reduced.

【0127】本発明の第四の回路試験装置による回路試
験方法では、試験対象の回路装置の回路基板が本発明の
パッケージ部材に搭載され、このパッケージ部材に搭載
された回路基板の配線パターンに要素通電手段が電流を
通電し、配線パターンの電気抵抗を抵抗測定手段が測定
するとき、回路基板の熱電素子にも素子通電手段が固有
の電流を通電することにより、この通電による熱電素子
の熱電効果により配線パターンが試験温度とされるの
で、配線パターンのEM寿命の時間測定に恒温槽が必要
でなく、回路試験装置の装置規模と消費電力とを削減す
ることができる。。
In the circuit test method using the fourth circuit test apparatus of the present invention, the circuit board of the circuit device to be tested is mounted on the package member of the present invention, and the element is included in the wiring pattern of the circuit board mounted on the package member. When the current supply means supplies a current and the resistance measuring means measures the electric resistance of the wiring pattern, the element supply means supplies a unique current also to the thermoelectric element on the circuit board. Since the temperature of the wiring pattern is set to the test temperature, a thermostat is not required for measuring the EM life time of the wiring pattern, and the device scale and power consumption of the circuit test device can be reduced. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の第一の形態の回路装置の回路要
素である配線パターンや熱電素子であるペルチェ素子な
どの構造を示す平面図である。
FIG. 1 is a plan view showing a structure of a wiring pattern as a circuit element and a Peltier element as a thermoelectric element of a circuit device according to a first embodiment of the present invention.

【図2】図1のA−A断面図である。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】本実施の形態の回路試験装置の全体構造を示す
模式図である。
FIG. 3 is a schematic diagram showing the overall structure of the circuit test device according to the present embodiment.

【図4】本実施の形態の回路装置を製造する回路製造方
法の前半部分を示す工程図である。
FIG. 4 is a process diagram showing a first half of a circuit manufacturing method for manufacturing the circuit device of the present embodiment.

【図5】後半部分を示す工程図である。FIG. 5 is a process chart showing a latter half part.

【図6】本実施の形態の回路装置の回路特性を測定する
回路試験方法を示すフローチャートである。
FIG. 6 is a flowchart illustrating a circuit test method for measuring circuit characteristics of the circuit device according to the present embodiment.

【図7】第一の変形例の回路装置の配線パターンやペル
チェ素子などの構造を示す平面図である。
FIG. 7 is a plan view showing a structure of a wiring pattern, a Peltier element, and the like of a circuit device according to a first modification.

【図8】図7のB−B断面図である。FIG. 8 is a sectional view taken along the line BB of FIG. 7;

【図9】第二の変形例の回路装置の配線パターンやペル
チェ素子などの構造を示す平面図である。
FIG. 9 is a plan view illustrating a structure of a wiring pattern, a Peltier element, and the like of a circuit device according to a second modification.

【図10】図9のC−C断面図である。FIG. 10 is a sectional view taken along the line CC in FIG. 9;

【図11】第三の変形例の回路装置の回路製造方法の要
部を示す工程図である。
FIG. 11 is a process diagram showing a main part of a circuit manufacturing method of a circuit device according to a third modification.

【図12】第四の変形例の回路装置の配線パターンやペ
ルチェ素子などの構造を示す平面図である。
FIG. 12 is a plan view illustrating a structure of a wiring pattern, a Peltier element, and the like of a circuit device according to a fourth modification.

【図13】図12のD−D断面図である。FIG. 13 is a sectional view taken along line DD of FIG.

【図14】本発明の実施の第二の形態の回路装置の回路
要素である配線パターンや熱電素子であるペルチェ素子
などの構造を示す平面図である。
FIG. 14 is a plan view showing a structure of a wiring pattern as a circuit element and a Peltier element as a thermoelectric element of a circuit device according to a second embodiment of the present invention.

【図15】回路装置を示す縦断側面図である。FIG. 15 is a vertical sectional side view showing a circuit device.

【図16】回路要素である配線パターンの外形を示す平
面図である。
FIG. 16 is a plan view showing the outer shape of a wiring pattern as a circuit element.

【図17】配線パターンの等価回路を示す回路図であ
る。
FIG. 17 is a circuit diagram showing an equivalent circuit of a wiring pattern.

【図18】回路試験装置である回路試験システムの全体
構造を示す模式図である。
FIG. 18 is a schematic diagram showing the overall structure of a circuit test system that is a circuit test device.

【図19】回路試験システムにより回路試験方法のメイ
ンルーチンを示すフローチャートである。
FIG. 19 is a flowchart showing a main routine of a circuit test method by the circuit test system.

【図20】サブルーチンを示すフローチャートである。FIG. 20 is a flowchart showing a subroutine.

【符号の説明】[Explanation of symbols]

101,201 回路基板 102,301 パッケージ部材 104,202 回路要素である配線パターン 107,302 パッケージ本体 108,303 リード端子 111 テストボード 200,300 集積回路装置 210,230,250,310 熱電素子であるペ
ルチェ素子 211,212,233,234,311,312
端子電極 213,231,313 n型半導体 214,232,314 p型半導体 215,315 接合電極 216,240,316 熱拡散手段である熱拡散板 220 回路試験装置である回路試験システム 221 各種手段として機能するコントロールユニッ
101, 201 Circuit board 102, 301 Package member 104, 202 Wiring pattern 107, 302 Package body 108, 303 Lead terminal 111 Test board 200, 300 Integrated circuit device 210, 230, 250, 310 Peltier as thermoelectric element Element 211, 212, 233, 234, 311, 312
Terminal electrode 213, 231, 313 n-type semiconductor 214, 232, 314 p-type semiconductor 215, 315 junction electrode 216, 240, 316 heat diffusion plate as a heat diffusion unit 220 circuit test system as a circuit test device 221 functions as various units Control unit

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】 回路要素の回路特性が所定の試験温度で
電気的に測定される試験対象の回路装置であって、 前記回路要素を熱電効果により前記試験温度とする熱電
素子を具備している回路装置。
1. A circuit device to be tested in which circuit characteristics of a circuit element are electrically measured at a predetermined test temperature, comprising: a thermoelectric element for setting the circuit element to the test temperature by a thermoelectric effect. Circuit device.
【請求項2】 前記熱電素子と前記回路要素とが同一の
回路基板に形成されている請求項1に記載の回路装置。
2. The circuit device according to claim 1, wherein said thermoelectric element and said circuit element are formed on the same circuit board.
【請求項3】 前記回路要素は、前記回路基板の上面に
形成されており、 前記熱電素子は、前記回路要素の上方以外の位置に配置
されている請求項2に記載の回路装置。
3. The circuit device according to claim 2, wherein the circuit element is formed on an upper surface of the circuit board, and the thermoelectric element is arranged at a position other than above the circuit element.
【請求項4】 前記熱電素子は、一個の接合電極の両端
と一対の端子電極とがn型半導体とp型半導体とを個々
に介してП型に接続されたペルチェ素子からなり、 前記回路要素は、前記熱電素子の接合電極の上方に位置
している請求項3に記載の回路装置。
4. The thermoelectric element comprises a Peltier element in which both ends of one junction electrode and a pair of terminal electrodes are connected in a П shape through an n-type semiconductor and a p-type semiconductor individually. The circuit device according to claim 3, wherein the circuit device is located above a bonding electrode of the thermoelectric element.
【請求項5】 前記回路要素と前記熱電素子との間隙に
熱を拡散して均一化する熱拡散手段が設けられている請
求項2ないし4の何れか一項に記載の回路装置。
5. The circuit device according to claim 2, further comprising a heat diffusion means for diffusing heat into a gap between the circuit element and the thermoelectric element to make the heat uniform.
【請求項6】 一個のパッケージ本体と複数のリード端
子からなるパッケージ部材も具備しており、 前記回路要素が前記熱電素子とは別体の回路基板に形成
されており、 この回路基板と前記熱電素子とが前記パッケージ部材の
パッケージ本体に搭載されており、 前記熱電素子と前記回路要素とが複数の前記リード端子
に個々に結線されている請求項1に記載の回路装置。
6. A package member comprising a package body and a plurality of lead terminals, wherein the circuit element is formed on a circuit board separate from the thermoelectric element. The circuit device according to claim 1, wherein an element is mounted on a package body of the package member, and the thermoelectric element and the circuit element are individually connected to the plurality of lead terminals.
【請求項7】 前記熱電素子は、一個の接合電極の両端
と一対の端子電極とがn型半導体とp型半導体とを個々
に介してП型に接続されたペルチェ素子からなり、 前記回路基板は、前記熱電素子の接合電極の上方に配置
されている請求項6に記載の回路装置。
7. The circuit board according to claim 1, wherein the thermoelectric element comprises a Peltier element in which both ends of one bonding electrode and a pair of terminal electrodes are connected in a П shape through an n-type semiconductor and a p-type semiconductor individually. The circuit device according to claim 6, wherein the circuit device is disposed above a bonding electrode of the thermoelectric element.
【請求項8】 前記回路基板と前記熱電素子との間隙に
熱を拡散して均一化する熱拡散手段が設けられている請
求項6または7に記載の回路装置。
8. The circuit device according to claim 6, further comprising a heat diffusing means for diffusing heat into a gap between the circuit board and the thermoelectric element to make the heat uniform.
【請求項9】 前記回路要素は、試験電流が通電されて
電気抵抗の変化から回路特性としてEM(Electro-Migra
tion)寿命の寿命時間が測定される配線パターンからな
る請求項1ないし8の何れか一項に記載の回路装置。
9. The circuit element has an EM (Electro-Migra) circuit characteristic based on a change in electric resistance when a test current is applied.
The circuit device according to any one of claims 1 to 8, wherein the circuit device comprises a wiring pattern whose life time is measured.
【請求項10】 試験対象の回路装置の回路要素の回路
特性が所定の試験温度で電気的に測定される回路基板が
搭載されるパッケージ部材であって、 前記回路基板が搭載されるパッケージ本体と、 前記回路基板の回路要素が一部に結線される複数のリー
ド端子と、 これら複数のリード端子の一部に結線されていて前記回
路基板を介して前記回路要素を熱電効果により前記試験
温度とする熱電素子と、を具備しているパッケージ部
材。
10. A package member on which a circuit board on which circuit characteristics of circuit elements of a circuit device to be tested is electrically measured at a predetermined test temperature is mounted, and a package body on which the circuit board is mounted is provided. A plurality of lead terminals to which circuit elements of the circuit board are partially connected; and the test temperature is connected to a part of the plurality of lead terminals, and the circuit element is connected to the test temperature by a thermoelectric effect through the circuit board. And a thermoelectric element.
【請求項11】 前記熱電素子は、一個の接合電極の両
端と一対の端子電極とがn型半導体とp型半導体とを個
々に介してП型に接続されたペルチェ素子からなり、 前記接合電極は、前記回路基板が配置される位置の下方
に搭載されている請求項10に記載のパッケージ部材。
11. The thermoelectric element comprises a Peltier element in which both ends of a single junction electrode and a pair of terminal electrodes are connected in a П shape through an n-type semiconductor and a p-type semiconductor individually. The package member according to claim 10, wherein the package member is mounted below a position where the circuit board is arranged.
【請求項12】 前記回路基板が配置される位置と前記
熱電素子との間隙に熱を拡散して均一化する熱拡散手段
が設けられている請求項10または11に記載のパッケ
ージ部材。
12. The package member according to claim 10, further comprising a heat diffusing means for diffusing heat to a uniform space between the thermoelectric element and a position where the circuit board is arranged.
【請求項13】 回路基板に形成されている回路要素の
回路特性が所定の試験温度で電気的に測定される試験対
象の回路装置を製造する回路製造方法であって、 前記回路要素を熱電効果により前記試験温度とする熱電
素子も前記回路基板に形成する回路製造方法。
13. A circuit manufacturing method for manufacturing a circuit device to be tested in which circuit characteristics of circuit elements formed on a circuit board are electrically measured at a predetermined test temperature, wherein the circuit element has a thermoelectric effect. A circuit manufacturing method in which a thermoelectric element having the test temperature is also formed on the circuit board.
【請求項14】 試験対象の回路装置の回路要素を所定
の試験温度にして回路特性を電気的に測定する回路試験
方法であって、 請求項1ないし9の何れか一項に記載の回路装置の前記
熱電素子に所定の電流を通電しながら前記回路要素の回
路特性を測定する回路試験方法。
14. A circuit test method for electrically measuring a circuit characteristic by setting a circuit element of a circuit device to be tested to a predetermined test temperature, wherein the circuit device according to claim 1. A circuit test method for measuring a circuit characteristic of the circuit element while passing a predetermined current through the thermoelectric element.
【請求項15】 試験対象の回路装置の回路基板に回路
要素として形成されている配線パターンを所定の試験温
度にするとともに所定の試験電流を通電し、前記配線パ
ターンの回路特性としてEM寿命を電気抵抗の変化によ
り試験する回路試験方法であって、 請求項9に記載の回路装置の前記配線パターンに前記試
験電流を通電するとともに前記熱電素子に固有の電流を
通電する回路試験方法。
15. A wiring pattern formed as a circuit element on a circuit board of a circuit device to be tested is set at a predetermined test temperature and a predetermined test current is applied, and the EM life is determined as a circuit characteristic of the wiring pattern. A circuit test method for testing by a change in resistance, wherein the test current is applied to the wiring pattern of the circuit device according to claim 9 and a unique current is applied to the thermoelectric element.
【請求項16】 試験対象の回路装置の回路要素を所定
の試験温度にして回路特性を電気的に測定する回路試験
方法であって、 請求項10ないし12の何れか一項に記載のパッケージ
部材のパッケージ本体に前記回路基板を搭載し、 この回路基板の回路要素を前記パッケージ部材のリード
端子に結線し、 前記パッケージ部材のリード端子から前記熱電素子に所
定の電流を通電しながら前記回路要素の回路特性を測定
する回路試験方法。
16. A circuit test method for electrically measuring circuit characteristics by setting a circuit element of a circuit device to be tested to a predetermined test temperature, wherein the package member according to claim 10. Mounting the circuit board on the package body of the above, connecting the circuit elements of the circuit board to the lead terminals of the package member, and applying a predetermined current to the thermoelectric element from the lead terminals of the package member. A circuit test method for measuring circuit characteristics.
【請求項17】 試験対象の回路装置の回路基板に回路
要素として形成されている配線パターンを所定の試験温
度にするとともに所定の試験電流を通電し、前記配線パ
ターンの回路特性としてEM寿命を電気抵抗の変化によ
り試験する回路試験方法であって、 請求項10ないし12の何れか一項に記載のパッケージ
部材のパッケージ本体に前記回路基板を搭載し、 この回路基板の配線パターンを前記パッケージ部材のリ
ード端子に結線し、 前記パッケージ部材のリード端子から前記回路基板の配
線パターンに前記試験電流を通電するとともに前記熱電
素子に固有の電流を通電する回路試験方法。
17. A wiring pattern formed as a circuit element on a circuit board of a circuit device to be tested is set at a predetermined test temperature and a predetermined test current is applied, and an EM life is determined as a circuit characteristic of the wiring pattern. A circuit test method for testing by a change in resistance, wherein the circuit board is mounted on a package main body of the package member according to any one of claims 10 to 12, and a wiring pattern of the circuit board is attached to the package member. A circuit test method comprising: connecting a lead current to a lead terminal of the package member; supplying a test current to the wiring pattern of the circuit board from the lead terminal of the package member; and supplying a unique current to the thermoelectric element.
【請求項18】 試験対象の回路装置の回路基板に形成
されている回路要素を所定の試験温度にして回路特性を
電気的に測定する回路試験装置であって、 請求項1ないし9の何れか一項に記載の回路装置の熱電
素子に所定の電流を通電する素子通電手段と、 前記回路要素の回路特性を測定する特性測定手段と、を
具備している回路試験装置。
18. A circuit test apparatus for electrically measuring a circuit characteristic by setting a circuit element formed on a circuit board of a circuit device to be tested to a predetermined test temperature, wherein: A circuit tester, comprising: an element energizing unit that applies a predetermined current to a thermoelectric element of the circuit device according to claim 1; and a characteristic measuring unit that measures a circuit characteristic of the circuit element.
【請求項19】 試験対象の回路装置の回路基板に形成
されている回路要素を所定の試験温度にして回路特性を
電気的に測定する回路試験装置であって、 前記回路基板が搭載される請求項10ないし12の何れ
か一項に記載のパッケージ部材と、 このパッケージ部材の熱電素子に所定の電流を通電する
素子通電手段と、 前記回路基板の回路要素の回路特性を測定する特性測定
手段と、を具備している回路試験装置。
19. A circuit test apparatus for electrically measuring circuit characteristics by setting a circuit element formed on a circuit board of a circuit device to be tested to a predetermined test temperature, wherein the circuit board is mounted. Item 13. A package member according to any one of Items 10 to 12, element energizing means for applying a predetermined current to a thermoelectric element of the package member, and characteristic measuring means for measuring circuit characteristics of circuit elements of the circuit board. A circuit testing apparatus comprising:
【請求項20】 試験対象の回路装置の回路基板に回路
要素として形成されている配線パターンを所定の試験温
度にするとともに所定の試験電流を通電し、前記配線パ
ターンの回路特性としてEM寿命を電気抵抗の変化によ
り試験する回路試験装置であって、 請求項9に記載の回路装置の配線パターンの電気抵抗を
測定する抵抗測定手段と、 前記配線パターンに前記試験電流を通電する要素通電手
段と、 前記回路基板の熱電素子に固有の電流を通電する素子通
電手段と、を具備している回路試験装置。
20. A wiring pattern formed as a circuit element on a circuit board of a circuit device to be tested is set to a predetermined test temperature and a predetermined test current is applied, and an EM life is determined as a circuit characteristic of the wiring pattern. A circuit tester for testing by a change in resistance, a resistance measuring unit for measuring an electric resistance of a wiring pattern of the circuit device according to claim 9, an element energizing unit for applying the test current to the wiring pattern, A circuit testing device, comprising: an element energizing means for applying a unique current to the thermoelectric element of the circuit board.
【請求項21】 試験対象の回路装置の回路基板に回路
要素として形成されている配線パターンを所定の試験温
度にするとともに所定の試験電流を通電し、前記配線パ
ターンの回路特性としてEM寿命を電気抵抗の変化によ
り試験する回路試験装置であって、 前記回路基板が搭載される請求項10ないし12の何れ
か一項に記載のパッケージ部材と、 このパッケージ部材に搭載された前記回路基板の配線パ
ターンの電気抵抗を測定する抵抗測定手段と、 前記回路基板の配線パターンに前記試験電流を通電する
要素通電手段と、 前記パッケージ部材の熱電素子に固有の電流を通電する
素子通電手段と、を具備している回路試験装置。
21. A wiring pattern formed as a circuit element on a circuit board of a circuit device to be tested is set to a predetermined test temperature and a predetermined test current is applied, and an EM life is determined as a circuit characteristic of the wiring pattern. It is a circuit test apparatus which tests by change of resistance, Comprising: The package member as described in any one of Claims 10 thru | or 12, and the wiring pattern of the said circuit board mounted in this package member Resistance measuring means for measuring the electric resistance of the element, element energizing means for applying the test current to the wiring pattern of the circuit board, and element energizing means for applying a current unique to the thermoelectric element of the package member. Circuit testing equipment.
JP2000059026A 2000-03-03 2000-03-03 Circuit device, package member, circuit test method and device Expired - Fee Related JP3608998B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000059026A JP3608998B2 (en) 2000-03-03 2000-03-03 Circuit device, package member, circuit test method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000059026A JP3608998B2 (en) 2000-03-03 2000-03-03 Circuit device, package member, circuit test method and device

Publications (2)

Publication Number Publication Date
JP2001249166A true JP2001249166A (en) 2001-09-14
JP3608998B2 JP3608998B2 (en) 2005-01-12

Family

ID=18579535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000059026A Expired - Fee Related JP3608998B2 (en) 2000-03-03 2000-03-03 Circuit device, package member, circuit test method and device

Country Status (1)

Country Link
JP (1) JP3608998B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104931875A (en) * 2015-06-15 2015-09-23 国家电网公司 Load switch electrical life and mechanical life operation characteristic test device
WO2023176522A1 (en) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104931875A (en) * 2015-06-15 2015-09-23 国家电网公司 Load switch electrical life and mechanical life operation characteristic test device
WO2023176522A1 (en) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP3608998B2 (en) 2005-01-12

Similar Documents

Publication Publication Date Title
US11508600B2 (en) Holding device
US20090085031A1 (en) Wafer-Shaped Measuring Apparatus and Method for Manufacturing the Same
US10295590B2 (en) Probe card with temperature control function, inspection apparatus using the same, and inspection method
JP2011185697A (en) Thermoelectric material evaluation device and thermoelectric characteristic evaluation method
JP2007019094A (en) Semiconductor testing device
JP2018181992A (en) Holding apparatus
US20130193997A1 (en) System and method for test structure on a wafer
JP6979279B2 (en) Holding device
JP3608998B2 (en) Circuit device, package member, circuit test method and device
JP4749794B2 (en) Temperature measuring method and apparatus
JP2005347612A (en) Wafer tray, wafer burn-in unit, wafer-level burn-in apparatus using same unit, and temperature controlling method of semiconductor wafer
JP2001272434A (en) Method and apparatus for test of semiconductor element
JPH1144727A (en) Circuit board inspecting device
JPH06151537A (en) Evaluation for life of wiring
JP7249791B2 (en) Heater temperature control method, heater and mounting table
JPH04359445A (en) Heat-test probing apparatus
KR102119757B1 (en) Multi-layered resistive-thermocouple type temperature measuring wafer sensor and method for fabricating the same
JP2019145733A (en) Evaluation method of thermoelectric element, and manufacturing method of thermoelectric element
JP7446187B2 (en) Heating device and power storage device
von Arx et al. Test structures to measure the Seebeck coefficient of CMOS IC polysilicon
JP2018054433A (en) Inspection device
JP5290820B2 (en) Electronic component measuring apparatus and measuring method
JP2002214014A (en) Flow rate measuring apparatus
TW202331870A (en) Substrate mounting mechanism, inspection device, and inspection method
JPS6128215B2 (en)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041012

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees