JP2001246492A - ダイボンディング用合金ろう材 - Google Patents

ダイボンディング用合金ろう材

Info

Publication number
JP2001246492A
JP2001246492A JP2000061877A JP2000061877A JP2001246492A JP 2001246492 A JP2001246492 A JP 2001246492A JP 2000061877 A JP2000061877 A JP 2000061877A JP 2000061877 A JP2000061877 A JP 2000061877A JP 2001246492 A JP2001246492 A JP 2001246492A
Authority
JP
Japan
Prior art keywords
brazing material
alloy
filler metal
brazing filler
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000061877A
Other languages
English (en)
Inventor
Kei Morimoto
圭 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2000061877A priority Critical patent/JP2001246492A/ja
Publication of JP2001246492A publication Critical patent/JP2001246492A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 接合後のろう材層の厚みを安定化できる
機能を有する合金ろう材を、加工工程を増やすことな
く、したがって従来と変わらないコストで提供すること
を課題とする。 【解決手段】 Snを主体とし、Agを重量濃度で0.
05〜3.5%を含有した合金ろう材をベースとし、G
eを0.1%〜5.0%含有し、かつ最大粒径が5〜8
0μmの範囲内のGe析出粒子が存在する合金ろう材。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、金属材料または表
面に金属層を形成した金属あるいは非金属材料を接合す
るために使用する、Snが主元素である合金ろう材であ
って、接合した後のろう材層の厚みを制御することが望
まれるような接合に使用される合金ろう材に関する。
【0002】
【従来の技術】トランジスタやICのような半導体装置
の組み立てにおいては、裏面にAuやAgの薄膜を形成
したシリコンチップをCuあるいはCuにNi,Agめ
っきをほどこした基板上にSnを主体とした合金ろう材
を用いて接合する場合がある。
【0003】このとき、ろう材層は、半導体チップの断
続動作に伴い発生する熱によるシリコンチップと基板の
熱膨張係数の差に起因して発生する応力を緩和し、それ
と同時に発生する熱を速やかに基板側へ伝え放散すると
いう重要な役割を担っている。この接合後のろう材層が
薄すぎると熱応力を緩和することができなくなり、また
逆に厚すぎると熱放散性が低下するため、ろう材層の厚
みは10μmから100μmの間とすることが望まれて
いる。
【0004】ろう材層をこのような厚さに調整する手段
として、たとえば特開平6−155081号記載の方法
がある。すなわち、シリカなどの所定粒径の耐熱性微小
粒子を二層の半田の中間に挟み込むことにより、ダイボ
ンディング時に半田層の厚さを安定させるものである。
【0005】しかしこの場合、いったん圧延加工により
成形した半田のフープ材を2つ準備し、片方の半田に微
小粒子を塗布しながらもう一方の半田をその上に重ね合
わせて圧延機を通して一体化させた半田を用いることが
必要となる。
【0006】しかし、通常の半導体装置組立て用合金ろ
う材は、溶解鋳造によりインゴットを作成した後、押し
出し加工・圧延加工・せん断加工などをを経て所望の形
状に成型される。
【0007】このため、耐熱性微小粒子が挟み込まれた
ようなろう材は、圧延加工の後に微小粒子を挟み込む前
記工程が必要となるので、製造工程が多くなってしまう
ために従来のろう材に比べて高価なものにならざるを得
ないという問題がある。
【0008】
【発明が解決しようとする課題】以上のことから、本発
明は、接合後のろう材層の厚みを安定化できる機能を有
する合金ろう材を、加工工程を増やすことなく、したが
って従来と変わらないコストで提供することを課題とす
る。
【0009】
【課題を解決するための手段】上記課題を解決する本発
明は、Snを主体とし、Agを重量濃度で0.05〜
3.5%を含有した合金ろう材をベースとし、Geを
0.1%〜5.0%含有し、かつ存在するGe析出粒子
の最大粒径が5〜80μmの範囲内であることを特徴と
する合金ろう材である。
【0010】
【発明の実施の形態】本発明の合金ろう材は、Snを主
体とし、必要に応じてAgを0.05〜3.5%以下の
範囲で含有した合金ろう材をベースとし、Geを0.1
%から5.0%添加し、かつ凝固過程で晶出するGe粒
子の最大粒径が5〜80μmの範囲内のものである。
【0011】本発明のろう材を得るには、所定組成に組
成調合し、溶融してインゴットを得た後、該インゴット
を押し出し加工や圧延加工・せん断加工などして所望の
形状の合金ろう材とする。この過程で生成したGe粒子
は、部材の接合時にろう材を溶融させても固体状態で存
在するために、図1に示したようにその大きさでもって
接合後のろう材層の板厚が制御される。
【0012】さらに、このGe粒子は通常の合金ろう材
製造工程の中の溶解鋳造工程において生成させるもので
あるため、加工工程が増えることがなく、したがって従
来と変わらないコストでろう材を供給することができ
る。
【0013】Ge粒子をろう材中に生成させ、その粒径
を制御するために、溶解鋳造時の溶湯温度を制御する。
すなわち、いったんすべての原料元素を坩堝内で完全に
溶解させたのち、徐々に温度を下げていくと溶融温度の
高いGeが溶湯から晶出してくる。さらに温度を下げて
いくにしたがって晶出したGeは成長し粗大化する。
【0014】したがって、晶出したGe粒子が所望の粒
径となる温度に熔湯を保持した上で鋳型に流し込み、あ
るいは連続鋳造して急冷し、該粒子の成長を停止させれ
ば、合金内に目的とする大きさのGe粒子が分散したイ
ンゴットを作製することができる。その後押し出し加工
や圧延加工・せん断加工などを経て所望の形状の合金ろ
う材とするが、これらの加工工程ではろう材は再熔融さ
れないので、インゴット作製時に生成したGe粒子がそ
のままの大きさを保って提供されることになる。
【0015】このようにして作製した合金ろう材は、マ
トリックス成分はその融点で溶解するが、この融点より
高い融点を持つGe粒子は溶解しない。よって、接合時
にGe粒子が固体状態で存在することになるため、その
粒径によって接合後のろう材層の厚みが確保され、かつ
そのばらつきも小さい安定した接合をおこなうことがで
きる。
【0016】本発明の合金ろう材では、Agを含有して
いるが、Agはろう材の濡れ広がり性を改善したり、ろ
う材の機械的強度を高めるという効果がある。ただし、
Agもまた3.5%を超える添加量とするとSnと結び
ついて金属間化合物を生成するため第3の元素を添加し
てGe析出粒子の粒径を制御したとしても、SnとAg
が結びついた化合物がせっかくの効果を邪魔してしまう
ことになるので、Agを添加する場合には3.5%以下
とする必要がある。
【0017】ただし、このGeを添加する場合には、そ
の添加量が0.1%未満では、鋳造時の温度を種々変化
させてもGe粒子が一旦消失してしまうため所望の効果
が得られず、また5.0%を越えると、鋳造時の温度を
制御することで晶出するGe析出粒子の最大粒径を5μ
mから80μmの範囲に保つことが困難になるので、
0.1%から5.0%の範囲内にしておく必要がある。
【0018】また、生成するGe粒子の最大粒径が5μ
mよりも小さいと、接合後のろう材層の厚さが10μm
に満たない場合が発生し、熱応力を緩和するのに不十分
な厚さとなり、逆に80μmを越えると接合後のろう材
層の厚さが100μmを越えてしまう場合があり、シリ
コンチップで発生する熱を効率よく基板側へ放散するこ
とが困難になってしまう。このため、最大粒径は5μm
から80μmの範囲にすることが必要である。
【0019】
【実施例】次に実施例を用いて本発明をさらに説明す
る。 (実施例1〜10)Sn、Ag、Geを、表1の1〜1
0(実施例1〜10)に示した合金組成に配合して黒鉛
坩堝に入れ、高周波誘導溶解炉にて大気中で溶解し、第
1表の鋳造温度で水冷鋳型に鋳込み鋳塊としたのち、押
し出し加工・圧延加工により厚さを100μmとし、さ
らに1辺の長さが3mmの正方形に打ち抜き加工をおこ
なった。
【0020】これらの合金ろう材を用いて、下地ニッケ
ル、表面に金の蒸着膜を形成した1辺の長さが5mmの
正方形のシリコンチップを、下地ニッケル、表面にAg
のメッキが施された銅板に窒素雰囲気中で270℃のヒ
ーターブロック上で接合した。それぞれの合金ろう材に
対して10点の接合試料を作製し、断面研磨をおこなっ
て接合後の半田の厚さを調査した。その結果、表2に示
したとおり、本発明合金ろう材を使用して接合をおこな
うと、半田中に存在するGe析出粒子によって半田の厚
みが確保され、かつその厚さのばらつきは、Geの添加
量が0.1〜5.0%の範囲では小さくなっていること
がわかった。
【0021】(比較例1〜4)Sn、Ag、Geを、表
1の資料番号11〜14に示した合金組成に配合して黒
鉛坩堝に入れ、高周波誘導溶解炉にて大気中で溶解し、
第1表の鋳造温度で水冷鋳型に鋳込み鋳塊としたのち、
押し出し加工・圧延加工により厚さを100μmとし、
さらに1辺の長さが3mmの正方形に打ち抜き加工をお
こなった。なお、11,12はTeを添加しない、ある
いは本発明の範囲より少なくした場合(比較例1,
2)、13,14はGeを5%より多く添加した場合
(比較例3,4)である。
【0022】これらの合金ろう材を用いて、実施例と同
様にシリコンチップを接合した。それぞれの合金ろう材
に対して10点の接合試料を作製し、断面研磨をおこな
って接合後の半田の厚さを調査した。その結果を第2表
の資料番号12〜15に示した。表より、本発明合金ろ
う材を使用して接合をおこなうと、Geの添加量が0.
05以下では十分な厚みが得られず、5.0%を越える
と、厚すぎ、かつばらつきも極めて大きくなることがわ
かった。
【0023】 表1 試料 合金組成 鋳造温度 Ge粒子の粒径 番号 単位:重量% 単位:℃ (任意に20点測定) 単位:μm Ag Ge Sn 平均値 最大値 最小値 1 3.0 0.1 残部 600 5.0 15.0 2.0 2 2.0 0.3 残部 600 6.5 15.0 5.0 3 3.0 1.0 残部 600 8.5 23.0 3.0 4 3.0 1.0 残部 700 8.0 20.0 5.0 5 2.0 1.0 残部 600 8.5 21.0 3.0 6 3.0 3.0 残部 600 10.5 23.0 5.0 7 3.0 3.0 残部 700 9.0 22.0 5.0 8 2.0 3.0 残部 600 11.0 25.0 5.0 9 3.0 5.0 残部 600 12.5 25.0 5.0 10 3.0 5.0 残部 700 12.5 20.0 5.0 11 3.0 0.0 残部 600 存在せず 存在せず 存在せず 12 3.0 0.05 残部 600 1.2 2.0 1.0 13 3.0 6.0 残部 600 15.0 50.0 5.0 14 3.0 6.0 残部 700 15.5 30.0 5.0
【0024】 表2 試料 合金組成 接合後のろう材層の厚さ 番号 単位:重量% (10試料の各中心部分の厚さ平均) 単位:μm Ag Ge Sn 平均値 最大値 最小値 ばらつき 1 3.0 0.1 残部 12.0 23.0 11.0 12.0 2 2.0 0.3 残部 16.0 20.5 10.5 10.0 3 3.0 1.0 残部 17.0 20.0 12.5 8.5 4 3.0 1.0 残部 15.0 22.5 10.0 12.5 5 2.0 1.0 残部 18.0 25.0 12.0 13.0 6 3.0 3.0 残部 20.0 25.0 15.0 10.0 7 3.0 3.0 残部 18.0 22.5 12.5 10.0 8 2.0 3.0 残部 22.0 30.0 12.5 17.5 9 3.0 5.0 残部 30.0 40.0 20.0 20.0 10 3.0 5.0 残部 32.0 40.0 15.0 25.0 11 3.0 0.0 残部 5.0 15.0 1.0 14.0 12 3.0 0.05 残部 5.0 15.0 1.0 14.0 13 3.0 6.0 残部 72.0 120.0 35.0 85.0 14 3.0 6.0 残部 60.0 100.0 40.0 60.0
【0025】
【発明の効果】以上説明したように、本発明の合金ろう
材では、Ge粒子を介在させるため、接合後に得られる
半田層の厚みのばらつきが小さくなる。また、本発明の
合金ろう材は従来の合金ろう材と全く同一の製造工程で
作製することができるので、製造コストの上昇を伴わな
い。よって、半導体装置組立において、その組立歩留り
を、部材コストを上昇させることなく改善することがで
きる。
【図面の簡単な説明】
【図1】本発明合金ろう材を使用した接合状態断面模式
図である。
【符号の説明】
1―――シリコンチップ 2―――合金ろう材 3―――基板 4―――Ge析出粒子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】Snを主体とし、Agを重量濃度で0.0
    5〜3.5%を含有した合金ろう材をベースとし、Ge
    を0.1%〜5.0%含有し、かつ存在するGe析出粒
    子の最大粒径が5〜80μmの範囲内であることを特徴
    とするダイボンディング用合金ろう材。
JP2000061877A 2000-03-02 2000-03-02 ダイボンディング用合金ろう材 Pending JP2001246492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000061877A JP2001246492A (ja) 2000-03-02 2000-03-02 ダイボンディング用合金ろう材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000061877A JP2001246492A (ja) 2000-03-02 2000-03-02 ダイボンディング用合金ろう材

Publications (1)

Publication Number Publication Date
JP2001246492A true JP2001246492A (ja) 2001-09-11

Family

ID=18581957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000061877A Pending JP2001246492A (ja) 2000-03-02 2000-03-02 ダイボンディング用合金ろう材

Country Status (1)

Country Link
JP (1) JP2001246492A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1284353A2 (en) 2001-08-15 2003-02-19 Nissan Motor Co., Ltd. Fuel injection control for start-up of internal combustion engine
JP2008188611A (ja) * 2007-02-02 2008-08-21 Zojirushi Corp Pb・Sbフリーはんだ合金、プリント配線基板および電子機器製品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1284353A2 (en) 2001-08-15 2003-02-19 Nissan Motor Co., Ltd. Fuel injection control for start-up of internal combustion engine
JP2008188611A (ja) * 2007-02-02 2008-08-21 Zojirushi Corp Pb・Sbフリーはんだ合金、プリント配線基板および電子機器製品
JP4673860B2 (ja) * 2007-02-02 2011-04-20 象印マホービン株式会社 Pb・Sbフリーはんだ合金、プリント配線基板および電子機器製品

Similar Documents

Publication Publication Date Title
US11484936B2 (en) Semiconductor-mounting heat dissipation base plate and production method therefor
JP6811798B2 (ja) 成形はんだ及び成形はんだの製造方法
JP2001205476A (ja) 合金ろう材
JP2007301570A (ja) はんだ合金
JP6083634B2 (ja) 放熱基板及び該放熱基板の製造方法
JPWO2019088068A1 (ja) はんだ継手、およびはんだ継手の形成方法
JP2001246492A (ja) ダイボンディング用合金ろう材
JP6413668B2 (ja) Au−Sn−Ag系はんだ合金とはんだ材料並びにこのはんだ合金又ははんだ材料を用いて封止された電子部品及び電子部品搭載装置
JP2010126791A (ja) 放熱材料およびそれを用いた半導体用放熱板と半導体用放熱部品、並びに放熱材料の製造方法
JP5765109B2 (ja) サーバー用CPU向け無鉛In基はんだ合金及びその製造方法
JP3173350B2 (ja) 合金ろう材
JP5286507B2 (ja) Cr−Cu合金板の製造方法
JP5211314B2 (ja) Cr−Cu合金板およびそれを用いた電子機器用放熱板と電子機器用放熱部品
JPH0647579A (ja) 活性Agろう材
JP4275892B2 (ja) 半導体素子搭載用基板材の製造方法
JPH07284983A (ja) 半田材料及びその製造方法
JP2001239397A (ja) 複合半田材料の製造方法
JP2017196647A (ja) Au−Sn−Ag−α系はんだ合金及びそのはんだ材料並びに該はんだ材料を用いて接合又は封止された実装基板
JP2001150182A (ja) 濡れ性に優れた金錫合金ロウ材
JP3565215B2 (ja) ダイボンディング用合金ロウ材
JP2017094376A (ja) PbフリーSn系はんだ合金
JP6136807B2 (ja) Bi基はんだ合金とその製造方法、並びにそれを用いた電子部品のボンディング方法および電子部品実装基板
JP2016052662A (ja) 制御された金属組織を有するAu−Snはんだ合金
JP2015020189A (ja) Auを主成分とするPbフリーAu−Ge−Sn系はんだ合金
JP2018149554A (ja) PbフリーBi系はんだ合金、該はんだ合金を用いた電子部品、および電子部品実装基板