JP2001237673A - Ｆｉｒフィルタの高速化畳み込み積分装置・方法 - Google Patents

Abstract

(57)【要約】 【課題】ＦＩＲフィルタの畳み込み積分の高速化。 【解決手段】２つの漸化式： Ｙ（ｊ＋０）＝ｈ（０）・ｘ（３）＋ｈ（１）・ｘ
（２）＋ｈ（２）・ｘ（１）＋ｈ（３）・ｘ（０） Ｙ（ｊ＋１）＝ｈ（０）・ｘ（４）＋ｈ（１）・ｘ
（３）＋ｈ（２）・ｘ（２）＋ｈ（３）・ｘ（１） とを計算する。その計算の際、ｈ（０）・ｘ（４）とｈ
（２）・ｘ（２）との２つの項に現れる数値ｘ（４）と
ｘ（２）とを他の項に現れる数値よりも１クロック分先
行して対応計算部に入力する。このような遅延によりＦ
ＩＲフィルタの畳み込み積分を高速化することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＦＩＲフィルタの
高速化畳み込み積分装置・方法に関し、特に、並列処理
により畳み込み積分を高速化するＦＩＲフィルタの高速
化畳み込み積分装置・方法に関する。

【０００２】

【従来の技術】畳み込み積分のためにＦＩＲフィルタが
用いられている。図３は、カスケード接続の通常の市販
ＦＩＲフィルタを示している。畳み込み積分器は、信号
Ｘ（０），信号Ｘ（１），信号Ｘ（２），信号Ｘ
（３），・・・信号Ｘ（ｎ）が順次に送りこまれる３つ
の入力値保持出力器１０１，１０２，１０３と、乗算器
１０４，１０５，１０６とから形成される。第１クロッ
クに基づく演算動作により得られる数列の初項Ｙ（０）
は、次式で表される。 Ｙ（０）＝ｈ（０）・ｘ（３）＋ｈ（１）・ｘ（２） ＋ｈ（２）・ｘ（１）＋ｈ（３）・ｘ（０）．・・・（１）

【０００３】このような畳み込み積分をより高速化する
ことが求められる。公知のＦＩＲフィルターが並列化さ
れた並列処理積分は、公知の市販の低価格のデバイスを
用いて高速化が可能であろうと推測される。並列化に伴
うであろう問題点を解消しつつ並列処理による高速化の
達成が望まれる。

【０００４】

【発明が解決しようとする課題】本発明の課題は、並列
処理により高速化を達成することができるＦＩＲフィル
タの高速化畳み込み積分装置・方法を提供することにあ
る。

【０００５】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。

【０００６】本発明によるＦＩＲフィルタの高速化畳み
込み積分装置は、第１分割数値列（ｘ（２），ｘ
（０））に関して計算する第１ＦＩＲフィルタ（１Ａ−
１）と、第２分割数値列（ｘ（３），ｘ（１））に関し
て計算する第２ＦＩＲフィルタ（１Ａ−２）と、第３分
割数値列（ｘ（４），ｘ（２））に関して計算する第３
ＦＩＲフィルタ（１Ｂ−２）と、第４分割数値列（ｘ
（３），ｘ（１））に関して計算する第４ＦＩＲフィル
タ（１Ｂ−１）と、遅延器（４，５，６）とを含み、第
１ＦＩＲフィルタ（１Ａ−１）、前記第２ＦＩＲフィル
タ（１Ａ−２）から形成される第１組フィルタ（１Ａ）
と第３ＦＩＲフィルタ（１Ｂ−２）、第４ＦＩＲフィル
タ（１Ｂ−１）から形成される第２組フィルタ（１Ｂ）
とは、互いに並列に接続され、第１分割数値列（ｘ
（２），ｘ（０））と第２分割数値列（ｘ（３），ｘ
（１））と第３分割数値列（ｘ（４），ｘ（２））と第
４分割数値列（ｘ（３），ｘ（１））のうちの３つは、
それらのうちの他の１つに対して１クロックだけ相対的
に時間差が与えられて４つのフィルタのうちのその３つ
にそれぞれに入力される。遅延化・時間差化により、分
割数値列の同時的並列計算結果が公知装置のそれに一致
することができる。

【０００７】４タップ式、４ＦＩＲフィルタ型では、数
値列は、具体的に、ｘ（ｊ＋０）、ｘ（ｊ＋１），ｘ
（ｊ＋２），ｘ（ｊ＋３），ｘ（ｊ＋４）であり、ｘ
（ｊ＋０）とｘ（ｊ＋２）は第１分割数値列に対応し、
ｘ（ｊ＋１）とｘ（ｊ＋３）は第２分割数値列に対応
し、ｘ（ｊ＋２）とｘ（ｊ＋４）は第３分割数値列に対
応し、ｘ（ｊ＋１）とｘ（ｊ＋３）は第４分割数値列に
対応し、他の１つはｘ（ｊ＋２）とｘ（ｊ＋４）に対応
している。ここで、ｊは正負の整数である。ｊは零とし
て表現され得る。タップの拡張、ＦＩＲフィルタの数の
拡張は、数学的帰納法により容易に可能である。

【０００８】４つのフィルタはｊが０で表現されて下記
計算： 第１ＦＩＲフィルタ・・・ｈ（１）・ｘ（２）＋ｈ
（３）・ｘ（０） 第２ＦＩＲフィルタ・・・ｈ（０）・ｘ（３）＋ｈ
（２）・ｘ（１） 第３ＦＩＲフィルタ・・・ｈ（０）・ｘ（４）＋ｈ
（２）・ｘ（２） 第４ＦＩＲフィルタ・・・ｈ（１）・ｘ（３）＋ｈ
（３）・ｘ（１） を実行することになる。第１クロックで第１組フィルタ
と第２組フィルタとはそれぞれに下記計算Ｙ（０）とＹ
（１）： Ｙ（０）＝ｈ（０）・ｘ（３）＋ｈ（１）・ｘ（２）＋
ｈ（２）・ｘ（１）＋ｈ（３）・ｘ（０） Ｙ（１）＝ｈ（０）・ｘ（４）＋ｈ（１）・ｘ（３）＋
ｈ（２）・ｘ（２）＋ｈ（３）・ｘ（１） を実行する。第１クロックとは、計算開始指令を与える
クロックであり、クロックの順序数の１番目をいう。一
般的には、それはｊ＋１番目である。

【０００９】本発明によるＦＩＲフィルタの高速化畳み
込み積分方法は、並列に下記２つの畳み込み積分計算式
Ｙ（ｊ＋０）とＹ（ｊ＋１）： Ｙ（ｊ＋０）＝ｈ（０）・ｘ（３）＋ｈ（１）・ｘ
（２）＋ｈ（２）・ｘ（１）＋ｈ（３）・ｘ（０） Ｙ（ｊ＋１）＝ｈ（０）・ｘ（４）＋ｈ（１）・ｘ
（３）＋ｈ（２）・ｘ（２）＋ｈ（３）・ｘ（１） とを計算することと、ｈ（０）・ｘ（４）とｈ（２）・
ｘ（２）との２つの項に現れる数値ｘ（４）とｘ（２）
とを他の項に現れる数値よりも１クロック分先行して対
応計算部に入力することとを含む。既述の通り公知装置
と同じ計算が可能になっているが、高速化が実現してい
る。

【００１０】更に、信号列ｘ（０），ｘ（１），ｘ
（２），ｘ（３），ｘ（４）は、２分の１レートに変換
することと、２分の１レートに変換された信号列で表さ
れる計算項ｈ（０）・ｘ（３），ｈ（１）・ｘ（２），
ｈ（２）・ｘ（１），ｈ（３）・ｘ（０），ｈ（０）・
ｘ（４），ｈ（１）・ｘ（３），ｈ（２）・ｘ（２），
ｈ（３）・ｘ（１）のうちの計算項ｈ（０）・ｘ（４）
とｈ（２）・ｘ（２）の数値ｘ（４）とｘ（２）に対し
て、それ以外の計算項の数値を１クロック分遅延させて
計算部に送信することとを含む。１クロック分は、遅延
の時間単位を示し、数値列を１数値列単位で順次に先送
りする限り、クロック数は何でもよい。

【００１１】

【発明の実施の形態】図に一致対応して、本発明による
ＦＩＲフィルタの高速化畳み込み積分装置の実施の形態
は、並列化ＦＩＲフィルタ１が、Ｓ／Ｐ変換回路２とＰ
／Ｓ変換回路３と遅延回路ともに設けられている。その
並列化ＦＩＲフィルタ１には、図１に示されるように、
３つの遅延回路を介してＳ／Ｐ変換器２が接続してい
る。並列化ＦＩＲフィルタ１は、Ｐ／Ｓ変換器３に接続
している。その並列化ＦＩＲフィルタ１は、一方側並列
ＦＩＲフィルタ１Ａと他方側並列ＦＩＲフィルタ１Ｂと
から形成されている。

【００１２】一方側並列ＦＩＲフィルタ１Ａは、図２に
示されるように、第１一方側並列ＦＩＲフィルタ１Ａ−
１と第２一方側並列ＦＩＲフィルタ１Ａ−２とから形成
されている。他方側並列ＦＩＲフィルタ１Ｂは、第１他
方側並列ＦＩＲフィルタ１Ｂ−１と第２他方側並列ＦＩ
Ｒフィルタ１Ｂ−２とから形成されている。

【００１３】一方側並列ＦＩＲフィルタ１Ａと他方側並
列ＦＩＲフィルタ１Ｂは、Ｓ／Ｐ変換回路２とＰ／Ｓ変
換回路３との間で並列に接続されている。第１一方側並
列ＦＩＲフィルタ１Ａ−１とＳ／Ｐ変換回路２との間に
第１遅延器４が介設されている。第２一方側並列ＦＩＲ
フィルタ１Ａ−２とＳ／Ｐ変換回路２との間に第２遅延
器５が介設されている。第１他方側並列ＦＩＲフィルタ
１Ｂ−１とＳ／Ｐ変換回路２との間に第３遅延器６が介
設されている。第２他方側並列ＦＩＲフィルタ１Ｂ−２
とＳ／Ｐ変換回路２との間には遅延器は介設されていな
い。

【００１４】第１一方側並列ＦＩＲフィルタ１Ａ−１と
第２一方側並列ＦＩＲフィルタ１Ａ−２とは、並列に一
方側加算器７Ａに接続している。第１他方側並列ＦＩＲ
フィルタ１Ｂ−１と第２他方側並列ＦＩＲフィルタ１Ｂ
−２とは、並列に他方側加算器７Ｂに接続している。一
方側加算器７Ａと他方側加算器７Ｂとは、並列にＰ／Ｓ
変換回路３に接続している。

【００１５】第１一方側並列ＦＩＲフィルタ１Ａ−１
は、ある入力値を保持しその入力値を遅延的に出力する
２つの第１一方側遅延器８Ａ−１と、２つの第１一方側
乗算器９Ａ−１と、第１一方側加算器１１Ａ−１とから
形成されている。第２一方側並列ＦＩＲフィルタ１Ａ−
２は、ある入力値を保持しその入力値を遅延的に出力す
る２つの第２一方側遅延器８Ａ−２と、２つの第１一方
側乗算器９Ａ−２と、第１一方側加算器１１Ａ−２とか
ら形成されている。第１他方側並列ＦＩＲフィルタ１Ｂ
−１は、ある入力値を保持しその入力値を遅延的に出力
する２つの第１他方側遅延器８Ｂ−１と、２つの第１他
方側乗算器９Ｂ−１と、第１他方側加算器１１Ｂ−１と
から形成されている。第２他方側並列ＦＩＲフィルタ１
Ｂ−２は、ある入力値を保持しその入力値を遅延的に出
力する２つの第２他方側遅延器８Ｂ−２と、２つの第２
他方側乗算器９Ｂ−２と、第２他方側加算器１１Ｂ−２
とから形成されている。

【００１６】各乗算器の乗算係数は、図中に、ｈ
（０）、ｈ（１）、ｈ（２）、ｈ（３）で示されてい
る。入力信号１２は、Ｓ／Ｐ変換回路２で２分の１レー
トに変換され、同一時間中に、次のように信号ｘ（ｊ）
が、偶数番目と奇数番目に分けられて第１一方側並列Ｆ
ＩＲフィルタ１Ａ−１と第２一方側並列ＦＩＲフィルタ
１Ａ−２と、第１他方側並列ＦＩＲフィルタ１Ｂ−１と
第２他方側並列ＦＩＲフィルタ１Ｂ−２に入力される。

【００１７】第１一方側並列ＦＩＲフィルタ１Ａ−１・
・・ｘ（−２），ｘ（０），ｘ（２） 第２一方側並列ＦＩＲフィルタ１Ａ−２・・・ｘ
（３），ｘ（１），ｘ（−１） 第１他方側並列ＦＩＲフィルタ１Ｂ−１・・・ｘ
（３），ｘ（１），ｘ（−１） 第２他方側並列ＦＩＲフィルタ１Ｂ−２・・・ｘ
（４），ｘ（２），ｘ（０）

【００１８】このようなレート変換と部分的遅延とより
（第２他方側並列ＦＩＲフィルタ１Ｂ−２に関してのみ
信号列は１クロック進んでいる）、下記式の演算が実行
される。第１一方側並列ＦＩＲフィルタ１Ａ−１と第１
他方側並列ＦＩＲフィルタ１Ｂ−１に入力される信号列
ｘ（０），ｘ（２），ｘ（１），ｘ（３）には、奇数の
係数ｈ（１），ｈ（３）が掛けられる。第２一方側並列
ＦＩＲフィルタ１Ａ−２と第２他方側並列ＦＩＲフィル
タ１Ｂ−２に入力される信号列ｘ（１），ｘ（３），ｘ
（２），ｘ（４）には、偶数の係数ｈ（０），ｈ（２）
が掛けられる。

【００１９】第１一方側並列ＦＩＲフィルタ１Ａ−１の
出力：ｈ（１）・ｘ（２）＋ｈ（３）・ｘ（０） 第２一方側並列ＦＩＲフィルタ１Ａ−２の出力：ｈ
（０）・ｘ（３）＋ｈ（２）・ｘ（１） 一方側並列ＦＩＲフィルタ１Ａの出力Ｙ（０）は、上記
２項の加算値である： Ｙ（０）＝ｈ（０）・ｘ（３）＋ｈ（１）・ｘ（２） ＋ｈ（２）・ｘ（１）＋ｈ（３）・ｘ（０）．・・・（２）

【００２０】１クロック後の一方側並列ＦＩＲフィルタ
１Ａの出力Ｙ（１）は、次式で表される。 Ｙ’（１）＝ｈ（０）・ｘ（５）＋ｈ（１）・ｘ（４） ＋ｈ（２）・ｘ（３）＋ｈ（３）・ｘ（２）．・・・（３） １クロック後のこの出力Ｙ’（１）は、図３に示される
公知の回路の２クロック後の出力Ｙ（２）に相当してい
る。ＦＩＲフィルタによる通常の処理では、その畳み込
み演算の性格上、演算が間に合わないということにな
る。

【００２１】本発明による並列演算処理では、同時的
に、遅延しない信号を含む信号列を他方側並列ＦＩＲフ
ィルタ１Ｂにより計算することにより、公知回路の１ク
ロック後の計算がＹ（０）と並列にＹ（１）として次の
ように計算される。 Ｙ（１）＝ｈ（０）・ｘ（４）＋ｈ（１）・ｘ（３） ＋ｈ（２）・ｘ（２）＋ｈ（３）・ｘ（１）．・・・（４） このＹ（１）は、公知回路の下記Ｙ（１）に一致している。 Ｙ（１）＝ｈ（０）・ｘ（４）＋ｈ（１）・ｘ（３） ＋ｈ（２）・ｘ（２）＋ｈ（３）・ｘ（１）．・・・（５） このように並列処理計算により、公知回路と同等の性能
を持つデバイスによって、本発明は公知回路と同じ計算
を高速に実行することができる。

【００２２】一方側加算器７Ａの出力と他方側加算器７
Ｂの出力は、Ｐ／Ｓ変換回路３で交互に選択されて逆レ
ート変換され、その畳み込み積分Ｐ／Ｓ変換回路３から
出力される。

【００２３】図２に示される実施の形態は４タップ式で
あるが、他の実施の形態ではタップ数の増大は自由であ
る。図２に示される実施の形態は４つのＦＩＲフィルタ
で構成されているが、１つのＦＩＲフィルタは実現した
いフィルタのタップ数の半分であるので、本発明による
回路は、通常の公知回路に比べて２倍程度の規模で実現
されることが可能である。

【００２４】

【発明の効果】本発明によるＦＩＲフィルタの高速化畳
み込み積分装置・方法は、低速で安価なデバイスを用い
て、高速なＦＩＲフィルタを実現することができる。な
お、市販されているＦＩＲフィルタには、カスケードに
接続できるタップ数に制限があるものがあるが、並列処
理を実行している本発明には、制限されている数の２倍
までタップ数を拡張することができる。

【図面の簡単な説明】

【図１】図１は、本発明によるＦＩＲフィルタの高速化
畳み込み積分装置の実施の形態を示す回路ブロック図で
ある。

【図２】図２は、本発明によるＦＩＲフィルタの高速化
畳み込み積分装置の実施の更に詳細な形態を示す回路図
である。

【図３】図３は、公知のフィルタを示す回路図である。

【符号の説明】

４，５，６…遅延器 １Ａ…第１組フィルタ １Ｂ…第２組フィルタ １Ａ−１…第１ＦＩＲフィルタ １Ａ−２…第２ＦＩＲフィルタ １Ｂ−２…第３ＦＩＲフィルタ １Ｂ−１…第４ＦＩＲフィルタ ｘ（ｊ）…信号列 ｘ（２），ｘ（０）…第１分割数値列 ｘ（３），ｘ（１）…第２分割数値列 ｘ（４），ｘ（２）…第３分割数値列 ｘ（３），ｘ（１）…第４分割数値列

Claims (6)

【特許請求の範囲】
1. 【請求項１】第１分割数値列に関して計算する第１ＦＩ
   Ｒフィルタと、 第２分割数値列に関して計算する第２ＦＩＲフィルタ
   と、 第３分割数値列に関して計算する第３ＦＩＲフィルタ
   と、 第４分割数値列に関して計算する第４ＦＩＲフィルタ
   と、 遅延器とを含み、 前記第１ＦＩＲフィルタ、前記第２ＦＩＲフィルタから
   形成される第１組フィルタと前記第３ＦＩＲフィルタ、
   前記第４ＦＩＲフィルタから形成される第２組フィルタ
   とは、互いに並列に接続され、 第１分割数値列と第２分割数値列と第３分割数値列と第
   ４分割数値列のうちの３つは、それらのうちの他の１つ
   に対して１クロックだけ相対的に時間差が与えられて前
   記４つのフィルタのうちの前記３つにそれぞれに入力さ
   れるＦＩＲフィルタの高速化畳み込み積分装置。
2. 【請求項２】請求項１において、 数値列は、ｘ（ｊ＋０）、ｘ（ｊ＋１），ｘ（ｊ＋
   ２），ｘ（ｊ＋３），ｘ（ｊ＋４）であり、前記ｘ（ｊ
   ＋０）と前記ｘ（ｊ＋２）は第１分割数値列に対応し、
   前記ｘ（ｊ＋１）と前記ｘ（ｊ＋３）は第２分割数値列
   に対応し、前記ｘ（ｊ＋２）と前記ｘ（ｊ＋４）は第３
   分割数値列に対応し、前記ｘ（ｊ＋１）と前記ｘ（ｊ＋
   ３）は第４分割数値列に対応し、前記他の１つは前記ｘ
   （ｊ＋２）と前記ｘ（ｊ＋４）に対応しているＦＩＲフ
   ィルタの高速化畳み込み積分装置。
3. 【請求項３】請求項２において、前記４つのフィルタは
   前記ｊが０で表現されて下記計算： 第１ＦＩＲフィルタ・・・ｈ（１）・ｘ（２）＋ｈ
   （３）・ｘ（０） 第２ＦＩＲフィルタ・・・ｈ（０）・ｘ（３）＋ｈ
   （２）・ｘ（１） 第３ＦＩＲフィルタ・・・ｈ（０）・ｘ（４）＋ｈ
   （２）・ｘ（２） 第４ＦＩＲフィルタ・・・ｈ（１）・ｘ（３）＋ｈ
   （３）・ｘ（１） を実行するＦＩＲフィルタの高速化畳み込み積分装置。
4. 【請求項４】請求項３において、 第１クロックで前記第１組フィルタと前記第２組フィル
   タとはそれぞれに下記計算式Ｙ（０）とＹ（１）： Ｙ（０）＝ｈ（０）・ｘ（３）＋ｈ（１）・ｘ（２）＋
   ｈ（２）・ｘ（１）＋ｈ（３）・ｘ（０） Ｙ（１）＝ｈ（０）・ｘ（４）＋ｈ（１）・ｘ（３）＋
   ｈ（２）・ｘ（２）＋ｈ（３）・ｘ（１） を実行する ＦＩＲフィルタの高速化畳み込み積分装置。
5. 【請求項５】並列に下記２つの畳み込み積分計算式Ｙ
   （ｊ＋０）とＹ（ｊ＋１）： Ｙ（ｊ＋０）＝ｈ（０）・ｘ（３）＋ｈ（１）・ｘ
   （２）＋ｈ（２）・ｘ（１）＋ｈ（３）・ｘ（０） Ｙ（ｊ＋１）＝ｈ（０）・ｘ（４）＋ｈ（１）・ｘ
   （３）＋ｈ（２）・ｘ（２）＋ｈ（３）・ｘ（１） とを計算することと、ｈ（０）・ｘ（４）とｈ（２）・
   ｘ（２）との２つの項に現れる数値ｘ（４）とｘ（２）
   とを他の項に現れる数値よりも１クロック分先行して対
   応計算部に入力することとを含むＦＩＲフィルタの高速
   化畳み込み積分方法。
6. 【請求項６】請求項５において、更に、 前記信号列ｘ（０），ｘ（１），ｘ（２），ｘ（３），
   ｘ（４）は、２分の１レートに変換することと、 ２分の１レートに変換された前記信号列で表される前記
   計算項ｈ（０）・ｘ（３），ｈ（１）・ｘ（２），ｈ
   （２）・ｘ（１），ｈ（３）・ｘ（０），ｈ（０）・ｘ
   （４），ｈ（１）・ｘ（３），ｈ（２）・ｘ（２），ｈ
   （３）・ｘ（１）のうちの計算項ｈ（０）・ｘ（４）と
   ｈ（２）・ｘ（２）の数値ｘ（４）とｘ（２）に対し
   て、それ以外の計算項の数値を１クロック分遅延させて
   計算部に送信することとを含むＦＩＲフィルタの高速化
   畳み込み積分方法。