JP2001237350A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JP2001237350A JP2001237350A JP2000044552A JP2000044552A JP2001237350A JP 2001237350 A JP2001237350 A JP 2001237350A JP 2000044552 A JP2000044552 A JP 2000044552A JP 2000044552 A JP2000044552 A JP 2000044552A JP 2001237350 A JP2001237350 A JP 2001237350A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit board
- main surface
- barrier
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 所定の領域のみに封止部を確実に形成する。
【解決手段】 少なくとも一主面２ａ上に電子回路が形
成されてなる回路基板２と、上記回路基板２の一主面２
ａ上に、当該一主面２ａの所定の領域に形成されたバリ
ア部７ａ、７ｂと、上記バリア部７ａ、７ｂにより囲わ
れた領域内或いは上記バリア部７ａ、７ｂにより囲われ
た領域以外の領域内に、封止材を被覆させてなる封止部
８とを備え、上記封止材は、上記バリア部７ａ、７ｂに
より堰き止められている。
成されてなる回路基板２と、上記回路基板２の一主面２
ａ上に、当該一主面２ａの所定の領域に形成されたバリ
ア部７ａ、７ｂと、上記バリア部７ａ、７ｂにより囲わ
れた領域内或いは上記バリア部７ａ、７ｂにより囲われ
た領域以外の領域内に、封止材を被覆させてなる封止部
８とを備え、上記封止材は、上記バリア部７ａ、７ｂに
より堰き止められている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、電池パッ
ク等に用いられる過充電防止回路等を有する電子部品及
びその製造方法に関し、詳しくは、回路基板の所定の領
域に封止材を被覆させてなる電子部品及びその製造方法
に関する。
ク等に用いられる過充電防止回路等を有する電子部品及
びその製造方法に関し、詳しくは、回路基板の所定の領
域に封止材を被覆させてなる電子部品及びその製造方法
に関する。
【０００２】
【従来の技術】従来より、例えば、電池パックには、過
充電及び過放電を防止する電子回路が形成された電子部
品を内蔵するものがある。この電子部品は、所定の印刷
配線パターンが形成された回路基板の一主面上にＩＣチ
ップ等の回路部品が実装されている。このような電池パ
ックに限定されず、様々な電子機器には、回路基板に回
路部品が実装された電子部品を内蔵している。
充電及び過放電を防止する電子回路が形成された電子部
品を内蔵するものがある。この電子部品は、所定の印刷
配線パターンが形成された回路基板の一主面上にＩＣチ
ップ等の回路部品が実装されている。このような電池パ
ックに限定されず、様々な電子機器には、回路基板に回
路部品が実装された電子部品を内蔵している。
【０００３】一般に、このような電子部品は、防水対策
のため、或いは、外気との接触を防止するために回路基
板の一主面上に樹脂を被覆させてなる封止部を有してい
る。すなわち、電子部品の回路基板の一主面上には、電
子部品の実装後に樹脂を塗布して封止処理が施されてい
る。これにより、電子部品は、確実に防水されるととも
に外気との接触を断たれるため耐蝕性が向上したものと
なり、また、不測の衝撃等からも保護されたものとな
る。
のため、或いは、外気との接触を防止するために回路基
板の一主面上に樹脂を被覆させてなる封止部を有してい
る。すなわち、電子部品の回路基板の一主面上には、電
子部品の実装後に樹脂を塗布して封止処理が施されてい
る。これにより、電子部品は、確実に防水されるととも
に外気との接触を断たれるため耐蝕性が向上したものと
なり、また、不測の衝撃等からも保護されたものとな
る。
【０００４】
【発明が解決しようとする課題】ところで、このような
電子部品は、回路基板の一主面上の所定の領域を外方に
露出させ、印刷配線パターンの電気的な接続を可能とす
る必要がある場合がある。言い換えると、上述した封止
部は、回路基板の所定の領域のみを確実に被覆するとと
もに、回路基板上の端子等の領域を外方に露出させるよ
うに形成されなくてはならない。
電子部品は、回路基板の一主面上の所定の領域を外方に
露出させ、印刷配線パターンの電気的な接続を可能とす
る必要がある場合がある。言い換えると、上述した封止
部は、回路基板の所定の領域のみを確実に被覆するとと
もに、回路基板上の端子等の領域を外方に露出させるよ
うに形成されなくてはならない。
【０００５】具体的には、樹脂材料からなる塗料を用い
て所定の領域に封止部を形成する際には、メタルマスク
を用いた印刷方法やディスペンサーを用いた塗布方法等
を使用している。しかしながら、塗料の流動性が高い場
合、外方に露出させる領域にまで塗料が流れ込んでしま
ったり、回路基板の外へ塗料が流れ出してしまう。逆
に、塗料の流動性が低い場合、凹凸を有する回路基板の
所定の領域を確実に覆うように封止部を形成することが
困難となる。
て所定の領域に封止部を形成する際には、メタルマスク
を用いた印刷方法やディスペンサーを用いた塗布方法等
を使用している。しかしながら、塗料の流動性が高い場
合、外方に露出させる領域にまで塗料が流れ込んでしま
ったり、回路基板の外へ塗料が流れ出してしまう。逆
に、塗料の流動性が低い場合、凹凸を有する回路基板の
所定の領域を確実に覆うように封止部を形成することが
困難となる。
【０００６】このため、塗料には、フィラーの増減によ
る粘度コントロールや、添加するフィラーの形状を角形
にして粘度を上昇させたり、フィラーを大粒として粘度
を上昇させたり、逆に、フィラーの形状を丸形にして粘
度を低下させたり、フィラーを小粒として粘度を低下さ
せたりしている。また、塗料のチクソトロピー性を調節
することによって、塗料の流動性を制御している。すな
わち、塗料のチクソトロピー値を大きくすることにより
流動性を低下させたり、逆に、塗料のチクソトロピー値
を小さくすることにより流動性を上昇させている。
る粘度コントロールや、添加するフィラーの形状を角形
にして粘度を上昇させたり、フィラーを大粒として粘度
を上昇させたり、逆に、フィラーの形状を丸形にして粘
度を低下させたり、フィラーを小粒として粘度を低下さ
せたりしている。また、塗料のチクソトロピー性を調節
することによって、塗料の流動性を制御している。すな
わち、塗料のチクソトロピー値を大きくすることにより
流動性を低下させたり、逆に、塗料のチクソトロピー値
を小さくすることにより流動性を上昇させている。
【０００７】しかしながら、電子部品の小型化が進むな
か、所望の粘性及びチクソトロピー性を有する塗料を用
いてたとしても、回路基板の所定の領域のみを確実に被
覆するように封止部を形成することは極めて困難であっ
た。これは、粘性及びチクソトロピー性が塗料の使用条
件により大きく変化するものであり、塗料の粘性及びチ
クソトロピー性を調節したとしても、塗料の流動性を確
実に制御することが困難なためである。
か、所望の粘性及びチクソトロピー性を有する塗料を用
いてたとしても、回路基板の所定の領域のみを確実に被
覆するように封止部を形成することは極めて困難であっ
た。これは、粘性及びチクソトロピー性が塗料の使用条
件により大きく変化するものであり、塗料の粘性及びチ
クソトロピー性を調節したとしても、塗料の流動性を確
実に制御することが困難なためである。
【０００８】したがって、従来の電子部品では、回路基
板の所定の領域のみに封止部を形成することが困難であ
るといった問題があった。また、このような電子部品の
製造方法には、回路基板の所定の領域のみに封止部を形
成することが困難であり、歩留まりが悪いといった問題
があった。
板の所定の領域のみに封止部を形成することが困難であ
るといった問題があった。また、このような電子部品の
製造方法には、回路基板の所定の領域のみに封止部を形
成することが困難であり、歩留まりが悪いといった問題
があった。
【０００９】そこで、本発明は、上述した従来の実情に
鑑みて案出されたものであり、所定の領域のみに封止部
が確実に形成された電子部品を提供することを目的と
し、また、所定の領域のみに封止部を確実に形成するこ
とのできる電子部品の製造方法を提供することを目的と
している。
鑑みて案出されたものであり、所定の領域のみに封止部
が確実に形成された電子部品を提供することを目的と
し、また、所定の領域のみに封止部を確実に形成するこ
とのできる電子部品の製造方法を提供することを目的と
している。
【００１０】
【課題を解決するための手段】上述した目的を達成した
本発明に係る電子部品は、少なくとも一主面上に電子回
路が形成されてなる回路基板と、上記回路基板の一主面
上に、当該一主面の所定の領域を囲うように形成された
バリア部と、上記バリア部により囲われた領域内或いは
上記バリア部により囲われた領域以外の領域内に、封止
材を被覆させてなる封止部とを備え、上記封止材は、上
記バリア部により堰き止められていることを特徴とする
ものである。
本発明に係る電子部品は、少なくとも一主面上に電子回
路が形成されてなる回路基板と、上記回路基板の一主面
上に、当該一主面の所定の領域を囲うように形成された
バリア部と、上記バリア部により囲われた領域内或いは
上記バリア部により囲われた領域以外の領域内に、封止
材を被覆させてなる封止部とを備え、上記封止材は、上
記バリア部により堰き止められていることを特徴とする
ものである。
【００１１】以上のように構成された本発明に係る電子
部品は、一主面上の所定の領域に被覆された封止材がバ
リア部により他の領域に流れ出ることが防止されるた
め、封止部が所定の領域のみに確実に形成されたものと
なる。
部品は、一主面上の所定の領域に被覆された封止材がバ
リア部により他の領域に流れ出ることが防止されるた
め、封止部が所定の領域のみに確実に形成されたものと
なる。
【００１２】また、本発明に係る電子部品の製造方法
は、少なくとも一主面上に電子回路が形成されてなる回
路基板の当該一主面の所定の領域にバリア部を形成し、
上記回路基板の一主面上に封止材を被覆させ、上記電子
回路の所定領域に封止部を形成することを特徴とするも
のである。
は、少なくとも一主面上に電子回路が形成されてなる回
路基板の当該一主面の所定の領域にバリア部を形成し、
上記回路基板の一主面上に封止材を被覆させ、上記電子
回路の所定領域に封止部を形成することを特徴とするも
のである。
【００１３】以上のように構成された本発明に係る電子
部品の製造方法は、回路基板の所定の領域を囲うように
バリア部を形成した後に封止材を被覆させるため、封止
材が所定の領域以外に流れ出ることを防止できる。
部品の製造方法は、回路基板の所定の領域を囲うように
バリア部を形成した後に封止材を被覆させるため、封止
材が所定の領域以外に流れ出ることを防止できる。
【００１４】
【発明の実施の形態】以下、本発明に係る電子部品及び
その製造方法の好適な実施の形態について図面を参照し
て詳細に説明する。
その製造方法の好適な実施の形態について図面を参照し
て詳細に説明する。
【００１５】図１は、本実施の形態に示す電子部品１の
平面図である。また、図２は、電子部品１の断面図であ
る。これら図１及び図２に示すように、電子部品１は、
一主面２ａ上にＩＣチップ３やコンデンサ４、トランジ
スタ６等が実装されてなるとともに、図示しない印刷配
線パターンが形成されてなる回路基板２を有する。回路
基板２には、ＩＣチップ３等が実装された一主面２ａの
外周縁に沿って平行に形成された一対のバリア部７ａ、
７ｂが形成されている。すなわち、このバリア部７ａ、
７ｂは、一主面２ａ上におけるＩＣチップ３等が実装さ
れた領域を囲うように形成されている。また、この電子
部品１には、回路基板２の一主面２ａ上であって、バリ
ア部７ａ、７ｂにより囲われた領域内に封止部８が形成
されている。
平面図である。また、図２は、電子部品１の断面図であ
る。これら図１及び図２に示すように、電子部品１は、
一主面２ａ上にＩＣチップ３やコンデンサ４、トランジ
スタ６等が実装されてなるとともに、図示しない印刷配
線パターンが形成されてなる回路基板２を有する。回路
基板２には、ＩＣチップ３等が実装された一主面２ａの
外周縁に沿って平行に形成された一対のバリア部７ａ、
７ｂが形成されている。すなわち、このバリア部７ａ、
７ｂは、一主面２ａ上におけるＩＣチップ３等が実装さ
れた領域を囲うように形成されている。また、この電子
部品１には、回路基板２の一主面２ａ上であって、バリ
ア部７ａ、７ｂにより囲われた領域内に封止部８が形成
されている。
【００１６】この電子部品において、封止部８は、合成
樹脂材料を塗料化した封止材を、バリア部７ａ、７ｂに
より囲まれた領域内に塗布して乾燥させることにより形
成される。また、バリア部７ａ、７ｂは、例えば、Ａｕ
を用いてメッキ法により形成されている。特に、バリア
部７ａ、７ｂは、回路基板２の一主面２ａ上に印刷配線
パターンを形成するメッキ工程の際に、印刷配線パター
ンと同時に形成されることが好ましい。この場合、バリ
ア部７ａ、７ｂを形成するための工程を別途行う必要が
ないために製造工程の増加を無くし、その結果、製造工
程の簡略化を図ることができる。
樹脂材料を塗料化した封止材を、バリア部７ａ、７ｂに
より囲まれた領域内に塗布して乾燥させることにより形
成される。また、バリア部７ａ、７ｂは、例えば、Ａｕ
を用いてメッキ法により形成されている。特に、バリア
部７ａ、７ｂは、回路基板２の一主面２ａ上に印刷配線
パターンを形成するメッキ工程の際に、印刷配線パター
ンと同時に形成されることが好ましい。この場合、バリ
ア部７ａ、７ｂを形成するための工程を別途行う必要が
ないために製造工程の増加を無くし、その結果、製造工
程の簡略化を図ることができる。
【００１７】このように構成された電子部品１では、バ
リア部７ａ、７ｂを形成した後に封止材を用いて封止部
８を形成する。このとき、乾燥前の封止材は、塗料化さ
れているために流動性を有することとなる。しかしなが
ら、乾燥前の封止材が流動して回路基板２の外周縁方向
に流動したとしても、封止材は、バリア部７ａ、７ｂに
より堰き止められることとなる。すなわち、バリア部７
ａ、７ｂは、Ａｕを用いたメッキ膜であるため、合成樹
脂材料に対する馴染みが低く、封止材の乗り上げを防止
できる。
リア部７ａ、７ｂを形成した後に封止材を用いて封止部
８を形成する。このとき、乾燥前の封止材は、塗料化さ
れているために流動性を有することとなる。しかしなが
ら、乾燥前の封止材が流動して回路基板２の外周縁方向
に流動したとしても、封止材は、バリア部７ａ、７ｂに
より堰き止められることとなる。すなわち、バリア部７
ａ、７ｂは、Ａｕを用いたメッキ膜であるため、合成樹
脂材料に対する馴染みが低く、封止材の乗り上げを防止
できる。
【００１８】これにより、電子部品１では、バリア部７
ａ、７ｂにより囲まれた領域内のみを封止材により被覆
することができ、封止材が回路基板２の外周縁に達する
ことを防止できる。すなわち、電子部品１では、封止材
を所定の領域のみに塗布することができ、封止部８によ
りＩＣチップ３等を確実に被覆することができる。した
がって、この電子部品１は、ＩＣチップ３や印刷配線パ
ターン等を確実に保護したものとなり、信頼性に優れた
ものとなる。
ａ、７ｂにより囲まれた領域内のみを封止材により被覆
することができ、封止材が回路基板２の外周縁に達する
ことを防止できる。すなわち、電子部品１では、封止材
を所定の領域のみに塗布することができ、封止部８によ
りＩＣチップ３等を確実に被覆することができる。した
がって、この電子部品１は、ＩＣチップ３や印刷配線パ
ターン等を確実に保護したものとなり、信頼性に優れた
ものとなる。
【００１９】また、電子部品１を製造するに際して、バ
リア部７ａ、７ｂを形成した後に封止部８を形成するこ
とによって、回路基板２から封止材が流れ出すことを防
止できる。したがって、この方法によれば、封止材が回
路基板２の外方に流れ出す結果、封止部８の厚みを確保
できないといった不良の発生を確実に防止して、歩留ま
りの向上を図ることができる。
リア部７ａ、７ｂを形成した後に封止部８を形成するこ
とによって、回路基板２から封止材が流れ出すことを防
止できる。したがって、この方法によれば、封止材が回
路基板２の外方に流れ出す結果、封止部８の厚みを確保
できないといった不良の発生を確実に防止して、歩留ま
りの向上を図ることができる。
【００２０】特に、封止材の乗り上げ防止効果をより向
上させるために、バリア部７ａ、ｂ７の表面をプラズマ
クリーニング処理することが好ましい。このプラズマク
リーニング処理は、バリア部７ａ、７ｂが形成された回
路基板２をプラズマ中に載置することにより、バリア部
７ａ、７ｂの表面を僅かにスパッタリングする処理であ
る。このプラズマクリーニング処理によれば、バリア部
７ａ、７ｂ上に付着或いは生成した不純物を除去し、バ
リア部７ａ、７ｂを構成するＡｕを露出させることがで
きる。仮に、バリア部７ａ、７ｂ表面に、メッキ下地で
あるニッケルが水酸化ニッケルのかたちで析出した場合
には、バリア部７ａ、７ｂ表面が親水性を示すこととな
り、封止材との馴染みが高くなる虞がある。この場合、
バリア部７ａ、７ｂは、封止材の乗り上げ防止効果が低
下してしまうことがある。したがって、プラズマクリー
ニング処理によりバリア部７ａ、７ｂ表面の不純物を除
去して、バリア部７ａ、７ｂ表面の疎水性を確保するこ
とによって、バリア部７ａ、７ｂは、優れた封止材の乗
り上げ防止効果を奏することとなる。
上させるために、バリア部７ａ、ｂ７の表面をプラズマ
クリーニング処理することが好ましい。このプラズマク
リーニング処理は、バリア部７ａ、７ｂが形成された回
路基板２をプラズマ中に載置することにより、バリア部
７ａ、７ｂの表面を僅かにスパッタリングする処理であ
る。このプラズマクリーニング処理によれば、バリア部
７ａ、７ｂ上に付着或いは生成した不純物を除去し、バ
リア部７ａ、７ｂを構成するＡｕを露出させることがで
きる。仮に、バリア部７ａ、７ｂ表面に、メッキ下地で
あるニッケルが水酸化ニッケルのかたちで析出した場合
には、バリア部７ａ、７ｂ表面が親水性を示すこととな
り、封止材との馴染みが高くなる虞がある。この場合、
バリア部７ａ、７ｂは、封止材の乗り上げ防止効果が低
下してしまうことがある。したがって、プラズマクリー
ニング処理によりバリア部７ａ、７ｂ表面の不純物を除
去して、バリア部７ａ、７ｂ表面の疎水性を確保するこ
とによって、バリア部７ａ、７ｂは、優れた封止材の乗
り上げ防止効果を奏することとなる。
【００２１】ところで、電子部品１において、バリア部
７ａ、７ｂを構成する材料としては、Ａｕに限定され
ず、封止材を堰き止める効果がある材料であれば如何な
る材料を用いてもよい。例示するならば、バリア部７
ａ、７ｂとしては、Ａｕの他にＰｔ、Ａｇ等の貴金属材
料を用いることが好ましく、その他の金属材料を用いて
も良い。また、バリア部７ａ、７ｂを形成する手法とし
ても、メッキ法に限定されず、いわゆる印刷法等の手法
を用いても良い。また、図１及び図２に示した電子部品
１では一対のバリア部７ａ、７ｂを形成したが、本発明
は、このような構成に限定されず、回路基板の外周縁を
１本のバリア部で囲うような構成の電子部品であっても
良い。
７ａ、７ｂを構成する材料としては、Ａｕに限定され
ず、封止材を堰き止める効果がある材料であれば如何な
る材料を用いてもよい。例示するならば、バリア部７
ａ、７ｂとしては、Ａｕの他にＰｔ、Ａｇ等の貴金属材
料を用いることが好ましく、その他の金属材料を用いて
も良い。また、バリア部７ａ、７ｂを形成する手法とし
ても、メッキ法に限定されず、いわゆる印刷法等の手法
を用いても良い。また、図１及び図２に示した電子部品
１では一対のバリア部７ａ、７ｂを形成したが、本発明
は、このような構成に限定されず、回路基板の外周縁を
１本のバリア部で囲うような構成の電子部品であっても
良い。
【００２２】また、本発明に係る電子部品は、上述した
ような実施の形態に限定されず、図３に示すような電子
部品１０であっても良い。他の実施の形態として示す電
子部品１０は、一主面１１ａ上に端子部１２及び検査パ
ッド１３が形成されてなるとともにＩＣチップ等（図示
せず。）が実装されてなる回路基板１１を備える。ま
た、この電子部品１０では、端子部１２及び検査パッド
１３とＩＣチップ等が実装された領域との間にバリア部
１４が形成されている。さらに、この電子部品１０は、
端子部１２及び検査パッド１３を外方に露出させるよう
に、これら端子部１２及び検査パッド１３を除く一主面
１１ａ上に封止部１５を形成する。
ような実施の形態に限定されず、図３に示すような電子
部品１０であっても良い。他の実施の形態として示す電
子部品１０は、一主面１１ａ上に端子部１２及び検査パ
ッド１３が形成されてなるとともにＩＣチップ等（図示
せず。）が実装されてなる回路基板１１を備える。ま
た、この電子部品１０では、端子部１２及び検査パッド
１３とＩＣチップ等が実装された領域との間にバリア部
１４が形成されている。さらに、この電子部品１０は、
端子部１２及び検査パッド１３を外方に露出させるよう
に、これら端子部１２及び検査パッド１３を除く一主面
１１ａ上に封止部１５を形成する。
【００２３】すなわち、この電子部品１０では、端子部
１２及び検査パッド１３とＩＣチップ等が実装された領
域との間にバリア部１４を形成することによって、ＩＣ
チップ等が実装された領域上のみに封止材を塗布するこ
とができ、端子部１２及び検査パッド１３に封止材が流
れ込むことを防止している。これにより、電子部品１０
は、端子部１２及び検査パッド１３を確実に外方に露出
させたものとなり、信頼性に優れたものとなる。
１２及び検査パッド１３とＩＣチップ等が実装された領
域との間にバリア部１４を形成することによって、ＩＣ
チップ等が実装された領域上のみに封止材を塗布するこ
とができ、端子部１２及び検査パッド１３に封止材が流
れ込むことを防止している。これにより、電子部品１０
は、端子部１２及び検査パッド１３を確実に外方に露出
させたものとなり、信頼性に優れたものとなる。
【００２４】また、電子部品１０を製造するに際して、
バリア部１４を形成した後に封止部１５を形成すること
によって、端子部１２及び検査パッド１３上に封止材が
流れ込むことを防止できる。したがって、この方法によ
れば、端子部１２及び検査パッド１３上を封止材が覆う
といった不良の発生を確実に防止して、歩留まりの向上
を図ることができる。
バリア部１４を形成した後に封止部１５を形成すること
によって、端子部１２及び検査パッド１３上に封止材が
流れ込むことを防止できる。したがって、この方法によ
れば、端子部１２及び検査パッド１３上を封止材が覆う
といった不良の発生を確実に防止して、歩留まりの向上
を図ることができる。
【００２５】
【発明の効果】以上詳細に説明したように、本発明に係
る電子部品は、バリア部を形成することによって、所定
の領域のみに確実に封止部が形成されたものとなる。こ
のため、電子部品は、封止部による保護効果が確実なも
のとなり、信頼性に優れたものとなる。
る電子部品は、バリア部を形成することによって、所定
の領域のみに確実に封止部が形成されたものとなる。こ
のため、電子部品は、封止部による保護効果が確実なも
のとなり、信頼性に優れたものとなる。
【００２６】また、本発明に係る電子部品の製造方法
は、所定の領域にバリア部を形成した後に封止材を被覆
させるため、封止部を所定の領域のみに確実に形成する
ことができる。このため、本手法によれば、封止材が所
定の領域以外に流れ出すといった不都合を回避し、生産
性を大幅に向上させることができる。
は、所定の領域にバリア部を形成した後に封止材を被覆
させるため、封止部を所定の領域のみに確実に形成する
ことができる。このため、本手法によれば、封止材が所
定の領域以外に流れ出すといった不都合を回避し、生産
性を大幅に向上させることができる。
【図１】本発明に係る電子部品の平面図である。
【図２】電子部品の断面図である。
【図３】他の実施の形態として示す電子部品の平面図で
ある。
ある。
１ 電子部品 ２ 回路基板 ３ ＩＣチップ ７ バリア部 ８ 封止部
Claims (9)
- 【請求項１】 少なくとも一主面上に電子回路が形成さ
れてなる回路基板と、上記回路基板の一主面上に、当該
一主面の所定の領域に形成されたバリア部と、 上記電子回路を、封止材で被覆させてなる封止部とを備
え、 上記封止材は、上記バリア部により堰き止められている
ことを特徴とする電子部品。 - 【請求項２】 上記バリア部は、上記回路基板の一主面
上の外周縁に沿って形成されたことを特徴とする請求項
１記載の電子部品。 - 【請求項３】 上記回路基板の一主面上は、所定の領域
を外方に露出させる露出領域とし、上記バリア部は、当
該露出領域を囲うように形成されたことを特徴とする請
求項１記載の電子部品。 - 【請求項４】 上記バリア部は、金等の貴金属材料から
なるメッキ膜であることを特徴とする請求項１記載の電
子部品。 - 【請求項５】 上記封止材は、合成樹脂であることを特
徴とする請求項１記載の電子部品。 - 【請求項６】 少なくとも一主面上に電子回路が形成さ
れてなる回路基板の当該一主面の所定の領域にバリア部
を形成し、 上記回路基板の一主面上に封止材を被覆させ、上記電子
回路の所定領域に封止部を形成することを特徴とする電
子部品の製造方法。 - 【請求項７】 上記バリア部を、金等の貴金属材料を用
いたメッキ法により形成することを特徴とする請求項６
記載の電子部品の製造方法。 - 【請求項８】 上記バリア部を、上記回路基板の一主面
上の電子回路と同時に形成することを特徴とする請求項
６記載の電子部品の製造方法。 - 【請求項９】 上記バリア部表面をプラズマクリーニン
グすることを特徴とする請求項６記載の電子部品の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044552A JP2001237350A (ja) | 2000-02-22 | 2000-02-22 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044552A JP2001237350A (ja) | 2000-02-22 | 2000-02-22 | 電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237350A true JP2001237350A (ja) | 2001-08-31 |
Family
ID=18567291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044552A Withdrawn JP2001237350A (ja) | 2000-02-22 | 2000-02-22 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010534410A (ja) * | 2007-07-23 | 2010-11-04 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 半田材料により混成される２つの部材をコーティングするための方法 |
-
2000
- 2000-02-22 JP JP2000044552A patent/JP2001237350A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010534410A (ja) * | 2007-07-23 | 2010-11-04 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 半田材料により混成される２つの部材をコーティングするための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7101735B2 (en) | Manufacturing method of semiconductor device | |
| US8111523B2 (en) | Wiring board with switching function and method of manufacturing the same | |
| US20050269696A1 (en) | Semiconductor device and manufacturing method of the same | |
| CN102034721B (zh) | 芯片封装方法 | |
| CN101355058A (zh) | 半导体装置及其制造方法 | |
| US7511320B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7575994B2 (en) | Semiconductor device and manufacturing method of the same | |
| EP1737036A2 (en) | Semiconductor device and manufacturing method of the same | |
| US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| US5731547A (en) | Circuitized substrate with material containment means and method of making same | |
| US20050017375A1 (en) | Ball grid array package substrate and method for manufacturing the same | |
| KR20110122242A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20050061343A (ko) | 배선 회로 기판 | |
| JP2001237350A (ja) | 電子部品及びその製造方法 | |
| JP2003046034A (ja) | 樹脂封止型半導体装置 | |
| US10178768B2 (en) | Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component | |
| US20050206009A1 (en) | Method for manufacturing wiring board and semiconductor device | |
| US20030189243A1 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| JP2009135241A (ja) | 回路基板、その製造方法、およびそれを用いた半導体装置 | |
| JP2001223302A (ja) | 電子部品及びその製造方法 | |
| JP3915658B2 (ja) | 電子部品の製造方法 | |
| KR0134647B1 (ko) | 멀티 칩 패키지 및 그 제조방법 | |
| KR100685169B1 (ko) | 플립칩 본딩용 연성회로기판 | |
| JPH04118950A (ja) | 半導体装置およびその封止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060913 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080919 |