JP2001236152A - バスシステム - Google Patents
バスシステムInfo
- Publication number
- JP2001236152A JP2001236152A JP2000376440A JP2000376440A JP2001236152A JP 2001236152 A JP2001236152 A JP 2001236152A JP 2000376440 A JP2000376440 A JP 2000376440A JP 2000376440 A JP2000376440 A JP 2000376440A JP 2001236152 A JP2001236152 A JP 2001236152A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus system
- line
- driver
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 出力側ＤＯＵＴに導かれているバス１と、複
数の線路ストランド３０ないし３７とを備え、該線路ス
トランドはそれぞれドライバ４を介して接続個所２にお
いてバスに接続されているバスシステムを、容量を減ら
して動作速度に対する不都合な影響が低減されるように
する。 【解決手段】 バスは少なくとも２つの接続個所の間に
選択的な遮断個所を有している。
数の線路ストランド３０ないし３７とを備え、該線路ス
トランドはそれぞれドライバ４を介して接続個所２にお
いてバスに接続されているバスシステムを、容量を減ら
して動作速度に対する不都合な影響が低減されるように
する。 【解決手段】 バスは少なくとも２つの接続個所の間に
選択的な遮断個所を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、バスシステムであ
って、出力側に導かれているバスと、複数の線路ストラ
ンドとを備え、該線路ストランドはそれぞれドライバを
介して接続個所においてバスに接続されている形式のも
のに関する。
って、出力側に導かれているバスと、複数の線路ストラ
ンドとを備え、該線路ストランドはそれぞれドライバを
介して接続個所においてバスに接続されている形式のも
のに関する。
【０００２】
【従来の技術】例えば半導体メモリにおいて、個々のメ
モリセルフィールドから線路ストランドがバスに導かれ
ていて、バスが多数の信号を伝送することを可能にす
る。この種のバスは例えばトライステートバスであって
よく、従って３つの状態、すなわち「ドリブンハイ」
（制御されている：高）、「ドリブンロー」（制御され
ている：低」および「ノットドリブン」（制御されてい
ない）をとることが可能であるバスである。
モリセルフィールドから線路ストランドがバスに導かれ
ていて、バスが多数の信号を伝送することを可能にす
る。この種のバスは例えばトライステートバスであって
よく、従って３つの状態、すなわち「ドリブンハイ」
（制御されている：高）、「ドリブンロー」（制御され
ている：低」および「ノットドリブン」（制御されてい
ない）をとることが可能であるバスである。
【０００３】個々の線路ストランドにおいて、バスとの
接続個所においてドライバが設けられている。ドライバ
はそれぞれの線路ストランドの個々の線路における信号
の増幅作用をしかつその時バスとの接続を行うことがで
きる線路ストランドないし線路を選択する。
接続個所においてドライバが設けられている。ドライバ
はそれぞれの線路ストランドの個々の線路における信号
の増幅作用をしかつその時バスとの接続を行うことがで
きる線路ストランドないし線路を選択する。
【０００４】図３には、このような既存のバスシステム
が略示されている。このシステムはバス１を有してお
り、バスは出力側ＤＯＵＴに導かれておりかつ接続個所
２におおいてそれぞれ線路ストランド３０ないし３７に
接続されている。それぞれの線路ストランド３０ないし
３７にはドライバ４が設けられている。ドライバはそれ
ぞれ、制御接続端子５を介して制御可能であって、バス
１に接続されるべきである線路ストランドを線路ストラ
ンド３０ないし３７から選択し、かつ選択された線路ス
トランドにおいて導かれている信号を増幅するものであ
る。
が略示されている。このシステムはバス１を有してお
り、バスは出力側ＤＯＵＴに導かれておりかつ接続個所
２におおいてそれぞれ線路ストランド３０ないし３７に
接続されている。それぞれの線路ストランド３０ないし
３７にはドライバ４が設けられている。ドライバはそれ
ぞれ、制御接続端子５を介して制御可能であって、バス
１に接続されるべきである線路ストランドを線路ストラ
ンド３０ないし３７から選択し、かつ選択された線路ス
トランドにおいて導かれている信号を増幅するものであ
る。
【０００５】線路ストランド３０ないし３７はそれぞ
れ、１本の線路であってもよいしまたは複数の線路、例
えば８本の線路であってよい。線路ストランド３０ない
し３７に複数の線路がある場合、ドライバ４は付加的
に、選択された線路ストランドから１本の線路を選び出
しかつこの線路をバス１に接続させることができる。
れ、１本の線路であってもよいしまたは複数の線路、例
えば８本の線路であってよい。線路ストランド３０ない
し３７に複数の線路がある場合、ドライバ４は付加的
に、選択された線路ストランドから１本の線路を選び出
しかつこの線路をバス１に接続させることができる。
【０００６】ドライバがこの種のトライステートバス１
に多く接続されていればいる程、トライステートバス１
の動作速度はますます低くなる。このことは、それぞれ
別のドライバによって一層多くのソースおよびドレイン
移行部および付加的な固定配線が存在し、これによりバ
スシステムの容量が高められることにその原因を求める
ことができる。しかし容量が高くなると、動作速度の損
失が生じる。
に多く接続されていればいる程、トライステートバス１
の動作速度はますます低くなる。このことは、それぞれ
別のドライバによって一層多くのソースおよびドレイン
移行部および付加的な固定配線が存在し、これによりバ
スシステムの容量が高められることにその原因を求める
ことができる。しかし容量が高くなると、動作速度の損
失が生じる。
【０００７】動作速度のこの損失は、所定の範囲におい
てはドライバの大きさを高めることによって補償するこ
とができる。しかしこのことは、比較的僅かな程度まで
しか可能ではない。というのは、比較的大きなドライバ
にタイするソースおよびドレイン面は高められて、同様
に容量が大きくなるからである。更に、ドライバの数が
増大するに従って、イネーブル信号（それぞれのドライ
バ４に対するイネーブル信号）に対する制御線路５の数
も増大し、このために同様に容量は大きくなることにな
る。
てはドライバの大きさを高めることによって補償するこ
とができる。しかしこのことは、比較的僅かな程度まで
しか可能ではない。というのは、比較的大きなドライバ
にタイするソースおよびドレイン面は高められて、同様
に容量が大きくなるからである。更に、ドライバの数が
増大するに従って、イネーブル信号（それぞれのドライ
バ４に対するイネーブル信号）に対する制御線路５の数
も増大し、このために同様に容量は大きくなることにな
る。
【０００８】このことは、図３に図示のバスシステム
が、ドライバ４の数が比較的僅かであるときに限って申
し分なく動作することを意味している。しかしバスシス
テムの作動特性は、線路ストランド３０ないし３７およ
びイネーブル信号に対する制御線路５を有するドライバ
４がバス１に多く接続されればされる程、ますます劣化
される。すなわちそれぞれのドライバ４の作動特性はそ
の他のドライバ４の容量によって影響を受ける。換言す
れば、それぞれ個々のドライバ４は他のドライバ４も
「見る」。
が、ドライバ４の数が比較的僅かであるときに限って申
し分なく動作することを意味している。しかしバスシス
テムの作動特性は、線路ストランド３０ないし３７およ
びイネーブル信号に対する制御線路５を有するドライバ
４がバス１に多く接続されればされる程、ますます劣化
される。すなわちそれぞれのドライバ４の作動特性はそ
の他のドライバ４の容量によって影響を受ける。換言す
れば、それぞれ個々のドライバ４は他のドライバ４も
「見る」。
【０００９】ドライバ４の数が僅かである場合、例えば
ドライバ４が４個である場合、他のドライバによるこの
影響は比較的低い。しかし例えば２４個のドライバが存
在しているのであれば、その他のドライバの、その時選
択されたドライバに対する影響は無視することができな
い。というのは、その時丁度選択されたドライバはその
他２３個のドライバすべての容量によって負荷されてい
るからである。換言すれば、このような場合、バスシス
テムの動作速度は無視できない程低減される。
ドライバ４が４個である場合、他のドライバによるこの
影響は比較的低い。しかし例えば２４個のドライバが存
在しているのであれば、その他のドライバの、その時選
択されたドライバに対する影響は無視することができな
い。というのは、その時丁度選択されたドライバはその
他２３個のドライバすべての容量によって負荷されてい
るからである。換言すれば、このような場合、バスシス
テムの動作速度は無視できない程低減される。
【００１０】
【発明が解決しようとする課題】それ故に本発明の課題
は、冒頭に述べた形式のバスシステムにおいて、必要性
に依存して、最小の容量負荷によって動作し、従ってバ
スシステムの動作速度が不都合な作用を受けないまたは
ほんの僅かしか受けないようにすることができるバスシ
ステムを提供することである。
は、冒頭に述べた形式のバスシステムにおいて、必要性
に依存して、最小の容量負荷によって動作し、従ってバ
スシステムの動作速度が不都合な作用を受けないまたは
ほんの僅かしか受けないようにすることができるバスシ
ステムを提供することである。
【００１１】
【課題を解決するための手段および発明の実施の形態】
本発明によれば、バスが少なくとも２つの接続個所間に
選択可能に遮断個所を有しているようにしたことによっ
て解決される。
本発明によれば、バスが少なくとも２つの接続個所間に
選択可能に遮断個所を有しているようにしたことによっ
て解決される。
【００１２】換言すれば、本発明のバスシステムでは、
バスは必要に応じて、難なく２つの接続個所の間で遮断
することができるのである。このことは、遮断個所の前
の信号方向において存在する全部のドライバがバスシス
テムの容量にもはや関わってこないことを意味してい
る。すなわち、本発明のバスシステムでは、遮断個所の
「前」に存在しているすべてのドライバは考察から除外
されることを意味し、これにより、容量の著しい低減が
可能になる。このことで、バスシステムの動作速度の低
減も著しく低減される。
バスは必要に応じて、難なく２つの接続個所の間で遮断
することができるのである。このことは、遮断個所の前
の信号方向において存在する全部のドライバがバスシス
テムの容量にもはや関わってこないことを意味してい
る。すなわち、本発明のバスシステムでは、遮断個所の
「前」に存在しているすべてのドライバは考察から除外
されることを意味し、これにより、容量の著しい低減が
可能になる。このことで、バスシステムの動作速度の低
減も著しく低減される。
【００１３】従って本発明にとって重要なのは殊に、バ
スと線路ストランドとの間の少なくとも２つの接続個所
の間で、必要に応じてバスに対する遮断を行うことがで
きるということである。すなわち、バスは本発明のバス
システムではバスと線路ストランドとの間の少なくとも
２つの接続個所の間で難なくに遮断することができるこ
とを意味している。これにより、バスにおける信号方向
の前にある全部のドライバの出力信号は、出力側ＤＯＵ
Ｔに現れる信号の評価の際に考慮されずに留まる。選択
的な遮断個所は例えば、バス１（まず図１参照）が２つ
の接続個所２の間で、それがこれら２つの接続個所２の
間で難なく遮断可能であるように構成されることによっ
て実現することができる。このことは例えば、相応のレ
ーザビームの作用、エッチングまたはその他の除去によ
って行うことができる。換言すれば、本発明のバスシス
テムでは、選択的に配置されている遮断個所によって、
必要とされないドライバが出力信号ＤＯＵＴの形成の際
に一緒に作用せずに、バスシステムの長時間作動が保証
されることを確実にすることができる。
スと線路ストランドとの間の少なくとも２つの接続個所
の間で、必要に応じてバスに対する遮断を行うことがで
きるということである。すなわち、バスは本発明のバス
システムではバスと線路ストランドとの間の少なくとも
２つの接続個所の間で難なくに遮断することができるこ
とを意味している。これにより、バスにおける信号方向
の前にある全部のドライバの出力信号は、出力側ＤＯＵ
Ｔに現れる信号の評価の際に考慮されずに留まる。選択
的な遮断個所は例えば、バス１（まず図１参照）が２つ
の接続個所２の間で、それがこれら２つの接続個所２の
間で難なく遮断可能であるように構成されることによっ
て実現することができる。このことは例えば、相応のレ
ーザビームの作用、エッチングまたはその他の除去によ
って行うことができる。換言すれば、本発明のバスシス
テムでは、選択的に配置されている遮断個所によって、
必要とされないドライバが出力信号ＤＯＵＴの形成の際
に一緒に作用せずに、バスシステムの長時間作動が保証
されることを確実にすることができる。
【００１４】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
て詳細に説明する。
【００１５】図３は、既に冒頭で説明した。各図には、
互いに対応する素子にはそれぞれ同じ参照番号が使用さ
れる。
互いに対応する素子にはそれぞれ同じ参照番号が使用さ
れる。
【００１６】図１には、ここでは例えばそれぞれ８本の
線路から成っていることができる線路ストランド３０な
いし３７のうち、線路ストランド３０ないし３３のそれ
ぞれ所属のドライバ４はバス２にその出力側において容
量的に不都合に作用しない実施例が示されている。とい
うのはバス２は線路ストランド３３および３４の接続個
所２の間で遮断されているからである。この遮断は、こ
の個所に次の理由で選択された。すなわち、線路ストラ
ンド３４ないし３７および所属の各ドライバ４だけがこ
の実施例では必要とされる。換言すれば、本発明では、
バス１の遮断個所は、必要されない線路ストランドの切
り離しを期待することができるところに設定されてい
る。
線路から成っていることができる線路ストランド３０な
いし３７のうち、線路ストランド３０ないし３３のそれ
ぞれ所属のドライバ４はバス２にその出力側において容
量的に不都合に作用しない実施例が示されている。とい
うのはバス２は線路ストランド３３および３４の接続個
所２の間で遮断されているからである。この遮断は、こ
の個所に次の理由で選択された。すなわち、線路ストラ
ンド３４ないし３７および所属の各ドライバ４だけがこ
の実施例では必要とされる。換言すれば、本発明では、
バス１の遮断個所は、必要されない線路ストランドの切
り離しを期待することができるところに設定されてい
る。
【００１７】これらの遮断個所は、それらが、バスを電
気的に特別容易に切り離すことができるという、バス１
に対する「目標破断個所」を表しているように構成する
ことができる。例えば、このためにバス１を所定の場
所、すなわち遮断個所がある場所で、バスがレーザビー
ムの作用によって難なく溶断することができるように構
成することができる。しかし、例えばエッチング媒体の
局所的な作用による遮断のような、別の遮断可能性も考
えられる。
気的に特別容易に切り離すことができるという、バス１
に対する「目標破断個所」を表しているように構成する
ことができる。例えば、このためにバス１を所定の場
所、すなわち遮断個所がある場所で、バスがレーザビー
ムの作用によって難なく溶断することができるように構
成することができる。しかし、例えばエッチング媒体の
局所的な作用による遮断のような、別の遮断可能性も考
えられる。
【００１８】しかし、遮断個所が状態「遮断」および
「接続」を有するプログラミング可能なユニット６によ
って実現されるようにすれば有利であり、その際このプ
ログラミング可能なユニットは、プログラミング可能な
ユニット６を所望の状態に制御する制御ユニット７にも
接続することができる。
「接続」を有するプログラミング可能なユニット６によ
って実現されるようにすれば有利であり、その際このプ
ログラミング可能なユニットは、プログラミング可能な
ユニット６を所望の状態に制御する制御ユニット７にも
接続することができる。
【００１９】図２には本発明の別の実施例が示されてい
る。ここでは、線路ストランド３１および３２、線路ス
トランド３３および３４、線路ストランド３５および３
６の接続個所２の間に潜在的な遮断個所が設定されてい
る。例えばｅＤＲＡＭのバスを使用することに依存し
て、ここでは、指定された遮断個所でのバスの切り離し
を行うことができる。従って、バス１の出力側ＤＯＵＴ
には、線路ストランド３ ６および３７だけのまたは線路
ストランド３４ないし３７だけのまたは線路ストランド
３２ないし３７だけの所属のドライバ４が接続されるよ
うにすることができる。すなわち、そうなるように指定
された遮断個所で切り離しを行うのである。しかし、す
べての線路ストランド３０ないし３７が出力側ＤＯＵＴ
に接続された状態にすることも勿論できる。すなわちこ
の場合には遮断個所での切り離しは行われないのであ
る。
る。ここでは、線路ストランド３１および３２、線路ス
トランド３３および３４、線路ストランド３５および３
６の接続個所２の間に潜在的な遮断個所が設定されてい
る。例えばｅＤＲＡＭのバスを使用することに依存し
て、ここでは、指定された遮断個所でのバスの切り離し
を行うことができる。従って、バス１の出力側ＤＯＵＴ
には、線路ストランド３ ６および３７だけのまたは線路
ストランド３４ないし３７だけのまたは線路ストランド
３２ないし３７だけの所属のドライバ４が接続されるよ
うにすることができる。すなわち、そうなるように指定
された遮断個所で切り離しを行うのである。しかし、す
べての線路ストランド３０ないし３７が出力側ＤＯＵＴ
に接続された状態にすることも勿論できる。すなわちこ
の場合には遮断個所での切り離しは行われないのであ
る。
【００２０】図２の実施例において、接続個所間の切り
離しは線路ストランド３５および３ ６によって行われる
ので、線路ストランド３０ないし３５ドライバ４に対す
る制御線路５は、図２にこのことが示されているよう
に、それぞれアース電位に接続することができる。
離しは線路ストランド３５および３ ６によって行われる
ので、線路ストランド３０ないし３５ドライバ４に対す
る制御線路５は、図２にこのことが示されているよう
に、それぞれアース電位に接続することができる。
【００２１】バス１は１本の線路に低減することができ
る。複数のバス１がそれぞれ個別線路８から成ってい
て、これら線路に遮断個所としてのプログラミング可能
なユニット６が種々異なった状態で取り付けられている
ようにすることのできる。このことは図２の詳細Ａに示
されているとおりである。
る。複数のバス１がそれぞれ個別線路８から成ってい
て、これら線路に遮断個所としてのプログラミング可能
なユニット６が種々異なった状態で取り付けられている
ようにすることのできる。このことは図２の詳細Ａに示
されているとおりである。
【００２２】本発明はこのようにして簡単な手法で、実
際に必要とされる線路ストランド３ ０ないし３７だけを
接続する可能性を提供するものである。その他の線路ス
トランドの切り離しまたは除去によって、動作速度が残
る線路ストランドおよびドライバ４の容量によって生じ
得るよりも極めて僅かしか不都合な作用を受けない容量
の少ないバスシステムが生じることが保証される。
際に必要とされる線路ストランド３ ０ないし３７だけを
接続する可能性を提供するものである。その他の線路ス
トランドの切り離しまたは除去によって、動作速度が残
る線路ストランドおよびドライバ４の容量によって生じ
得るよりも極めて僅かしか不都合な作用を受けない容量
の少ないバスシステムが生じることが保証される。
【図１】本発明の第１実施例の略図である。
【図２】本発明の第２実施例の略図である。
【図３】既存のバスシステムの略図である。
１ バス、 ２ 接続個所、 ３０〜３７ 線路ストラ
ンド、 ４ ドライバ、 ５ 制御線路、 ６ プログ
ラミング可能なユニット、 ７ 制御ユニット
ンド、 ４ ドライバ、 ５ 制御線路、 ６ プログ
ラミング可能なユニット、 ７ 制御ユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Claims (8)
- 【請求項１】 バスシステムであって、出力側（ＤＯＵ
Ｔ）に導かれているバス（１）と、複数の線路ストラン
ド（３０ないし３７）とを備え、該線路ストランドはそ
れぞれドライバ（４）を介して接続個所（２）において
バス（１）に接続されている形式のものにおいて、バス
（１）は少なくとも２つの接続個所（２）の間に、選択
的な遮断個所を有していることを特徴とするバスシステ
ム。 - 【請求項２】 選択的な遮断個所は必要の場合にバス
（１）の遮断を可能にする請求項１記載のバスシステ
ム。 - 【請求項３】 遮断個所は規則的な間隔をおいてバス
（１）に沿って設けられている請求項１または２記載の
バスシステム。 - 【請求項４】 バスはトライステートバス（１）である
請求項１から３までのいずれか１項記載のバスシステ
ム。 - 【請求項５】 それぞれの線路ストランド（３０ないし
３７）は複数の線路を有している請求項１から４までの
いずれか１項記載のバスシステム。 - 【請求項６】 バス（１）は１本の線路に低減されてい
る請求項１から５までのいずれか１項記載のバスシステ
ム。 - 【請求項７】 複数のバスはそれぞれ、個別線路から成
っており、該個別線路は個々のバス（１）の線路におけ
る遮断個所の位置およびバス（１）における線路の数に
関して種々異なっている請求項１から６までのいずれか
１項記載バスシステム。 - 【請求項８】 遮断個所はそれぞれ、状態「遮断」およ
び「接続」を有するプログラミング可能なユニットによ
って実現されている請求項１から７までのいずれか１項
記載バスシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19960243.3 | 1999-12-14 | ||
| DE19960243A DE19960243A1 (de) | 1999-12-14 | 1999-12-14 | Bussystem |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001236152A true JP2001236152A (ja) | 2001-08-31 |
Family
ID=7932604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000376440A Withdrawn JP2001236152A (ja) | 1999-12-14 | 2000-12-11 | バスシステム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6715012B2 (ja) |
| EP (1) | EP1115067A3 (ja) |
| JP (1) | JP2001236152A (ja) |
| KR (1) | KR20010062425A (ja) |
| DE (1) | DE19960243A1 (ja) |
| TW (1) | TW522696B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039734B2 (en) * | 2002-09-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | System and method of mastering a serial bus |
| AU2003295277A1 (en) * | 2003-12-24 | 2005-07-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Multisectional bus in radio base station and method of using such a radio base station |
| EP2525385A1 (en) | 2011-05-16 | 2012-11-21 | Fei Company | Charged-particle microscope |
| EP2544025A1 (en) | 2011-07-07 | 2013-01-09 | FEI Company | Silicon Drift Detector for use in a charged particle apparatus |
| US10002243B1 (en) * | 2017-03-24 | 2018-06-19 | Wipro Limited | System and method for powering on electronic devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3628847B2 (ja) * | 1997-08-18 | 2005-03-16 | 株式会社日立製作所 | バス切り換え装置、コンピュータ、および情報処理装置 |
| US4658333A (en) * | 1985-11-08 | 1987-04-14 | At&T Information Systems Inc. | Variable length backplane bus |
| FR2605768B1 (fr) * | 1986-10-23 | 1989-05-05 | Bull Sa | Dispositif de commande de bus constitue par plusieurs segments isolables |
| JPH0926841A (ja) * | 1995-07-10 | 1997-01-28 | Toshiba Corp | データ転送回路 |
| US5649126A (en) * | 1995-12-04 | 1997-07-15 | Sun Microsystems, Inc. | Parallel signal bus with reduced miller effect capacitance |
| US5677638A (en) * | 1996-02-02 | 1997-10-14 | Xilinx, Inc. | High speed tristate bus with multiplexers for selecting bus driver |
| US5887144A (en) * | 1996-11-20 | 1999-03-23 | International Business Machines Corp. | Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches |
| EP0892352B1 (en) * | 1997-07-18 | 2005-04-13 | Bull S.A. | Computer system with a bus having a segmented structure |
| US6081863A (en) * | 1998-03-13 | 2000-06-27 | International Business Machines Corporation | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system |
| US6295568B1 (en) * | 1998-04-06 | 2001-09-25 | International Business Machines Corporation | Method and system for supporting multiple local buses operating at different frequencies |
| US6035355A (en) * | 1998-04-27 | 2000-03-07 | International Business Machines Corporation | PCI system and adapter requirements following reset |
| US6182178B1 (en) * | 1998-06-30 | 2001-01-30 | International Business Machines Corporation | Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across a PCI host bridge supporting multiple PCI buses |
| US6338107B1 (en) * | 1998-12-16 | 2002-01-08 | International Business Machines Corporation | Method and system for providing hot plug of adapter cards in an expanded slot environment |
-
1999
- 1999-12-14 DE DE19960243A patent/DE19960243A1/de not_active Withdrawn
-
2000
- 2000-11-28 EP EP00126008A patent/EP1115067A3/de not_active Ceased
- 2000-12-11 JP JP2000376440A patent/JP2001236152A/ja not_active Withdrawn
- 2000-12-13 TW TW089126566A patent/TW522696B/zh not_active IP Right Cessation
- 2000-12-14 US US09/737,060 patent/US6715012B2/en not_active Expired - Lifetime
- 2000-12-14 KR KR1020000076405A patent/KR20010062425A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| TW522696B (en) | 2003-03-01 |
| EP1115067A2 (de) | 2001-07-11 |
| US6715012B2 (en) | 2004-03-30 |
| EP1115067A3 (de) | 2004-01-28 |
| DE19960243A1 (de) | 2001-07-05 |
| US20010004748A1 (en) | 2001-06-21 |
| KR20010062425A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3228818B2 (ja) | 論理モジュール間にカスケード接続を有するプログラマブル論理アレイ集積回路 | |
| US6396304B2 (en) | Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks | |
| US5541530A (en) | Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks | |
| US6222382B1 (en) | Redundancy circuitry for programmable logic devices with interleaved input circuits | |
| CA2419936A1 (en) | Circuit for producing low-voltage differential signals | |
| JP2001236152A (ja) | バスシステム | |
| US6806590B1 (en) | Data bus for a plurality of nodes | |
| US6605959B1 (en) | Structure and method for implementing wide multiplexers | |
| EP1359057A2 (en) | Vehicle data transmission system with link redundancy | |
| US5396512A (en) | Port transceiver for providing communication between a signal transmitting and receiving machine and a space switch | |
| US5189320A (en) | Programmable logic device with multiple shared logic arrays | |
| US20020067734A1 (en) | Multiplexer bus with local bus nodes | |
| EP1801967A2 (de) | Aktiver Sternpunkt für den Einsatz in einem Kommunikationssystem mit Sterntopologie | |
| WO2002027521A1 (fr) | Systeme informatique, son procede de commande, terminal et support d'enregistrement | |
| US20050259491A1 (en) | Universal switch | |
| US20020064081A1 (en) | Device for accessing a rom unit with groups of memory module information saved therein | |
| US5307352A (en) | Switch matrix multiplexers | |
| JP3471628B2 (ja) | 書き換え可能な論理回路およびラッチ回路 | |
| JP2817517B2 (ja) | Ｌｓｉの配置配線システム | |
| CN100571341C (zh) | 一种基于监看母线实现输出监控的矩阵 | |
| JP3766311B2 (ja) | Ｃａｔｖ用増幅器 | |
| JPH04113730A (ja) | 多重通信装置 | |
| CN117596522A (zh) | 一种公共广播功放主备切换方法、装置及存储介质 | |
| JPS61105251A (ja) | 車両における電装品の制御装置 | |
| JP2604548Y2 (ja) | 給電重畳伝送路の衝突防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |