JP2001235724A - 液晶パネルの駆動方法 - Google Patents
液晶パネルの駆動方法Info
- Publication number
- JP2001235724A JP2001235724A JP2000047145A JP2000047145A JP2001235724A JP 2001235724 A JP2001235724 A JP 2001235724A JP 2000047145 A JP2000047145 A JP 2000047145A JP 2000047145 A JP2000047145 A JP 2000047145A JP 2001235724 A JP2001235724 A JP 2001235724A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- liquid crystal
- pixel electrode
- driving
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリックス型液晶パネルを容量
結合駆動により駆動する場合に、ソース配線からの信号
の飛び込みにより対向電位が変動し、クロストークが発
生するのを防止すること。 【解決手段】 画素電極の電位を変調するゲート配線の
電位２０１，２０２をソース信号に応じて、容量結合駆
動における補償電圧の大きさを変調する。そして対向電
位の変動による影響を相殺させることによりクロストー
クを防止する。
結合駆動により駆動する場合に、ソース配線からの信号
の飛び込みにより対向電位が変動し、クロストークが発
生するのを防止すること。 【解決手段】 画素電極の電位を変調するゲート配線の
電位２０１，２０２をソース信号に応じて、容量結合駆
動における補償電圧の大きさを変調する。そして対向電
位の変動による影響を相殺させることによりクロストー
クを防止する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示装置、特にコンピュータ等のディスプレ
イ等に用いられる薄膜トランジスタアクティブマトリク
ス型の液晶表示装置における液晶パネルの駆動方法に関
する。
ス型の液晶表示装置、特にコンピュータ等のディスプレ
イ等に用いられる薄膜トランジスタアクティブマトリク
ス型の液晶表示装置における液晶パネルの駆動方法に関
する。
【０００２】
【従来の技術】従来から、薄膜トランジスタアクティブ
マトリクス型の液晶表示装置における液晶パネル（以
下、ＴＦＴ型の液晶パネルという）駆動方法として、画
素電極と隣接して容量結合しているゲート配線の電位を
変化させて画素電極の電位を変調する方法（以下、容量
結合駆動という）が、液晶の誘電率異方性に起因する直
流成分を除去し、対向電極一定でソース信号振幅を縮め
ることが可能である方法として、既に実用化されてい
る。この内容を以下に簡単に説明する。
マトリクス型の液晶表示装置における液晶パネル（以
下、ＴＦＴ型の液晶パネルという）駆動方法として、画
素電極と隣接して容量結合しているゲート配線の電位を
変化させて画素電極の電位を変調する方法（以下、容量
結合駆動という）が、液晶の誘電率異方性に起因する直
流成分を除去し、対向電極一定でソース信号振幅を縮め
ることが可能である方法として、既に実用化されてい
る。この内容を以下に簡単に説明する。
【０００３】図１は容量結合駆動を実現するＴＦＴ型の
液晶パネルの画素構成を示したものである。図１におい
て、ゲート配線群１０１は複数のゲート配線からなり、
ソース配線群１０２は複数のソース配線からなり、それ
らの交点位置に夫々ＴＦＴ１０３が形成される。各ＴＦ
Ｔ１０３のゲート電極はゲート配線群１０１のゲート配
線と接続され、ソース電極はソース配線群１０２の各ソ
ース配線と接続されている。蓄積容量１０５は、液晶層
の電荷保持能力不足を補償するため、画素電極１０４と
ゲート配線群１０１の各ゲート配線との間に形成された
容量であり、ソース配線の１本毎に異なるゲート配線と
接続している。画素電極１０４はＴＦＴ１０３のドレイ
ン電極に接続されており、液晶層による容量１０６を介
して、対向電極１０７に接続されている。
液晶パネルの画素構成を示したものである。図１におい
て、ゲート配線群１０１は複数のゲート配線からなり、
ソース配線群１０２は複数のソース配線からなり、それ
らの交点位置に夫々ＴＦＴ１０３が形成される。各ＴＦ
Ｔ１０３のゲート電極はゲート配線群１０１のゲート配
線と接続され、ソース電極はソース配線群１０２の各ソ
ース配線と接続されている。蓄積容量１０５は、液晶層
の電荷保持能力不足を補償するため、画素電極１０４と
ゲート配線群１０１の各ゲート配線との間に形成された
容量であり、ソース配線の１本毎に異なるゲート配線と
接続している。画素電極１０４はＴＦＴ１０３のドレイ
ン電極に接続されており、液晶層による容量１０６を介
して、対向電極１０７に接続されている。
【０００４】次に、図１に示すＴＦＴ型の液晶パネルに
おける容量結合駆動方法の概略を説明する。図５（ａ）
はゲート配線Ｇ１とあるラインのソース配線に加わる電
圧波形、図５（ｂ）はゲート配線Ｇ２とあるラインのソ
ース配線に加わる電圧波形、図５（ｃ）はソース波形と
対向電極の波形を示す。まずゲート配線群１０１の２番
目のゲート配線Ｇ２の波形に注目して説明する。図５
（ｂ）に示す２番目のゲート配線Ｇ２の電位により、ゲ
ート配線Ｇ２にゲート電極が接続されているすべてのＴ
ＦＴ１０３が一斉に導通状態になる。このときソース配
線群１０２のソース配線に接続されているＴＦＴ１０３
は、ドレイン電極が蓄積容量１０５を介して、前段のゲ
ート配線Ｇ１に接続されている。
おける容量結合駆動方法の概略を説明する。図５（ａ）
はゲート配線Ｇ１とあるラインのソース配線に加わる電
圧波形、図５（ｂ）はゲート配線Ｇ２とあるラインのソ
ース配線に加わる電圧波形、図５（ｃ）はソース波形と
対向電極の波形を示す。まずゲート配線群１０１の２番
目のゲート配線Ｇ２の波形に注目して説明する。図５
（ｂ）に示す２番目のゲート配線Ｇ２の電位により、ゲ
ート配線Ｇ２にゲート電極が接続されているすべてのＴ
ＦＴ１０３が一斉に導通状態になる。このときソース配
線群１０２のソース配線に接続されているＴＦＴ１０３
は、ドレイン電極が蓄積容量１０５を介して、前段のゲ
ート配線Ｇ１に接続されている。
【０００５】このように構成された画素として、例えば
ゲート配線Ｇ２と、ソース配線Ｓ１に接続されているＴ
ＦＴに着目した場合、図５に示すように、そのＴＦＴ
は、電位Ｖｏｎが印加された時点ｔ1 で導通状態にな
り、補償電圧電位である電位Ｖｅｐ [＋] 又は電位Ｖｅ
ｐ [−] が印加された時点ｔ2 で遮断状態になる。
ゲート配線Ｇ２と、ソース配線Ｓ１に接続されているＴ
ＦＴに着目した場合、図５に示すように、そのＴＦＴ
は、電位Ｖｏｎが印加された時点ｔ1 で導通状態にな
り、補償電圧電位である電位Ｖｅｐ [＋] 又は電位Ｖｅ
ｐ [−] が印加された時点ｔ2 で遮断状態になる。
【０００６】このときにソース配線から印加される電位
（Ｓ [＋] ）を取り込み、ドレイン、すなわち画素電極
１０４がＳ［＋］の電位になる。遮断状態になった瞬間
は、前段のゲート配線であるＧ１は、図５に示すように
Ｖｅｐ［−］であるが、次の時点ｔ3 には電位Ｖｏｆｆ
へと遷移する。従ってＶｏｆｆとＶｅｐ［−］の電位差
が画素電極１０４に保持されているＳ［＋］の電位に重
畳され、対向電極１０７の電位Ｖｃｏｍとの間で最終的
に画素に印加される電圧は、 Ｓ［＋］＋α（Ｖｏｆｆ−Ｖｅｐ［−］）−Ｖｃｏｍ ・・・（１） （但し、αは画素構成に依存する定数）となる。
（Ｓ [＋] ）を取り込み、ドレイン、すなわち画素電極
１０４がＳ［＋］の電位になる。遮断状態になった瞬間
は、前段のゲート配線であるＧ１は、図５に示すように
Ｖｅｐ［−］であるが、次の時点ｔ3 には電位Ｖｏｆｆ
へと遷移する。従ってＶｏｆｆとＶｅｐ［−］の電位差
が画素電極１０４に保持されているＳ［＋］の電位に重
畳され、対向電極１０７の電位Ｖｃｏｍとの間で最終的
に画素に印加される電圧は、 Ｓ［＋］＋α（Ｖｏｆｆ−Ｖｅｐ［−］）−Ｖｃｏｍ ・・・（１） （但し、αは画素構成に依存する定数）となる。
【０００７】同様に次の垂直周期では、図５の一点鎖線
で示すように、ソース配線にＳ［−］が印加され、最終
的に画素に印加される電圧は、逆極性用補償電圧Ｖｅｐ
［＋］により、 Ｓ［−］＋α（Ｖｏｆｆ−Ｖｅｐ［＋］）−Ｖｃｏｍ ・・・（２） （但し、αは画素構成に依存する定数）となる。
で示すように、ソース配線にＳ［−］が印加され、最終
的に画素に印加される電圧は、逆極性用補償電圧Ｖｅｐ
［＋］により、 Ｓ［−］＋α（Ｖｏｆｆ−Ｖｅｐ［＋］）−Ｖｃｏｍ ・・・（２） （但し、αは画素構成に依存する定数）となる。
【０００８】このように対向電極１０７と画素電極１０
４とのあいだに印加される信号はそれぞれ信号振幅が増
大する方向にシフトされ、液晶に印加させるソース信号
は、見かけ上増幅される。
４とのあいだに印加される信号はそれぞれ信号振幅が増
大する方向にシフトされ、液晶に印加させるソース信号
は、見かけ上増幅される。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ソース配線群１０２からの信号、即ち表
示させようとする画像信号の変化により、対向電極に印
加される信号が変動させられてしまい、ＴＦＴが遮断し
た瞬間の対向電極の電位と、その後の対向電極の電位が
異なったものとなり、液晶素子に対して印加される信号
も変動する。その結果、表示された画像の横の領域に輝
度差が現れるクロストークとして認知されてしまうとい
う課題を有していた。
うな構成では、ソース配線群１０２からの信号、即ち表
示させようとする画像信号の変化により、対向電極に印
加される信号が変動させられてしまい、ＴＦＴが遮断し
た瞬間の対向電極の電位と、その後の対向電極の電位が
異なったものとなり、液晶素子に対して印加される信号
も変動する。その結果、表示された画像の横の領域に輝
度差が現れるクロストークとして認知されてしまうとい
う課題を有していた。
【００１０】本発明はかかる点に鑑み、クロストークの
発生の無い均一な表示を可能とする液晶パネルの駆動方
法を提供することを目的とする。
発生の無い均一な表示を可能とする液晶パネルの駆動方
法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本願の請求項１の発明
は、液晶を挟持して対向する基板の一方にマトリクス状
に形成された複数のソース配線とゲート配線の各交点
に、それらと電気的に接続されたスイッチング素子と、
そのスイッチング素子に接続された画素電極とを形成
し、その画素電極とそれに隣接するゲート配線の間で蓄
積容量を形成し、画素電極と隣接して容量結合している
ゲート配線の電位を変化させて画素電極の電位を変調す
ることにより、前記液晶を駆動して画像表示するアクテ
ィブマトリックス型の液晶パネルの駆動方法であって、
画素電極の電位を変調するゲート配線の電位をソース配
線に印加される信号に応じて変動させることを特徴とす
る。
は、液晶を挟持して対向する基板の一方にマトリクス状
に形成された複数のソース配線とゲート配線の各交点
に、それらと電気的に接続されたスイッチング素子と、
そのスイッチング素子に接続された画素電極とを形成
し、その画素電極とそれに隣接するゲート配線の間で蓄
積容量を形成し、画素電極と隣接して容量結合している
ゲート配線の電位を変化させて画素電極の電位を変調す
ることにより、前記液晶を駆動して画像表示するアクテ
ィブマトリックス型の液晶パネルの駆動方法であって、
画素電極の電位を変調するゲート配線の電位をソース配
線に印加される信号に応じて変動させることを特徴とす
る。
【００１２】本発明は上記した構成により、補償電圧を
ソース配線に印加される信号に応じて変調させることに
より、対向電位の変動と画素電位を変調する補償電圧の
変動を互いに連動させ画素電位の誤差を打ち消させるこ
とができる。
ソース配線に印加される信号に応じて変調させることに
より、対向電位の変動と画素電位を変調する補償電圧の
変動を互いに連動させ画素電位の誤差を打ち消させるこ
とができる。
【００１３】このようなゲート電位は、スイッチング素
子がオンからオフ状態となったときのソース信号レベル
に応じて変調されたゲート電位のレベルをΔＶｅｖ、対
向電位のソース信号による変位をΔＶｃとすると、次式 ΔＶｃ＝αΔＶｅｖ （αは画素構成に依存する定数） となるように設定することが実現できる。
子がオンからオフ状態となったときのソース信号レベル
に応じて変調されたゲート電位のレベルをΔＶｅｖ、対
向電位のソース信号による変位をΔＶｃとすると、次式 ΔＶｃ＝αΔＶｅｖ （αは画素構成に依存する定数） となるように設定することが実現できる。
【００１４】本願の請求項２の発明は、請求項１の液晶
パネルの駆動方法において、複数の信号レベルが入力さ
れゲート配線を駆動するゲートドライバの出力部のイン
ピーダンスが前記信号レベルによって異なるものであ
り、画素電極の電位を変調する信号レベルを出力するイ
ンピーダンスを他のものに比して大きくしたことを特徴
とする。
パネルの駆動方法において、複数の信号レベルが入力さ
れゲート配線を駆動するゲートドライバの出力部のイン
ピーダンスが前記信号レベルによって異なるものであ
り、画素電極の電位を変調する信号レベルを出力するイ
ンピーダンスを他のものに比して大きくしたことを特徴
とする。
【００１５】ゲートドライバの出力インピーダンスの差
によって、各出力のうち画素電極の電位を変調させる出
力レベルが自動的に変調され、画素に印加する電圧を対
向電位の変動の影響を受けることがなくなる。
によって、各出力のうち画素電極の電位を変調させる出
力レベルが自動的に変調され、画素に印加する電圧を対
向電位の変動の影響を受けることがなくなる。
【００１６】本願の請求項３の発明は、請求項１の液晶
パネルの駆動方法において、スイッチング素子をオンと
する信号Ｖｏｎ、オフとする信号Ｖｏｆｆ、及び画素電
位を変調する信号Ｖｅｐ [＋] ，Ｖｅｐ [−] が入力さ
れ、これらの信号を択一的に選択してゲート配線を駆動
するゲートドライバの出力部が前記複数の入力から１つ
を選択出力するスイッチで構成され、そのスイッチのう
ち画素電極の電位を変調する信号を出力するスイッチの
インピーダンスが他のものに比して大きくしたことを特
徴とする。
パネルの駆動方法において、スイッチング素子をオンと
する信号Ｖｏｎ、オフとする信号Ｖｏｆｆ、及び画素電
位を変調する信号Ｖｅｐ [＋] ，Ｖｅｐ [−] が入力さ
れ、これらの信号を択一的に選択してゲート配線を駆動
するゲートドライバの出力部が前記複数の入力から１つ
を選択出力するスイッチで構成され、そのスイッチのう
ち画素電極の電位を変調する信号を出力するスイッチの
インピーダンスが他のものに比して大きくしたことを特
徴とする。
【００１７】ゲートドライバのスイッチのオン抵抗の差
によって、各出力のうち画素電極の電位を変調させるス
イッチの出力が自動的に変調され、画素に印加する電圧
を対向電位の変動の影響を受けることがなくなる。
によって、各出力のうち画素電極の電位を変調させるス
イッチの出力が自動的に変調され、画素に印加する電圧
を対向電位の変動の影響を受けることがなくなる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図４を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
液晶表示パネルの駆動方法の説明図である。図１におい
て、ゲート配線群１０１は複数のゲート配線からなり、
ソース配線群１０２は複数のソース配線からなり、それ
らの交点位置に夫々ＴＦＴ１０３が形成される。各ＴＦ
Ｔ１０３のゲート電極はゲート配線群１０１のゲート配
線と接続され、ソース電極はソース配線群１０２の各ソ
ース配線と接続されている。蓄積容量１０５は、液晶層
の電荷保持能力不足を補償するため、画素電極１０４と
ゲート配線群１０１の各ゲート配線との間に形成された
容量であり、ソース配線の１本毎に異なるゲート配線と
接続している。画素電極１０４はＴＦＴ１０３のドレイ
ン電極に接続されており、液晶層による容量１０６を介
して、対向電極１０７に接続されている。
て、図１から図４を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
液晶表示パネルの駆動方法の説明図である。図１におい
て、ゲート配線群１０１は複数のゲート配線からなり、
ソース配線群１０２は複数のソース配線からなり、それ
らの交点位置に夫々ＴＦＴ１０３が形成される。各ＴＦ
Ｔ１０３のゲート電極はゲート配線群１０１のゲート配
線と接続され、ソース電極はソース配線群１０２の各ソ
ース配線と接続されている。蓄積容量１０５は、液晶層
の電荷保持能力不足を補償するため、画素電極１０４と
ゲート配線群１０１の各ゲート配線との間に形成された
容量であり、ソース配線の１本毎に異なるゲート配線と
接続している。画素電極１０４はＴＦＴ１０３のドレイ
ン電極に接続されており、液晶層による容量１０６を介
して、対向電極１０７に接続されている。
【００１９】以上のように構成されたこの実施の形態１
の液晶表示装置の動作について説明する。図２は、実施
の形態１におけるゲート配線、及びソース配線に印加す
る電圧を示す図である。図２（ａ）に示す２０１はゲー
ト配線Ｇ１に印加する電圧波形であり、図２（ｂ）に示
す２０２はゲート配線Ｇ２に印加する電圧波形である。
の液晶表示装置の動作について説明する。図２は、実施
の形態１におけるゲート配線、及びソース配線に印加す
る電圧を示す図である。図２（ａ）に示す２０１はゲー
ト配線Ｇ１に印加する電圧波形であり、図２（ｂ）に示
す２０２はゲート配線Ｇ２に印加する電圧波形である。
【００２０】前段ゲート構成の画素として、たとえばゲ
ート配線Ｇ１、ソース配線Ｓ１に接続されているＴＦＴ
に着目した場合、そのＴＦＴは、電位Ｖｏｎが印加され
た時点ｔ1 で導通状態になり、補償電圧電位である電位
Ｖｅｐ [−] （又はＶｅｐ [＋] ）が印加された時点ｔ
2 で遮断状態になる。ゲート配線Ｇ２ではゲート電圧２
０２が電位Ｖｏｎが印加された時点ｔ2 で導通状態とな
り、Ｖｅｐ [＋] が印加された時点ｔ3 で遮断状態とな
る。
ート配線Ｇ１、ソース配線Ｓ１に接続されているＴＦＴ
に着目した場合、そのＴＦＴは、電位Ｖｏｎが印加され
た時点ｔ1 で導通状態になり、補償電圧電位である電位
Ｖｅｐ [−] （又はＶｅｐ [＋] ）が印加された時点ｔ
2 で遮断状態になる。ゲート配線Ｇ２ではゲート電圧２
０２が電位Ｖｏｎが印加された時点ｔ2 で導通状態とな
り、Ｖｅｐ [＋] が印加された時点ｔ3 で遮断状態とな
る。
【００２１】このとき時刻ｔ2 でソース配線Ｓ１から印
加されるＳ１の電位Ｓ [＋] を取り込み、ドレイン、即
ち画素電位１０４がＳ［＋］の電位になる。次いで図２
（ｂ）においてゲート配線Ｇ２への電圧が電位Ｖｏｎか
らＶｅｐ [＋] が印加されて遮断状態になった瞬間ｔ3
に、前段のゲート配線であるＧ１の電圧は、図２（ａ）
に示すように、ソース信号レベルに応じてＶｅｐ［−］
をΔＶｅｐだけ変調したＶｅｐ２［−］となる。また、
このときに対向電位もソース信号の影響を受け、ΔＶｃ
だけ変動している。従って液晶素子に印加される電圧は Ｓ［＋］−（Ｖｃｏｍ−ΔＶｃ） ・・・（３） となる。
加されるＳ１の電位Ｓ [＋] を取り込み、ドレイン、即
ち画素電位１０４がＳ［＋］の電位になる。次いで図２
（ｂ）においてゲート配線Ｇ２への電圧が電位Ｖｏｎか
らＶｅｐ [＋] が印加されて遮断状態になった瞬間ｔ3
に、前段のゲート配線であるＧ１の電圧は、図２（ａ）
に示すように、ソース信号レベルに応じてＶｅｐ［−］
をΔＶｅｐだけ変調したＶｅｐ２［−］となる。また、
このときに対向電位もソース信号の影響を受け、ΔＶｃ
だけ変動している。従って液晶素子に印加される電圧は Ｓ［＋］−（Ｖｃｏｍ−ΔＶｃ） ・・・（３） となる。
【００２２】次の瞬間ｔ4 にはゲート配線Ｇ１への電圧
入力は電位Ｖｏｆｆへと遷移するため、ＶｏｆｆとＶｅ
ｐ２［−］の電位差が画素電極１０４に保持されている
Ｓ［＋］の電位に重畳され、対向電極３０７の電位Ｖｃ
ｏｍとの間で最終的に画素に印加される電圧は、 Ｓ［＋］＋ΔＶｃ＋α（Ｖｏｆｆ−Ｖｅｐ２［−］）−Ｖｃｏｍ ＝Ｓ［＋］＋ΔＶｃ−α（ΔＶｅｐ）＋α（Ｖｏｆｆ−Ｖｅｐ［−］）−Ｖｃｏ ｍ ・・・（４） （但し、αは画素構成に依存する定数）となる。ここ
で、 ΔＶｃ＝α・ΔＶｅｐ ・・・（５） となるようにΔＶｅｐの値を設定してやることにより、
ソース信号による対向電位の揺れであるΔＶｃをうち消
すことが可能となる。こうすれば画素に印加される電圧
が Ｓ［＋］＋α（Ｖｏｆｆ−Ｖｅｐ［−］）−Ｖｃｏｍ ・・・（６） となり、対向電位の影響を受けず、すなわちクロストー
クの発生を抑えることができる。
入力は電位Ｖｏｆｆへと遷移するため、ＶｏｆｆとＶｅ
ｐ２［−］の電位差が画素電極１０４に保持されている
Ｓ［＋］の電位に重畳され、対向電極３０７の電位Ｖｃ
ｏｍとの間で最終的に画素に印加される電圧は、 Ｓ［＋］＋ΔＶｃ＋α（Ｖｏｆｆ−Ｖｅｐ２［−］）−Ｖｃｏｍ ＝Ｓ［＋］＋ΔＶｃ−α（ΔＶｅｐ）＋α（Ｖｏｆｆ−Ｖｅｐ［−］）−Ｖｃｏ ｍ ・・・（４） （但し、αは画素構成に依存する定数）となる。ここ
で、 ΔＶｃ＝α・ΔＶｅｐ ・・・（５） となるようにΔＶｅｐの値を設定してやることにより、
ソース信号による対向電位の揺れであるΔＶｃをうち消
すことが可能となる。こうすれば画素に印加される電圧
が Ｓ［＋］＋α（Ｖｏｆｆ−Ｖｅｐ［−］）−Ｖｃｏｍ ・・・（６） となり、対向電位の影響を受けず、すなわちクロストー
クの発生を抑えることができる。
【００２３】以上のように本実施の形態１によれば、ゲ
ート側より印加される変調信号を操作することにより、
画素に印加される電位について、ソース信号による対向
電位の揺れの影響をなくすることが可能となり、クロス
トークの発生しない均一な画像表示が可能となる。
ート側より印加される変調信号を操作することにより、
画素に印加される電位について、ソース信号による対向
電位の揺れの影響をなくすることが可能となり、クロス
トークの発生しない均一な画像表示が可能となる。
【００２４】（実施の形態２）図３は本発明の実施の形
態２におけるゲートドライバの出力部を示す模式図であ
る。図３において、３０１は第１の入力信号レベル、例
えばＶｏｆｆを出力するスイッチ、３０２は第２の入力
信号レベル、例えばＶｅｐ［＋］を出力するスイッチ、
３０３は第３の入力信号レベル、例えばＶｏｎを出力す
るスイッチ、３０４は入力信号レベル、例えばＶｅｐ
［−］を出力するスイッチである。
態２におけるゲートドライバの出力部を示す模式図であ
る。図３において、３０１は第１の入力信号レベル、例
えばＶｏｆｆを出力するスイッチ、３０２は第２の入力
信号レベル、例えばＶｅｐ［＋］を出力するスイッチ、
３０３は第３の入力信号レベル、例えばＶｏｎを出力す
るスイッチ、３０４は入力信号レベル、例えばＶｅｐ
［−］を出力するスイッチである。
【００２５】以上のように構成されたこの実施の形態の
液晶表示装置の動作について説明する。図４は、各信号
レベルが出力されたときの電圧変動を示す波形図であ
る。Ｖｏｆｆ，Ｖｏｎを出力するスイッチ３０１とスイ
ッチ３０３に対しては、そのインピーダンスができるだ
け小さくなるように設定する。そうすれば図４の４０１
や、４０３に示すように、ソース信号からのカップリン
グによる変動は小さくなる。一方Ｖｅｐ［＋］，Ｖｅｐ
［−］を出力するスイッチ３０２とスイッチ３０４に対
しては、そのインピーダンスが大きくなるように設定す
る。そうすれば図４の４０２や、４０４に示すように、
ソース信号からのカップリングにより出力レベルが変動
する。
液晶表示装置の動作について説明する。図４は、各信号
レベルが出力されたときの電圧変動を示す波形図であ
る。Ｖｏｆｆ，Ｖｏｎを出力するスイッチ３０１とスイ
ッチ３０３に対しては、そのインピーダンスができるだ
け小さくなるように設定する。そうすれば図４の４０１
や、４０３に示すように、ソース信号からのカップリン
グによる変動は小さくなる。一方Ｖｅｐ［＋］，Ｖｅｐ
［−］を出力するスイッチ３０２とスイッチ３０４に対
しては、そのインピーダンスが大きくなるように設定す
る。そうすれば図４の４０２や、４０４に示すように、
ソース信号からのカップリングにより出力レベルが変動
する。
【００２６】このように出力レベルが変動するため、所
望のレベルの変化が得られるようにスイッチ３０２，３
０４のインピーダンスを調整すれば、実施の形態１で説
明したように対向電位の変動の影響をうち消すことがで
き、クロストークの発生がなくなる。
望のレベルの変化が得られるようにスイッチ３０２，３
０４のインピーダンスを調整すれば、実施の形態１で説
明したように対向電位の変動の影響をうち消すことがで
き、クロストークの発生がなくなる。
【００２７】以上のように、本実施の形態２によれば、
ゲートドライバの出力インピーダンスを整合させるだけ
という簡単な方法でクロストークの発生しない均一な画
像表示が可能となる。
ゲートドライバの出力インピーダンスを整合させるだけ
という簡単な方法でクロストークの発生しない均一な画
像表示が可能となる。
【００２８】
【発明の効果】以上説明したように本願の請求項１〜３
の発明によれば、対向電位の変動による画素に対する書
き込み誤差を解消することができ、クロストークの発生
することのない均一な表示をさせることができるという
有効な効果が得られる。
の発明によれば、対向電位の変動による画素に対する書
き込み誤差を解消することができ、クロストークの発生
することのない均一な表示をさせることができるという
有効な効果が得られる。
【図１】本発明の実施の形態１における液晶パネルの駆
動方法の説明図
動方法の説明図
【図２】本発明の実施の形態１のゲート配線、ソース配
線に印加される電圧及び対向電位の変化を示す波形図
線に印加される電圧及び対向電位の変化を示す波形図
【図３】本発明の実施の形態２におけるゲートドライバ
の出力部の模式図
の出力部の模式図
【図４】本発明の実施の形態２のゲート配線、ソース配
線に印加される波形図
線に印加される波形図
【図５】従来のゲート配線、ソース配線に印加される電
圧及び対向電位の変化を示す波形図
圧及び対向電位の変化を示す波形図
１０１ ゲート配線群 １０２ ソース配線群 １０３ ＴＦＴ １０４ 画素電極 １０５ 蓄積容量 １０６ 液晶層による容量 １０７ 対向電極 ２０１ Ｇ１に印加する電圧 ２０２ Ｇ２に印加する電圧
Claims (3)
- 【請求項１】 液晶を挟持して対向する基板の一方にマ
トリクス状に形成された複数のソース配線とゲート配線
の各交点に、それらと電気的に接続されたスイッチング
素子と、そのスイッチング素子に接続された画素電極と
を形成し、その画素電極とそれに隣接するゲート配線の
間で蓄積容量を形成し、画素電極と隣接して容量結合し
ているゲート配線の電位を変化させて画素電極の電位を
変調することにより、前記液晶を駆動して画像表示する
アクティブマトリックス型の液晶パネルの駆動方法であ
って、 画素電極の電位を変調するゲート配線の電位をソース配
線に印加される信号に応じて変動させることを特徴とす
る液晶パネルの駆動方法。 - 【請求項２】 複数の信号レベルが入力されゲート配線
を駆動するゲートドライバの出力部のインピーダンスが
前記信号レベルによって異なるものであり、画素電極の
電位を変調する信号レベルを出力するインピーダンスを
他のものに比して大きくしたことを特徴とする請求項１
記載の液晶パネルの駆動方法。 - 【請求項３】 スイッチング素子をオンとする信号Ｖｏ
ｎ、オフとする信号Ｖｏｆｆ、及び画素電位を変調する
信号Ｖｅｐ [＋] ，Ｖｅｐ [−] が入力され、これらの
信号を択一的に選択してゲート配線を駆動するゲートド
ライバの出力部が前記複数の入力から１つを選択出力す
るスイッチで構成され、そのスイッチのうち画素電極の
電位を変調する信号を出力するスイッチのインピーダン
スが他のものに比して大きくしたことを特徴とする請求
項１記載の液晶パネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047145A JP2001235724A (ja) | 2000-02-24 | 2000-02-24 | 液晶パネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047145A JP2001235724A (ja) | 2000-02-24 | 2000-02-24 | 液晶パネルの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001235724A true JP2001235724A (ja) | 2001-08-31 |
Family
ID=18569444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000047145A Pending JP2001235724A (ja) | 2000-02-24 | 2000-02-24 | 液晶パネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001235724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020501197A (ja) * | 2016-12-30 | 2020-01-16 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 画素構造、動作方法及びアレイ基板 |
-
2000
- 2000-02-24 JP JP2000047145A patent/JP2001235724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020501197A (ja) * | 2016-12-30 | 2020-01-16 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 画素構造、動作方法及びアレイ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8362995B2 (en) | Liquid crystal display | |
| KR100759974B1 (ko) | 액정 표시 장치 및 그의 구동 방법. | |
| US8878829B2 (en) | Liquid crystal display and common electrode drive circuit thereof | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP2002277898A (ja) | 電子装置およびその駆動方法 | |
| JPH052208B2 (ja) | ||
| JP3147104B2 (ja) | アクティブマトリクス型液晶表示装置とその駆動方法 | |
| JP4449784B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2003295157A (ja) | 液晶表示装置 | |
| US8384704B2 (en) | Liquid crystal display device | |
| JP4428255B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JPH06138841A (ja) | アクティブマトリックスフラットディスプレイ | |
| US20040263701A1 (en) | Electrophoretic display apparatus | |
| JPH09159998A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| US20040164942A1 (en) | Driving circuit and method for liquid crystal display panel | |
| JP2001343945A (ja) | 平面表示装置 | |
| JP2503266B2 (ja) | 薄膜トランジスタマトリクス | |
| KR100571032B1 (ko) | 액정표시장치 | |
| US8384703B2 (en) | Liquid crystal display device | |
| JP2001235724A (ja) | 液晶パネルの駆動方法 | |
| JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH06148675A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002202493A (ja) | 液晶表示装置 | |
| JPH1164893A (ja) | 液晶表示パネルおよびその駆動方法 | |
| US20020126081A1 (en) | Liquid crystal display device and method for driving the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061129 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |