JP2001235724A - 液晶パネルの駆動方法 - Google Patents
液晶パネルの駆動方法Info
- Publication number
- JP2001235724A JP2001235724A JP2000047145A JP2000047145A JP2001235724A JP 2001235724 A JP2001235724 A JP 2001235724A JP 2000047145 A JP2000047145 A JP 2000047145A JP 2000047145 A JP2000047145 A JP 2000047145A JP 2001235724 A JP2001235724 A JP 2001235724A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- liquid crystal
- pixel electrode
- driving
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
結合駆動により駆動する場合に、ソース配線からの信号
の飛び込みにより対向電位が変動し、クロストークが発
生するのを防止すること。 【解決手段】 画素電極の電位を変調するゲート配線の
電位201,202をソース信号に応じて、容量結合駆
動における補償電圧の大きさを変調する。そして対向電
位の変動による影響を相殺させることによりクロストー
クを防止する。
Description
ス型の液晶表示装置、特にコンピュータ等のディスプレ
イ等に用いられる薄膜トランジスタアクティブマトリク
ス型の液晶表示装置における液晶パネルの駆動方法に関
する。
マトリクス型の液晶表示装置における液晶パネル(以
下、TFT型の液晶パネルという)駆動方法として、画
素電極と隣接して容量結合しているゲート配線の電位を
変化させて画素電極の電位を変調する方法(以下、容量
結合駆動という)が、液晶の誘電率異方性に起因する直
流成分を除去し、対向電極一定でソース信号振幅を縮め
ることが可能である方法として、既に実用化されてい
る。この内容を以下に簡単に説明する。
液晶パネルの画素構成を示したものである。図1におい
て、ゲート配線群101は複数のゲート配線からなり、
ソース配線群102は複数のソース配線からなり、それ
らの交点位置に夫々TFT103が形成される。各TF
T103のゲート電極はゲート配線群101のゲート配
線と接続され、ソース電極はソース配線群102の各ソ
ース配線と接続されている。蓄積容量105は、液晶層
の電荷保持能力不足を補償するため、画素電極104と
ゲート配線群101の各ゲート配線との間に形成された
容量であり、ソース配線の1本毎に異なるゲート配線と
接続している。画素電極104はTFT103のドレイ
ン電極に接続されており、液晶層による容量106を介
して、対向電極107に接続されている。
おける容量結合駆動方法の概略を説明する。図5(a)
はゲート配線G1とあるラインのソース配線に加わる電
圧波形、図5(b)はゲート配線G2とあるラインのソ
ース配線に加わる電圧波形、図5(c)はソース波形と
対向電極の波形を示す。まずゲート配線群101の2番
目のゲート配線G2の波形に注目して説明する。図5
(b)に示す2番目のゲート配線G2の電位により、ゲ
ート配線G2にゲート電極が接続されているすべてのT
FT103が一斉に導通状態になる。このときソース配
線群102のソース配線に接続されているTFT103
は、ドレイン電極が蓄積容量105を介して、前段のゲ
ート配線G1に接続されている。
ゲート配線G2と、ソース配線S1に接続されているT
FTに着目した場合、図5に示すように、そのTFT
は、電位Vonが印加された時点t1 で導通状態にな
り、補償電圧電位である電位Vep [+] 又は電位Ve
p [−] が印加された時点t2 で遮断状態になる。
(S [+] )を取り込み、ドレイン、すなわち画素電極
104がS[+]の電位になる。遮断状態になった瞬間
は、前段のゲート配線であるG1は、図5に示すように
Vep[−]であるが、次の時点t3 には電位Voff
へと遷移する。従ってVoffとVep[−]の電位差
が画素電極104に保持されているS[+]の電位に重
畳され、対向電極107の電位Vcomとの間で最終的
に画素に印加される電圧は、 S[+]+α(Voff−Vep[−])−Vcom ・・・(1) (但し、αは画素構成に依存する定数)となる。
で示すように、ソース配線にS[−]が印加され、最終
的に画素に印加される電圧は、逆極性用補償電圧Vep
[+]により、 S[−]+α(Voff−Vep[+])−Vcom ・・・(2) (但し、αは画素構成に依存する定数)となる。
4とのあいだに印加される信号はそれぞれ信号振幅が増
大する方向にシフトされ、液晶に印加させるソース信号
は、見かけ上増幅される。
うな構成では、ソース配線群102からの信号、即ち表
示させようとする画像信号の変化により、対向電極に印
加される信号が変動させられてしまい、TFTが遮断し
た瞬間の対向電極の電位と、その後の対向電極の電位が
異なったものとなり、液晶素子に対して印加される信号
も変動する。その結果、表示された画像の横の領域に輝
度差が現れるクロストークとして認知されてしまうとい
う課題を有していた。
発生の無い均一な表示を可能とする液晶パネルの駆動方
法を提供することを目的とする。
は、液晶を挟持して対向する基板の一方にマトリクス状
に形成された複数のソース配線とゲート配線の各交点
に、それらと電気的に接続されたスイッチング素子と、
そのスイッチング素子に接続された画素電極とを形成
し、その画素電極とそれに隣接するゲート配線の間で蓄
積容量を形成し、画素電極と隣接して容量結合している
ゲート配線の電位を変化させて画素電極の電位を変調す
ることにより、前記液晶を駆動して画像表示するアクテ
ィブマトリックス型の液晶パネルの駆動方法であって、
画素電極の電位を変調するゲート配線の電位をソース配
線に印加される信号に応じて変動させることを特徴とす
る。
ソース配線に印加される信号に応じて変調させることに
より、対向電位の変動と画素電位を変調する補償電圧の
変動を互いに連動させ画素電位の誤差を打ち消させるこ
とができる。
子がオンからオフ状態となったときのソース信号レベル
に応じて変調されたゲート電位のレベルをΔVev、対
向電位のソース信号による変位をΔVcとすると、次式 ΔVc=αΔVev (αは画素構成に依存する定数) となるように設定することが実現できる。
パネルの駆動方法において、複数の信号レベルが入力さ
れゲート配線を駆動するゲートドライバの出力部のイン
ピーダンスが前記信号レベルによって異なるものであ
り、画素電極の電位を変調する信号レベルを出力するイ
ンピーダンスを他のものに比して大きくしたことを特徴
とする。
によって、各出力のうち画素電極の電位を変調させる出
力レベルが自動的に変調され、画素に印加する電圧を対
向電位の変動の影響を受けることがなくなる。
パネルの駆動方法において、スイッチング素子をオンと
する信号Von、オフとする信号Voff、及び画素電
位を変調する信号Vep [+] ,Vep [−] が入力さ
れ、これらの信号を択一的に選択してゲート配線を駆動
するゲートドライバの出力部が前記複数の入力から1つ
を選択出力するスイッチで構成され、そのスイッチのう
ち画素電極の電位を変調する信号を出力するスイッチの
インピーダンスが他のものに比して大きくしたことを特
徴とする。
によって、各出力のうち画素電極の電位を変調させるス
イッチの出力が自動的に変調され、画素に印加する電圧
を対向電位の変動の影響を受けることがなくなる。
て、図1から図4を用いて説明する。 (実施の形態1)図1は本発明の実施の形態1における
液晶表示パネルの駆動方法の説明図である。図1におい
て、ゲート配線群101は複数のゲート配線からなり、
ソース配線群102は複数のソース配線からなり、それ
らの交点位置に夫々TFT103が形成される。各TF
T103のゲート電極はゲート配線群101のゲート配
線と接続され、ソース電極はソース配線群102の各ソ
ース配線と接続されている。蓄積容量105は、液晶層
の電荷保持能力不足を補償するため、画素電極104と
ゲート配線群101の各ゲート配線との間に形成された
容量であり、ソース配線の1本毎に異なるゲート配線と
接続している。画素電極104はTFT103のドレイ
ン電極に接続されており、液晶層による容量106を介
して、対向電極107に接続されている。
の液晶表示装置の動作について説明する。図2は、実施
の形態1におけるゲート配線、及びソース配線に印加す
る電圧を示す図である。図2(a)に示す201はゲー
ト配線G1に印加する電圧波形であり、図2(b)に示
す202はゲート配線G2に印加する電圧波形である。
ート配線G1、ソース配線S1に接続されているTFT
に着目した場合、そのTFTは、電位Vonが印加され
た時点t1 で導通状態になり、補償電圧電位である電位
Vep [−] (又はVep [+] )が印加された時点t
2 で遮断状態になる。ゲート配線G2ではゲート電圧2
02が電位Vonが印加された時点t2 で導通状態とな
り、Vep [+] が印加された時点t3 で遮断状態とな
る。
加されるS1の電位S [+] を取り込み、ドレイン、即
ち画素電位104がS[+]の電位になる。次いで図2
(b)においてゲート配線G2への電圧が電位Vonか
らVep [+] が印加されて遮断状態になった瞬間t3
に、前段のゲート配線であるG1の電圧は、図2(a)
に示すように、ソース信号レベルに応じてVep[−]
をΔVepだけ変調したVep2[−]となる。また、
このときに対向電位もソース信号の影響を受け、ΔVc
だけ変動している。従って液晶素子に印加される電圧は S[+]−(Vcom−ΔVc) ・・・(3) となる。
入力は電位Voffへと遷移するため、VoffとVe
p2[−]の電位差が画素電極104に保持されている
S[+]の電位に重畳され、対向電極307の電位Vc
omとの間で最終的に画素に印加される電圧は、 S[+]+ΔVc+α(Voff−Vep2[−])−Vcom =S[+]+ΔVc−α(ΔVep)+α(Voff−Vep[−])−Vco m ・・・(4) (但し、αは画素構成に依存する定数)となる。ここ
で、 ΔVc=α・ΔVep ・・・(5) となるようにΔVepの値を設定してやることにより、
ソース信号による対向電位の揺れであるΔVcをうち消
すことが可能となる。こうすれば画素に印加される電圧
が S[+]+α(Voff−Vep[−])−Vcom ・・・(6) となり、対向電位の影響を受けず、すなわちクロストー
クの発生を抑えることができる。
ート側より印加される変調信号を操作することにより、
画素に印加される電位について、ソース信号による対向
電位の揺れの影響をなくすることが可能となり、クロス
トークの発生しない均一な画像表示が可能となる。
態2におけるゲートドライバの出力部を示す模式図であ
る。図3において、301は第1の入力信号レベル、例
えばVoffを出力するスイッチ、302は第2の入力
信号レベル、例えばVep[+]を出力するスイッチ、
303は第3の入力信号レベル、例えばVonを出力す
るスイッチ、304は入力信号レベル、例えばVep
[−]を出力するスイッチである。
液晶表示装置の動作について説明する。図4は、各信号
レベルが出力されたときの電圧変動を示す波形図であ
る。Voff,Vonを出力するスイッチ301とスイ
ッチ303に対しては、そのインピーダンスができるだ
け小さくなるように設定する。そうすれば図4の401
や、403に示すように、ソース信号からのカップリン
グによる変動は小さくなる。一方Vep[+],Vep
[−]を出力するスイッチ302とスイッチ304に対
しては、そのインピーダンスが大きくなるように設定す
る。そうすれば図4の402や、404に示すように、
ソース信号からのカップリングにより出力レベルが変動
する。
望のレベルの変化が得られるようにスイッチ302,3
04のインピーダンスを調整すれば、実施の形態1で説
明したように対向電位の変動の影響をうち消すことがで
き、クロストークの発生がなくなる。
ゲートドライバの出力インピーダンスを整合させるだけ
という簡単な方法でクロストークの発生しない均一な画
像表示が可能となる。
の発明によれば、対向電位の変動による画素に対する書
き込み誤差を解消することができ、クロストークの発生
することのない均一な表示をさせることができるという
有効な効果が得られる。
動方法の説明図
線に印加される電圧及び対向電位の変化を示す波形図
の出力部の模式図
線に印加される波形図
圧及び対向電位の変化を示す波形図
Claims (3)
- 【請求項1】 液晶を挟持して対向する基板の一方にマ
トリクス状に形成された複数のソース配線とゲート配線
の各交点に、それらと電気的に接続されたスイッチング
素子と、そのスイッチング素子に接続された画素電極と
を形成し、その画素電極とそれに隣接するゲート配線の
間で蓄積容量を形成し、画素電極と隣接して容量結合し
ているゲート配線の電位を変化させて画素電極の電位を
変調することにより、前記液晶を駆動して画像表示する
アクティブマトリックス型の液晶パネルの駆動方法であ
って、 画素電極の電位を変調するゲート配線の電位をソース配
線に印加される信号に応じて変動させることを特徴とす
る液晶パネルの駆動方法。 - 【請求項2】 複数の信号レベルが入力されゲート配線
を駆動するゲートドライバの出力部のインピーダンスが
前記信号レベルによって異なるものであり、画素電極の
電位を変調する信号レベルを出力するインピーダンスを
他のものに比して大きくしたことを特徴とする請求項1
記載の液晶パネルの駆動方法。 - 【請求項3】 スイッチング素子をオンとする信号Vo
n、オフとする信号Voff、及び画素電位を変調する
信号Vep [+] ,Vep [−] が入力され、これらの
信号を択一的に選択してゲート配線を駆動するゲートド
ライバの出力部が前記複数の入力から1つを選択出力す
るスイッチで構成され、そのスイッチのうち画素電極の
電位を変調する信号を出力するスイッチのインピーダン
スが他のものに比して大きくしたことを特徴とする請求
項1記載の液晶パネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000047145A JP2001235724A (ja) | 2000-02-24 | 2000-02-24 | 液晶パネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000047145A JP2001235724A (ja) | 2000-02-24 | 2000-02-24 | 液晶パネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001235724A true JP2001235724A (ja) | 2001-08-31 |
Family
ID=18569444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000047145A Pending JP2001235724A (ja) | 2000-02-24 | 2000-02-24 | 液晶パネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001235724A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020501197A (ja) * | 2016-12-30 | 2020-01-16 | 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. | 画素構造、動作方法及びアレイ基板 |
-
2000
- 2000-02-24 JP JP2000047145A patent/JP2001235724A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020501197A (ja) * | 2016-12-30 | 2020-01-16 | 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. | 画素構造、動作方法及びアレイ基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8362995B2 (en) | Liquid crystal display | |
KR100759974B1 (ko) | 액정 표시 장치 및 그의 구동 방법. | |
US8878829B2 (en) | Liquid crystal display and common electrode drive circuit thereof | |
JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
JP2002277898A (ja) | 電子装置およびその駆動方法 | |
JPH052208B2 (ja) | ||
JP3147104B2 (ja) | アクティブマトリクス型液晶表示装置とその駆動方法 | |
JP4449784B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2003295157A (ja) | 液晶表示装置 | |
US8384704B2 (en) | Liquid crystal display device | |
JP4428255B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JPH06138841A (ja) | アクティブマトリックスフラットディスプレイ | |
US20040263701A1 (en) | Electrophoretic display apparatus | |
JPH09159998A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
US20040164942A1 (en) | Driving circuit and method for liquid crystal display panel | |
JP2001343945A (ja) | 平面表示装置 | |
JP2503266B2 (ja) | 薄膜トランジスタマトリクス | |
KR100571032B1 (ko) | 액정표시장치 | |
US8384703B2 (en) | Liquid crystal display device | |
JP2001235724A (ja) | 液晶パネルの駆動方法 | |
JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
JPH06148675A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2002202493A (ja) | 液晶表示装置 | |
JPH1164893A (ja) | 液晶表示パネルおよびその駆動方法 | |
US20020126081A1 (en) | Liquid crystal display device and method for driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |