JP2001217518A - Wiring board and its manufacturing method - Google Patents

Wiring board and its manufacturing method

Info

Publication number
JP2001217518A
JP2001217518A JP2000021993A JP2000021993A JP2001217518A JP 2001217518 A JP2001217518 A JP 2001217518A JP 2000021993 A JP2000021993 A JP 2000021993A JP 2000021993 A JP2000021993 A JP 2000021993A JP 2001217518 A JP2001217518 A JP 2001217518A
Authority
JP
Japan
Prior art keywords
resistor
conductor
substrate
alumina
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000021993A
Other languages
Japanese (ja)
Other versions
JP4356170B2 (en
Inventor
Yasutomi Asai
浅井  康富
Takashi Nagasaka
長坂  崇
Shinji Ota
真治 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000021993A priority Critical patent/JP4356170B2/en
Publication of JP2001217518A publication Critical patent/JP2001217518A/en
Application granted granted Critical
Publication of JP4356170B2 publication Critical patent/JP4356170B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the heating value of a resistor for external surge absorption which fills a hole formed in a substrate. SOLUTION: This wiring board is constituted by providing at least two of wiring layers 16 to 20 to a substrate 11 made of ceramic, glass ceramic, etc. A conductor 21 for an external input terminal which is provided to one wiring layer 16 is connected to a ground conductor 22 provided to the other wiring layer 20 through the resistance body 24 filling the hole 23 formed in the substrate 11, and the resistor 24 is formed of a mixture material obtained by mixing mainly a substrate material and a conductor and made porous. In this constitution, the electric resistance of the resistor 24 is much smaller than that of an officially reported resistor, so when a large external surge is applied, the heating value of the resistor 24 becomes small.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、外部サージに対す
る回路保護機能を備えた配線基板及びその製造方法に関
する。
[0001] 1. Field of the Invention [0002] The present invention relates to a wiring board having a circuit protection function against an external surge and a method of manufacturing the same.

【0002】[0002]

【従来の技術】外部サージに対する保護回路は、通常、
バリスタや、抵抗及びコンデンサを組み合わせた回路
や、ギャップ抵抗などから構成されており、このような
各構成の保護回路を配線基板に実装している。これらの
各構成の場合、基板上に保護回路を実装するためのスペ
ースが必要になり、その分だけ基板が大きくなってしま
う。これに対して、近年、保護回路実装用のスペースを
極力小さくした構成の配線基板が考えられており、その
一例として、特開平11−68261号公報に記載され
た配線基板がある。
2. Description of the Related Art Protection circuits against external surges are usually
It is composed of a varistor, a circuit combining a resistor and a capacitor, a gap resistor, and the like, and such a protection circuit of each configuration is mounted on a wiring board. In the case of each of these configurations, a space for mounting the protection circuit on the board is required, and the board becomes larger by that amount. On the other hand, in recent years, a wiring board having a configuration in which the space for mounting the protection circuit is minimized has been considered. One example is a wiring board described in Japanese Patent Application Laid-Open No. 11-68261.

【0003】この公報の配線基板では、基板にスルーホ
ールやビアホール等のホール部を設け、このホール部に
抵抗体を充填し、外部入力端子用導体を上記抵抗体を介
してグランド用導体に接続するように構成している。こ
の構成においては、外部サージが外部入力端子用導体に
印加すると、該外部サージは、ホール部に充填された抵
抗体を通してグランド用導体へ放電されるから、基板上
に設けられた回路素子等を上記外部サージから保護する
ことができる。
In the wiring board disclosed in this publication, a hole such as a through hole or a via hole is provided in the board, a resistor is filled in the hole, and an external input terminal conductor is connected to a ground conductor via the resistor. It is configured to be. In this configuration, when an external surge is applied to the external input terminal conductor, the external surge is discharged to the ground conductor through the resistor filled in the hole, so that the circuit element and the like provided on the substrate are discharged. It is possible to protect from the external surge.

【0004】そして、上記構成の場合、抵抗体を、基板
内に設けられたホール部の内部に充填する構成であるの
で、抵抗体を配設するために必要なスペース(面積)
は、ホール部の断面積よりも若干大きい程度の面積で済
み、保護回路実装用のスペースを極力小さくでき、それ
だけ、基板を小形化できる。
In the above configuration, since the resistor is filled in the hole provided in the substrate, a space (area) necessary for disposing the resistor is provided.
Can be an area slightly larger than the cross-sectional area of the hole, the space for mounting the protection circuit can be made as small as possible, and the board can be made smaller accordingly.

【0005】[0005]

【発明が解決しようとする課題】上記公報に記載された
アルミナ多層基板の場合、アルミナ粉とタングステン粉
を混合した混合材料である抵抗体ペーストを焼成するこ
とにより、上記抵抗体を形成している。しかし、この焼
成した抵抗体は、タングステン粒子の間がアルミナやガ
ラス成分で充填されていることから、電気抵抗がかなり
大きいという特性があり、大きな外部サージが印加され
て上記抵抗体を流れたときには、上記抵抗体の発熱量が
かなり多くなることがあった。この場合、抵抗体の温度
が高くなることから、その周辺の導体が焦げたり、基板
にクラックが発生したりするおそれがあった。
In the case of the alumina multilayer substrate described in the above publication, the resistor is formed by firing a resistor paste which is a mixed material of alumina powder and tungsten powder. . However, since this fired resistor is filled with alumina and glass components between the tungsten particles, it has a characteristic that the electric resistance is considerably large, and when a large external surge is applied and flows through the resistor, In some cases, the calorific value of the resistor increases considerably. In this case, since the temperature of the resistor becomes high, there is a risk that the conductor around the resistor may be scorched or the substrate may be cracked.

【0006】そこで、本発明の目的は、基板の内部に設
けられたホール部に充填された抵抗体の発熱量を少なく
することができる配線基板及びその製造方法を提供する
ことにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring board capable of reducing the amount of heat generated by a resistor filled in a hole provided inside a board and a method of manufacturing the same.

【0007】[0007]

【課題を解決するための手段】請求項1の発明によれ
ば、基板のホール部に充填された抵抗体を、基板材料と
導体とを主として混合した混合材料から構成すると共
に、ポーラス状に構成したので、この抵抗体の高電圧印
加時の電気抵抗は、前記公報に記載の抵抗体に比べて小
さくなる。このため、大きな外部サージが印加されたと
きであっても、上記抵抗体の発熱量を比較的少なくする
ことができる。
According to the first aspect of the present invention, the resistor filled in the hole of the substrate is formed of a mixed material obtained by mainly mixing a substrate material and a conductor, and is formed in a porous shape. Therefore, the electrical resistance of this resistor when a high voltage is applied is smaller than that of the resistor described in the above-mentioned publication. Therefore, even when a large external surge is applied, the amount of heat generated by the resistor can be relatively reduced.

【0008】請求項2の発明においては、基板材料と導
体とを主として混合した混合材料に樹脂ビーズを混入し
たものを焼成することにより、抵抗体を形成した。この
構成によれば、ポーラス状の抵抗体を容易に形成するこ
とができる。また、上記構成の場合、請求項3の発明の
ように、樹脂ビーズを前記混合材料に10〜70vol
%程度混入することが好ましい。特に、請求項4の発明
のように、樹脂ビーズを前記混合材料に30vol%混
入すると、最も好ましい特性を有する抵抗体を形成する
ことができる。
According to the second aspect of the present invention, the resistor is formed by firing a mixture of a resin material and a mixture of a substrate material and a conductor. According to this configuration, a porous resistor can be easily formed. Further, in the case of the above configuration, as in the invention of claim 3, 10 to 70 vol.
% Is preferably mixed. Particularly, when the resin beads are mixed at 30 vol% in the mixed material as in the invention of claim 4, a resistor having the most preferable characteristics can be formed.

【0009】請求項5または6の発明によれば、請求項
1記載の配線基板を容易に製造することができる。
According to the fifth or sixth aspect of the present invention, the wiring board according to the first aspect can be easily manufactured.

【0010】[0010]

【発明の実施の形態】以下、本発明を例えばアルミナ多
層基板に適用した第1実施例について、図1ないし図6
を参照しながら説明する。まず、図2は、本実施例のア
ルミナ多層基板(配線基板)11の拡大縦断面図であ
る。この図2に示すように、アルミナ多層基板11は、
例えば4枚のアルミナ基板12、13、14、15を重
ねて構成されている。上記アルミナ多層基板11には、
その上面(アルミナ基板12の上面)に配線層16が設
けられ、内部に4枚のアルミナ基板12、13、14、
15の各間に位置して3層の配線層17、18、19が
設けられ、下面(アルミナ基板15の下面)に配線層2
0が設けられている。
FIG. 1 to FIG. 6 show a first embodiment in which the present invention is applied to, for example, an alumina multilayer substrate.
This will be described with reference to FIG. First, FIG. 2 is an enlarged vertical sectional view of the alumina multilayer board (wiring board) 11 of the present embodiment. As shown in FIG. 2, the alumina multilayer substrate 11
For example, four alumina substrates 12, 13, 14, and 15 are stacked. The alumina multilayer substrate 11 includes:
A wiring layer 16 is provided on the upper surface (the upper surface of the alumina substrate 12), and four alumina substrates 12, 13, 14,
15, three wiring layers 17, 18 and 19 are provided, and the wiring layer 2 is formed on the lower surface (the lower surface of the alumina substrate 15).
0 is provided.

【0011】上記各配線層16〜20は、所要の形状の
導体パターン(配線パターン)から構成されている。ま
た、上記各導体パターンは、例えばWやMo等の導体で
構成されている。ここで、アルミナ多層基板11の上面
の配線層16における図2中右端部には、外部入出力端
子用導体として例えば外部入力端子用パターン21が設
けられている。この外部入力端子用パターン21には、
外部入力端子(図示しない)が形成されている。また、
アルミナ多層基板11の下面の配線層20における図2
中右端部には、グランド用導体として例えばグランドパ
ターン22が設けられている。
Each of the wiring layers 16 to 20 is formed of a conductor pattern (wiring pattern) having a required shape. Each of the conductor patterns is made of a conductor such as W or Mo. Here, at the right end in FIG. 2 of the wiring layer 16 on the upper surface of the alumina multilayer substrate 11, for example, an external input terminal pattern 21 is provided as an external input / output terminal conductor. This external input terminal pattern 21 includes:
An external input terminal (not shown) is formed. Also,
FIG. 2 showing the wiring layer 20 on the lower surface of the alumina multilayer substrate 11
At the middle right end, for example, a ground pattern 22 is provided as a ground conductor.

【0012】更に、アルミナ多層基板11における外部
入力端子用パターン21とグランドパターン22とが対
向する部位には、ホール部として例えばビアホール23
がアルミナ多層基板11の板面に対して垂直方向に設け
られている。上記ビアホール23の内径寸法は、例えば
0.1〜0.4mm程度である。そして、このビアホー
ル23内には、例えば100kΩ以上の抵抗値の抵抗体
24が充填されている。この抵抗体24の両端部(上下
端部)は、外部入力端子用パターン21とグランドパタ
ーン22とに接続されている。
Further, in the portion of the alumina multilayer substrate 11 where the external input terminal pattern 21 and the ground pattern 22 face each other, for example, a via hole 23
Are provided in a direction perpendicular to the plate surface of the alumina multilayer substrate 11. The inner diameter of the via hole 23 is, for example, about 0.1 to 0.4 mm. The via hole 23 is filled with a resistor 24 having a resistance value of, for example, 100 kΩ or more. Both ends (upper and lower ends) of the resistor 24 are connected to the external input terminal pattern 21 and the ground pattern 22.

【0013】ここで、上記抵抗体24は、基板材料であ
るアルミナと、導体である例えばWやMo等とを混合し
た混合材料から構成されていると共に、ポーラス状に構
成されている。このように構成されることにより、上記
抵抗体24は、抵抗値がある程度大きく、且つ、外部サ
ージを逃がし易い(即ち、外部サージを確実に吸収でき
る)特性を有する抵抗体となっている。尚、この抵抗体
24の製造方法については、後述する。
The resistor 24 is made of a mixed material obtained by mixing alumina as a substrate material and W or Mo as a conductor, for example, and has a porous shape. With such a configuration, the resistor 24 is a resistor having a resistance that is large to some extent and has a characteristic of easily releasing an external surge (that is, absorbing the external surge reliably). The method of manufacturing the resistor 24 will be described later.

【0014】また、アルミナ多層基板11における各配
線層16〜20の導体パターンの対向する部位には、上
記ビアホール23の他に多数のビアホール25が適宜設
けられていると共に、これらビアホール25内には導体
26が充填されている。これら多数の導体26により各
配線層16〜20の導体パターンが接続されている。そ
して、上記導体26は、例えばWやMo等の導体で構成
されている。
In addition, a large number of via holes 25 in addition to the via holes 23 are provided as appropriate at portions of the alumina multilayer substrate 11 opposite to the conductor patterns of the wiring layers 16 to 20, and in these via holes 25, The conductor 26 is filled. The conductor patterns of each of the wiring layers 16 to 20 are connected by these many conductors 26. The conductor 26 is made of, for example, a conductor such as W or Mo.

【0015】一方、上記グランドパターン22の下面に
は、図3にも示すように、凸部22aが下方へ向けて突
設されている。この凸部22aの突出寸法Aは、例えば
15〜65μm程度である。尚、グランドパターン22
(即ち、配線層16〜20の導体パターン)の厚み寸法
Bは、例えば15μm程度である。
On the other hand, on the lower surface of the ground pattern 22, as shown in FIG. 3, a convex portion 22a is provided so as to project downward. The protrusion dimension A of the projection 22a is, for example, about 15 to 65 μm. The ground pattern 22
The thickness dimension B of the (ie, the conductor patterns of the wiring layers 16 to 20) is, for example, about 15 μm.

【0016】また、このような構成のアルミナ多層基板
11の上面には、図2に示すように、抵抗体膜27が例
えば印刷及び焼き付けすることにより設けられている。
また、上記アルミナ多層基板11の上面には、ICやベ
アチップ等の電子部品28が例えば半田付け或いは導電
性接着剤により取り付けられている。尚、図2におい
て、符号「29」は半田或いは導電性接着剤を示してい
る。
As shown in FIG. 2, a resistor film 27 is provided on the upper surface of the alumina multilayer substrate 11 having such a configuration, for example, by printing and printing.
An electronic component 28 such as an IC or a bare chip is mounted on the upper surface of the alumina multilayer substrate 11 by, for example, soldering or a conductive adhesive. In FIG. 2, reference numeral "29" indicates a solder or a conductive adhesive.

【0017】更に、上記アルミナ多層基板11は、その
下面を金属製のベース30の上に載せるようにして該ベ
ース30に例えば接着により固定されている。上記ベー
ス30は、例えばアルミナ多層基板11を収容固定する
ためのケースである。この場合、アルミナ多層基板11
の下面とベース30の上面との間には、絶縁接着剤31
が充填されており、この接着剤31の層の厚み寸法は、
例えば100μm程度である。従って、グランドパター
ン22の凸部22aの先端部とベース30の上面との間
の隙間は、20〜70μm程度となっている。
Further, the alumina multilayer substrate 11 is fixed to the base 30 by, for example, bonding such that the lower surface thereof is placed on a metal base 30. The base 30 is, for example, a case for housing and fixing the alumina multilayer substrate 11. In this case, the alumina multilayer substrate 11
Adhesive between the lower surface of the base and the upper surface of the base 30.
Is filled, and the thickness of the layer of the adhesive 31 is
For example, it is about 100 μm. Therefore, the gap between the tip of the convex portion 22a of the ground pattern 22 and the upper surface of the base 30 is about 20 to 70 μm.

【0018】次に、上記構成のアルミナ多層基板11を
製造する工程について簡単に説明する。まず、4枚のア
ルミナ基板12〜15に対応する4枚のアルミナのグリ
ーンシート(グリーンシート1枚の厚み寸法は、0.1
〜0.4mm程度)を用意し、これら4枚のグリーンシ
ートの所定の位置にビアホール23、25を形成する。
続いて、WやMo等からなる導体ペースト26をグリー
ンシートのビアホール25内に、周知の方法(例えばス
クリーン印刷)により充填する。次いで、アルミナの粉
と、WやMo等の導体の粉と、樹脂の粉(樹脂ビーズ)
とを混合すると共に、バインダ(溶剤)によりペースト
状の混合材料とした抵抗体ペーストをグリーンシートの
ビアホール23内に、周知の方法(例えばスクリーン印
刷)により充填する。上記抵抗体ペーストの各混合材料
の具体的混合割合等については、後述する。
Next, a brief description will be given of a process of manufacturing the alumina multilayer substrate 11 having the above configuration. First, four alumina green sheets corresponding to the four alumina substrates 12 to 15 (the thickness of one green sheet is 0.1 mm).
(About 0.4 mm), and via holes 23 and 25 are formed at predetermined positions of these four green sheets.
Subsequently, a conductive paste 26 made of W, Mo, or the like is filled in the via hole 25 of the green sheet by a known method (for example, screen printing). Next, powder of alumina, powder of conductor such as W or Mo, and powder of resin (resin beads)
And a resistor paste made of a paste-like mixed material with a binder (solvent) is filled into the via hole 23 of the green sheet by a known method (for example, screen printing). The specific mixing ratio of each mixed material of the resistor paste will be described later.

【0019】そして、各グリーンシートの表面に、Wや
Mo等からなる導体ペーストをスクリーン印刷すること
により、配線層16〜20の導体パターンに対応する印
刷パターンを形成する。この後、4枚のグリーンシート
を重ねると共に、重ねた状態で加圧し圧着する。
Then, a printed pattern corresponding to the conductive patterns of the wiring layers 16 to 20 is formed by screen-printing a conductive paste made of W, Mo, or the like on the surface of each green sheet. Thereafter, the four green sheets are stacked, and the stacked green sheets are pressed and pressed.

【0020】続いて、上記4枚のグリーンシートを圧着
したものを、還元雰囲気中で例えば1600℃程度の温
度で焼成する。これにより、図2に示すようなアルミナ
多層基板11が製造される。この構成の場合、抵抗体2
4、導体26及び基板11は同時焼成されるように構成
されている。
Subsequently, the above four green sheets are pressed and fired at a temperature of, for example, about 1600 ° C. in a reducing atmosphere. Thus, an alumina multilayer substrate 11 as shown in FIG. 2 is manufactured. In the case of this configuration, the resistor 2
4. The conductor 26 and the substrate 11 are configured to be fired simultaneously.

【0021】ここで、上記抵抗体24を構成する混合材
料の具体的構成について、図1、図4、図5及び図6を
参照して説明する。まず、WやMo等の導体とアルミナ
とを混合して抵抗体を構成する場合、即ち、樹脂ビーズ
を混合しない抵抗体(前記公報記載の抵抗体)の場合に
ついて説明する。最初に、導電成分であるW(タングス
テン)またはMo(モリブデン)と、アルミナとを混合
した混合材料の焼成後の抵抗値が、両者の混合割合によ
ってどのように変化するかを実測し、その測定結果を図
4に示す。この場合、Wとアルミナとの混合材料の混合
割合(例えばアルミナの重量比)を変えながら、混合材
料の焼成後の抵抗値を測定した。
Here, the specific structure of the mixed material forming the resistor 24 will be described with reference to FIGS. 1, 4, 5 and 6. FIG. First, a case will be described in which a resistor is formed by mixing a conductor such as W or Mo with alumina, that is, a resistor (resistor described in the above-mentioned publication) in which resin beads are not mixed. First, how the resistance after firing of a mixed material obtained by mixing W (tungsten) or Mo (molybdenum), which is a conductive component, and alumina is measured by the mixing ratio of the two is measured. FIG. 4 shows the results. In this case, the resistance of the mixed material after firing was measured while changing the mixing ratio of the mixed material of W and alumina (for example, the weight ratio of alumina).

【0022】この図4から、アルミナの混合割合を所定
値以上にすると、混合材料の焼成後の抵抗値は急激に増
大して無限大(オープン)になることがわかった。上記
抵抗値がこのように変化する理由は、次のとおりである
と考えられる。アルミナの混合割合が少ない焼成後の混
合材料を図5(a)に示し、アルミナの混合割合が多い
焼成後の混合材料を図5(b)に示す。これら図5
(a)及び(b)からわかるように、アルミナの混合割
合が一定以上になると、抵抗体(混合材料)の導電経路
において、導電粒子(Wの粒子)同士の電気的接合がな
くなる部位が生じるためであると考えられる。尚、上記
図5(a)及び(b)に示すガラス質の部分は、焼成時
にグリーンシートから流れ込んできて形成されるもので
ある。
From FIG. 4, it was found that when the mixing ratio of alumina was set to a predetermined value or more, the resistance value of the mixed material after firing increased rapidly and became infinite (open). The reason that the resistance value changes in this way is considered to be as follows. FIG. 5A shows a fired mixed material having a low alumina mixing ratio, and FIG. 5B shows a fired mixed material having a high alumina mixing ratio. These FIG.
As can be seen from (a) and (b), when the mixing ratio of alumina becomes equal to or more than a certain value, a portion of the conductive path of the resistor (mixed material) where electrical connection between the conductive particles (particles of W) is lost occurs. It is thought that it is. The vitreous portion shown in FIGS. 5A and 5B is formed by flowing from a green sheet during firing.

【0023】そして、上記アルミナの混合割合が多い図
5(b)の構成の場合、電気的絶縁は、粒径が例えば1
〜3μm程度のアルミナ粒子並びにガラス質によって確
保されているため、絶縁距離が極めて小さい。このた
め、外部サージ電圧のような高電圧が印加されると、容
易に絶縁破壊し、外部サージが抵抗体(混合材料)を通
過する。そして、実験によれば、外部サージの印加時に
は、サージが抵抗体(混合材料)を通過し、通過後は絶
縁性が再び確保されることを確認した。即ち、上記した
混合材料からなる抵抗体は、外部サージの放電抵抗とし
て好ましい特性、具体的には、抵抗値が大きく且つ外部
サージを逃がし易い(外部サージを吸収し易い)特性を
有していることがわかった。
In the case of the structure shown in FIG. 5B in which the mixing ratio of alumina is large, the electrical insulation has a particle diameter of, for example, 1%.
The insulation distance is extremely small because it is secured by alumina particles and glassy material of about 3 μm. Therefore, when a high voltage such as an external surge voltage is applied, dielectric breakdown easily occurs, and the external surge passes through the resistor (mixed material). According to an experiment, it was confirmed that when an external surge was applied, the surge passed through the resistor (mixed material), and after the surge, the insulation was again secured. That is, the resistor made of the above-described mixed material has characteristics that are preferable as a discharge resistance of an external surge, specifically, has a large resistance value and a characteristic that the external surge is easily released (the external surge is easily absorbed). I understand.

【0024】ここで、図4のグラフの場合、抵抗値が急
激に無限大になるところは、アルミナの重量比が約50
%前後(約50wt%前後)の領域であるから、Wとア
ルミナの混合割合は、アルミナの重量比で約50%前後
以上に設定すれば良い。尚、導体の種類や粒径や形状並
びにアルミナの粒径や形状によって、混合割合と抵抗値
との関係(即ち、図4のグラフ)が変化するため、実際
に使用する導体とアルミナを用いて図4のグラフを測定
してから、最適な混合割合を設定することが好ましい。
Here, in the case of the graph of FIG. 4, where the resistance value suddenly becomes infinite, the weight ratio of alumina is about 50%.
% (About 50 wt%), the mixing ratio of W and alumina may be set to about 50% or more by weight of alumina. The relationship between the mixing ratio and the resistance value (ie, the graph in FIG. 4) changes depending on the type, particle size, and shape of the conductor and the particle size and shape of the alumina. It is preferable to set the optimum mixing ratio after measuring the graph of FIG.

【0025】さて、上述したように、W(またはMo等
の導体)とアルミナとを混合して構成した抵抗体は、外
部サージの放電抵抗として好ましい特性を有しているこ
とがわかった。しかし、本発明者らによれば、上記抵抗
体の高電圧印加時の電気抵抗がかなり大きいということ
がわかった。このため、大きな電圧の外部サージが印加
されて上記抵抗体を流れたときには、上記抵抗体の発熱
量がかなり多くなるというおそれがあった。
As described above, it has been found that a resistor formed by mixing W (or a conductor such as Mo) and alumina has preferable characteristics as a discharge resistance against external surge. However, according to the present inventors, it has been found that the electric resistance of the resistor when a high voltage is applied is considerably large. For this reason, when an external surge of a large voltage is applied and flows through the resistor, there is a possibility that the calorific value of the resistor increases considerably.

【0026】そこで、本発明者らは、上記抵抗体の発熱
量を少なくするために、抵抗体の高電圧印加時の電気抵
抗を小さくしようと試みた。そして、本発明者らは、抵
抗体24をポーラス状にする構成を発明し、この発明に
より、抵抗体24が外部サージの放電抵抗として好まし
い特性を有するまま、該抵抗体24の高電圧印加時の電
気抵抗を小さくすることができた。
Therefore, the present inventors have attempted to reduce the electric resistance of the resistor when a high voltage is applied in order to reduce the amount of heat generated by the resistor. The present inventors have invented a configuration in which the resistor 24 has a porous shape. According to the present invention, when the resistor 24 has a preferable characteristic as a discharge resistance of an external surge, the resistor 24 is applied with a high voltage. Was able to reduce the electric resistance.

【0027】具体的には、W(またはMo等の導体)の
粉を例えば30wt%、アルミナの粉を例えば70wt
%の混合割合で混合した抵抗体ペーストを用意し、この
ペーストに樹脂ビーズとして例えばアクリル系樹脂の粉
を例えば30vol%の混合割合で混合して、ペースト
状の混合材料(即ち、抵抗体ペースト)を作成する。そ
して、この抵抗体ペーストを、前述したように、グリー
ンシートのビアホール23内に充填した後、焼成するこ
とにより、抵抗体24を形成した。
More specifically, W (or a conductor such as Mo) powder is, for example, 30 wt%, and alumina powder is, for example, 70 wt%.
%, And a paste of, for example, an acrylic resin as resin beads is mixed with the paste at a mixing ratio of, for example, 30 vol% to obtain a paste-like mixed material (that is, a resistor paste). Create Then, as described above, the resistor 24 was formed by filling the resistor paste into the via hole 23 of the green sheet and baking it.

【0028】ここで、焼成前の抵抗体ペーストの状態を
図1(a)に示し、焼成後の抵抗体24の状態を図1
(b)に示す。図1(a)において、符号32はWの粒
子を示し、符号33はアルミナの粒子を示し、符号34
はアクリル系樹脂の粒子を示している。そして、図1
(b)により、抵抗体24の内部に、空隙35が形成さ
れたことがわかる。この空隙35は、焼成によりアクリ
ルの粒子34が蒸発することによって形成されたもので
ある。
FIG. 1A shows the state of the resistor paste before firing, and FIG. 1A shows the state of the resistor 24 after firing.
(B). In FIG. 1A, reference numeral 32 indicates W particles, reference numeral 33 indicates alumina particles, and reference numeral 34.
Indicates particles of an acrylic resin. And FIG.
(B) shows that the void 35 was formed inside the resistor 24. The void 35 is formed by evaporating the acrylic particles 34 by firing.

【0029】そして、本実施例の抵抗体24(空隙35
が存在する抵抗体)に印加する電圧を変化させたとき
に、該抵抗体24に流れる電流の大きさを測定した結果
を、図6の実線Pで示す。これに対して、従来技術の抵
抗体(空隙35が存在しない公報記載の抵抗体)に印加
する電圧を変化させたときに、該抵抗体に流れる電流の
大きさを測定した結果を、図6の実線Qで示す。この図
6から、本実施例の抵抗体24の方が、従来技術の抵抗
体よりも電気抵抗が小さくなったことが明確にわかる。
そして、本実施例の抵抗体24は、印加電圧が400V
のときに十分に電流が流れる抵抗体であることから、外
部サージを良好に吸収する特性を備えていることがわか
る。
Then, the resistor 24 (the gap 35) of this embodiment is used.
The result of measuring the magnitude of the current flowing through the resistor 24 when the voltage applied to the resistor (where the resistor exists) is changed is shown by the solid line P in FIG. On the other hand, FIG. 6 shows the result of measuring the magnitude of the current flowing through the resistor when the voltage applied to the resistor of the prior art (the resistor described in the publication having no air gap 35) is changed. Is indicated by a solid line Q. FIG. 6 clearly shows that the electrical resistance of the resistor 24 of the present embodiment is smaller than that of the conventional resistor.
The applied voltage of the resistor 24 of this embodiment is 400 V
In this case, since the current flows sufficiently in the resistor, it is understood that the resistor has a characteristic of favorably absorbing the external surge.

【0030】さて、本実施例では、抵抗体24形成用の
抵抗体ペーストに混入するアクリル系樹脂の粉として、
例えばポリメチルメタクリレートを使用した。また、抵
抗体ペーストのバインダ(溶剤)としては、テルピネオ
ールを使用した。この場合、アクリル系樹脂(ポリメチ
ルメタクリレート)は、バインダ(テルピネオール)に
溶けにくい樹脂である。即ち、抵抗体ペーストに混入す
る樹脂ビーズとしては、ペーストのバインダに溶け難い
樹脂の粉を用いれば良い。また、焼成時において、30
0℃程度までは、固体(体積)状態が保持される樹脂ビ
ーズである必要があり、この点でも、上記アクリル系樹
脂(蒸発温度が350℃前後である)は適切な樹脂であ
る。尚、バインダに溶けにくい樹脂であると共に、30
0℃程度まで固体及び液体(体積)状態が保持される樹
脂であれば、上記アクリル以外の樹脂を使用しても良
い。また、バインダとして上記テルピネオール以外のも
のを用いても良いことは勿論である。
In this embodiment, the acrylic resin powder mixed into the resistor paste for forming the resistor 24 is
For example, polymethyl methacrylate was used. In addition, terpineol was used as a binder (solvent) for the resistor paste. In this case, the acrylic resin (polymethyl methacrylate) is a resin that is hardly soluble in the binder (terpineol). That is, as the resin beads to be mixed into the resistor paste, resin powder that is hardly soluble in the binder of the paste may be used. Also, at the time of firing, 30
Up to about 0 ° C., the resin beads need to be in a solid (volume) state, and in this regard, the acrylic resin (evaporation temperature is about 350 ° C.) is an appropriate resin. In addition, the resin is hardly soluble in the binder,
A resin other than the above-mentioned acryl may be used as long as the resin maintains a solid and liquid (volume) state up to about 0 ° C. In addition, it goes without saying that a material other than the above terpineol may be used as the binder.

【0031】このような構成の本実施例によれば、外部
サージ電圧がアルミナ多層基板11の外部入力端子用パ
ターン21に印加すると、該外部サージは、アルミナ多
層基板11のビアホール23に充填された抵抗体24を
通してグランドパターン22へ速やかに放電される。こ
のため、アルミナ多層基板11上に設けられた回路素子
(例えば電子部品28)等を上記外部サージから保護す
ることができる。
According to the present embodiment having such a structure, when an external surge voltage is applied to the external input terminal pattern 21 of the alumina multilayer substrate 11, the external surge fills the via hole 23 of the alumina multilayer substrate 11. Discharge is quickly performed to the ground pattern 22 through the resistor 24. Therefore, circuit elements (for example, electronic components 28) provided on the alumina multilayer substrate 11 can be protected from the external surge.

【0032】特に、本実施例においては、抵抗体24を
ポーラス状に構成したので、この抵抗体24の高電圧印
加時の電気抵抗を小さくすることができた。また、低い
サージ電圧も吸収できる。このため、大きな電圧の外部
サージが印加されたときでも、上記抵抗体24の発熱量
を比較的少なくすることができる。この結果、抵抗体2
4の周辺の導体が焦げたり、基板11にクラックが発生
したりすることを確実に防止することができる。そし
て、上記実施例においては、抵抗体24をポーラス状に
構成したので、抵抗体24のヤング率を低減することが
でき、抵抗体24にて発生する応力を小さくすることが
できる。
In particular, in this embodiment, since the resistor 24 is formed in a porous shape, the electrical resistance of the resistor 24 when a high voltage is applied can be reduced. In addition, a low surge voltage can be absorbed. Therefore, even when an external surge of a large voltage is applied, the amount of heat generated by the resistor 24 can be relatively reduced. As a result, the resistor 2
It is possible to reliably prevent the conductor around 4 from being scorched and the substrate 11 from being cracked. In the above embodiment, since the resistor 24 is formed in a porous shape, the Young's modulus of the resistor 24 can be reduced, and the stress generated in the resistor 24 can be reduced.

【0033】また、本実施例の場合、抵抗体24を、ア
ルミナ多層基板11にその板面に対して垂直方向に設け
られたビアホール23の内部に充填したので、抵抗体2
4の表面に水分や湿気が付着することがない。これによ
り、外部サージの放電のし易さの変動を防止することが
でき、しかも、特別な防湿対策を施すことが不要であ
る。更に、上記実施例では、抵抗体24を配設するため
にアルミナ多層基板11の上面において確保しなければ
ならない必要最小面積は、ビアホール23の断面積より
も若干大きい面積程度で済むから、それだけアルミナ多
層基板11を小形化することができる。
In the present embodiment, the resistor 24 is filled in the via hole 23 provided in the alumina multilayer substrate 11 in a direction perpendicular to the plate surface.
No moisture or moisture adheres to the surface of No. 4. As a result, it is possible to prevent fluctuation of the easiness of discharging the external surge, and it is not necessary to take any special moisture proof measures. Furthermore, in the above embodiment, the minimum area that must be secured on the upper surface of the alumina multilayer substrate 11 for disposing the resistor 24 is only slightly larger than the cross-sectional area of the via hole 23. The size of the multilayer substrate 11 can be reduced.

【0034】尚、上記実施例では、Wの粉とアルミナの
粉を混合したペーストに、アクリル系樹脂の粉を30v
ol%の混合割合で混合したが、これに限られるもので
はなく、アクリルの粉の混合割合を、10〜70vol
%程度に設定することが可能であることを、実験により
確認している。即ち、アクリル系樹脂の粉の混合割合
が、10〜70vol%程度であれば、抵抗体の高電圧
印加時の電気抵抗が小さくなると共に、抵抗体が外部サ
ージを良好に吸収する特性を備えることがわかった。
In the above embodiment, an acrylic resin powder was added to a paste of a mixture of W powder and alumina powder in a volume of 30 V.
ol%, but the mixing ratio is not limited to 10% to 70 vol.
It has been confirmed by experiments that it can be set to about%. That is, when the mixing ratio of the acrylic resin powder is about 10 to 70 vol%, the electric resistance of the resistor when a high voltage is applied is reduced, and the resistor has a characteristic of favorably absorbing an external surge. I understood.

【0035】尚、アクリル系樹脂の粉の混合割合が10
vol%より小さいようなときは、基板焼成時に溶融し
たガラス成分がビアホール23内に浸入するため、空隙
35が埋まってしまい、空隙35が形成されなくなって
しまう。一方、アクリル系樹脂の粉の混合割合が70v
ol%より大きいような場合には、Wの粒子32間の距
離が大きくなり、抵抗体24の電気抵抗が反対に大きく
なってしまうという不具合が発生する。
When the mixing ratio of the acrylic resin powder is 10
If the volume ratio is smaller than vol%, the glass component melted during the firing of the substrate infiltrates into the via hole 23, so that the void 35 is filled, and the void 35 is not formed. On the other hand, the mixing ratio of the acrylic resin powder is 70 v
In the case where it is larger than ol%, the distance between the W particles 32 becomes large, and the electric resistance of the resistor 24 becomes large on the contrary.

【0036】また、上記実施例では、基板材料(アルミ
ナ)と導体と樹脂ビーズ(アクリル系樹脂)とを混合し
た混合材料から抵抗体24を構成したが、これに限られ
るものではなく、他の材料を添加して抵抗体を構成して
も良い。他の材料を添加して抵抗体を構成した例とし
て、第2実施例(図7参照)を示す。
In the above embodiment, the resistor 24 is formed from a mixed material obtained by mixing a substrate material (alumina), a conductor and resin beads (acrylic resin). However, the present invention is not limited to this. A resistor may be formed by adding a material. A second embodiment (see FIG. 7) is shown as an example in which a resistor is formed by adding another material.

【0037】図7に示すように、第2実施例では、導電
性粒子であるW粒子32の間に、導電性材料として金属
酸化物36を基板の焼成時に介在させるように構成する
ことにより、所望の抵抗値を得ている。そして、この構
成の場合も、樹脂ビーズ(アルリル系樹脂の粉)を混入
することにより、空隙35を形成している。尚、上記金
属酸化物36として、例えばLa,Y,Nb,Sc等の
金属からなる金属酸化物を用いることが好ましい。
As shown in FIG. 7, in the second embodiment, a metal oxide 36 as a conductive material is interposed between the W particles 32 as conductive particles when the substrate is fired. A desired resistance value is obtained. Also in the case of this configuration, the voids 35 are formed by mixing resin beads (powder of an allyl resin). It is preferable to use a metal oxide made of a metal such as La, Y, Nb, Sc, or the like, for example, as the metal oxide 36.

【0038】また、図示はしないが、基板の焼成時の高
温(1600℃)でアルミナに固溶する金属酸化物を添
加するように構成しても良い。そして、この構成の場合
も、樹脂ビーズ(例えばアルリル系樹脂の粉)を混入す
ることにより、抵抗体の内部に空隙を形成している。こ
のように構成した場合、W粒子32間に多くのアルミナ
粒子33が介在していても、所望の抵抗値を得ることが
可能である。
Although not shown, a metal oxide which is dissolved in alumina at a high temperature (1600 ° C.) at the time of firing the substrate may be added. Also in the case of this configuration, a void is formed inside the resistor by mixing resin beads (for example, powder of an allyl resin). With such a configuration, a desired resistance value can be obtained even if many alumina particles 33 are interposed between the W particles 32.

【0039】尚、前記第1実施例では、アルミナ製の多
層基板11に適用したが、これに限られるものではな
く、例えばガラスセラミック製の多層基板に適用しても
良い。この構成の場合、ガラスセラミック多層基板を8
50〜900℃程度で同時焼成することにより製造する
ことができる。そして、この構成において、外部サージ
放電用の抵抗体を構成する材料としては、基板材料であ
るガラスセラミックと、導体である例えばAg、Ag/
Pd、Cu、Au等とを混合した抵抗体ペーストに、例
えばアクリル系樹脂の粉(樹脂ビーズ)を混合した混合
材料を用いることが好ましい。そして、上記ガラスセラ
ミック多層基板では、配線層用の導体及びビアホール充
填用の導体としては、上記Ag、Ag/Pd、Cu、A
u等を用いることが好ましい。
In the first embodiment, the present invention is applied to the multilayer substrate 11 made of alumina. However, the present invention is not limited to this. For example, the present invention may be applied to a multilayer substrate made of glass ceramic. In this configuration, the glass ceramic multilayer substrate is
It can be manufactured by simultaneous firing at about 50 to 900 ° C. In this configuration, the materials constituting the resistor for external surge discharge include a glass ceramic as a substrate material and a conductor such as Ag, Ag /
It is preferable to use a mixed material in which, for example, a powder (resin beads) of an acrylic resin is mixed with a resistor paste in which Pd, Cu, Au or the like is mixed. In the glass ceramic multilayer substrate, the conductor for the wiring layer and the conductor for filling the via hole include the above Ag, Ag / Pd, Cu, A
It is preferable to use u or the like.

【0040】また、上記ガラスセラミック多層基板の場
合、例えば空気中で基板焼成を行うときは、アクリル系
樹脂の代わりに、ブチル系樹脂やセルロース系樹脂など
を使用しても良い。尚、窒素中で基板焼成を行うとき
は、アクリル系樹脂を使用することが好ましい。
In the case of the above glass ceramic multilayer substrate, for example, when the substrate is fired in air, a butyl resin or a cellulose resin may be used instead of the acrylic resin. When baking the substrate in nitrogen, it is preferable to use an acrylic resin.

【0041】また、前記第1実施例では、アルミナ製の
多層基板11を貫通するように形成されたビアホール2
3の内部(のすべて)に抵抗体24を充填するように構
成したが、これに限られるものではなく、ビアホール2
3内のうちの一部分(例えば2層のアルミナ基板12及
び13に対応する部分)だけに抵抗体を充填し、残りの
部分には導体を充填するように構成しても良い。
In the first embodiment, the via holes 2 are formed so as to penetrate the multilayer substrate 11 made of alumina.
3 is filled with the resistor 24, but the present invention is not limited to this.
A configuration may be adopted in which only a part (for example, a part corresponding to the two-layer alumina substrates 12 and 13) of 3 is filled with a resistor, and the remaining part is filled with a conductor.

【0042】図8は、本発明の第3実施例を示す図であ
る。尚、第1実施例と同一部分には同一符号を付してい
る。上記第3実施例では、本発明をスルーホール基板3
7に適用した。このスルーホール基板37は、アルミナ
製の基板38と、この基板38の上面及び下面に設けら
れた配線層39及び40とから構成されている。上記各
配線層39、40は、所定の形状の導体パターン(配線
パターン)から構成されている。また、上記導体パター
ンは、例えばAg、Ag/Pd、Cu、Au等の導体で
構成されている。
FIG. 8 is a diagram showing a third embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals. In the third embodiment, the present invention is applied to
7 was applied. The through-hole substrate 37 includes a substrate 38 made of alumina, and wiring layers 39 and 40 provided on the upper and lower surfaces of the substrate 38. Each of the wiring layers 39 and 40 is formed of a conductor pattern (wiring pattern) having a predetermined shape. The conductor pattern is made of a conductor such as Ag, Ag / Pd, Cu, and Au.

【0043】そして、上面の配線層39における図8
(a)中の右端部には、外部入力端子用導体として例え
ば外部入力端子用パターン41が設けられている。この
外部入力端子用パターン41には、外部入力端子(図示
しない)が形成されている。また、下面の配線層40に
おける図8(a)中の右端部には、グランド用導体とし
て例えばグランドパターン42が設けられている。
FIG. 8 shows the wiring layer 39 on the upper surface.
At the right end in (a), for example, an external input terminal pattern 41 is provided as an external input terminal conductor. An external input terminal (not shown) is formed on the external input terminal pattern 41. At the right end of the lower wiring layer 40 in FIG. 8A, for example, a ground pattern 42 is provided as a ground conductor.

【0044】また、基板38における外部入力端子用パ
ターン41とグランドパターン42とが対向する部位に
は、ホール部として例えばスルーホール43が基板38
の板面に対して垂直方向に設けられている。そして、こ
のスルーホール43内には、例えば100kΩ以上の抵
抗値の抵抗体44が充填されている。この抵抗体44の
両端部(上下端部)は、外部入力端子用パターン41と
グランドパターン42とに接続されている。
In a portion of the substrate 38 where the external input terminal pattern 41 and the ground pattern 42 face each other, for example, a through hole 43 is formed as a hole portion on the substrate 38.
Are provided in a direction perpendicular to the plate surface. The through hole 43 is filled with a resistor 44 having a resistance value of, for example, 100 kΩ or more. Both ends (upper and lower ends) of the resistor 44 are connected to the external input terminal pattern 41 and the ground pattern 42.

【0045】ここで、上記抵抗体44は、一般的な厚膜
抵抗体の材料である例えばRu系材料、LaB系材
料、SnO系材料等に、例えばアクリル系樹脂の粉
(樹脂ビーズ)を混合した混合材料から形成されてお
り、ポーラス状に構成されている。そして、上記抵抗体
44は、抵抗値が大きく(従来構成の抵抗体よりは抵抗
値が小さい)且つ外部サージを逃がし易い抵抗体であ
る。尚、上記抵抗体44を、導体と、抵抗体或いはガラ
スと例えばアクリル系樹脂の粉(樹脂ビーズ)とを混合
した混合材料から構成しても良い。
The resistor 44 is made of a general thick film resistor such as a Ru-based material, a LaB 6- based material, a SnO 2 -based material, or the like, for example, an acrylic resin powder (resin beads). And a porous material. The resistor 44 is a resistor having a large resistance value (a smaller resistance value than a resistor having a conventional configuration) and easily releasing an external surge. The resistor 44 may be made of a mixed material obtained by mixing a conductor, a resistor or glass and, for example, an acrylic resin powder (resin beads).

【0046】そして、基板38における配線層39、4
0の導体パターンの対向する部位には、上記スルーホー
ル43の他に多数のスルーホール45が適宜設けられて
いると共に、これらスルーホール45内には導体46が
充填されている。これら多数の導体46により各配線層
39、40の導体パターンが接続されている。そして、
上記導体46は、例えばAg、Ag/Pd、Cu、Au
等の導体で構成されている。
The wiring layers 39, 4 on the substrate 38
A large number of through-holes 45 are appropriately provided in addition to the above-mentioned through-holes 43 at portions facing the 0 conductor pattern, and the insides of these through-holes 45 are filled with conductors 46. The conductor patterns of each of the wiring layers 39 and 40 are connected by these many conductors 46. And
The conductor 46 is made of, for example, Ag, Ag / Pd, Cu, Au
And the like.

【0047】また、このような構成のスルーホール基板
37の上面及び下面には、図8(a)に示すように、抵
抗体膜27が印刷及び焼き付けすることにより設けられ
ている。また、スルーホール基板37の上面には、IC
やベアチップ等の電子部品28が半田付け或いは導電性
接着剤により取り付けられている。更に、上記スルーホ
ール基板37は、その下面を金属製のベース30の上に
載せるようにして該ベース30に例えば接着により固定
されている。
As shown in FIG. 8A, a resistor film 27 is provided on the upper and lower surfaces of the through-hole substrate 37 having such a configuration by printing and printing. Also, an IC is provided on the upper surface of the through-hole substrate 37.
And electronic components 28 such as bare chips are attached by soldering or a conductive adhesive. Further, the through-hole substrate 37 is fixed to the base 30 by, for example, bonding so that the lower surface thereof is placed on the base 30 made of metal.

【0048】ここで、上記構成のスルーホール基板37
を製造する工程について簡単に説明する。まず、生のシ
ート状のアルミナを焼成して基板38を形成する。この
場合、焼成前に、基板38にスルーホール43、45を
形成しておくことが好ましい。尚、基板38の焼成後
に、スルーホール43、45を形成しても良い。
Here, the through-hole board 37 having the above configuration is used.
The process of manufacturing is briefly described. First, a raw sheet-like alumina is fired to form a substrate 38. In this case, it is preferable to form through holes 43 and 45 in the substrate 38 before firing. The through holes 43 and 45 may be formed after the substrate 38 is fired.

【0049】続いて、上記基板38のスルーホール45
内に、Ag、Ag/Pd、Cu、Au等からなる導体ペ
ーストを周知の方法(例えばスクリーン印刷)により充
填する。この場合、図8(b)に示すように、スルーホ
ール45の内周面及び上下の開口縁部にだけ導体ペース
トを印刷して導体ペーストの層を形成するように構成し
ても良い。次いで、基板38の抵抗体44充填用のスル
ーホール43内に、一般的な厚膜抵抗体の材料等に、ア
クリル系樹脂の粉(樹脂ビーズ)を混合した混合材料か
らなる抵抗体ペーストを周知の方法(例えばスクリーン
印刷)により充填する。尚、この場合も、図8(b)に
示すように、スルーホール43の内周面及び上下の開口
縁部にだけ上記抵抗体ペーストを印刷して抵抗体ペース
トの層を形成するように構成しても良い。
Subsequently, the through hole 45 of the substrate 38
The inside is filled with a conductive paste made of Ag, Ag / Pd, Cu, Au or the like by a known method (for example, screen printing). In this case, as shown in FIG. 8B, the conductive paste may be printed only on the inner peripheral surface of the through hole 45 and the upper and lower opening edges to form a conductive paste layer. Next, a resistor paste made of a mixed material obtained by mixing an acrylic resin powder (resin beads) with a general thick film resistor material or the like is known in the through hole 43 for filling the resistor 44 of the substrate 38. (For example, screen printing). Also in this case, as shown in FIG. 8B, the resistor paste is printed only on the inner peripheral surface of the through hole 43 and the upper and lower opening edges to form a resistor paste layer. You may.

【0050】そして、基板38の上下面に、Ag、Ag
/Pd、Cu、Au等からなる導体ペーストをスクリー
ン印刷することにより配線層39、40の導体パターン
に対応する印刷パターンを形成する。この後、基板38
を例えば850℃程度の温度で焼成する。これにより、
図8(a)に示すようなスルーホール基板37が製造さ
れる。
Then, on the upper and lower surfaces of the substrate 38, Ag, Ag
A printing pattern corresponding to the conductor pattern of the wiring layers 39 and 40 is formed by screen-printing a conductor paste made of / Pd, Cu, Au or the like. Thereafter, the substrate 38
Is fired at a temperature of about 850 ° C., for example. This allows
A through-hole board 37 as shown in FIG. 8A is manufactured.

【0051】尚、上述した以外の第3実施例の構成は、
第1実施例の構成と同じ構成となっている。従って、こ
の第3実施例においても、第1実施例とほぼ同じ作用効
果を得ることができる。また、第3実施例のグランドパ
ターン42に、第1実施例のグランドパターン22に突
設した凸部22aと同じ形状の凸部を突設するように構
成しても良い。
The configuration of the third embodiment other than that described above
The configuration is the same as that of the first embodiment. Therefore, in the third embodiment, substantially the same operation and effect as in the first embodiment can be obtained. Further, the ground pattern 42 of the third embodiment may be configured such that a protrusion having the same shape as the protrusion 22a protruding from the ground pattern 22 of the first embodiment is protruded.

【0052】図9は、本発明の第4実施例を示す図であ
る。尚、第1実施例と同一部分には同一符号を付してい
る。上記第4実施例では、本発明を厚膜多層基板47に
適用した。この厚膜多層基板47は、アルミナ等からな
るセラミック基板48の上面に、配線層49、50及び
絶縁層51を印刷・焼成することにより形成されてい
る。
FIG. 9 is a diagram showing a fourth embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals. In the fourth embodiment, the present invention is applied to the thick film multilayer substrate 47. The thick-film multilayer substrate 47 is formed by printing and firing the wiring layers 49 and 50 and the insulating layer 51 on the upper surface of a ceramic substrate 48 made of alumina or the like.

【0053】具体的には、まず、セラミック基板48の
上面に、導体ペーストを印刷して配線層49の導体パタ
ーンに対応する印刷パターンを形成した後、この印刷パ
ターンを焼成する。このとき、配線層49の導体パター
ンの一部分として、グランドパターン49aが形成され
る。続いて、その上に例えばガラス等からなる絶縁体ペ
ーストを印刷して絶縁層51を形成した後、これを焼成
する。このとき、絶縁層51に、抵抗体52充填用のビ
アホール53及び導体54充填用のビアホール55が形
成される。
More specifically, first, a conductor paste is printed on the upper surface of the ceramic substrate 48 to form a print pattern corresponding to the conductor pattern of the wiring layer 49, and then the print pattern is fired. At this time, a ground pattern 49a is formed as a part of the conductor pattern of the wiring layer 49. Subsequently, an insulating paste made of, for example, glass is printed thereon to form an insulating layer 51, which is then fired. At this time, a via hole 53 for filling the resistor 52 and a via hole 55 for filling the conductor 54 are formed in the insulating layer 51.

【0054】次に、ビアホール55内に、導体ペースト
を印刷等により充填すると共に、ビアホール53内に抵
抗体ペーストを印刷等により充填する。この後、これら
充填した導体ペースト及び抵抗体ペーストを焼成する。
ここで、上記抵抗体ペーストには、例えばアクリル系樹
脂の粉(樹脂ビーズ)が混合されている。これにより、
焼成された抵抗体52は、ポーラス状となっている。
尚、上記構成の場合、導体ペーストを充填した後、該導
体ペーストを焼成し、その後、抵抗体ペーストを充填・
焼成するように構成しても良い。また、抵抗体ペースト
を先に充填・焼成した後、導体ペーストを充填・焼成す
るように構成しても良い。
Next, the conductive paste is filled into the via hole 55 by printing or the like, and the resistor paste is filled into the via hole 53 by printing or the like. Thereafter, the filled conductor paste and resistor paste are fired.
Here, for example, an acrylic resin powder (resin beads) is mixed in the resistor paste. This allows
The fired resistor 52 has a porous shape.
In the case of the above configuration, after the conductor paste is filled, the conductor paste is baked, and then the resistor paste is filled.
It may be configured to be fired. Moreover, after the resistor paste is filled and fired first, the conductor paste may be filled and fired.

【0055】続いて、上記絶縁層51の上面に、導体ペ
ーストを印刷して配線層50の導体パターンに対応する
印刷パターンを形成した後、この印刷パターンを焼成す
る。このとき、配線層50の導体パターンの一部分とし
て、外部入力端子用パターン50aが形成される。これ
により、厚膜多層基板47が製造される。そして、この
ように製造された厚膜多層基板47の上面に、抵抗体膜
27を印刷及び焼き付けている。また、厚膜多層基板4
7の上面に、ICやベアチップ等の電子部品28を半田
付け或いは導電性接着剤により取り付けている。
Subsequently, after a conductive paste is printed on the upper surface of the insulating layer 51 to form a printed pattern corresponding to the conductive pattern of the wiring layer 50, the printed pattern is fired. At this time, the external input terminal pattern 50a is formed as a part of the conductor pattern of the wiring layer 50. Thus, the thick film multilayer substrate 47 is manufactured. Then, the resistor film 27 is printed and baked on the upper surface of the thick film multilayer substrate 47 manufactured as described above. In addition, the thick film multilayer substrate 4
An electronic component 28 such as an IC or a bare chip is attached to the upper surface of the base 7 by soldering or a conductive adhesive.

【0056】尚、上述した以外の第4実施例の構成は、
第1実施例の構成と同じ構成となっている。従って、こ
の第4実施例においても、第1の実施例とほぼ同じ作用
効果を得ることができる。また、上記第4実施例の場
合、絶縁体ペーストを印刷・焼成する作業を1回実行す
ることにより絶縁層51を形成するように構成したが、
これに代えて、絶縁体ペーストを印刷・焼成する作業を
複数回実行することにより絶縁層51を形成するように
構成しても良い。更に、第4実施例においては、セラミ
ック基板48の上に2層の配線層49、50及び1層の
絶縁層51を設けたが、これに限られるものではなく、
3層以上の配線層及び2層以上の絶縁層を設けるように
構成しても良い。
The configuration of the fourth embodiment other than that described above is as follows.
The configuration is the same as that of the first embodiment. Therefore, in the fourth embodiment, substantially the same operation and effect as in the first embodiment can be obtained. Also, in the case of the fourth embodiment, the operation of printing and firing the insulating paste is performed once to form the insulating layer 51.
Alternatively, the insulating layer 51 may be formed by performing the operation of printing and firing the insulating paste a plurality of times. Further, in the fourth embodiment, two wiring layers 49 and 50 and one insulating layer 51 are provided on the ceramic substrate 48, but the present invention is not limited to this.
You may comprise so that three or more wiring layers and two or more insulating layers may be provided.

【0057】図10は、本発明の第5実施例を示す図で
ある。尚、第1の実施例と同一部分には同一符号を付し
ている。上記第5実施例では、アルミナ多層基板11に
抵抗体充填用のホールを形成するに当たって、複数例え
ば4個のビアホール56、57、58、59をアルミナ
多層基板11の内部で横方向に位置がずれるように設け
た。そして、これら4個のビアホール56、57、5
8、59内にそれぞれ抵抗体60、61、62、63を
充填すると共に、これら4個の抵抗体60、61、6
2、63を内部配線層17、18、19に設けられた導
体パターン64、65、66により接続した。また、最
上位の抵抗体60の上端部を外部入力端子用パターン2
1に接続し、最下位の抵抗体63の下端部をグランドパ
ターン22に接続した。
FIG. 10 is a diagram showing a fifth embodiment of the present invention. The same parts as those of the first embodiment are denoted by the same reference numerals. In the fifth embodiment, when forming holes for filling the resistor in the alumina multilayer substrate 11, a plurality of via holes 56, 57, 58 and 59 are shifted in the lateral direction inside the alumina multilayer substrate 11. It was provided as follows. Then, these four via holes 56, 57, 5
8 and 59 are filled with resistors 60, 61, 62 and 63, respectively, and these four resistors 60, 61 and 6 are filled.
2, 63 were connected by conductor patterns 64, 65, 66 provided in the internal wiring layers 17, 18, 19. The upper end of the uppermost resistor 60 is connected to the external input terminal pattern 2.
1 and the lower end of the lowermost resistor 63 is connected to the ground pattern 22.

【0058】この構成の場合、4個のビアホール56、
57、58、59が、それぞれ部分ホールを構成してい
る。そして、これらビアホール56、57、58、59
から抵抗体充填用のホール(ホール部)67が構成され
ている。尚、抵抗体60〜63の構成材料は、第1の実
施例の抵抗体24と同じ材料である。
In the case of this configuration, four via holes 56,
57, 58, and 59 each constitute a partial hole. These via holes 56, 57, 58, 59
A hole (hole portion) 67 for filling the resistor is formed from. The constituent materials of the resistors 60 to 63 are the same as those of the resistor 24 of the first embodiment.

【0059】また、上述した以外の第5実施例の構成
は、第1実施例の構成と同じ構成となっている。従っ
て、この第5実施例においても、第1実施例とほぼ同じ
作用効果を得ることができる。特に、上記第5実施例に
よれば、セラミック多層基板11において抵抗体充填用
のホール67を形成する位置を設定し易くなり、それだ
け設計の自由度を高くすることができる。
The configuration of the fifth embodiment other than that described above is the same as the configuration of the first embodiment. Therefore, in the fifth embodiment, substantially the same operation and effect as in the first embodiment can be obtained. In particular, according to the fifth embodiment, it is easy to set the position where the hole 67 for filling the resistor is formed in the ceramic multilayer substrate 11, so that the design flexibility can be increased accordingly.

【0060】尚、上記第5実施例においては、4個のビ
アホール56〜59のすべてに抵抗体60〜63を充填
するように構成したが、これに限られるものではなく、
4個のビアホール56〜59のうちの少なくとも1つの
内部に抵抗体を充填し、残りのビアホール内には導体を
充填するように構成しても良い。この構成の場合も、上
記第5実施例とほぼ同じ作用効果を得ることができる。
In the fifth embodiment, the resistors 60 to 63 are filled in all the four via holes 56 to 59. However, the present invention is not limited to this.
At least one of the four via holes 56 to 59 may be filled with a resistor, and the remaining via holes may be filled with a conductor. In the case of this configuration, substantially the same operation and effect as those of the fifth embodiment can be obtained.

【0061】図11は、本発明の第6実施例を示す図で
ある。尚、図10に示す第5実施例と同一部分には同一
符号を付している。上記第6実施例では、複数の部分ホ
ールである4個のビアホール56〜59に充填された4
個の抵抗体60〜63を、内部配線層17、18、19
に設けられた抵抗体パターン68、69、70により接
続するように構成した。上記抵抗体パターン68、6
9、70は、内部配線層17、18、19の導体パター
ンを印刷する工程において、同様な印刷方法により形成
すれば良い。尚、これ以外の第6実施例の構成は、第5
実施例の構成と同じ構成となっている。従って、この第
6実施例においても、第5実施例とほぼ同じ作用効果を
得ることができる。
FIG. 11 is a diagram showing a sixth embodiment of the present invention. The same parts as those in the fifth embodiment shown in FIG. 10 are denoted by the same reference numerals. In the sixth embodiment, the four via holes 56 to 59, which are a plurality of partial holes, are filled.
Resistors 60-63 are connected to internal wiring layers 17, 18, 19
Are connected by the resistor patterns 68, 69, 70 provided in the first embodiment. The resistor patterns 68 and 6
9 and 70 may be formed by a similar printing method in the step of printing the conductor patterns of the internal wiring layers 17, 18 and 19. The other configuration of the sixth embodiment is the same as that of the fifth embodiment.
The configuration is the same as that of the embodiment. Therefore, in the sixth embodiment, substantially the same operation and effect as in the fifth embodiment can be obtained.

【0062】また、上記第6実施例においては、4個の
ビアホール56〜59のすべてに抵抗体60〜63を充
填するように構成したが、これに限られるものではな
く、4個のビアホール56〜59のうちの少なくとも1
つの内部に抵抗体を充填し、残りのビアホール内には導
体を充填するように構成しても良い。この構成の場合
も、上記第6実施例とほぼ同じ作用効果を得ることがで
きる。
In the sixth embodiment, the resistors 60 to 63 are filled in all of the four via holes 56 to 59. However, the present invention is not limited to this. At least one of ~ 59
One may be configured so that a resistor is filled in one inside and a conductor is filled in the remaining via hole. In the case of this configuration, it is possible to obtain substantially the same operation and effect as in the sixth embodiment.

【0063】尚、上記各実施例で説明した基板の構成材
料を、アルミナやガラスセラミック以外に窒化アルミと
しても良い。この構成の場合の導体材料も、WやMo等
を用いることができる。そして、ビヤホール(ホール
部)内に充填する低抗体は、基板材料である窒化アルミ
と、導体であるWやMo等と、樹脂ビーズであるアクリ
ル系樹脂の粉とを混合した混合材料から構成するように
した。これにより、上記抵抗体をポーラス状に構成する
ことができ、しかも、その抵抗値を良好な大きさに設定
でき、且つ、外部サージを逃し易い抵抗体とすることが
できる。
The constituent material of the substrate described in each of the above embodiments may be aluminum nitride other than alumina or glass ceramic. In this case, W, Mo, or the like can be used as the conductor material. The low antibody filled in the via hole (hole) is made of a mixed material obtained by mixing aluminum nitride as a substrate material, W or Mo as a conductor, and an acrylic resin powder as a resin bead. I did it. Thus, the resistor can be formed in a porous shape, and the resistance can be set to a favorable value, and the resistor can easily escape an external surge.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すものであり、(a)
は焼成前の抵抗体の状態を示す図、(b)は焼成後の抵
抗体の状態を示す図
FIG. 1 shows a first embodiment of the present invention, in which (a)
FIG. 3B is a diagram illustrating a state of the resistor before firing, and FIG. 4B is a diagram illustrating a state of the resistor after firing.

【図2】アルミナ多層基板の拡大縦断側面図FIG. 2 is an enlarged vertical sectional side view of an alumina multilayer substrate.

【図3】グランドパターン周辺の部分拡大縦断側面図FIG. 3 is a partially enlarged longitudinal side view around a ground pattern.

【図4】抵抗体の混合割合(アルミナの重量比)と抵抗
値との関係を示すグラフ
FIG. 4 is a graph showing a relationship between a mixing ratio of a resistor (weight ratio of alumina) and a resistance value.

【図5】(a)はアルミナが少ない場合の混合材料を示
す図、(b)はアルミナが多い場合の混合材料を示す図
5A is a diagram showing a mixed material when the amount of alumina is small, and FIG. 5B is a diagram showing a mixed material when the amount of alumina is large;

【図6】抵抗体に印加する電圧と、抵抗体に流れる電流
との関係を示す特性図
FIG. 6 is a characteristic diagram showing a relationship between a voltage applied to the resistor and a current flowing through the resistor.

【図7】本発明の第2実施例を示す混合材料を示す図FIG. 7 is a view showing a mixed material according to a second embodiment of the present invention.

【図8】本発明の第3実施例を示すものであり、(a)
は図2相当図、(b)は第3実施例の変形例の縦断側面
FIG. 8 shows a third embodiment of the present invention, in which (a)
FIG. 2 is a view corresponding to FIG. 2, and FIG.

【図9】本発明の第4実施例を示す図2相当図FIG. 9 is a view corresponding to FIG. 2, showing a fourth embodiment of the present invention.

【図10】本発明の第5実施例を示す図2相当図FIG. 10 is a view corresponding to FIG. 2, showing a fifth embodiment of the present invention;

【図11】本発明の第6実施例を示す図10相当図FIG. 11 is a view corresponding to FIG. 10 showing a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11はアルミナ多層基板(配線基板)、12、13、1
4、15はアルミナ基板、16、17、18、19、2
0は配線層、21は外部入力端子用パターン(外部入力
端子用導体)、22はグランドパターン(グランド用導
体)、22aは凸部、23はビアホール(ホール部)、
24は抵抗体、25はビアホール、26は導体、30は
ベース、32はWの粒子、33はアルミナの粒子、34
はアクリルの粒子、35は空隙、37はスルーホール基
板(配線基板)、38は基板、39、40は配線層、4
1は外部入力端子用パターン(外部入力端子用導体)、
42はグランドパターン(グランド用導体)、43はス
ルーホール、44は抵抗体、45はスルーホール、46
は導体、47は厚膜多層基板(配線基板)、48はセラ
ミック基板、49、50は配線層、51は絶縁層、52
は抵抗体、53はビアホール、54は導体、55はビア
ホール、56、57、58、59はビアホール、60、
61、62、63は抵抗体、64、65、66は導体パ
ターン、67はホール(ホール部)、68、69、70
は抵抗体パターンを示す。
11 is an alumina multilayer board (wiring board), 12, 13, 1
4, 15 are alumina substrates, 16, 17, 18, 19, 2
0 is a wiring layer, 21 is an external input terminal pattern (external input terminal conductor), 22 is a ground pattern (ground conductor), 22a is a convex portion, 23 is a via hole (hole portion),
24 is a resistor, 25 is a via hole, 26 is a conductor, 30 is a base, 32 is a particle of W, 33 is a particle of alumina, 34
Is an acrylic particle, 35 is a void, 37 is a through-hole substrate (wiring substrate), 38 is a substrate, 39 and 40 are wiring layers,
1 is an external input terminal pattern (external input terminal conductor),
42 is a ground pattern (conductor for ground), 43 is a through hole, 44 is a resistor, 45 is a through hole, 46
Is a conductor, 47 is a thick film multilayer board (wiring board), 48 is a ceramic substrate, 49 and 50 are wiring layers, 51 is an insulating layer, 52
Is a resistor, 53 is a via hole, 54 is a conductor, 55 is a via hole, 56, 57, 58, 59 are via holes, 60,
61, 62, 63 are resistors, 64, 65, 66 are conductor patterns, 67 is holes (holes), 68, 69, 70
Indicates a resistor pattern.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 S N // H05K 1/16 1/16 C (72)発明者 太田 真治 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4E351 AA07 BB01 BB05 BB22 BB26 BB31 BB49 CC12 CC22 DD17 EE01 EE02 EE05 EE08 GG03 GG04 GG06 5E317 AA04 AA24 BB04 BB05 BB16 BB17 CC25 CD21 CD32 CD34 GG12 GG14 5E338 AA18 BB02 BB13 BB25 BB75 CC01 CC06 CC07 CD01 CD32 EE12 5E346 AA12 AA14 AA15 AA34 AA37 AA38 AA41 BB02 BB04 BB06 BB11 BB20 CC17 CC18 CC25 CC35 CC36 DD09 DD13 DD34 EE24 FF18 FF45 GG06 GG08 GG09 HH01 HH02 HH16 HH22──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H05K 3/46 SN // H05K 1/16 1/16 C (72) Inventor Shinji Ota 1-1-1 Showa-cho, Kariya-shi, Aichi F-term in Denso Co., Ltd. (reference) 4E351 AA07 BB01 BB05 BB22 BB26 BB31 BB49 CC12 CC22 DD17 EE01 EE02 EE05 EE08 GG03 GG04 GG06 5E317 AA04 AA24 BB04 BB17 BB05 CD16 GG14 5E338 AA18 BB02 BB13 BB25 BB75 CC01 CC06 CC07 CD01 CD32.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 アルミナ若しくはガラスセラミック等か
らなる基板に少なくとも2層の配線層を設けて成る配線
基板において、 一方の配線層に設けられた外部入出力端子用導体と、 他方の配線層に設けられたグランド用導体と、 前記基板内に設けられたホール部と、 このホール部に充填された抵抗体とを備え、 前記外部入出力端子用導体を、前記抵抗体を介して前記
グランド用導体に接続させると共に、 前記抵抗体を、基板材料と導体とを主として混合した混
合材料から構成し、且つ、ポーラス状に構成することを
特徴とする配線基板。
1. A wiring board comprising at least two wiring layers provided on a substrate made of alumina, glass ceramic, or the like, comprising: an external input / output terminal conductor provided on one wiring layer; and a conductor provided on the other wiring layer. A ground conductor, a hole provided in the substrate, and a resistor filled in the hole, wherein the external input / output terminal conductor is connected to the ground conductor via the resistor. Wherein the resistor is made of a mixed material mainly composed of a substrate material and a conductor, and is made porous.
【請求項2】 前記抵抗体は、基板材料と導体とを主と
して混合した混合材料に樹脂ビーズを混入したものを、
焼成することにより形成されていることを特徴とする請
求項1記載の配線基板。
2. The method according to claim 1, wherein the resistor is formed by mixing resin beads into a mixed material mainly including a substrate material and a conductor.
2. The wiring board according to claim 1, wherein the wiring board is formed by firing.
【請求項3】 前記樹脂ビーズは、前記混合材料に10
〜70vol%程度混入されていることを特徴とする請
求項2記載の配線基板。
3. The method according to claim 1, wherein the resin beads include
3. The wiring board according to claim 2, wherein about 70 vol% is mixed.
【請求項4】 前記樹脂ビーズは、前記混合材料に30
vol%混入されていることを特徴とする請求項3記載
の配線基板。
4. The method according to claim 1, wherein the resin beads include 30 parts of the mixed material.
4. The wiring board according to claim 3, wherein the wiring board is mixed by vol.
【請求項5】 アルミナ若しくはガラスセラミック等か
らなる基板に少なくとも2層の配線層を設けて成る配線
基板の製造方法において、 アルミナ若しくはガラスセラミック等のグリーンシート
の所定部位に抵抗体用の孔をあける工程と、 基板材料と導体と樹脂ビーズが混合された抵抗体ペース
トを前記グリーンシートの抵抗体用の孔に充填する工程
と、 前記グリーンシートの上面または下面に導体ペーストで
導体パターンを印刷する工程と、 前記グリーンシートを焼成する工程とを備えたことを特
徴とする配線基板の製造方法。
5. A method of manufacturing a wiring board, comprising providing at least two wiring layers on a substrate made of alumina or glass ceramic, wherein a hole for a resistor is formed in a predetermined portion of a green sheet made of alumina or glass ceramic. A step of filling a resistor paste in which a substrate material, a conductor, and resin beads are mixed into holes for the resistors of the green sheet; and a step of printing a conductor pattern on the upper surface or the lower surface of the green sheet with the conductor paste. And a step of firing the green sheet.
【請求項6】 アルミナ若しくはガラスセラミック等か
らなる基板に少なくとも2層の配線層を設けて成る配線
基板の製造方法において、 アルミナ若しくはガラスセラミック等のグリーンシート
の所定部位に抵抗体用の孔をあける工程と、 基板材料と導体と樹脂ビーズが混合された抵抗体ペース
トを前記グリーンシートの抵抗体用の孔に充填する工程
と、 前記グリーンシートの上面または下面に導体ペーストで
導体パターンを印刷する工程と、 前記グリーンシートを積層する工程と、 前記グリーンシートを焼成する工程とを備えたことを特
徴とする配線基板の製造方法。
6. A method of manufacturing a wiring board, comprising providing at least two wiring layers on a substrate made of alumina or glass ceramic, wherein a hole for a resistor is formed in a predetermined portion of a green sheet made of alumina or glass ceramic. A step of filling a resistor paste in which a substrate material, a conductor, and resin beads are mixed into a hole for the resistor of the green sheet; and a step of printing a conductor pattern with a conductor paste on the upper surface or the lower surface of the green sheet. And a step of laminating the green sheets; and a step of firing the green sheets.
JP2000021993A 2000-01-31 2000-01-31 Wiring board Expired - Fee Related JP4356170B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000021993A JP4356170B2 (en) 2000-01-31 2000-01-31 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000021993A JP4356170B2 (en) 2000-01-31 2000-01-31 Wiring board

Publications (2)

Publication Number Publication Date
JP2001217518A true JP2001217518A (en) 2001-08-10
JP4356170B2 JP4356170B2 (en) 2009-11-04

Family

ID=18548340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000021993A Expired - Fee Related JP4356170B2 (en) 2000-01-31 2000-01-31 Wiring board

Country Status (1)

Country Link
JP (1) JP4356170B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042204A (en) * 2006-08-03 2008-02-21 Cooper Technologies Co Circuit substrate for excessive voltage protection, and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042204A (en) * 2006-08-03 2008-02-21 Cooper Technologies Co Circuit substrate for excessive voltage protection, and method of manufacturing the same

Also Published As

Publication number Publication date
JP4356170B2 (en) 2009-11-04

Similar Documents

Publication Publication Date Title
CN101740220A (en) Ceramic electronic component
US5256836A (en) Thick film hybrid circuit board device and method of manufacturing the same
JP4000633B2 (en) Wiring board manufacturing method
JP5582069B2 (en) Ceramic multilayer substrate
JP2001320168A (en) Wiring board and its manufacturing method, and electronic device using it
JP2001217518A (en) Wiring board and its manufacturing method
JP2005108966A (en) Mounting method of electronic component
WO1997030461A1 (en) Resistor network in ball grid array package
JP2002043758A (en) Multilayer board and manufacturing method
JPH09298368A (en) Ceramic wiring board
JPH06224556A (en) Multilayer board baked at low temperature
JP4245033B2 (en) Wiring board
JP4479084B2 (en) Wiring board and manufacturing method thereof
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP2001189550A (en) Circuit board
JP2007251216A (en) Wiring board
JPH01283809A (en) Chip type electronic parts
WO2022065373A1 (en) Circuit substrate and module
JP3495203B2 (en) Circuit board manufacturing method
JPH1098244A (en) Thick-film circuit board and its manufacture
JP3934910B2 (en) Circuit board
JP2000200953A (en) Mounting structure and mounting method of electronic components
JP2007312207A (en) Filter circuit and filter element
JP2000068103A (en) Chip electronic part
JP2000049431A (en) Ceramic circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees