JP3934910B2

JP3934910B2 - Circuit board

Info

Publication number: JP3934910B2
Application number: JP2001332423A
Authority: JP
Inventors: 俊昭高木; 紀男中野; 良吉緒方
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-10-30
Filing date: 2001-10-30
Publication date: 2007-06-20
Anticipated expiration: 2021-10-30
Also published as: JP2003133732A

Description

【０００１】
【発明の属する技術分野】
本発明は、ガラス成分とセラミック成分となるガラス−セラミックから成る誘電体層を積層して成る回路基板に関するものであり、回路基板中の安定したビアホール導体を有する回路基板に関するものである。
【０００２】
【従来の技術】
従来より、焼成温度を８００〜１０５０℃と比較的低い温度で焼成可能な材料を用いた回路基板が広く提案されている。
【０００３】
回路基板は、複数の誘電体層を積層した基板と、該積層体の各誘電体層間に配置した内部配線層と、該積層体の表面に配置した表面配線層と、各誘電体層の厚み方向に所定内部配線層間、所定内部配線層と表面配線層との間を接続するビアホール導体とから構成されている。
【０００４】
尚、積層体の表面に配置した表面配線層には、ＩＣチップを始め、各種電子部品が搭載されている。
【０００５】
上述の内部配線層の導電率を高めて回路の高速化を行うために、内部配線層、ビアホール導体、表面配線層としては、金属成分がＡｇ単体またはＡｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金から成るＡｇ系材料が使用されている。また、誘電体層としては、上述のＡｇ系材料の融点から、低温（８００〜１０５０℃）で焼成可能な材料が用いられている。例えば、ガラス成分とセラミック成分とから成るガラス−セラミック材料である。
【０００６】
上述の内部配線層やビアホール導体は、少なくとも積層状態の基板と一体的に焼成した時の焼結挙動が近似して、焼成収縮の整合をとるために、多量のガラス成分を含んでいた。仮に、基板材料とビアホール導体との焼結収縮の整合がとれないと、基板表面におけるビアホール導体の表面が、突出してしまい、その結果、基板表面の配線層が形成できず、また、電子部品素子の実装ができなくなる。
【０００７】
しかも、特に各内部配線層間を接続したり、内部配線層と表面配線層とを接続するビアホール導体においては、近年の回路動作の高速化に伴い、その導体抵抗を下げることが要求されている。この要求を応えるために、ビアホール導体の形状を物理的に大径化（直径を８０μｍ以上）が必要となっている。
【０００８】
しかし、従来の手法では、基板とビアホール導体とを同時焼成すると、基板材料であるガラス−セラミック材料の焼結収縮とビアホール導体の焼結収縮との整合性がとれなくなってしまう。即ち、焼成冷却時に熱膨張係数差による熱応力が大きくなり、例えば、基板の表面でビアホール導体の周囲にクラックが発生し、また、導通不具合が生じてしまう。
【０００９】
そこで、ガラス成分とセラミック成分とから成る複数の誘電体層間にＡｇを主成分とする内部配線層を形成するとともに、前記誘電体層に厚みを貫くＡｇ系材料を主成分とするビアホール導体を配置して成り、該ビアホール導体は、Ａｇ系材料１００部に対して、２〜５重量部のβ石英と、０．１〜１重量部の酸化マグネシウム、酸化アルミニウム、酸化カルシウムの少なくとも１種類を含有している回路基板が既に提案されている。
【００１０】
かかる技術によれば、ビアホール導体は、所定量のβ石英と酸化マグネシウム、酸化アルミニウム、酸化カルシウムの少なくとも１種類の酸化物を含んでいる。β石英は、主に基板材料とＡｇ系のビアホール導体との熱膨張係数の差による熱応力を低下させるものであり、また酸化マグネシウム、酸化アルミニウム、酸化カルシウムの少なくとも１種類の酸化物は、焼結時にＡｇ粒子間に存在さて、基板材料が焼結が開始されるまで、ビアホール導体の焼結を遅らせ、焼成による収縮応力を低減させるものである。
【００１１】
これにより、ビアホール導体の導体抵抗を低下させるべく、その直径が大きくなっても、基板との熱膨張差を緩和し、収縮挙動が近似する。その結果、各配線層間の接続信頼性が安定化して、ビアホール導体及びその開口にクラックが発生することがなく、基板の表面からビアホール導体の突出を抑えている。
【００１２】
【発明が解決しようとする課題】
ここで、基板の平滑性を向上させるには、ビアホール導体の表面を平坦にすることが望まれる。
【００１３】
しかしながら、上述の回路基板では、各配線層間の接続信頼性が安定化して、ビアホール導体及びその開口にクラックが発生することがなく、基板の表面からビアホール導体の突出を抑えることができるものの、図３に示すように、ビアホール導体において、そのビアホール導体の径が大きくなると、その中央部が凹んでしまうという問題点があった。なお、図３において、１ａは積層基板１の表面側の誘電体層を示している。
【００１４】
これは全体として、ビアホール導体の収縮挙動が基板材料に近似しているものの、その収縮の速度が周辺部と中央部とでは若干の差異が発生しているため、結果として中央部が凹んでしまうものと考えられる。
【００１５】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、ビアホール導体の径が大型化しても、各配線層間の接続信頼性を確保し、クラックの発生を抑え、基板の表面からビアホール導体の突出量を抑え、且つビアホール導体の表面自身を平坦にすることができる回路基板を提供するものである。
【００１６】
【課題を解決するための手段】
本発明の回路基板は、ガラス成分とセラミック成分とから成る複数の誘電体層の層間に、Ａｇを主成分とする内部配線層を配するとともに、前記誘電体層にその厚みを貫くＡｇを主成分とするビアホール導体を配置して成る回路基板において、前記ビアホール導体は、Ａｇ系導体材料１００重量部に対して、０．５〜５重量部のＲｕＯ₂と、１〜１０重量部のＳｎＯ₂と、１〜１０重量部のβ石英を主成分とするガラス成分を含有していることを特徴とするものである。
【００１７】
尚、上述のビアホール導体用導電性ペーストは、ペースト全体に対する固形分比が８５〜９３ｗｔ％の範囲とすることが望ましい。
【作用】
本発明の回路基板のビアホール導体は、Ａｇ系導体材料１００重量部に対して、０．５〜５重量部のＲｕＯ₂と、１〜１０重量部のＳｎＯ₂と、１〜１０重量部のβ石英を主成分とするガラス成分を含有している。このため、ビアホール導体の径を大きくして導体抵抗値を下げることが容易に行え、しかも、基板との収縮整合性が良好なので、基板の平滑性及びビアホール導体の表面の平滑性に優れた回路基板となる。
【００１８】
すなわち、従来のように、β石英と酸化アルミニウム、酸化マグネシウム、酸化カルシウムの少なくとも１種類の酸化物との組合せでは、有機金属あるいは比表面積１００ｃｍ³／ｇ以上の微粉として添加し、Ａｇ粒子間に効果的に配置し、Ａｇの焼結を遅らせる働きをするものの、ビアホール導体の収縮挙動を誘電体層の収縮挙動に近づけるには限界があった。
【００１９】
これに対し、本発明では、ビアホール導体内のＲｕＯ₂自身が、誘電体層の基板材料のガラス成分と同じ収縮挙動を示すため、ビアホール導体の収縮挙動を積層基板の収縮挙動に効果的に近づけることができることによる。
【００２０】
また、β石英を主成分とするガラス成分は、低熱膨張係数の特徴を有するものであり、ビアホール導体膜の熱膨張係数を基板材料の熱膨張係数に近づける効果を持ち、焼成冷却時の熱応力を低減できる。このため、ビアホール導体の直径を大きくし、導体抵抗を下げることができる。
【００２１】
また、ＳｎＯ₂は、ビアホール導体と積層基板の全体的な収縮挙動を一致させ、ビアホール導体の突起量を小さくする効果がある。
【００２２】
尚、ビアホール導体用導電性ペーストは、ペースト全体に対する固形分比が８５〜９３ｗｔ％の範囲とすることにより、導電性ペーストを貫通孔に充填した場合、乾燥時の凹み及び導電性ペーストの充填性が良好になる。
【００２３】
【発明の実施の形態】
以下、本発明の回路基板を図面に基づいて説明する。
【００２４】
図１は、本発明に係る回路基板の断面図である。図１において、１０は回路基板であり、１は積層基板、２１は積層基板１の表面に形成した第１の表面配線層、２２は第２の表面配線層、３は積層基板１内の形成された内部配線層、４は積層基板１内の形成されたビアホール導体、５はＩＣチップ部品であり、６は他の電子部品である。なお、第１の表面配線層２１、第２の表面配線層２２を、総じて表面配線層２という。
【００２５】
積層基板１は、ガラス−セラミック材料から成る誘電体層１ａ〜１ｅと、誘電体層１ａ〜１ｅの各層間に、所定回路網を達成したり、容量成分を発生するための内部配線層３が配置されている。
【００２６】
また、誘電体層１ａ〜１ｅには、その層の厚み方向を貫くビアホール導体４が形成されている。
【００２７】
さらに、誘電体層１ａ〜１ｅを積層した積層基板１の表面には、第１の表面配線層２１、第２の表面配線層２２が形成されている。
【００２８】
積層基板１を構成する誘電体層１ａ〜１ｄは、１層あたり例えば５０〜３００μｍ程度の厚みを有し、その材質としては、セラミック材料、低温焼成化が可能な酸化物、低融点ガラス材料などが用いられる。具体的には、セラミック材料としては、例えばＡ１₂Ｏ₃、ＢａＯ−ＴｉＯ₂系、ＣａＯ−ＴｉＯ₂系、ＭｇＯ−ＴｉＯ₂系などが、また低温焼成化が可能な酸化物としては、例えばＢｉＶＯ₄、ＣｕＯ、Ｌｉ₂Ｏ、Ｂ₂Ｏ₃などが選ばれる。
【００２９】
この誘電体層１ａ〜１ｅの厚みは、例えば１００〜３００μｍ程度である。
【００３０】
内部配線層３、ビアホール導体４は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金）を主成分とする導体膜（導体）からなり、内部配線層３の厚みは８〜１５μｍ程度である。また、ビアホール導体４の直径は任意な値とすることができるが、大径化として低抵抗化するために、８０〜３５０μｍとしている。
【００３１】
本発明の特徴的なことは、ビアホール導体は、Ａｇ系導体材料１００重量部に対して、０．５〜５重量部のＲｕＯ₂と、１〜１０重量部のＳｎＯ₂と、１〜１０重量部のβ石英を主成分とするガラス成分を含有していることである。
【００３２】
また、ビアホール導体用導電性ペーストは、ペースト全体に対する固形分比が８５〜９３ｗｔ％の範囲にある。
【００３３】
第１の表面配線層２１は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金）を主成分とする導体膜から成り、主に積層基板１の表面で所定回路配線層を構成するとともに、半田を介して接合される電子部品６の接続パッドとなったり、また、厚膜抵抗膜、厚膜コンデンサ素子の端子電極となる。特に、内部配線層３との接続において、この第１の表面配線層２１と誘電体層１ａから露出するビアホール導体４と接続する。
【００３４】
第２の表面配線層２２は、Ａｕ系を主成分とする導体膜から成り、主にボンディング細線、フリップチップによって接続されるＩＣチップ５の接続パッド（ワイヤボンディングパッド）として用いられる。即ち、第２の表面配線層２２は、第１の表面配線層２１の一部から重畳接続される。
【００３５】
尚、電子部品６は、積層セラミックコンデンサやチップ抵抗器などのチップ状電子部品やその他発振装置やトランジスタなどが例示でき、第１の表面配線層２１に半田を介して接続されている。
【００３６】
また、ＩＣチップ５は、所定表面配線層（２１、２２）などに接続された、第２の表面配線層２２にＡｌまたはＡｕのボンディング細線を用いてワイヤボンディングしたり、ＩＣチップ５の下面に形成したパンプ部材を介して第２の表面配線層２２に接続されている。
【００３７】
上述の回路基板の製造方法について説明する。
【００３８】
積層基板１となる誘電体材料、例えば、ガラス−誘電体セラミック材料から成るグリーンシートを形成する。なお、このグリーンシートは、積層基板１となる複数の基板領域からなる大型グリーンシートである。
【００３９】
次に、グリーンシート上の各基板領域毎に、ビアホール導体３となる所定径の貫通孔をパンチングによって形成する。
【００４０】
次に、グリーンシート上の各基板領域毎に、スクリーン印刷により、上述の貫通孔にＡｇ系導電性ペーストを充填するとともに、内部配線層４となる導体膜などを形成する。また、さらに、最外層に位置するグリーンシート上に、表面配線層２となる導体膜、各種電極パッドとなる導体膜を形成する。
【００４１】
そして、ビアホール導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金）粉末１００重量部に対して、０．５〜５重量部のＲｕＯ₂と、１〜１０重量部のＳｎＯ₂と、１〜１０重量部のβ石英を主成分とするガラス成分、エチルセルロースなどの有機バインダー、溶剤を均質混合したものが用いられる。
【００４２】
また、第１の表面配線層２１が形成される導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）粉末、Ｐｔ粉末、無機バインダー、有機バインダー、溶剤を均質混合したものが用いられる。
【００４３】
第２の表面配線層２２が形成される導電性ペーストは、Ａｕ系（Ａｕ単体、Ａｕ−Ｐｄ、Ａｕ−ＰｔなどのＡｕ合金）粉末、無機バインダー、有機バインダー、溶剤を均質混合したものが用いられる。尚、第１及び第２表面配線層２１、２２には、固形成分として、Ｖ₂Ｏ₅粉末を各金属成分に対して０．２〜１．０重量部添加すると、積層基板１表面との接着強度が向上して望ましい。
【００４４】
このようにビアホール導体４となる導体、内部配線層３となる導体膜が形成された誘電体層１ｂ〜１ｅとなるグリーンシート、第１の表面配線層２１となるＡｇ系の導体膜、第２の表面配線層２２となるＡｕ系の導体膜が形成された誘電体層１ａとなるグリーンシートを、積層基板１の誘電体層１ａ〜１ｅの積層順に応じて積層一体化する。
【００４５】
次に上述の未焼成状態の基板を大気雰囲気や中性雰囲気で焼成処理する。焼成処理は、脱バインダ過程と焼結過程からなる。
【００４６】
脱バインダ過程は、例えば６００℃以下の温度領域で行われる。また、焼成過程は、ピーク温度８５０〜１０５０℃にて行われる。
【００４７】
その後、必要に応じて、第１の表面配線層２１に接続する厚膜抵抗素子や所定形状の絶縁保護膜を形成して、各種電子部品６を半田などで接合・実装を行う。さらに、所定配線膜上にＩＣチップ５を搭載して、第２の表面配線層２２との間でＡｌまたはＡｕのボンディング細線によるワイヤボンディング接合や半田バンプを用いたフリップチップ接続を行う。
【００４８】
これにより、図１に示す回路基板が達成できる。
【００４９】
上述の説明では、積層基板１の表面には、第１の表面配線層２１と第２の表面配線層２２とが形成されているが、例えば、第２の表面配線層２２を省略しても構わない。
【００５０】
ここで、所定内部配線層３と表面配線層２１とを接続する誘電体層１ａに形成されたビアホール導体４は、Ａｇ系材料で形成されているが、第１の表面配線層２１は、ビアホール導体４と同じようにＡｇ系材料で構成されているため、安定した接続が達成される。
【００５１】
【実施例】
本発明者は、ビアホール導体のＡｇ系導電性ペーストとして、Ａｇ系材料１００重量部に対して、ＲｕＯ₂、ＳｎＯ₂、β石英を主成分とするガラス成分を添加して、その量比による検討を行った。
【００５２】
試料番号１〜５は、固形成分に対して、ＳｎＯ₂を４．０重量部、ガラス成分を４．０重量部添加して、ＲｕＯ₂を０〜６．０重量部に変化させた。
【００５３】
試料番号６〜１０は、固形成分に対して、ＲｕＯ₂を５．０重量部、ガラス成分を４．０重量部添加して、ＳｎＯ₂を０〜１２．０重量部に変化させた。
【００５４】
試料番号１１〜１５は、固形成分に対して、ＲｕＯ₂を５．０重量部、ＳｎＯ₂を４．０重量部添加して、ガラス成分を０〜１２．０重量部に変化させた。
【００５５】
その結果は、表１の通りである。尚、良否の判定において、ビアホール導体の導体抵抗が１ｍΩ未満を「良」、ビアホール導体の周囲の基板部分にクラックが発生しないものを「良」、ビアホール導体を形成した部分の基板の突起量が１０μｍ未満を「良」とした。また、ビアホール形状については、ビアホール部分４０の突起量が１０μｍ以上の場合を「Ｃ」、図３のビアホール導体４０の周辺部のみが盛り上がった場合を「Ｂ」、図２に示すように、ビアホール導体の表面が平坦になった場合を「Ａ」とした。さらに、総合判定の基準として、上記導体抵抗、クラック、突起量の少なくとも１つが不良であるものを「バツ印」、上記導体抵抗、クラック、突起量は全て良であるが、ビアホール形状がＢであるものを「三角印」、上記導体抵抗、クラック、突起量が全て良であり、ビアホール形状がＡであるものを「丸印」とした。
【００５６】
【表１】

【００５７】
まず、ビアホール導体が、Ａｇ系導体材料１００重量部に対して、０．５〜５重量部のＲｕＯ₂と、１〜１０重量部のＳｎＯ₂と、１〜１０重量部のβ石英を主成分とするガラス成分を含有している場合（試料番号２〜４、７〜９、１２〜１４、１９〜２０）、導体抵抗、クラック、突起量が全て良であり、ビアホール導体の表面が平坦になる。
【００５８】
これに対し、４重量部のガラス成分、１重量部の酸化マグネシウム、酸化アルミニウム、酸化カルシウムの少なくとも１種類を含有する場合（試料番号１６〜１８）、導体抵抗、クラック、突起量は全て良であるが、ビアホール形状の周辺部が盛り上がってしまう。
【００５９】
また、ＲｕＯ₂を含有していない場合（試料番号１）では、ビアホール導体と積層基板との収縮整合性がとれないため、基板の表面にビアホール導体の表面が約３５μｍ程度も突出してしまう。
【００６０】
一方、ＲｕＯ₂が過剰に含有する場合（試料番号５）では、ビアホール導体中にＲｕＯ₂が過剰となり、導体抵抗が１ｍΩを越えてしまうとともに、基板の表面にビアホール導体の表面が約３０μｍ程度も突出してしまう。
【００６１】
また、ＳｎＯ₂を含有していない場合（試料番号６）では、基板の表面にビアホール導体の表面が約３０μｍ程度も突出してしまう。
【００６２】
一方、ＳｎＯ₂が過剰に含有する場合（試料番号１０）では、導体抵抗が１ｍΩを越えてしまうとともに、基板の表面にビアホール導体の表面が約２５μｍ程度突出してしまう。
【００６３】
また、ガラス成分を含有していない場合（試料番号１１）では、熱膨張係数を積層基板の熱膨張係数に合わせることができず、焼結冷却時にクラックが発生してしまうとともに、基板の表面にビアホール導体の表面が約１５μｍ程度突出してしまう。
【００６４】
一方、ガラス成分が過剰に含有する場合（試料番号１５）では、導体抵抗が１ｍΩを越えてしまうとともに、基板の表面にビアホール導体の表面が約２５μｍ程度突出してしまう。
【００６５】
また、ビアホール導体の直径としては、試料番号１９、２０のように、８０〜４００μｍでも安定した特性のビアホール導体となる。尚、５０μｍでは、クラックやビアホール導体の突起は見られないものの、物理的導体抵抗が大きくなる。
【００６６】
また、本発明者らは、試料番号４のＡｇ系導電性ペーストについて、導電性ペースト全体に対する固形分比を変化させて、乾燥時の凹み及び導電性ペーストの充填性を調べた。結果を表２に示す。
【００６７】
【表２】

【００６８】
ここで、乾燥時の凹みは、グリーンシートの貫通孔にビアホール導体用導電性ペーストを充填後乾燥したときのビアホール導体表面のグリーンシート表面からの凹み量を表面粗さ計により測定した。良否の判定基準として、凹み量が２０μｍ以下のものを「良」とした。
【００６９】
また、乾燥時の導電性ペーストの充填性は、グリーンシートのビアホール導体となる貫通孔に導電性ペーストを充填後乾燥したときの状態を金属顕微鏡で観察した。良否の判定基準として、導電性ペーストがすき間なく充填しているものを「良」とした。
【００７０】
表に示すように、導電性ペーストの固形分比が８５〜９３ｗｔ％である本実施例（試料番号２２〜２５）では、乾燥時の凹み及び導電性ペーストの充填性は良好になる。
【００７１】
これに対し、導電性ペーストの固形分比が８３ｗｔ％である場合（試料番号２１）では、乾燥時の凹みが２０μｍより大きくなる。
【００７２】
一方、導電性ペーストの固形分比が９５ｗｔ％である場合（試料番号２５）では、乾燥時の導電性ペーストの充填性が悪くなる。
【００７３】
尚、上述の実験では、Ａｇ系粉末として、Ａｇ単体を用いたが、Ａｇ−ＰｐやＡｇ−ＰｔなどのＡｇを主成分とするＡｇ系材料を用いても同様の効果が得られることを確認した。
【００７４】
以上の実験により、導体抵抗、クラック、突起量を考慮すると、ビアホール導体は、Ａｇ系導体材料１００重量部に対して、０．５〜５重量部のＲｕＯ₂、１〜１０重量部のＳｎＯ₂、１〜１０重量部のβ石英を主成分とするガラス成分を含有させることが重要である。
【００７５】
【発明の効果】
以上のように本発明によれば、ビアホール導体を、Ａｇ系材料、０．５〜５重量部のＲｕＯ₂、１〜１０重量部のＳｎＯ₂、１〜１０重量部のβ石英を主成分とするガラス成分を添加している導電性ペーストを用いて形成している。これにより、ビアホール導体の径を大きくして導体抵抗値を下げることが容易に行え、しかも、基板との収縮整合性が良好なので、基板の平滑性及びビアホール導体の表面の平滑性に優れた回路基板となる。
【図面の簡単な説明】
【図１】本発明に係る回路基板の断面図である。
【図２】本発明の回路基板のビアホール導体部の拡大図である。
【図３】従来の回路基板のビアホール導体部の拡大図である。
【符号の説明】
１０回路基板
１積層基板
１ａ〜１ｅ誘電体層
２表面配線層
２１第１の表面配線層
２２第２の表面配線層
３内部配線層
４ビアホール導体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit board formed by laminating a dielectric layer made of glass-ceramic as a glass component and a ceramic component, and relates to a circuit board having a stable via-hole conductor in the circuit board.
[0002]
[Prior art]
Conventionally, circuit boards using materials that can be fired at a relatively low firing temperature of 800 to 1050 ° C. have been widely proposed.
[0003]
The circuit board includes a substrate in which a plurality of dielectric layers are laminated, an internal wiring layer arranged between the dielectric layers of the laminated body, a surface wiring layer arranged on the surface of the laminated body, and a thickness of each dielectric layer A predetermined internal wiring layer is formed in the direction, and a via-hole conductor is connected between the predetermined internal wiring layer and the surface wiring layer.
[0004]
Various electronic components such as an IC chip are mounted on the surface wiring layer disposed on the surface of the laminate.
[0005]
In order to increase the electrical conductivity of the internal wiring layer and increase the speed of the circuit, the internal wiring layer, the via-hole conductor, and the surface wiring layer are composed of Ag alone or an Ag alloy such as Ag-Pd or Ag-Pt. An Ag-based material consisting of As the dielectric layer, a material that can be fired at a low temperature (800 to 1050 ° C.) from the melting point of the above Ag-based material is used. For example, a glass-ceramic material composed of a glass component and a ceramic component.
[0006]
The internal wiring layer and the via-hole conductor described above contain a large amount of glass component in order to achieve a matching of firing shrinkage by approximating the sintering behavior when fired integrally with the laminated substrate at least. If the sintering shrinkage between the substrate material and the via-hole conductor cannot be matched, the surface of the via-hole conductor on the substrate surface will protrude, and as a result, a wiring layer on the substrate surface cannot be formed, and the electronic component element Cannot be implemented.
[0007]
Moreover, especially in via-hole conductors that connect each internal wiring layer or connect the internal wiring layer and the surface wiring layer, it is required to lower the conductor resistance as the circuit operation speeds up in recent years. In order to meet this requirement, it is necessary to physically increase the diameter of the via-hole conductor (diameter is 80 μm or more).
[0008]
However, in the conventional method, when the substrate and the via-hole conductor are fired simultaneously, the consistency between the sintering shrinkage of the glass-ceramic material as the substrate material and the sintering shrinkage of the via-hole conductor cannot be obtained. That is, the thermal stress due to the difference in thermal expansion coefficient during firing and cooling increases, for example, cracks occur around the via-hole conductor on the surface of the substrate, and a conduction failure occurs.
[0009]
Therefore, an internal wiring layer mainly composed of Ag is formed between a plurality of dielectric layers composed of a glass component and a ceramic component, and a via-hole conductor mainly composed of an Ag-based material penetrating the thickness is disposed in the dielectric layer. The via-hole conductor contains 2 to 5 parts by weight of β-quartz and 0.1 to 1 part by weight of magnesium oxide, aluminum oxide, and calcium oxide with respect to 100 parts of the Ag-based material. A circuit board has already been proposed.
[0010]
According to such a technique, the via-hole conductor includes a predetermined amount of β quartz and at least one oxide of magnesium oxide, aluminum oxide, and calcium oxide. β-quartz mainly reduces thermal stress due to the difference in thermal expansion coefficient between the substrate material and the Ag-based via-hole conductor, and at least one oxide of magnesium oxide, aluminum oxide, and calcium oxide is sintered. It exists between Ag particles at the time of sintering, and delays the sintering of the via-hole conductor until the substrate material starts to be sintered, thereby reducing the shrinkage stress due to firing.
[0011]
As a result, even if the diameter of the via-hole conductor is reduced, the difference in thermal expansion from the substrate is relaxed to approximate the contraction behavior. As a result, the connection reliability between the wiring layers is stabilized, cracks are not generated in the via-hole conductor and its opening, and the protrusion of the via-hole conductor from the surface of the substrate is suppressed.
[0012]
[Problems to be solved by the invention]
Here, in order to improve the smoothness of the substrate, it is desired to flatten the surface of the via-hole conductor.
[0013]
However, in the circuit board described above, the connection reliability between the wiring layers is stabilized, cracks are not generated in the via-hole conductor and its opening, and the protrusion of the via-hole conductor can be suppressed from the surface of the board. As shown in FIG. 3, in the via hole conductor, when the diameter of the via hole conductor is increased, there is a problem that the central portion is recessed. In FIG. 3, reference numeral 1 a denotes a dielectric layer on the surface side of the multilayer substrate 1.
[0014]
As a whole, although the shrinkage behavior of the via-hole conductor is similar to that of the substrate material, the shrinkage speed is slightly different between the peripheral part and the central part, and as a result, the central part is recessed. It is considered a thing.
[0015]
The present invention has been devised in view of the above-described problems, and its purpose is to ensure connection reliability between each wiring layer even when the diameter of the via-hole conductor is increased, and to suppress the occurrence of cracks. It is an object of the present invention to provide a circuit board capable of suppressing the protrusion amount of a via-hole conductor from the surface of the substrate and flattening the surface of the via-hole conductor itself.
[0016]
[Means for Solving the Problems]
In the circuit board of the present invention, an internal wiring layer mainly composed of Ag is disposed between a plurality of dielectric layers composed of a glass component and a ceramic component, and Ag that penetrates the thickness of the dielectric layer is mainly used. In the circuit board formed by arranging the via-hole conductor as a component, the via-hole conductor is 0.5 to 5 parts by weight of RuO ₂ and 1 to 10 parts by weight of SnO ₂ with respect to 100 parts by weight of the Ag-based conductor material. And a glass component containing 1 to 10 parts by weight of β-quartz as a main component.
[0017]
In addition, as for the above-mentioned conductive paste for via-hole conductors, it is desirable to make the solid content ratio with respect to the whole paste into the range of 85-93 wt%.
[Action]
The via-hole conductor of the circuit board of the present invention has 0.5 to 5 parts by weight of RuO ₂ , 1 to 10 parts by weight of SnO ₂ , and 1 to 10 parts by weight of β based on 100 parts by weight of the Ag-based conductive material. Contains a glass component mainly composed of quartz. For this reason, it is easy to increase the diameter of the via-hole conductor to lower the conductor resistance value, and because the shrinkage matching with the substrate is good, the circuit has excellent substrate smoothness and via-hole conductor surface smoothness. It becomes a substrate.
[0018]
That is, as in the past, in the combination of β quartz and at least one oxide of aluminum oxide, magnesium oxide, and calcium oxide, it is added as an organic metal or fine powder having a specific surface area of 100 cm ³ / g or more, and between Ag particles. Although effectively arranged and functions to delay the sintering of Ag, there is a limit to bringing the shrinkage behavior of the via-hole conductor closer to the shrinkage behavior of the dielectric layer.
[0019]
On the other hand, in the present invention, RuO ₂ itself in the via-hole conductor exhibits the same shrinkage behavior as the glass component of the substrate material of the dielectric layer, so that the shrinkage behavior of the via-hole conductor is effectively brought close to the shrinkage behavior of the multilayer substrate. By being able to.
[0020]
In addition, the glass component mainly composed of β-quartz has a characteristic of low thermal expansion coefficient, has the effect of bringing the thermal expansion coefficient of the via-hole conductor film close to the thermal expansion coefficient of the substrate material, and thermal stress during firing cooling Can be reduced. For this reason, the diameter of a via-hole conductor can be enlarged and conductor resistance can be reduced.
[0021]
In addition, SnO ₂ has the effect of making the overall shrinkage behavior of the via-hole conductor and the multilayer substrate coincide and reducing the amount of protrusion of the via-hole conductor.
[0022]
In addition, the conductive paste for via-hole conductors has a solid content ratio of 85 to 93 wt% with respect to the entire paste. Will be better.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a circuit board of the present invention will be described with reference to the drawings.
[0024]
FIG. 1 is a cross-sectional view of a circuit board according to the present invention. In FIG. 1, 10 is a circuit board, 1 is a laminated board, 21 is a first surface wiring layer formed on the surface of the laminated board 1, 22 is a second surface wiring layer, and 3 is formed in the laminated board 1. The internal wiring layer 4 is a via-hole conductor formed in the multilayer substrate 1, 5 is an IC chip component, and 6 is another electronic component. The first surface wiring layer 21 and the second surface wiring layer 22 are collectively referred to as the surface wiring layer 2.
[0025]
The laminated substrate 1 includes dielectric layers 1a to 1e made of a glass-ceramic material, and an internal wiring layer 3 for achieving a predetermined circuit network or generating a capacitance component between the dielectric layers 1a to 1e. Has been placed.
[0026]
The dielectric layers 1a to 1e are formed with via-hole conductors 4 penetrating in the thickness direction of the layers.
[0027]
Furthermore, a first surface wiring layer 21 and a second surface wiring layer 22 are formed on the surface of the multilayer substrate 1 on which the dielectric layers 1a to 1e are stacked.
[0028]
The dielectric layers 1a to 1d constituting the multilayer substrate 1 have a thickness of, for example, about 50 to 300 μm per layer, and the material thereof is ceramic material, oxide that can be fired at low temperature, low melting point glass material, or the like. Is used. Specifically, examples of the ceramic material include A1 ₂ O ₃ , BaO—TiO ₂ , CaO—TiO ₂ , and MgO—TiO ₂ , and examples of the oxide that can be fired at a low temperature include BiVO. ₄ , CuO, Li ₂ O, B ₂ O _{3 and the} like are selected.
[0029]
The dielectric layers 1a to 1e have a thickness of about 100 to 300 μm, for example.
[0030]
The internal wiring layer 3 and the via-hole conductor 4 are composed of a conductor film (conductor) whose main component is Ag-based (Ag alone, Ag alloy such as Ag—Pd, Ag—Pt), and the thickness of the internal wiring layer 3 is 8˜ It is about 15 μm. Moreover, although the diameter of the via-hole conductor 4 can be set to an arbitrary value, it is set to 80 to 350 μm in order to reduce the resistance by increasing the diameter.
[0031]
The characteristic of the present invention is that the via-hole conductor is 0.5 to 5 parts by weight of RuO ₂ , 1 to 10 parts by weight of SnO ₂ and 1 to 10 parts by weight with respect to 100 parts by weight of the Ag-based conductor material. Part of the glass component containing β-quartz as a main component.
[0032]
Moreover, the conductive paste for via-hole conductors has a solid content ratio in the range of 85 to 93 wt% with respect to the entire paste.
[0033]
The first surface wiring layer 21 is composed of a conductor film mainly composed of Ag-based (Ag simple substance, Ag-Pd, Ag-Pt, etc.), and a predetermined circuit wiring layer is mainly formed on the surface of the multilayer substrate 1. In addition to being configured, it serves as a connection pad for the electronic component 6 joined via solder, and also serves as a terminal electrode for the thick film resistor film and thick film capacitor element. In particular, in connection with the internal wiring layer 3, the first surface wiring layer 21 and the via-hole conductor 4 exposed from the dielectric layer 1a are connected.
[0034]
The second surface wiring layer 22 is made of a conductive film containing Au as a main component, and is mainly used as a connection pad (wire bonding pad) of the IC chip 5 connected by a bonding fine wire or a flip chip. That is, the second surface wiring layer 22 is overlapped and connected from a part of the first surface wiring layer 21.
[0035]
The electronic component 6 can be exemplified by a chip-shaped electronic component such as a multilayer ceramic capacitor and a chip resistor, other oscillation devices, transistors, and the like, and is connected to the first surface wiring layer 21 via solder.
[0036]
The IC chip 5 is wire-bonded to the second surface wiring layer 22 connected to a predetermined surface wiring layer (21, 22) or the like using an Al or Au bonding fine wire, or is attached to the lower surface of the IC chip 5. It is connected to the second surface wiring layer 22 through the formed pump member.
[0037]
A method for manufacturing the above circuit board will be described.
[0038]
A green sheet made of a dielectric material to be the laminated substrate 1, for example, a glass-dielectric ceramic material is formed. This green sheet is a large green sheet composed of a plurality of substrate regions to be the laminated substrate 1.
[0039]
Next, a through hole having a predetermined diameter to be the via hole conductor 3 is formed by punching for each substrate region on the green sheet.
[0040]
Next, for each substrate region on the green sheet, the above-described through holes are filled with the Ag-based conductive paste by screen printing, and a conductor film to be the internal wiring layer 4 is formed. Furthermore, a conductor film to be the surface wiring layer 2 and conductor films to be various electrode pads are formed on the green sheet positioned at the outermost layer.
[0041]
The via-hole conductive paste is 0.5 to 5 parts by weight of RuO ₂ and 1 to 10 parts by weight with respect to 100 parts by weight of Ag-based (Ag simple substance, Ag-Pd, Ag-Pt, etc.) powder. Part of SnO ₂ and 1 to 10 parts by weight of β-quartz as a main component, a glass component, an organic binder such as ethyl cellulose, and a solvent that are homogeneously mixed are used.
[0042]
Further, the conductive paste on which the first surface wiring layer 21 is formed is a mixture of Ag-based (Ag simple substance, Ag alloy such as Ag-Pd) powder, Pt powder, inorganic binder, organic binder and solvent. Used.
[0043]
The conductive paste on which the second surface wiring layer 22 is formed is a homogeneous mixture of Au-based (Au simple substance, Au alloy such as Au—Pd, Au—Pt) powder, inorganic binder, organic binder, and solvent. It is done. In addition, when 0.2 to 1.0 part by weight of V ₂ O ₅ powder is added to the first and second surface wiring layers 21 and 22 as solid components with respect to each metal component, It is desirable because the adhesive strength is improved.
[0044]
Thus, the conductor to be the via-hole conductor 4, the green sheet to be the dielectric layers 1b to 1e on which the conductor film to be the internal wiring layer 3 is formed, the Ag-based conductor film to be the first surface wiring layer 21, the second The green sheet to be the dielectric layer 1a on which the Au-based conductor film to be the surface wiring layer 22 is formed is laminated and integrated in accordance with the lamination order of the dielectric layers 1a to 1e of the laminated substrate 1.
[0045]
Next, the unfired substrate is fired in an air atmosphere or a neutral atmosphere. The firing process includes a binder removal process and a sintering process.
[0046]
The binder removal process is performed in a temperature range of 600 ° C. or lower, for example. The firing process is performed at a peak temperature of 850 to 1050 ° C.
[0047]
Thereafter, if necessary, a thick film resistance element connected to the first surface wiring layer 21 or an insulating protective film having a predetermined shape is formed, and various electronic components 6 are joined and mounted with solder or the like. Further, the IC chip 5 is mounted on the predetermined wiring film, and the second surface wiring layer 22 is connected to the second surface wiring layer 22 by wire bonding bonding using an Al or Au bonding fine wire or flip chip connection using a solder bump.
[0048]
Thereby, the circuit board shown in FIG. 1 can be achieved.
[0049]
In the above description, the first surface wiring layer 21 and the second surface wiring layer 22 are formed on the surface of the multilayer substrate 1, but for example, the second surface wiring layer 22 may be omitted. I do not care.
[0050]
Here, the via-hole conductor 4 formed in the dielectric layer 1a connecting the predetermined internal wiring layer 3 and the surface wiring layer 21 is formed of an Ag-based material, but the first surface wiring layer 21 is formed of a via hole. Since it is made of an Ag-based material like the conductor 4, a stable connection is achieved.
[0051]
【Example】
The present inventor added a glass component mainly composed of RuO ₂ , SnO ₂ , and β-quartz to 100 parts by weight of an Ag-based material as an Ag-based conductive paste for a via-hole conductor, and examined the quantity ratio. Went.
[0052]
In Sample Nos. 1 to 5, 4.0 parts by weight of SnO ₂ and 4.0 parts by weight of the glass component were added to the solid components, and RuO ₂ was changed to 0 to 6.0 parts by weight.
[0053]
In sample numbers 6 to 10, 5.0 parts by weight of RuO ₂ and 4.0 parts by weight of the glass component were added to the solid components, and SnO ₂ was changed to 0 to 12.0 parts by weight.
[0054]
In sample numbers 11 to 15, 5.0 parts by weight of RuO ₂ and 4.0 parts by weight of SnO ₂ were added to the solid component, and the glass component was changed to 0 to 12.0 parts by weight.
[0055]
The results are shown in Table 1. In the pass / fail judgment, the conductor resistance of the via-hole conductor is “good” if it is less than 1 mΩ, “good” if the substrate portion around the via-hole conductor does not crack is “good”, and the amount of protrusion on the substrate where the via-hole conductor is formed is Less than 10 μm was defined as “good”. Further, regarding the via hole shape, “C” when the protrusion amount of the via hole portion 40 is 10 μm or more, “B” when only the peripheral portion of the via hole conductor 40 in FIG. 3 is raised, and the via hole as shown in FIG. The case where the surface of the conductor became flat was designated as “A”. Furthermore, as a standard for comprehensive judgment, a case where at least one of the above-mentioned conductor resistance, crack, and protrusion amount is defective is “X”, and the conductor resistance, crack, and protrusion amount are all good, but the via hole shape is B. Some were designated as “triangular marks”, the conductor resistance, cracks, and protrusions were all good, and those with via hole shapes A were designated as “circles”.
[0056]
[Table 1]

[0057]
First, the via-hole conductor is mainly composed of 0.5 to 5 parts by weight of RuO ₂ , 1 to 10 parts by weight of SnO ₂ , and 1 to 10 parts by weight of β-quartz with respect to 100 parts by weight of the Ag-based conductor material. When the glass component is included (sample numbers 2 to 4, 7 to 9, 12 to 14, 19 to 20), the conductor resistance, cracks, and protrusion amount are all good, and the surface of the via-hole conductor is flat. Become.
[0058]
On the other hand, when containing at least one of 4 parts by weight of a glass component, 1 part by weight of magnesium oxide, aluminum oxide, and calcium oxide (sample numbers 16 to 18), the conductor resistance, cracks, and protrusions are all good. However, the peripheral part of the via hole shape rises.
[0059]
Further, when RuO ₂ is not contained (sample number 1), the via hole conductor and the laminated substrate cannot be contracted and matched, so that the surface of the via hole conductor protrudes about 35 μm from the surface of the substrate.
[0060]
On the other hand, when RuO ₂ is excessively contained (sample number 5), RuO ₂ becomes excessive in the via-hole conductor, the conductor resistance exceeds 1 mΩ, and the surface of the via-hole conductor is about 30 μm on the surface of the substrate. It will protrude.
[0061]
Further, when SnO ₂ is not contained (sample number 6), the surface of the via-hole conductor protrudes about 30 μm from the surface of the substrate.
[0062]
On the other hand, when SnO ₂ is excessively contained (sample number 10), the conductor resistance exceeds 1 mΩ, and the surface of the via-hole conductor protrudes about 25 μm from the surface of the substrate.
[0063]
In addition, when the glass component is not contained (sample number 11), the thermal expansion coefficient cannot be matched with the thermal expansion coefficient of the laminated substrate, cracks are generated during sintering cooling, and the surface of the substrate is not affected. The surface of the via-hole conductor protrudes about 15 μm.
[0064]
On the other hand, when the glass component is excessively contained (sample number 15), the conductor resistance exceeds 1 mΩ, and the surface of the via-hole conductor protrudes about 25 μm from the surface of the substrate.
[0065]
Further, as the diameter of the via-hole conductor, as in sample numbers 19 and 20, a via-hole conductor having stable characteristics can be obtained even at 80 to 400 μm. At 50 μm, although no cracks or via hole conductor protrusions are seen, the physical conductor resistance increases.
[0066]
In addition, the present inventors investigated the dents during drying and the filling properties of the conductive paste by changing the solid content ratio of the Ag-based conductive paste of Sample No. 4 with respect to the entire conductive paste. The results are shown in Table 2.
[0067]
[Table 2]

[0068]
Here, the dent at the time of drying measured the amount of dents from the green sheet surface of the via-hole conductor surface when the through-hole of the green sheet was filled with the conductive paste for via-hole conductor and dried. As a criterion for accepting or rejecting a product, a product having a dent amount of 20 μm or less was defined as “good”.
[0069]
Moreover, the filling property of the conductive paste at the time of drying was observed with a metallographic microscope when the conductive paste was filled in the through hole serving as the via-hole conductor of the green sheet and then dried. As a criterion for accepting or rejecting, “good” is defined as one in which the conductive paste is filled without gaps.
[0070]
As shown in the table, in this example (sample numbers 22 to 25) in which the solid content ratio of the conductive paste is 85 to 93 wt%, the dent during drying and the filling property of the conductive paste are good.
[0071]
On the other hand, when the solid content ratio of the conductive paste is 83 wt% (sample number 21), the dent during drying becomes larger than 20 μm.
[0072]
On the other hand, when the solid content ratio of the conductive paste is 95 wt% (sample number 25), the filling property of the conductive paste during drying is deteriorated.
[0073]
In the above experiments, Ag alone was used as the Ag-based powder. However, it was confirmed that the same effect can be obtained by using an Ag-based material containing Ag as a main component, such as Ag-Pp or Ag-Pt. did.
[0074]
From the above experiment, considering the conductor resistance, cracks, and protrusion amount, the via-hole conductor is 0.5 to 5 parts by weight of RuO ₂ and 1 to 10 parts by weight of SnO _{2 with} respect to 100 parts by weight of the Ag-based conductor material. It is important to contain a glass component whose main component is 1 to 10 parts by weight of β-quartz.
[0075]
【The invention's effect】
As described above, according to the present invention, the via-hole conductor is mainly composed of an Ag-based material, 0.5 to 5 parts by weight of RuO ₂ , 1 to 10 parts by weight of SnO ₂ , and 1 to 10 parts by weight of β quartz. It is formed using a conductive paste to which a glass component to be added is added. This makes it easy to increase the diameter of the via-hole conductor and lower the conductor resistance value, and because the shrinkage matching with the substrate is good, the circuit has excellent substrate smoothness and via-hole conductor surface smoothness. It becomes a substrate.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a circuit board according to the present invention.
FIG. 2 is an enlarged view of a via hole conductor portion of a circuit board according to the present invention.
FIG. 3 is an enlarged view of a via hole conductor portion of a conventional circuit board.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Circuit board 1 Laminated board 1a-1e Dielectric layer 2 Surface wiring layer 21 1st surface wiring layer 22 2nd surface wiring layer 3 Internal wiring layer 4 Via-hole conductor

Claims

An internal wiring layer mainly composed of Ag is disposed between a plurality of dielectric layers composed of a glass component and a ceramic component, and a via-hole conductor mainly composed of Ag penetrating the thickness is disposed in the dielectric layer. In the circuit board formed by
The via-hole conductor is mainly composed of 0.5 to 5 parts by weight of RuO ₂ , 1 to 10 parts by weight of SnO ₂ , and 1 to 10 parts by weight of β-quartz with respect to 100 parts by weight of the Ag-based conductive material. The circuit board characterized by containing the glass component.