JP2003142804A - Circuit board - Google Patents
Circuit boardInfo
- Publication number
- JP2003142804A JP2003142804A JP2001333585A JP2001333585A JP2003142804A JP 2003142804 A JP2003142804 A JP 2003142804A JP 2001333585 A JP2001333585 A JP 2001333585A JP 2001333585 A JP2001333585 A JP 2001333585A JP 2003142804 A JP2003142804 A JP 2003142804A
- Authority
- JP
- Japan
- Prior art keywords
- component
- circuit board
- glass layer
- mgo
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明が属する技術分野】本発明は、低温焼成可能なガ
ラス−セラミック材料を用いた回路基板に関するもので
あり、特に、基板表面にオーバーコートガラス層を被覆
形成して成る回路基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board using a glass-ceramic material that can be fired at a low temperature, and more particularly to a circuit board formed by coating an overcoat glass layer on the surface of the board. .
【０００２】[0002]
【従来の技術】従来、回路基板は複数の絶縁層からなる
積層基板の各層間に内部配線層を、各絶縁層の厚み方向
にビアホール導体を夫々形成し、表面（一方の主面）
に、ＩＣチップや各種チップ状電子部品を搭載するため
の表面配線層やキャビティが形成されており、裏面（他
方の主面にグランド電極や外部出力電極などが形成され
ていた。2. Description of the Related Art Conventionally, a circuit board has internal wiring layers formed between the respective layers of a laminated substrate composed of a plurality of insulating layers and via-hole conductors formed in the thickness direction of the respective insulating layers.
A surface wiring layer and a cavity for mounting an IC chip and various chip-shaped electronic components are formed on the back surface, and a back surface (a ground electrode, an external output electrode, and the like are formed on the other main surface).
【０００３】また、積層基板の各絶縁層には、内部配線
層間を接続したり、内部配線層と表面配線層とを接続し
たりするためのビアホール導体が形成されていた。尚、
ビアホール導体については、上述の所定回路網を形成す
る以外に、例えば、積層基板にＩＣチップが収容しえる
キャビティを設け、このキャビティ内のＩＣチップで発
生する熱を外部に放出するビアホール導体として形成し
ても構わない。Further, via holes conductors for connecting internal wiring layers or connecting internal wiring layers and surface wiring layers have been formed in each insulating layer of the laminated substrate. still,
Regarding the via-hole conductor, in addition to forming the above-described predetermined circuit network, for example, a cavity for accommodating an IC chip is provided in the laminated substrate, and is formed as a via-hole conductor that radiates heat generated in the IC chip inside the cavity to the outside. It doesn't matter.
【０００４】また、積層基板の表面には、上述の表面配
線層やこの表面配線層の一部を露出させて、オーバーコ
ートガラス層が形成されている。そして、このオーバー
コートガラス層から露出した部位に各種電子部品などを
搭載していた。An overcoat glass layer is formed on the surface of the laminated substrate by exposing the above-mentioned surface wiring layer and a part of this surface wiring layer. Then, various electronic components and the like were mounted on the portion exposed from the overcoat glass layer.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、このよ
うな回路基板は携帯電話等に使用されるものであり、落
下衝撃に耐えることが望まれている。しかし、このよう
な回路基板に落下試験を施すと、回路基板の主面稜線部
分でクラックが発生しやすい。このクラックが表面配線
層にまで到達すると、回路動作で致命的な問題となる。However, such a circuit board is used for a mobile phone or the like, and it is desired to endure a drop impact. However, when a drop test is performed on such a circuit board, cracks are likely to occur at the ridgeline portion of the main surface of the circuit board. When the crack reaches the surface wiring layer, it becomes a fatal problem in circuit operation.
【０００６】また、回路基板をマザーボードに実装した
状態で、マザーボードから回路基板に大きな曲げ荷重が
作用した場合、割れや破壊が発生するという問題点があ
った。特に、近年、回路基板の低背化要求に伴い、回路
基板の厚みが薄くなっており、これらの問題点は顕著に
なっていた。In addition, when the circuit board is mounted on the mother board and a large bending load is applied to the circuit board from the mother board, there is a problem that cracking or breakage occurs. In particular, in recent years, the thickness of the circuit board has become thinner along with the demand for lowering the height of the circuit board, and these problems have become remarkable.
【０００７】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、回路基板の周囲におけるカ
ケやクラックの発生を抑えるとともに、大きな曲げ荷重
が作用した場合においても割れや破壊を招くことなく、
大きくたわむことが可能な回路基板を提供するものであ
る。The present invention has been devised in view of the above-mentioned problems, and an object thereof is to suppress the occurrence of chips and cracks around the circuit board, and to break even when a large bending load is applied. Without causing damage
It is intended to provide a circuit board which can be largely bent.
【０００８】[0008]
【課題を解決するための手段】本発明の回路基板は、ガ
ラスセラミック材料からなる基板の表面に、電子部品素
子または外部回路と接続する接続部を有する表面配線層
を形成するととも、前記接続部を露出するようにオーバ
ーコートガラス層を被覆形成してなる回路基板であっ
て、前記オーバーコートガラス層は、ホウ珪酸系ガラス
にＡｌ2Ｏ3フィラーまたはＭｇＯフィラーの少なくとも
１種類が添加されて構成されていることを特徴とする回
路基板である。また、前記オーバーコートガラス層は、
ＳｉＯ2成分を１０〜５０ｗｔ%、Ａｌ2Ｏ3成分及び／ま
たはＭｇＯ成分を５０ｗｔ％以下（０を含まず）を含ん
でいる。In the circuit board of the present invention, a surface wiring layer having a connection portion for connecting to an electronic component element or an external circuit is formed on the surface of a substrate made of a glass ceramic material, and the connection portion is formed. Is a circuit board formed by coating an overcoat glass layer so as to expose the above, and the overcoat glass layer is formed by adding at least one kind of Al 2 O 3 filler or MgO filler to borosilicate glass. It is a circuit board characterized by being. Further, the overcoat glass layer,
It contains 10 to 50 wt% of SiO 2 component and 50 wt% or less (not including 0) of Al 2 O 3 component and / or MgO component.
【０００９】前記オーバーコートガラス層のＳｉＯ2成
分と、Ａｌ2Ｏ3成分及び又はＭｇＯ成分との合計が３５
〜８０ｗｔ%であることを特徴とする請求項２記載の回
路基板である。The total of the SiO 2 component and the Al 2 O 3 component and / or the MgO component of the overcoat glass layer is 35
The circuit board according to claim 2, wherein the content is ˜80 wt%.
【００１０】前記オーバーコートガラス層は、その厚み
が５．０〜３０．０μｍの範囲にある。The overcoat glass layer has a thickness in the range of 5.0 to 30.0 μm.
【作用】本発明によれば、オーバーコートガラス層は、
ホウ珪酸系ガラスにＡｌ2Ｏ3フィラー及び又はＭｇＯフ
ィラーが添加されて構成されている。これは、ホウ珪酸
系ガラスを構成するＳｉＯ2成分だけでは、外部からの
衝撃に耐え得るオーバーガラス層が構成できず、Ａｌ2
Ｏ3フィラー及び又はＭｇＯフィラーを添加して、強度
を向上させている。即ち、本発明でいう固形成分とは、
ホウ珪酸系ガラスとして含有された成分及びフィラーと
して添加した成分の合計を言う。According to the present invention, the overcoat glass layer comprises
It is configured by adding Al 2 O 3 filler and / or MgO filler to borosilicate glass. This is only the SiO 2 component constituting the borosilicate glass can not constitute over-glass layer to withstand external shocks, Al 2
O 3 filler and / or MgO filler is added to improve the strength. That is, the solid component in the present invention,
The total of the components contained as borosilicate glass and the components added as filler.
【００１１】このオーバーコートガラス層の固形成分１
００ｗｔ％に対して、ＳｉＯ2成分が１０〜５０ｗｔ％
を含有し、且つ残部に５０ｗｔ％以下（０を含む）のＡ
ｌ2Ｏ3成分及び／またはＭｇＯ成分を含んでいる。この
ため、ガラスセラミックからなる基板より強度のつよい
オーバーコートガラス層が達成でき、回路基板がマザー
ボードに実装された状態で、マザーボードがたわんだ
り、マザーボードに落下などによる衝撃が加わったりし
た場合も、このときの応力が直接回路基板に伝わること
を緩和し、クラックが発生したり、電気的特性が低下す
るという問題点を解決できる。そして、耐落下衝撃特性
やたわみ強度などの機械的特性を著しく向上させること
ができる。Solid component 1 of this overcoat glass layer
10 to 50 wt% of SiO 2 component with respect to 00 wt%
Containing 50% by weight or less (including 0) in the balance
It contains a 1 2 O 3 component and / or a MgO component. For this reason, an overcoat glass layer that is stronger than a substrate made of glass ceramic can be achieved, and even if the motherboard bends or is impacted by being dropped on the motherboard when the circuit board is mounted on the motherboard, this It is possible to alleviate the fact that the stress at that time is directly transmitted to the circuit board, and to solve the problems that cracks occur and the electrical characteristics deteriorate. Then, mechanical characteristics such as drop impact resistance and flexural strength can be remarkably improved.
【００１２】また、オーバーコートガラス層は、フィラ
ーとして添加したＡｌ2Ｏ3粉末及びまたはＭｇＯ粉末の
周囲にガラス成分が存在することになるため、ガラスセ
ラミック材料からなる基板と同時焼成が可能である。Since the glass component is present around the Al 2 O 3 powder and / or the MgO powder added as the filler, the overcoat glass layer can be co-fired with the substrate made of the glass ceramic material. .
【００１３】ここで、ＳｉＯ2成分が１０ｗｔ％未満で
ある場合、ガラス成分が安定して構成できず、オーバー
コートガラス層として焼結が困難となる。また、回路基
板のたわみ強度や落下試験強度が低下する。一方、５０
ｗｔ％を越えると、ＳｉＯ2成分はガラス成分であるた
め、フィラー成分が相対的に減少して、回路基板のたわ
み強度や落下試験強度が低下する。Ａｌ2Ｏ3成分または
ＭｇＯ成分が５０ｗｔ％を越えると、オーバーコートガ
ラス層の低温での焼結が困難となり、緻密化が困難なた
め、この場合も回路基板のたわみ強度や落下試験強度が
低下する。Here, if the SiO 2 component is less than 10 wt%, the glass component cannot be stably formed, and it becomes difficult to sinter as an overcoat glass layer. In addition, the flexural strength and drop test strength of the circuit board are reduced. On the other hand, 50
When the content exceeds wt%, the SiO 2 component is a glass component, so that the filler component is relatively decreased, and the flexural strength and the drop test strength of the circuit board decrease. If the Al 2 O 3 component or the MgO component exceeds 50 wt%, it becomes difficult to sinter the overcoat glass layer at a low temperature and it is difficult to densify it. In this case as well, the flexural strength and drop test strength of the circuit board decrease. To do.
【００１４】そして、これらのＡｌ2Ｏ3成分、ＭｇＯ成
分、ＳｉＯ2成分の合計は、３５〜８０ｗｔ％の範囲と
なるように調整されている。３５ｗｔ%未満、または８
０ｗｔ％を越えると、たわみ強度が低下する傾向を示
し、耐落下衝撃性特性が劣化してしまう。Then, the total of these Al 2 O 3 component, MgO component, and SiO 2 component is adjusted to be in the range of 35 to 80 wt%. Less than 35 wt% or 8
If it exceeds 0 wt%, the flexural strength tends to decrease and the drop impact resistance characteristics deteriorate.
【００１５】また、オーバーコートガラス層の厚みが
５．０〜３０．０μｍの範囲としている。その厚みが
５．０μｍ未満の場合、回路基板のたわみ強度や落下試
験強度を向上させる効果が不十分である。一方、３０．
０μｍより大きい場合、回路基板を一体焼成する際に、
デラミネーションが発生することがある。The thickness of the overcoat glass layer is in the range of 5.0 to 30.0 μm. If the thickness is less than 5.0 μm, the effect of improving the flexural strength and drop test strength of the circuit board is insufficient. On the other hand, 30.
If it is larger than 0 μm, when integrally firing the circuit board,
Delamination may occur.
【００１６】[0016]
【発明の実施の形態】以下、本発明の回路基板を図面に
基づいて説明する。DETAILED DESCRIPTION OF THE INVENTION A circuit board of the present invention will be described below with reference to the drawings.
【００１７】図１は、本発明に係る回路基板の断面図で
ある。図において、１０は回路基板であり、回路基板１
は、積層基板１、積層基板１内に形成された内部配線層
２、積層基板１内に形成されたビアホール導体３、積層
基板１の表面に形成した表面配線層４、電子部品素子
５、及びオーバーコートガラス層７から構成されてい
る。FIG. 1 is a sectional view of a circuit board according to the present invention. In the figure, 10 is a circuit board, and a circuit board 1
Is a laminated substrate 1, an internal wiring layer 2 formed in the laminated substrate 1, a via hole conductor 3 formed in the laminated substrate 1, a surface wiring layer 4 formed on the surface of the laminated substrate 1, an electronic component element 5, and It is composed of the overcoat glass layer 7.
【００１８】積層基板１を構成する絶縁層１ａ〜１ｄ
は、１層あたり例えば５０〜３００μｍ程度の厚みを有
し、その材質としては、セラミック材料、低温焼成化が
可能な酸化物、低融点ガラス材料などが用いられる。具
体的には、セラミック材料としては、例えばＡ１2Ｏ3、
ＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、ＭｇＯ−Ｔｉ
Ｏ2系などが、また低温焼成化が可能な酸化物として
は、例えばＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3などが
選ばれる。Insulating layers 1a to 1d constituting the laminated substrate 1
Has a thickness of, for example, about 50 to 300 μm per layer, and as the material thereof, a ceramic material, an oxide capable of low temperature firing, a low melting point glass material, or the like is used. Specifically, as the ceramic material, for example, A1 2 O 3 ,
BaO-TiO 2 system, CaO-TiO 2 system, MgO-Ti
Examples of the O 2 -based oxide that can be fired at a low temperature include BiVO 4 , CuO, Li 2 O, and B 2 O 3 .
【００１９】絶縁層１ａ〜１ｄの各層の厚み方向に貫く
ビアホール導体３が形成されている。また、絶縁層１ａ
〜１ｄの層間には、容量を形成する容量電極、インダク
タンス成分を形成する導体、ストリップ線路を形成する
導体など所定回路網を形成する内部配線層２が形成され
ている。A via-hole conductor 3 is formed so as to penetrate through each of the insulating layers 1a to 1d in the thickness direction. Also, the insulating layer 1a
Between the layers 1d to 1d, an internal wiring layer 2 that forms a predetermined circuit network such as a capacitance electrode that forms a capacitance, a conductor that forms an inductance component, and a conductor that forms a strip line is formed.
【００２０】また、絶縁層１ａの表面には、電子部品素
子５を搭載するための電極パッドや外部回路と接続する
接続端子を含む表面配線層４が形成されている。尚、表
面配線層４は積層基板１の裏面側主面における外部のマ
ザーボードと接続するための外部端子電極を含む者であ
る。On the surface of the insulating layer 1a, there is formed a surface wiring layer 4 including electrode pads for mounting the electronic component element 5 and connection terminals for connecting to an external circuit. The front surface wiring layer 4 is a person including an external terminal electrode for connecting to an external mother board on the back surface side main surface of the laminated substrate 1.
【００２１】そして、表面配線層４、ビアホール導体
３、内部配線層２は、所定回路網を構成すべく、互いに
接続されている。また、これらの導体は、Ａｇ系（Ａｇ
単体又はＡｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金）や、
Ｃｕ系（Ｃｕ単体又はＣｕ合金）を主成分とする導体膜
（導体）が用いられる。The surface wiring layer 4, the via hole conductor 3 and the internal wiring layer 2 are connected to each other so as to form a predetermined circuit network. In addition, these conductors are Ag-based (Ag
Simple substance or Ag alloy such as Ag-Pd or Ag-Pt),
A conductor film (conductor) containing a Cu-based (Cu alone or Cu alloy) as a main component is used.
【００２２】電子部品素子５は、積層セラミックコンデ
ンサ、チップ抵抗器、ＳＡＷ素子、インダクタンス素
子、半導体素子など各種電子部品が例示される。The electronic component element 5 is exemplified by various electronic components such as a laminated ceramic capacitor, a chip resistor, a SAW element, an inductance element and a semiconductor element.
【００２３】また、表面配線層４の一部、即ち、電子部
品素子５と接続する部位、外回路と接続する部位（接続
部）４ａを露出するように、積層基板１の略全面に機械
的な保護、耐湿性保護をかねたオーバーコートのガラス
層７が被着形成されている。Further, a mechanical contact is formed on substantially the entire surface of the laminated substrate 1 so as to expose a part of the surface wiring layer 4, that is, a part connected to the electronic component element 5 and a part (connection part) 4a connected to an external circuit. A glass layer 7 of an overcoat is formed by adhesion so as to provide various protection and moisture resistance protection.
【００２４】本発明の特徴的なことは、オーバーコート
ガラス層７は、積層基板１の表面の略全面に形成され
る。例えば、この表面に表面配線層４が形成されている
場合、表面配線層４に電子部品素子５が実装される接続
部４ａ、外部回路との接続などの必要な接続部を除いて
略全面に被着形成される。そしてこのオーバーコートガ
ラス層は、ホウ珪酸系の結晶化ガラス成分、例えば、Ｂ
2Ｏ3、ＳｉＯ2に必要応じてＡｌ2Ｏ3、アルカリ土類酸
化物などを含有するガラス成分に、Ａｌ2Ｏ3フィラー及
びまたはＭｇＯフィラーが添加されて構成される。A characteristic of the present invention is that the overcoat glass layer 7 is formed on substantially the entire surface of the laminated substrate 1. For example, in the case where the surface wiring layer 4 is formed on this surface, the surface wiring layer 4 has substantially the entire surface except the connection portion 4a on which the electronic component element 5 is mounted and the necessary connection portion for connection with an external circuit. Deposition is formed. The overcoat glass layer is formed of a borosilicate crystallized glass component such as B.
2 O 3 , SiO 2 and, if necessary, Al 2 O 3 , a glass component containing an alkaline earth oxide, and the like are constituted by adding an Al 2 O 3 filler and / or a MgO filler.
【００２５】ここで固形成分１００ｗｔ％に対して、Ｓ
ｉＯ2成分が１０〜５０ｗｔ%の範囲で含有している。こ
の、ＳｉＯ2成分は主にガラス成分である。そして、そ
の残部には、５０ｗｔ％以下のＡｌ2Ｏ3成分及び／また
はＭｇＯ成分を含んでいる。このＡｌ2Ｏ3成分、ＭｇＯ
成分は、ガラス成分として、またフィラー成分として添
加された合計である。また、オーバーコートガラス層７
の固定成分のＳｉＯ2成分と、Ａｌ2Ｏ3成分及び又はＭ
ｇＯ成分との合計が３５〜８０ｗｔ%である。Here, with respect to 100 wt% of the solid component, S
The iO 2 component is contained in the range of 10 to 50 wt%. The SiO 2 component is mainly a glass component. The balance contains 50 wt% or less of Al 2 O 3 component and / or MgO component. This Al 2 O 3 component, MgO
The component is a total added as a glass component and as a filler component. In addition, the overcoat glass layer 7
Fixed component of SiO 2 component, Al 2 O 3 component and / or M
The total with the gO component is 35 to 80 wt%.
【００２６】尚、ＳｉＯ2成分の財部としては、フィラ
ーとして添加したＡｌ2Ｏ3、ＭｇＯや、結晶化ガラスを
構成するＢ2Ｏ3、Ａｌ2Ｏ3、ＭｇＯ、Ｚｎ０、ＢａＯ、
その他の酸化物などで構成される。また、オーバーコー
トガラス層７は、厚み（焼成後の厚み）が５．０〜３
０．０μｍの範囲にある。The SiO 2 component is made up of Al 2 O 3 , MgO added as a filler, B 2 O 3 , Al 2 O 3 , MgO, Zn0, BaO, which constitutes the crystallized glass.
It is composed of other oxides. The overcoat glass layer 7 has a thickness (thickness after firing) of 5.0 to 3
It is in the range of 0.0 μm.
【００２７】このような回路基板１０は、詳細には以下
のような製造方法により形成される。The circuit board 10 as described above is formed in detail by the following manufacturing method.
【００２８】積層基板１となる誘電体材料、例えば、ガ
ラス−誘電体セラミック材料から成るグリーンシートを
形成する。なお、このグリーンシートは、積層基板１と
なる複数の基板領域からなる大型グリーンシートであ
る。A green sheet made of a dielectric material to be the laminated substrate 1, for example, a glass-dielectric ceramic material is formed. Note that this green sheet is a large green sheet composed of a plurality of substrate regions that will be the laminated substrate 1.
【００２９】次に、グリーンシート上の各基板領域毎
に、ビアホール導体３となる所定径の貫通孔をパンチン
グによって形成する。Next, a through hole having a predetermined diameter to be the via hole conductor 3 is formed by punching in each substrate region on the green sheet.
【００３０】次に、グリーンシート上の各基板領域毎
に、スクリーン印刷により、上述の貫通穴にＡｇ系導電
性ペーストを充填するとともに、内部配線層２となる導
体膜などを形成する。また、さらに、最外層に位置する
グリーンシート上に、表面配線層４となる導体膜、各種
電極パッド（接続部４a）となる導体膜を形成する。Next, for each substrate region on the green sheet, the above-mentioned through holes are filled with Ag-based conductive paste by screen printing, and at the same time, a conductor film or the like to be the internal wiring layer 2 is formed. Further, a conductor film to be the surface wiring layer 4 and a conductor film to be various electrode pads (connecting portions 4a) are formed on the outermost green sheet.
【００３１】このとき、最外層に位置するグリーンシー
ト上に、上述のオーバーコートのガラス層７となる塗膜
を、フィラーを添加した結晶化ガラスペーストを用い
て、スクリーン印刷、乾燥処理して形成する。この時、
表面配線層４となる導体膜中の外部回路と接続する部
位、または電子部品素子が搭載される部位、即ち、接続
部４ａを除いてオーバーコートのガラス層７となる塗膜
が形成される。At this time, a coating film for the above-mentioned overcoat glass layer 7 is formed on the outermost green sheet by screen printing and drying treatment using a crystallized glass paste containing a filler. To do. At this time,
A portion of the conductor film to be the surface wiring layer 4 that is connected to an external circuit, or a portion where the electronic component element is mounted, that is, a coating film that becomes the overcoat glass layer 7 is formed except for the connection portion 4a.
【００３２】次に、各種導体膜を形成した上述のグリー
ンシートを、大型回路基板の積層順に応じて載置する。
そして、プレスを行う。Next, the above-mentioned green sheets on which various conductor films are formed are placed according to the stacking order of large-sized circuit boards.
Then, press is performed.
【００３３】次に、大型回路基板の分離を分割処理によ
り行う場合には、各回路基板領域を仕切るように分割溝
を形成する。Next, when the large circuit board is separated by a dividing process, a dividing groove is formed so as to partition each circuit board region.
【００３４】次に、未焼成の大型回路基板を、酸化性雰
囲気または大気雰囲気で焼成処理する。焼成処理は脱バ
インダー過程と焼結過程からなる。この焼成温度は、ピ
ーク温度８５０〜１０５０℃に達するまでに行われる。
これにより、内部に内部配線層２、ビアホール導体３が
形成され、且つ表面に表面配線層４、オーバーコートガ
ラス層７が形成された大型回路基板が達成されることに
なる。Next, the unfired large circuit board is fired in an oxidizing atmosphere or an air atmosphere. The firing process includes a binder removal process and a sintering process. This firing temperature is performed until the peak temperature reaches 850 to 1050 ° C.
As a result, a large circuit board in which the internal wiring layer 2 and the via-hole conductor 3 are formed inside and the surface wiring layer 4 and the overcoat glass layer 7 are formed on the surface is achieved.
【００３５】その後、必要に応じて、表面配線層４に接
続する電子部品素子５を接合・実装する。Thereafter, if necessary, the electronic component element 5 connected to the surface wiring layer 4 is bonded and mounted.
【００３６】尚、オーバーコートガラス層７は上記大型
回路基板を形成した後、印刷・乾燥によって形成するこ
ともある。The overcoat glass layer 7 may be formed by printing and drying after forming the large-sized circuit board.
【００３７】これにより、各回路基板領域の内部に内部
配線層２、ビアホール導体３が形成され、且つ表面に表
面配線層４が形成された大型回路基板が達成されること
になる。尚、分割溝及び分割処理をせずに、大型回路基
板をダイシングソー等を用いて切断しても構わない。As a result, a large-sized circuit board in which the internal wiring layer 2 and the via-hole conductor 3 are formed inside each circuit board region and the surface wiring layer 4 is formed on the surface is achieved. The large circuit board may be cut using a dicing saw or the like without performing the dividing groove and the dividing process.
【００３８】次に、表面配線層４に接続する厚膜抵抗素
子、各種電子部品などの電子部品素子５を半田などで接
合・実装を行う。Next, the thick film resistance element connected to the surface wiring layer 4 and the electronic component element 5 such as various electronic components are joined and mounted by soldering or the like.
【００３９】最後に、各回路基板を区画する分割溝に沿
って分割処理を行う。これにより、大型回路基板から
は、図１に示す複数の回路基板１０が抽出されることに
なる。Finally, a dividing process is performed along the dividing groove that divides each circuit board. As a result, the plurality of circuit boards 10 shown in FIG. 1 are extracted from the large circuit board.
【００４０】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。The present invention is not limited to the above-mentioned embodiments, and various modifications and improvements may be made without departing from the scope of the present invention.
【００４１】例えば、オーバーコートガラス層７は、積
層基板１の表面・裏面の両方に形成しても良く、いずれ
か一方に形成しても良い。For example, the overcoat glass layer 7 may be formed on both the front surface and the back surface of the laminated substrate 1, or may be formed on either one.
【００４２】[0042]
【実施例】本発明の実施例を以下に示す。EXAMPLES Examples of the present invention are shown below.
【００４３】本発明者は、上記方法により、平面形状が
１５．０×８．０ｍｍ、絶縁層１が１５０μｍ×５層、
内部配線層２及び表面配線層４の厚みが２０μｍ、ビア
ホール導体の直径が１５０μｍである回路基板１０を作
製した。According to the above method, the inventor of the present invention has a planar shape of 15.0 × 8.0 mm, an insulating layer 1 of 150 μm × 5 layers,
A circuit board 10 having a thickness of the internal wiring layer 2 and the surface wiring layer 4 of 20 μm and a diameter of the via-hole conductor of 150 μm was produced.
【００４４】表１に示すように、オーバーコートガラス
層７の固形成分１００ｗｔ％に対するＡｌ2Ｏ3成分、Ｍ
ｇＯ成分、ＳｉＯ2成分の含有量、厚みｔを変化させ
て、回路基板１０の耐落下強度、たわみ強度、デラミネ
ーションの発生を比較した。As shown in Table 1, the Al 2 O 3 component, M, relative to 100 wt% of the solid component of the overcoat glass layer 7
The drop resistance strength, the flexural strength, and the occurrence of delamination of the circuit board 10 were compared by changing the contents of the gO component and the SiO 2 component and the thickness t.
【００４５】なお、オーバーコートガラス層について
は、固形成分に対してＳｉＯ2が１０〜５０ｗｔ％含有
したホウ珪酸系ガラスに、Ａｌ2Ｏ3、Ｍｇ０などのフィ
ラーを添加し、さらに全ペースト中、固形分比が６０〜
９５ｗｔ％になるようエチルセルロース及びテルピネオ
ール等を加え、ペースト化し、印刷・乾燥によって形成
する。Regarding the overcoat glass layer, a filler such as Al 2 O 3 and Mg0 was added to borosilicate glass containing 10 to 50 wt% of SiO 2 with respect to the solid component, and further, in the entire paste, Solid content ratio is 60 ~
Ethyl cellulose, terpineol, etc. are added to 95 wt% to form a paste, which is formed by printing and drying.
【００４６】なお、オーバーコートガラス層７の厚みｔ
は、表面粗さ計を当てることによって測定した。The thickness t of the overcoat glass layer 7 is
Was measured by applying a surface roughness meter.
【００４７】また、回路基板１０の耐落下衝撃特性は、
回路基板１０をマザーボードに実装した状態で、コンク
リート上１．８ｍの高さから、垂直及び水平落下試験を
１００回行った後のクラック、剥離の有無を確認した。
１．８ｍの高さからの落下試験でクラック、剥離が発生
しなかった場合を丸印、クラック、剥離が発生した場合
をバツ印とした。The drop impact resistance of the circuit board 10 is
With the circuit board 10 mounted on the mother board, the presence or absence of cracks or peeling was checked after performing vertical and horizontal drop tests 100 times from a height of 1.8 m above the concrete.
In the drop test from a height of 1.8 m, a circle indicates that no crack or peeling occurred, and a cross indicates a crack or peeling.
【００４８】[0048]
【表１】 [Table 1]
【００４９】回路基板１０のたわみ強度の測定方法は、
１００ｍｍ×４０ｍｍ×１．６ｍｍのマザーボードの中
央部に、１５．０ｍｍ×８．０ｍｍ×０．７５ｍｍの回
路基板１０を半田付けして、マザーボードを撓ませ、ク
ラックが発生した時点でのマザーボードのたわみ量を測
定した。判断基準は、たわみ量が２．５ｍｍ以上を良
品、２．５ｍｍ未満を不良品とした。The measuring method of the flexural strength of the circuit board 10 is as follows.
Solder the circuit board 10 of 15.0 mm x 8.0 mm x 0.75 mm to the central part of the motherboard of 100 mm x 40 mm x 1.6 mm, bend the motherboard, and bend the motherboard when a crack occurs. The quantity was measured. As a judgment criterion, a product having a deflection amount of 2.5 mm or more was a good product and a product having a deflection amount less than 2.5 mm was a defective product.
【００５０】また、回路基板１０のデラミネーション
は、試料５０個を金属顕微鏡で観察し、デラミネーショ
ンが発生しなかったものを良品、発生したものを不良品
とした。As for the delamination of the circuit board 10, 50 samples were observed with a metallurgical microscope, and those in which delamination did not occur were regarded as good products, and those in which delamination did occur were regarded as defective products.
【００５１】表１に示すように、オーバーコートガラス
層７が、無機固形成分１００ｗｔ％に対して、Ａｌ2Ｏ3
またはＭｇＯを５〜５０ｗｔ％、ＳｉＯ2を１０〜５０
ｗｔ％を含有し、オーバーコートガラス層の厚みｔが
５．０〜３０．０μｍの範囲にある本実施例（試料番号
２〜５、７〜９、１２〜１４、１７〜１９）では、耐落
下衝撃特性におけるクラック、剥離が発生せず、たわみ
量が２．５ｍｍ以上になり、デラミネーションが発生し
なかった。As shown in Table 1, the overcoat glass layer 7 contains Al 2 O 3 based on 100 wt% of the inorganic solid component.
Or 5 to 50 wt% of MgO and 10 to 50 of SiO 2
In the present example (Sample Nos. 2 to 5, 7 to 9, 12 to 14, 17 to 19) containing wt%, the thickness t of the overcoat glass layer was in the range of 5.0 to 30.0 μm. No crack or peeling occurred in the drop impact property, the amount of deflection was 2.5 mm or more, and delamination did not occur.
【００５２】また、Ａｌ2Ｏ3、ＭｇＯを含有しなかった
場合（試料番号１）、Ａｌ2Ｏ3、ＭｇＯの含有量が５０
ｗｔ％より大きい場合（試料番号６、１０）、ＳｉＯ2
を含有しなかった場合（試料番号１１）、ＳｉＯ2の含
有量が５０ｗｔ％を越える場合（試料番号１５）、オー
バーコートガラス層の厚みｔが３．０μｍである場合
（試料番号１６）、耐落下衝撃特性におけるクラック、
剥離が発生せず、たわみ量が２．５ｍｍ未満になった。When Al 2 O 3 and MgO were not contained (Sample No. 1), the content of Al 2 O 3 and MgO was 50.
If it is larger than wt% (Sample Nos. 6 and 10), SiO 2
If not contained (Sample No. 11), if when the content of SiO 2 exceeds 50 wt% (Sample No. 15), the thickness t of the overcoat glass layer is 3.0 [mu] m (sample No. 16), high Cracks in drop impact characteristics,
No peeling occurred and the amount of deflection was less than 2.5 mm.
【００５３】一方、オーバーコートガラス層の厚みｔが
３５．０μｍである場合（試料番号２０）、デラミネー
ションが発生した。On the other hand, when the thickness t of the overcoat glass layer was 35.0 μm (Sample No. 20), delamination occurred.
【００５４】尚、資料では省略しているが、Ａｌ2Ｏ3成
分の一部をＭｇＯに置換しても良好な結果が得られるこ
とを確認した。Although not shown in the data, it was confirmed that good results can be obtained even if a part of the Al 2 O 3 component is replaced with MgO.
【００５５】これらの実施例より、ＳｉＯ2成分の含有
量１０〜５０ｗｔ％が必要であり、しかも、フィラーで
またはガラス成分としてのＡｌ2Ｏ3成分または／及びＭ
ｇＯ成分が必須成分となる。また、このＡｌ2Ｏ3成分ま
たは／及びＭｇＯ成分が５０ｗｔｗｔ％を越えると、耐
衝撃特性が劣化し、たわみ強度が２．４Ｎ以下に低下し
てしまう。また、ＳｉＯ2成分及びＡｌ2Ｏ3成分または
／及びＭｇＯ成分の合計が３５ｗｔ％未満や８０ｗｔを
越えても耐衝撃特性が劣化し、たわみ強度が２．４Ｎ以
下に低下してしまう。From these examples, the content of the SiO 2 component is required to be 10 to 50 wt%, and the Al 2 O 3 component or / and M as the filler or as the glass component is required.
The gO component is an essential component. Further, if the Al 2 O 3 component and / or the MgO component exceeds 50 wt%, the impact resistance deteriorates and the flexural strength decreases to 2.4 N or less. Further, even if the total amount of the SiO 2 component and the Al 2 O 3 component and / or the MgO component is less than 35 wt% or exceeds 80 wt, the impact resistance deteriorates and the flexural strength decreases to 2.4 N or less.
【００５６】[0056]
【発明の効果】本発明では、オーバーコートガラス層
は、ホウ珪酸系結晶化ガラス成分にＡｌ 2Ｏ3フィラーま
たはＭｇＯフィラーを添加して構成されている。これよ
り、ガラスセラミック材料の積層基板の強度を向上させ
ることができる。特に、ＳｉＯ2成分が１０〜５０ｗｔ
％を含有しているため、安定したオーバーガラス層とな
る。しかしも、ガラス成分及びフィラー成分を含むＡｌ
2Ｏ3成分、ＭｇＯ成分が５０ｗｔ％を上限に含有してい
るため、耐衝撃特性が向上、たわみ強度が向上する回路
基板となる。In the present invention, the overcoat glass layer
Is a borosilicate crystallized glass component with Al 2O3Filler
Alternatively, it is configured by adding a MgO filler. This
Improves the strength of laminated substrates made of glass-ceramic materials.
You can Especially SiO210 to 50 wt%
%, It forms a stable overglass layer.
It However, Al containing glass component and filler component
2O3Component, MgO component is contained up to 50 wt%
Therefore, a circuit with improved impact resistance and improved flexural strength
It becomes the substrate.
【図１】本発明に係る回路基板の断面図である。FIG. 1 is a cross-sectional view of a circuit board according to the present invention.
１０ 回路基板 １ 積層基板 １ａ〜１ｄ 絶縁層 ２ 内部配線層 ３ ビアホール導体 ４ 表面配線層 ５ 電子部品素子 ７ オーバーコートガラス層 10 circuit board 1 Laminated board 1a to 1d insulating layer 2 Internal wiring layer 3 Via hole conductor 4 Surface wiring layer 5 Electronic component element 7 Overcoat glass layer
Claims (4)
面に、電子部品素子または外部回路と接続する接続部を
有する表面配線層を形成するととも、前記接続部を露出
するようにオーバーコートガラス層を被覆形成してなる
回路基板であって、 前記オーバーコートガラス層は、ホウ珪酸系ガラスにＡ
ｌ2Ｏ3フィラーまたはＭｇＯフィラーの少なくとも１種
類が添加されて構成されていることを特徴とする回路基
板。1. A surface wiring layer having a connection portion for connecting to an electronic component element or an external circuit is formed on the surface of a substrate made of a glass ceramic material, and an overcoat glass layer is coated so as to expose the connection portion. A circuit board formed by forming the overcoat glass layer on a borosilicate glass.
A circuit board comprising at least one kind of l 2 O 3 filler or MgO filler.
成分を１０〜５０ｗｔ%、Ａｌ2Ｏ3成分及び／またはＭ
ｇＯ成分を５０ｗｔ％以下（０を含まず）を含んでいる
ことを特徴とする請求項１記載の回路基板。2. The overcoat glass layer comprises SiO 2
10 to 50 wt% component, Al 2 O 3 component and / or M
The circuit board according to claim 1, which contains 50% by weight or less (not including 0) of a gO component.
分と、Ａｌ2Ｏ3成分及び又はＭｇＯ成分との合計が３５
〜８０ｗｔ%であることを特徴とする請求項２記載の回
路基板。 3. The total of the SiO 2 component, the Al 2 O 3 component and / or the MgO component of the overcoat glass layer is 35.
3. The circuit board according to claim 2, wherein the content is ˜80 wt%.
みが５．０〜３０．０μｍの範囲にあることを特徴とす
る請求項１記載の回路基板。4. The circuit board according to claim 1, wherein the overcoat glass layer has a thickness in a range of 5.0 to 30.0 μm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001333585A JP2003142804A (en) | 2001-10-31 | 2001-10-31 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001333585A JP2003142804A (en) | 2001-10-31 | 2001-10-31 | Circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003142804A true JP2003142804A (en) | 2003-05-16 |
Family
ID=19148824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001333585A Pending JP2003142804A (en) | 2001-10-31 | 2001-10-31 | Circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003142804A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109057A (en) * | 2009-11-20 | 2011-06-02 | Holy Stone Enterprise Co Ltd | Process of manufacturing high-accuracy ceramic substrate |
| JP2011205123A (en) * | 2005-03-29 | 2011-10-13 | Kyocera Corp | Substrate with built-in coil and electronic device |
| WO2013133827A1 (en) * | 2012-03-07 | 2013-09-12 | Intel Corporation | Glass clad microelectronic substrate |
| US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
-
2001
- 2001-10-31 JP JP2001333585A patent/JP2003142804A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011205123A (en) * | 2005-03-29 | 2011-10-13 | Kyocera Corp | Substrate with built-in coil and electronic device |
| JP2011109057A (en) * | 2009-11-20 | 2011-06-02 | Holy Stone Enterprise Co Ltd | Process of manufacturing high-accuracy ceramic substrate |
| US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
| US9761514B2 (en) | 2009-12-17 | 2017-09-12 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US10070524B2 (en) | 2009-12-17 | 2018-09-04 | Intel Corporation | Method of making glass core substrate for integrated circuit devices |
| WO2013133827A1 (en) * | 2012-03-07 | 2013-09-12 | Intel Corporation | Glass clad microelectronic substrate |
| US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
| US9793201B2 (en) | 2012-03-07 | 2017-10-17 | Intel Corporation | Glass clad microelectronic substrate |
| US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US9642248B2 (en) | 2012-09-24 | 2017-05-02 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US10008452B2 (en) | 2012-09-24 | 2018-06-26 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426551B1 (en) | Composite monolithic electronic component | |
| JP2002226259A (en) | Composition for substrate of ceramic electronic parts, ceramic electronic parts and method for manufacturing laminated type ceramic electronic parts | |
| KR100400155B1 (en) | Laminated ceramic electronic device | |
| JP3528037B2 (en) | Manufacturing method of glass ceramic substrate | |
| US9370111B2 (en) | Ceramic multilayer substrate and method for producing the same | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| KR100744855B1 (en) | High Thermal Cycle Conductor System | |
| JP2003142804A (en) | Circuit board | |
| JP4673086B2 (en) | Conductor paste for via conductor metallization and method of manufacturing ceramic wiring board using the same | |
| JP3785903B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JP4038602B2 (en) | Conductive paste and ceramic multilayer substrate | |
| EP0704864B1 (en) | Resistor on a ceramic circuit board | |
| JP4646362B2 (en) | Conductor composition and wiring board using the same | |
| JPH11284296A (en) | Wiring board | |
| JP4057843B2 (en) | Multilayer circuit board | |
| JP2001143527A (en) | Conductive paste and ceramic wiring substrate using the same | |
| JP3934910B2 (en) | Circuit board | |
| JP3652184B2 (en) | Conductive paste, glass-ceramic wiring board and manufacturing method thereof | |
| JP2968316B2 (en) | Multilayer ceramic capacitors | |
| JP3273112B2 (en) | Multilayer wiring board and package for semiconductor device storage | |
| JP5132387B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP2004083373A (en) | High thermal expansion porcelain formulation, high thermal expansion porcelain, its manufacturing method, multilayered wiring board, and its mounting structure | |
| JP3643264B2 (en) | Conductive paste and wiring board using the same | |
| JP2006041242A (en) | Ceramic wiring board | |
| JP2002353626A (en) | Multilayer wiring board and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| A02 | Decision of refusal |
Effective date: 20070116 Free format text: JAPANESE INTERMEDIATE CODE: A02 |