JP2000200953A - Mounting structure and mounting method of electronic components - Google Patents

Mounting structure and mounting method of electronic components

Info

Publication number
JP2000200953A
JP2000200953A JP11121908A JP12190899A JP2000200953A JP 2000200953 A JP2000200953 A JP 2000200953A JP 11121908 A JP11121908 A JP 11121908A JP 12190899 A JP12190899 A JP 12190899A JP 2000200953 A JP2000200953 A JP 2000200953A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
conductive adhesive
mounting
outer shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11121908A
Other languages
Japanese (ja)
Inventor
Hirokazu Imai
今井  博和
Yuji Otani
祐司 大谷
Takashi Nagasaka
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP11121908A priority Critical patent/JP2000200953A/en
Publication of JP2000200953A publication Critical patent/JP2000200953A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

PROBLEM TO BE SOLVED: To effectively suppress cracks from occurring due to conductive adhesive via which a surface-mounting type electronic component having an insulation material-made shell, and terminal electrodes exposed on the surface of the shell is mounted on board electrodes disposed on board made of an insulation material. SOLUTION: A laminated ceramic chip capacitor 11 has a pair of terminal electrodes 13 on the facing side faces of a body chip 12. A board 14 has a pair of board electrodes 15 with an area set relatively small. The laminated ceramic capacitor 11 is mounted at a specified load and time condition on an Ag paste 16 printed with center at the board electrodes 15 on the board 14, the Ag paste 16 is heated to harden so that in its hardened state the terminal electrodes 13 are electrically connected to the board electrodes 15 through this paste 16, and the periphery of the paste 16 periphery is bonded to the body chip 12 and the board 14 in the surface contact state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁材料から成る
外殻部材及び当該外殻部材の表面に露出した状態の端子
電極を備えた面実装電子部品の実装構造及び実装方法、
特には、その実装に導電性接着剤を利用するようにした
面実装電子部品の実装構造及び実装方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure and a mounting method for a surface mount electronic component having an outer shell member made of an insulating material and a terminal electrode exposed on the surface of the outer shell member.
More particularly, the present invention relates to a mounting structure and a mounting method of a surface mount electronic component in which a conductive adhesive is used for mounting.

【0002】[0002]

【従来の技術】近年、例えばHIC(混成集積回路)の
ような電子回路装置においては、基板上に面実装電子部
品を搭載する際に、Pbフリー化や脱フロン(フラック
ス残渣洗浄工程の不要化)を目的として、良く知られた
リフローはんだ付けによる実装構造に代えてAgペース
トのような導電性接着剤を利用した実装構造が数多く採
用される状況となってきており、図19には、このよう
な実装構造の一例が示されている。この図19の例は、
セラミック或いは樹脂のような絶縁材料から成る基板1
上に、一対の端子電極2aを備えた面実装用の積層セラ
ミックチップコンデンサ2を実装した状態を示すもので
あり、その実装時には、基板1上に形成された一対の基
板電極3上にスクリーン印刷によってAgペースト4を
転写すると共に、このAgペースト4上に、所定の荷重
及び時間条件で積層セラミックチップコンデンサ2をマ
ウントした後に、Agペースト4を硬化させる構成とな
っている。
2. Description of the Related Art In recent years, in an electronic circuit device such as an HIC (hybrid integrated circuit), when mounting a surface-mounted electronic component on a substrate, Pb-free or de-fluorocarbon (a flux residue cleaning step becomes unnecessary). For the purpose of (1), many mounting structures using a conductive adhesive such as Ag paste have been adopted in place of the well-known mounting structure by reflow soldering. An example of such a mounting structure is shown. The example of FIG.
Substrate 1 made of an insulating material such as ceramic or resin
1 shows a state in which a multilayer ceramic chip capacitor 2 for surface mounting provided with a pair of terminal electrodes 2 a is mounted, and at the time of mounting, screen printing is performed on a pair of substrate electrodes 3 formed on the substrate 1. Then, the Ag paste 4 is transferred, and the multilayer ceramic chip capacitor 2 is mounted on the Ag paste 4 under predetermined load and time conditions, and then the Ag paste 4 is cured.

【0003】[0003]

【発明が解決しようとする課題】上記のような実装構造
を備えた複数のサンプルについて、高温試験(例えば1
50℃・1000時間)を行ったところ端子電極2a及
び基板電極3とAgペースト4の各接合界面において、
クラックが発生して両者間の接合性が劣化するサンプル
が存在することが判明した。このようなクラック発生の
原因は以下に述べるような理由によると考えられる。
A high-temperature test (for example, one sample) is performed on a plurality of samples having the above-described mounting structure.
(At 50 ° C. for 1000 hours).
It was found that there was a sample in which cracks occurred and the bondability between the two deteriorated. It is considered that such cracks are generated due to the following reasons.

【0004】即ち、リフローはんだ付けによる実装構造
にあっては、はんだペースト中のフラックス成分が電子
部品側の端子電極上及び基板電極上の酸化物や有機物の
汚れなどを除去するようになると共に、リフロー加熱に
応じてはんだと電極材料とが金属結合することになるた
め、その接合状態の電極材料に対する依存性が低いとい
う特性がある。これに対して、Agペーストを利用した
図19のような実装構造の場合は、Agペースト4のバ
インダ用樹脂が硬化収縮するのに応じて、そのAgペー
スト4中に独立して存在しているAgフィラーが、鎖状
に連結(接続)されると同時に端子電極2a及び基板電
極3と接合された状態を呈するものである。このため、
電極材料の物性(特に表面物性)に影響されやすいとい
う事情があって、端子電極2a及び基板電極3とAgペ
ースト4との各間の接合力がはんだ付けの場合に比べて
小さくなることが避けられず、これが上記のようなクラ
ック発生の原因になると考えられる。
That is, in the mounting structure by reflow soldering, the flux component in the solder paste removes oxides and organic contaminants on the terminal electrode and the substrate electrode on the electronic component side, and the like. Since the solder and the electrode material are metal-bonded in accordance with the reflow heating, there is a characteristic that the joining state is less dependent on the electrode material. On the other hand, in the case of a mounting structure as shown in FIG. 19 using an Ag paste, the binder resin of the Ag paste 4 is independently present in the Ag paste 4 as the binder resin cures and contracts. The Ag filler is connected (connected) in a chain shape and at the same time is in a state of being joined to the terminal electrode 2 a and the substrate electrode 3. For this reason,
Due to the fact that it is easily affected by the physical properties of the electrode material (especially the physical properties of the surface), the bonding strength between the terminal electrode 2a and the substrate electrode 3 and the Ag paste 4 is not reduced as compared with the case of soldering. This is considered to cause the above-mentioned cracks.

【0005】そこで、本件発明の発明者らは、上記のよ
うな高温試験を行った際に、Agペースト4のどの部位
でクラックが発生するのか、その挙動を詳細に調べた。
その結果、Agペースト4におけるクラックは、主に端
子電極2a及び基板電極3との各接合部付近で発生して
いることが分かった。つまり、高温下でのAgペースト
4の熱収縮に応じて、接合力が小さい端子電極2a及び
基板電極3との接合部分でクラックが発生すると考えら
れる。これに対して、Agペースト4は、基板3や積層
セラミックチップコンデンサ2の外殻部材の材料となる
セラミック(例えばアルミナ)、或いは基板3を構成す
る絶縁材料(樹脂或いはセラミック)に対しては、その
接合性が金属材料に比べて良好であるという事情があ
る。
[0005] The inventors of the present invention have examined in detail where cracks occur in the Ag paste 4 at the time of conducting the high temperature test as described above.
As a result, it was found that cracks in the Ag paste 4 mainly occurred near the joints between the terminal electrode 2 a and the substrate electrode 3. That is, it is considered that a crack is generated at a joint portion between the terminal electrode 2 a and the substrate electrode 3 having a small joining force according to the heat shrinkage of the Ag paste 4 at a high temperature. On the other hand, the Ag paste 4 is used for a ceramic (for example, alumina) as a material of a shell member of the substrate 3 or the multilayer ceramic chip capacitor 2 or an insulating material (resin or ceramic) constituting the substrate 3. There is a situation that the bondability is better than that of a metal material.

【0006】本発明は、上記のような事情に鑑みてなさ
れたものであり、その目的は、絶縁材料から成る外殻部
材及び当該外殻部材の表面に露出した状態の端子電極を
備えた面実装電子部品を、絶縁材料製の基板上に配置さ
れた基板電極上に導電性接着剤を介して実装する場合
に、その導電性接着剤でのクラック発生を効果的に抑止
可能となって実装信頼性の向上を実現できるようになる
電子部品の実装構造及び実装方法を提供することにあ
る。
The present invention has been made in view of the above circumstances, and has as its object to provide a surface member having an outer shell member made of an insulating material and a terminal electrode exposed on the surface of the outer shell member. When mounting electronic components on a substrate electrode placed on a substrate made of insulating material via a conductive adhesive, cracks can be effectively suppressed by the conductive adhesive and mounted. An object of the present invention is to provide a mounting structure and a mounting method of an electronic component that can realize improvement in reliability.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に請求項1に記載した電子部品の実装構造を採用でき
る。この実装構造によれば、面実装電子部品を実装する
際には、その面実装電子部品を基板上に配置された基板
電極上に導電性接着剤を介してマウントした後に、その
導電性接着剤を硬化させる。このように導電性接着剤が
硬化された状態では、その導電性接着剤に面実装電子部
品の外殻部材に接合された部位が存するようなる。この
場合、上記面実装電子部品の外殻部材は、絶縁材料(一
般的にはセラミックや樹脂)から成るものであるため、
導電性接着剤との接合性が金属材料に比べて良好になる
という事情がある。従って、上記のように、導電性接着
剤に面実装電子部品の外殻部材に接合する部位が存する
構造となった場合には、その接合部位での強度が従来構
造(図19参照)に比べて向上することになる。これに
より、上記のような実装構造を備えた構造体が高温雰囲
気に置かれた場合であっても、導電性接着剤でのクラッ
ク発生を効果的に抑止可能となり、結果的に実装信頼性
の向上を実現できるようになる。
In order to achieve the above object, the electronic component mounting structure described in claim 1 can be adopted. According to this mounting structure, when mounting a surface-mounted electronic component, the surface-mounted electronic component is mounted on a substrate electrode arranged on a substrate via a conductive adhesive, and then the conductive adhesive is mounted. To cure. In the state where the conductive adhesive has been cured in this way, the conductive adhesive has a portion joined to the outer shell member of the surface mount electronic component. In this case, the outer shell member of the surface mount electronic component is made of an insulating material (generally, ceramic or resin).
There is a situation that the bondability with the conductive adhesive becomes better than that of the metal material. Therefore, as described above, in the case where the conductive adhesive has a structure that is joined to the outer shell member of the surface-mounted electronic component, the strength at the joint is higher than that of the conventional structure (see FIG. 19). Will improve. As a result, even when the structure having the mounting structure as described above is placed in a high-temperature atmosphere, cracks can be effectively prevented from being generated in the conductive adhesive, and as a result, the mounting reliability is improved. Improvements can be realized.

【0008】請求項2記載の電子部品の実装構造によれ
ば、面実装電子部品が導電性接着剤を介してマウントし
た後に当該導電性接着剤が硬化された状態では、その導
電性接着剤に基板上における前記基板電極以外の領域に
接合された部位が存するようなる。この場合、上記基板
は、絶縁材料(一般的にはセラミックや樹脂)から成る
ものであるため、導電性接着剤との接合性が金属材料に
比べて良好になるという事情がある。従って、上記のよ
うに、導電性接着剤に基板上おける基板電極以外の領域
に接合する部位が存する構造となった場合には、その接
合部位での強度が従来構造(図19参照)に比べて向上
することになる。これにより、上記のような実装構造を
備えた構造体が高温雰囲気に置かれた場合であっても、
導電性接着剤でのクラック発生を効果的に抑止可能とな
り、結果的に実装信頼性の向上を実現できるようにな
る。
According to the electronic component mounting structure of the present invention, when the conductive adhesive is hardened after the surface-mounted electronic component is mounted via the conductive adhesive, the conductive adhesive is applied to the electronic component. There is a portion bonded to a region other than the substrate electrode on the substrate. In this case, since the substrate is made of an insulating material (generally, a ceramic or a resin), there is a situation that the bondability with the conductive adhesive is improved as compared with the metal material. Therefore, as described above, in the case where the conductive adhesive has a structure in which a portion to be bonded to a region other than the substrate electrode on the substrate exists, the strength at the bonded portion is higher than that of the conventional structure (see FIG. 19). Will improve. Thereby, even when a structure having the above mounting structure is placed in a high-temperature atmosphere,
The generation of cracks in the conductive adhesive can be effectively suppressed, and as a result, the mounting reliability can be improved.

【0009】請求項3記載の電子部品の実装構造によれ
ば、面実装電子部品が導電性接着剤を介してマウントし
た後に当該導電性接着剤が硬化された状態では、その導
電性接着剤に面実装電子部品の外殻部材並びに面実装電
子部品の基板上における基板電極以外の領域の双方にそ
れぞれ接合された部位が存するようなる。従って、その
接合部位での強度が従来構造(図19参照)に比べて十
分に向上することになり、上記のような実装構造を備え
た構造体が高温雰囲気に置かれた場合であっても、導電
性接着剤でのクラック発生をより一層効果的に抑止可能
となり、結果的に実装信頼性の向上を実現できるように
なる。
According to the electronic component mounting structure of the third aspect, when the conductive adhesive is cured after the surface-mounted electronic component is mounted via the conductive adhesive, the conductive adhesive is applied to the electronic component. There are portions joined to both the outer shell member of the surface mount electronic component and the region other than the substrate electrode on the substrate of the surface mount electronic component. Therefore, the strength at the joining portion is sufficiently improved as compared with the conventional structure (see FIG. 19), and even when the structure having the mounting structure as described above is placed in a high-temperature atmosphere. In addition, the occurrence of cracks in the conductive adhesive can be more effectively suppressed, and as a result, the mounting reliability can be improved.

【0010】請求項4或いは5記載の電子部品の実装構
造によれば、基板電極の面積を相対的に小さくしても、
導電性接着剤による接合部位の強度を高め得るから、そ
の基板電極の配列ピッチを狭めることができる。
According to the electronic component mounting structure of the present invention, even if the area of the substrate electrode is relatively small,
Since the strength of the joining portion by the conductive adhesive can be increased, the arrangement pitch of the substrate electrodes can be narrowed.

【0011】請求項9記載の電子部品の実装構造によれ
ば、基板と外殻部材との間が、基板電極及び端子電極間
を接続するための導電性接着剤以外の接着剤によっても
接合されるようになるから、それら基板及び外殻部材間
の全体的な接合強度が向上するようになり、基板電極及
び端子電極間の電気的な接続状態に対し好影響を及ぼす
ようになる。
According to the electronic component mounting structure of the present invention, the substrate and the outer shell member are joined by an adhesive other than the conductive adhesive for connecting the substrate electrode and the terminal electrode. Accordingly, the overall bonding strength between the substrate and the outer shell member is improved, and the electrical connection between the substrate electrode and the terminal electrode is favorably affected.

【0012】請求項11記載の電子部品の実装構造によ
れば、上記請求項9記載の実装構造における接着剤とし
て、前記基板側に面実装電子部品のマウント用として予
め塗布される導電性接着剤を利用できるから、それらを
同一の工程で塗布できるようになって、部品実装のため
の手順が面倒になる恐れがなくなる。
According to an eleventh aspect of the present invention, there is provided a mounting structure for an electronic component, wherein the adhesive in the mounting structure according to the ninth aspect is a conductive adhesive applied in advance to the substrate side for mounting a surface mount electronic component. Can be applied in the same process, so that the procedure for component mounting does not have to be troublesome.

【0013】請求項12記載の電子部品の実装方法によ
れば、面実装電子部品のマウント工程において当該電子
部品に加える荷重を制御することによって、その後に導
電性接着剤が硬化した状態で、導電性接着剤に面実装電
子部品の外殻部材に接合された部位が存するようなる。
このため、マウント工程において荷重制御を行うだけ
で、導電性接着剤及び外殻部材間の接合強度が向上する
ことになって、上記のような面実装電子部品が実装され
た後の構造体が高温雰囲気に置かれた場合であっても、
導電性接着剤でのクラック発生を効果的に抑止可能とな
り、結果的に、実装信頼性の向上を実現できるようにな
る。
According to the electronic component mounting method of the twelfth aspect, by controlling the load applied to the electronic component in the mounting step of the surface-mounted electronic component, the conductive adhesive is cured in a state where the conductive adhesive is cured. There is a portion bonded to the outer shell member of the surface mount electronic component in the conductive adhesive.
For this reason, only by controlling the load in the mounting process, the bonding strength between the conductive adhesive and the outer shell member is improved, and the structure after the surface-mounted electronic component is mounted as described above. Even when placed in a high temperature atmosphere,
Cracks in the conductive adhesive can be effectively suppressed, and as a result, the mounting reliability can be improved.

【0014】請求項13記載の電子部品の実装方法によ
れば、面実装電子部品のマウント工程において当該電子
部品に加える荷重を制御することによって、その後に導
電性接着剤が硬化した状態で、導電性接着剤に基板上に
おける基板電極以外の領域に接合された部位が存するよ
うなる。このため、マウント工程において荷重制御を行
うだけで、導電性接着剤及び基板間の接合強度が向上す
ることになって、上記のような面実装電子部品が実装さ
れた後の構造体が高温雰囲気に置かれた場合であって
も、導電性接着剤でのクラック発生を効果的に抑止可能
となり、結果的に実装信頼性の向上を実現できるように
なる。
According to the electronic component mounting method of the present invention, by controlling the load applied to the electronic component in the step of mounting the surface-mounted electronic component, the conductive adhesive is cured in a state where the conductive adhesive is cured. The portion bonded to the area other than the substrate electrode on the substrate exists in the adhesive. For this reason, only by controlling the load in the mounting process, the bonding strength between the conductive adhesive and the substrate is improved, and the structure after the above-described surface-mounted electronic components are mounted is exposed to a high-temperature atmosphere. Even when the substrate is placed, cracks in the conductive adhesive can be effectively suppressed, and as a result, the mounting reliability can be improved.

【0015】請求項14記載の電子部品の実装方法によ
れば、面実装電子部品のマウント工程において当該電子
部品に加える荷重を制御することによって、その後に導
電性接着剤が硬化した状態で、導電性接着剤に面実装電
子部品の外殻部材並びに基板上における基板電極以外の
領域の双方にそれぞれ接合された部位が存するような
る。このため、マウント工程において荷重制御を行うだ
けで、導電性接着剤及び基板間の接合強度が十分に向上
することになって、上記のような面実装電子部品が実装
された後の構造体が高温雰囲気に置かれた場合であって
も、導電性接着剤でのクラック発生をより一層効果的に
抑止可能となり、結果的に実装信頼性の向上を実現でき
るようになる。
According to the electronic component mounting method of the present invention, by controlling the load applied to the electronic component in the mounting step of the surface-mounted electronic component, the conductive adhesive is cured in a state where the conductive adhesive is cured. There are portions bonded to both the outer shell member of the surface mount electronic component and the region other than the substrate electrode on the substrate in the conductive adhesive. For this reason, only by controlling the load in the mounting process, the bonding strength between the conductive adhesive and the substrate is sufficiently improved, and the structure after the surface-mounted electronic component is mounted as described above. Even in the case of being placed in a high-temperature atmosphere, the occurrence of cracks in the conductive adhesive can be more effectively suppressed, and as a result, the mounting reliability can be improved.

【0016】請求項15記載の電子部品の実装方法によ
れば、マウント工程に先立って行われる印刷工程におい
て、前記基板上における前記基板電極を含む領域に導電
性接着剤が比較的大きい膜厚で印刷されることになる。
このため、マウント工程において電子部品に加える荷重
を制御するだけで、導電性接着剤を押し広げてその面積
を拡大させることができ、その導電性接着剤を、面実装
電子部品の外殻部材及び基板上における前記基板電極以
外の領域の一方或いは双方に確実に接合させることが可
能になる。
According to the electronic component mounting method of the present invention, in the printing step performed prior to the mounting step, the conductive adhesive has a relatively large thickness in the region including the substrate electrode on the substrate. Will be printed.
For this reason, only by controlling the load applied to the electronic component in the mounting process, the conductive adhesive can be spread and its area can be enlarged, and the conductive adhesive can be used as the outer shell member of the surface mount electronic component and Bonding to one or both of the regions other than the substrate electrode on the substrate can be ensured.

【0017】[0017]

【発明の実施の形態】(第1の実施の形態)以下、本発
明の第1実施例について図1ないし図6を参照しながら
説明する。図1において、面実装用の積層セラミックチ
ップコンデンサ11(本発明でいう面実装電子部品に相
当)は、所謂3216型のもので、セラミック誘電体か
ら成る六面体状(縦3.2mm×横1.6mm、高さ寸法は
例えば高さ1.25mm)の本体チップ12(本発明でい
う外殻部材に相当)の内部に、例えばAg−Pd合金よ
り成る複数枚ずつの内層電極を交互に積層状に配置する
と共に、当該本体チップ12における対向側面(内層電
極が露出する側面)に、内層電極とそれぞれ導通した状
態の一対の膜状端子電極13を露出状態で形成した構造
となっている。この場合、上記端子電極13の接地面
(下面投影面)サイズは、図2に示すように、例えば
0.5mm×1.6mmに設定されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described below with reference to FIGS. In FIG. 1, a multilayer ceramic chip capacitor 11 for surface mounting (corresponding to a surface mounting electronic component in the present invention) is a so-called 3216 type, and is a hexahedron (3.2 mm long × 1 mm wide) made of a ceramic dielectric. A plurality of inner layer electrodes made of, for example, an Ag-Pd alloy are alternately laminated inside a main body chip 12 (corresponding to an outer shell member in the present invention) having a height of 6 mm and a height of, for example, 1.25 mm. And a pair of film-shaped terminal electrodes 13 that are electrically connected to the inner layer electrodes are formed on the opposite side surfaces (side surfaces where the inner layer electrodes are exposed) of the main body chip 12 in an exposed state. In this case, the size of the ground plane (lower projection plane) of the terminal electrode 13 is set to, for example, 0.5 mm × 1.6 mm as shown in FIG.

【0018】上記のような構造とされた積層セラミック
チップコンデンサ11を搭載するための基板14は、例
えば96%アルミナ基板より成るもので、その上面には
一対の基板電極15が例えばCuメッキにより形成され
ている。この場合、各基板電極15は、その面積が積層
セラミックチップコンデンサ11側の端子電極13の接
地面積より小さい状態(例えば1/4程度の面積)に設
定されるものであり、図2に示すように、0.2mm×
1.0mmのサイズに設定されている。尚、上記基板電極
15からの引出配線については図示していないが、これ
は基板14上に形成された配線パターン或いは基板14
に形成されたスルーホール配線により構成することがで
きる。
The substrate 14 for mounting the multilayer ceramic chip capacitor 11 having the above structure is made of, for example, a 96% alumina substrate, and a pair of substrate electrodes 15 are formed on the upper surface thereof by, for example, Cu plating. Have been. In this case, each substrate electrode 15 is set to a state (for example, about 1/4 area) whose area is smaller than the ground area of the terminal electrode 13 on the side of the multilayer ceramic chip capacitor 11, as shown in FIG. 0.2mm ×
The size is set to 1.0 mm. Although the wiring drawn from the substrate electrode 15 is not shown, the wiring may be formed on the wiring pattern formed on the substrate 14 or on the substrate 14.
Can be constituted by the through-hole wiring formed in the substrate.

【0019】上記積層セラミックチップコンデンサ11
は、基板14上にAgペースト16(本発明でいう導電
性接着剤に相当)を利用して実装されるものである。具
体的には、この実装前において、Agペースト16は、
基板14上における前記一対の基板電極15を中心とし
た各位置に例えば70±20μmの膜厚でスクリーン印
刷されるものであり、その印刷サイズは、図2に示すよ
うに、0.35mm×1.4mm程度に設定される。尚、上
記Agペースト16は、バインダとしてアミン硬化タイ
プのエポキシ樹脂を使用したものであり、Agフィラー
とエポキシ樹脂の配合比は80:20(Wt%)に設定
されている。
The above multilayer ceramic chip capacitor 11
Is mounted on the substrate 14 using an Ag paste 16 (corresponding to a conductive adhesive in the present invention). Specifically, before this mounting, the Ag paste 16
Screen printing with a thickness of, for example, 70 ± 20 μm is performed at each position around the pair of substrate electrodes 15 on the substrate 14, and the printing size is 0.35 mm × 1 as shown in FIG. It is set to about 4 mm. The Ag paste 16 uses an amine-curable epoxy resin as a binder, and the mixing ratio of the Ag filler and the epoxy resin is set to 80:20 (Wt%).

【0020】そして、斯かるAgペースト16上に、前
記積層セラミックチップコンデンサ11を荷重が1
(N)、時間が0.5(秒)の条件にてマウントする。
すると、図1に示すように、Agペースト16が積層セ
ラミックチップコンデンサ11及び基板14間で押し広
げられるようになって、その接地面積が拡大するように
なり、この状態で、酸化抑止雰囲気での加熱処理を所定
条件で行うことによりAgペースト16の硬化を行い、
これによって端子電極13及び基板電極15間をAgペ
ースト16内のAgフィラーにより電気的に接続した状
態とする。そして、上記のようにAgペースト16が硬
化した状態では、当該Agペースト16の周縁部が積層
セラミックチップコンデンサ11の本体チップ12並び
に基板14のそれぞれに対して面接触状態で接合される
ようになる。尚、上記積層セラミックチップコンデンサ
11のマウント時において、当該チップコンデンサ11
若しくは基板14を振動させることによって、Agペー
スト16の形状を制御することも可能である。
Then, the multilayer ceramic chip capacitor 11 is placed on the Ag paste 16 with a load of 1%.
(N), mounting is performed under the condition that the time is 0.5 (second).
Then, as shown in FIG. 1, the Ag paste 16 is spread out between the multilayer ceramic chip capacitor 11 and the substrate 14, so that the ground area is increased. By performing the heat treatment under predetermined conditions, the Ag paste 16 is cured,
Thus, the terminal electrode 13 and the substrate electrode 15 are electrically connected by the Ag filler in the Ag paste 16. Then, when the Ag paste 16 is cured as described above, the peripheral edge of the Ag paste 16 is joined to each of the main body chip 12 and the substrate 14 of the multilayer ceramic chip capacitor 11 in a surface contact state. . When mounting the multilayer ceramic chip capacitor 11, the chip capacitor 11
Alternatively, the shape of the Ag paste 16 can be controlled by vibrating the substrate 14.

【0021】この場合、上記積層セラミックチップコン
デンサ11の本体チップ12並びに基板14は、それぞ
れセラミックから成るものであるため、Agペースト1
6との接合性が金属材料に比べて良好になるという事情
がある。従って、上記した本実施例のように、Agペー
スト16の周縁部が本体チップ12並びに基板14のそ
れぞれに対して面接触状態で接合された構造となった場
合には、その接合部位での強度が従来構造(図19参
照)に比べて向上することになる。これにより、温度上
昇などによりAgペースト16が収縮するような状況と
なったときでも当該Agペースト16でのクラック発生
を効果的に抑止可能となって、積層セラミックチップコ
ンデンサ11の接着強度を高め得るものであり、結果的
に実装信頼性の向上を実現できるようになる。しかも、
本実施例では基板電極15の面積を相対的に小さくして
いるが、このような構成とした場合でも、上述したよう
にAgペースト16による接合部位の強度を高め得るか
ら、その基板電極15の配列ピッチを狭めることが可能
になるという利点が出てくる。
In this case, since the main chip 12 and the substrate 14 of the multilayer ceramic chip capacitor 11 are each made of ceramic, the Ag paste 1
There is a situation that the bondability with No. 6 is better than that of a metal material. Therefore, when the peripheral portion of the Ag paste 16 is joined to the main body chip 12 and the substrate 14 in a surface contact state as in the above-described embodiment, the strength at the joint portion is obtained. Is improved as compared with the conventional structure (see FIG. 19). Accordingly, even when the Ag paste 16 contracts due to a temperature rise or the like, it is possible to effectively suppress the occurrence of cracks in the Ag paste 16 and increase the adhesive strength of the multilayer ceramic chip capacitor 11. As a result, the mounting reliability can be improved. Moreover,
In the present embodiment, the area of the substrate electrode 15 is made relatively small. However, even with such a configuration, the strength of the bonding portion formed by the Ag paste 16 can be increased as described above. There is an advantage that the arrangement pitch can be reduced.

【0022】尚、上記のような接着強度の向上効果を実
証するために、本実施例による実装構造にて積層セラミ
ックチップコンデンサ11を実装した構造体の複数サン
プル、並びに従来の実装構造にて積層セラミックチップ
コンデンサ11を実装した構造体の複数サンプルについ
て、そのコンデンサ11の接着強度を実際に測定した結
果を図3に示す。
In order to demonstrate the effect of improving the adhesive strength as described above, a plurality of samples of the structure on which the multilayer ceramic chip capacitor 11 is mounted in the mounting structure according to the present embodiment, and the conventional mounting structure are used. FIG. 3 shows the results of actually measuring the adhesive strength of the capacitor 11 for a plurality of samples of the structure on which the ceramic chip capacitor 11 was mounted.

【0023】また、上記第1実施例では、Agペースト
16の周縁部を、本体チップ12と基板14との双方に
接合させる構成としたが、Agペースト16を本体チッ
プ12及び基板14の少なくとも一方に接合した実装構
造とすれば、所期の目的を達成可能となるものである。
In the first embodiment, the periphery of the Ag paste 16 is bonded to both the main body chip 12 and the substrate 14. However, the Ag paste 16 is bonded to at least one of the main body chip 12 and the substrate 14. If a mounting structure is used, the intended purpose can be achieved.

【0024】尚、上記第1実施例では、面実装電子部品
の例として、積層セラミックチップコンデンサ11を挙
げたが、これと同様の端子構造を有した電子部品(例え
ば角型チップ抵抗)にも適用できるものであり、この
他、例えば図4、図5、図6にそれぞれ示すような面実
装電子部品にも適用できる。即ち、図4に示すような形
状の一対の端子電極101a並びにモールド樹脂より成
る本体チップ101b(外殻部材)を有したタンタルチ
ップ電解コンデンサ101を実装対象としても良い。ま
た、小型面実装タイプのダイオード或いはツェナーダイ
オードのように、上記チップ・タンタル電解コンデンサ
101と同様の端子構造を有した面実装電子部品を対象
とすることもできる。図5に示すような面実装用水晶振
動子102(図示しない水晶振動子を搭載したセラミッ
ク基板102a(外殻部材)の下面に一対の端子電極1
02bを有すると共に、上面を樹脂ケース102cで覆
った構造のもの)、或いはこれと同等の端子構造を有し
た面実装電子部品を実装対象としても良い。図6に示す
ようなパッケージ103a及びガルウイング形状のリー
ド電極103b(端子電極)群を有したSOP或いはQ
FP形式の面実装電子部品103(例えばICチップ、
表面実装用集合抵抗など)を実装対象としても良い。
In the first embodiment, the multilayer ceramic chip capacitor 11 has been described as an example of the surface mount electronic component. However, an electronic component having a terminal structure similar to this (for example, a square chip resistor) may be used. The present invention can be applied to, for example, surface mount electronic components as shown in FIGS. 4, 5, and 6, respectively. That is, a tantalum chip electrolytic capacitor 101 having a pair of terminal electrodes 101a having a shape as shown in FIG. 4 and a main body chip 101b (outer shell member) made of a molded resin may be mounted. Further, a surface-mounted electronic component having a terminal structure similar to that of the chip / tantalum electrolytic capacitor 101, such as a small surface-mounted type diode or a Zener diode, can be used. As shown in FIG. 5, a pair of terminal electrodes 1 are formed on the lower surface of a ceramic substrate 102a (an outer shell member) on which a surface-mounting quartz oscillator 102 (not shown) is mounted.
02b, and the upper surface is covered with a resin case 102c), or a surface-mounted electronic component having a terminal structure equivalent to this may be the mounting target. An SOP or Q having a package 103a and a gull-wing-shaped lead electrode 103b (terminal electrode) group as shown in FIG.
FP type surface mount electronic component 103 (for example, IC chip,
For example, a collective resistor for surface mounting) may be mounted.

【0025】(第2の実施の形態)上記第1実施例で
は、基板電極15自体の面積を相対的に小さく設定する
構成としたが、その露出面積が相対的に小さい構成とす
れば良いものである。図4には、このような構成を採用
した本発明の第2実施例が示されており、以下これにつ
いて第1実施例と異なる部分のみ説明する。
(Second Embodiment) In the first embodiment, the area of the substrate electrode 15 itself is set to be relatively small. However, it is sufficient if the exposed area is set to be relatively small. It is. FIG. 4 shows a second embodiment of the present invention adopting such a configuration, and only the portions different from the first embodiment will be described below.

【0026】図7において、基板14上における積層セ
ラミックチップコンデンサ11の搭載位置には、前記第
1実施例における基板電極14より大面積の一対の基板
電極17が例えばCuメッキにより形成されている。基
板14の上面には、上記基板電極17を部分的に露出さ
せた状態(例えば0.2mm×1.0mmの範囲だけ露出さ
せた状態)で覆うようにして、ガラス或いは樹脂のよう
な絶縁材料より成る保護膜18が形成されている。
In FIG. 7, a pair of substrate electrodes 17 having a larger area than the substrate electrodes 14 in the first embodiment is formed at the mounting position of the multilayer ceramic chip capacitor 11 on the substrate 14 by, for example, Cu plating. An insulating material such as glass or resin is formed on the upper surface of the substrate 14 so as to cover the substrate electrode 17 in a partially exposed state (for example, in a state where only the area of 0.2 mm × 1.0 mm is exposed). A protection film 18 is formed.

【0027】そして、本実施例においても、積層セラミ
ックチップコンデンサ11の実装時には、基板14上に
おける前記一対の基板電極17を中心とした各位置にA
gペースト16が第1実施例と同様の大きさにスクリー
ン印刷されるものであり、斯かるAgペースト16上
に、積層セラミックチップコンデンサ11を荷重が1
(N)、時間が0.5(秒)の条件にてマウントした後
に、加熱処理を所定条件で行ってAgペースト16を硬
化させる。このようにAgペースト16が硬化した状態
では、端子電極13及び基板電極17間がAgペースト
16内のAgフィラーにより電気的に接続されると共
に、Agペースト16の周縁部が積層セラミックチップ
コンデンサ11の本体チップ12並びに基板14上の保
護膜18のそれぞれに対して面接触状態で接合されるよ
うになる。
Also, in this embodiment, when the multilayer ceramic chip capacitor 11 is mounted, A is placed on each position of the pair of substrate electrodes 17 on the substrate 14.
The g paste 16 is screen-printed to the same size as in the first embodiment, and the multilayer ceramic chip capacitor 11 is placed on the Ag paste 16 with a load of 1%.
(N) After mounting under the condition that the time is 0.5 (second), heat treatment is performed under predetermined conditions to cure the Ag paste 16. In the state where the Ag paste 16 is thus hardened, the terminal electrode 13 and the substrate electrode 17 are electrically connected by the Ag filler in the Ag paste 16, and the periphery of the Ag paste 16 is The main body chip 12 and the protective film 18 on the substrate 14 are joined in a surface contact state.

【0028】従って、このような構成とした第2実施例
においても第1実施例と同様の効果を奏することができ
る。特に、本実施例によれば、基板電極17の形状に対
する制約が小さくなるという利点がある。
Therefore, the second embodiment having such a configuration can provide the same effects as those of the first embodiment. In particular, according to the present embodiment, there is an advantage that restrictions on the shape of the substrate electrode 17 are reduced.

【0029】(第3の実施の形態)図8には前記第1実
施例と同様の効果を奏する本発明の第3実施例が示され
ており、以下これについて第1実施例と異なる部分のみ
説明する。即ち、図8において、本実施例で実装対象と
なる面実装電子部品は、面実装アルミ電解コンデンサ1
9であり、これはコンデンサ本体20の基部に樹脂製の
ベース部21(本発明でいう外殻部材に相当)を備えた
構造となっており、そのベース部21の下面には一対の
端子電極22が露出状態で設けられている。
(Third Embodiment) FIG. 8 shows a third embodiment of the present invention having the same effects as those of the first embodiment. Only the parts which differ from the first embodiment will be described below. explain. That is, in FIG. 8, the surface mount electronic component to be mounted in the present embodiment is the surface mount aluminum electrolytic capacitor 1.
9, which has a structure in which a base part 21 (corresponding to an outer shell member in the present invention) made of resin is provided at the base part of the capacitor body 20, and a pair of terminal electrodes is provided on the lower surface of the base part 21. 22 is provided in an exposed state.

【0030】このような面実装アルミ電解コンデンサ1
9を基板14上に実装する際には、当該コンデンサ19
を、基板14上における基板電極15部分に印刷された
Agペースト16上に所定条件でマウントした後に、当
該Agペースト16を硬化させる。このようにAgペー
スト16が硬化した状態では、端子電極22及び基板電
極15間がAgペースト16内のAgフィラーにより電
気的に接続されると共に、Agペースト16の周縁部
が、面実装アルミ電解コンデンサ19のベース部21並
びに基板14のそれぞれに対して面接触状態で接合され
るようになる。この場合、上記ベース部21は樹脂から
成り、また、基板14はセラミックから成るものである
ため、Agペースト16との接合性が金属材料に比べて
良好になるという事情がある。従って、上記のように、
Agペースト16の周縁部がベース部21並びに基板1
4のそれぞれに対して面接触状態で接合された構造とな
った場合には、その接合部位での強度が従来構造(図1
9参照)に比べて向上することになる。
Such a surface mount aluminum electrolytic capacitor 1
9 is mounted on the substrate 14, the capacitor 19
Is mounted on the Ag paste 16 printed on the substrate electrode 15 on the substrate 14 under predetermined conditions, and then the Ag paste 16 is cured. In a state where the Ag paste 16 is thus hardened, the terminal electrode 22 and the substrate electrode 15 are electrically connected by the Ag filler in the Ag paste 16 and the periphery of the Ag paste 16 is connected to the surface mount aluminum electrolytic capacitor. The base member 21 and the substrate 19 are joined in surface contact with each other. In this case, since the base portion 21 is made of resin and the substrate 14 is made of ceramic, there is a situation that the bondability with the Ag paste 16 is better than that of a metal material. Therefore, as described above,
The periphery of the Ag paste 16 is the base portion 21 and the substrate 1
4 are joined in a surface contact state, the strength at the joint is the conventional structure (FIG. 1).
9).

【0031】(第4の実施の形態)図9には本発明の第
4実施例が示されており、以下これについて前記第1実
施例と異なる部分のみ説明する。この第4実施例では、
端子電極13にスリット13a(本発明でいう露出窓部
に相当)を形成しており、このスリット13aを通じて
本体チップ12が部分的に露出するようになっている。
このため、Agペースト16によって端子電極13及び
基板電極15間が電気的に接続された状態では、Agペ
ースト16がスリット13aを通じても本体チップ12
に面接触状態で接合されることになる。
(Fourth Embodiment) FIG. 9 shows a fourth embodiment of the present invention. Only the portions different from the first embodiment will be described below. In the fourth embodiment,
A slit 13a (corresponding to an exposure window in the present invention) is formed in the terminal electrode 13, and the main body chip 12 is partially exposed through the slit 13a.
For this reason, in a state where the terminal electrode 13 and the substrate electrode 15 are electrically connected by the Ag paste 16, the Ag paste 16 can be connected to the main chip 12 through the slit 13 a.
Are joined in a surface contact state.

【0032】このように端子電極13にスリット13a
を形成する構成とした場合でも、第1実施例と同様の効
果が得られる。尚、スリット13aは端子電極13の複
数箇所に形成しても良い。また、図9の例では、基板電
極15が第1実施例の場合より大面積に形成され、この
基板電極15上に配置されたAgペースト16の周縁部
が当該基板電極15内で終端する状態が示されている
が、Agペースト16を基板電極15からはみ出る状態
に印刷したり、或いは基板電極15を第1実施例と同様
に端子電極13の接地面積より小さい状態に設定するこ
とにより、Agペースト16の周縁部が基板14に対し
ても面接触状態で接合される実装構造としても良い。
As described above, the slit 13 a is formed in the terminal electrode 13.
The same effect as that of the first embodiment can be obtained also in the case where the structure is formed. The slits 13a may be formed at a plurality of locations on the terminal electrode 13. In the example of FIG. 9, the substrate electrode 15 is formed to have a larger area than that of the first embodiment, and the periphery of the Ag paste 16 disposed on the substrate electrode 15 terminates in the substrate electrode 15. However, by printing the Ag paste 16 so as to protrude from the substrate electrode 15 or by setting the substrate electrode 15 to a state smaller than the ground area of the terminal electrode 13 as in the first embodiment, The mounting structure may be such that the peripheral portion of the paste 16 is joined to the substrate 14 in a surface contact state.

【0033】(第5の実施の形態)図10には本発明の
第5実施例が示されており、以下これについて前記第1
実施例と異なる部分のみ説明する。この第5実施例で
は、基板電極15を第1実施例より大面積に形成すると
共に、この基板電極15にスリット15a(本発明でい
う露出窓部に相当)を形成しており、このスリット15
aを通じて基板14が部分的に露出するようになってい
る。これにより、Agペースト16により端子電極13
及び基板電極15間が電気的に接続された状態では、そ
のAgペースト16がスリット15aを通じて基板14
に面接触状態で接合されることになる。
(Fifth Embodiment) FIG. 10 shows a fifth embodiment of the present invention.
Only parts different from the embodiment will be described. In the fifth embodiment, the substrate electrode 15 is formed to have a larger area than that of the first embodiment, and a slit 15a (corresponding to an exposure window in the present invention) is formed in the substrate electrode 15.
The substrate 14 is partially exposed through a. Thereby, the terminal electrode 13 is formed by the Ag paste 16.
In a state where the substrate paste and the substrate electrode 15 are electrically connected, the Ag paste 16 is applied to the substrate 14 through the slit 15a.
Are joined in a surface contact state.

【0034】このように基板電極15にスリット15a
を形成する構成とした場合でも、第1実施例と同様の効
果が得られる。尚、スリット15aは基板電極15の複
数箇所に形成しても良い。また、図10の例では、基板
電極15が第1実施例の場合より大面積に形成され、こ
の基板電極15上に配置されたAgペースト16の周縁
部が当該基板電極15内で終端する状態が示されている
が、Agペースト16を基板電極15からはみ出る状態
に印刷したり、或いは基板電極15の面積を図10の例
より小さい状態に設定することにより、Agペースト1
6が、その周縁部においても基板14と面接触状態で接
合される実装構造としても良い。
As described above, the slit 15a is formed in the substrate electrode 15.
The same effect as that of the first embodiment can be obtained also in the case where the structure is formed. The slits 15a may be formed at a plurality of locations on the substrate electrode 15. In the example of FIG. 10, the substrate electrode 15 is formed to have a larger area than that of the first embodiment, and the peripheral portion of the Ag paste 16 disposed on the substrate electrode 15 terminates in the substrate electrode 15. Is shown, the Ag paste 16 is printed so as to protrude from the substrate electrode 15, or the area of the substrate electrode 15 is set smaller than the example of FIG.
6 may be a mounting structure that is joined to the substrate 14 in a surface contact state at the peripheral edge thereof.

【0035】(第6の実施の形態)図11には本発明の
第6実施例が示されており、以下これについて前記第1
実施例と異なる部分のみ説明する。この第6実施例で
は、基板14と積層セラミックチップコンデンサ11の
本体チップ12との間を、基板電極15及び端子電極1
3とは無関係に接合するAgペースト16a(本発明で
いう接着剤に相当)を設けた点に特徴を有する。具体的
には、上記Agペースト16aは、基板14上における
一対の基板電極15間の位置に、積層セラミックチップ
コンデンサ11をマウントするためのAgペースト16
のスクリーン印刷時に同時に塗布されるものである。
(Sixth Embodiment) FIG. 11 shows a sixth embodiment of the present invention.
Only parts different from the embodiment will be described. In the sixth embodiment, the substrate electrode 15 and the terminal electrode 1 are connected between the substrate 14 and the main chip 12 of the multilayer ceramic chip capacitor 11.
The third embodiment is characterized in that an Ag paste 16a (corresponding to an adhesive in the present invention) which is bonded independently of the third embodiment is provided. Specifically, the Ag paste 16 a is used to mount the multilayer ceramic chip capacitor 11 at a position between the pair of substrate electrodes 15 on the substrate 14.
Is applied at the time of screen printing.

【0036】このような構成とした本実施例によれば、
基板14と本体チップ12との間が、基板電極15及び
端子電極13間を接続するためのAgペースト16の他
にAgペースト16aによっても接合されるようになる
から、それら基板14及び本体チップ12間の全体的な
接合強度が向上するようになり、基板電極15及び端子
電極13間の電気的な接続状態に対し好影響を及ぼすよ
うになる。しかも、Agペースト16aは、元々必要な
Agペースト16と同一の工程で塗布できるから、部品
実装のための手順が面倒になる恐れがなくなる。
According to this embodiment having such a configuration,
Since the substrate 14 and the main chip 12 are joined by the Ag paste 16a in addition to the Ag paste 16 for connecting the substrate electrode 15 and the terminal electrode 13, the substrate 14 and the main chip 12 are connected. As a result, the overall bonding strength between the substrate electrode 15 and the terminal electrode 13 is positively affected. In addition, since the Ag paste 16a can be applied in the same process as the Ag paste 16 which is originally required, there is no risk of complicating the procedure for mounting components.

【0037】尚、この第6実施例では、Agペースト1
6aを基板14側に予め塗布しておく構成としたが、本
体チップ12側にディスペンスにより予め塗布しておく
構成としても良い。また、導電性を備えたAgペースト
16aを接着剤として利用する構成としたが、導電性を
有しない通常の接着剤を利用することもできる。
In the sixth embodiment, the Ag paste 1
Although 6a is applied to the substrate 14 in advance, it may be applied to the body chip 12 in advance by dispensing. In addition, although the Ag paste 16a having conductivity is used as the adhesive, a normal adhesive having no conductivity may be used.

【0038】(第7の実施の形態)図12及び図13に
は本発明による電子部品の実装方法を説明するための第
7実施例が示されており、以下これについて説明する。
積層セラミックチップコンデンサ11を基板14上にマ
ウントする前の状態を示す図12において、基板14上
に形成された一対の基板電極23は、前記図19に示し
た従来構成における基板電極3と同程度の大きさ(例え
ば0.8mm(図中にWで示す寸法)×1.0mm)に設定
されたものである。そして、積層セラミックチップコン
デンサ11のマウント工程に先立って、基板電極23の
上面にAgペースト16を所定膜厚(例えば70±20
μm程度)でスクリーン印刷(印刷幅Dは例えば0.6
mm)するという印刷工程を実行する。この後、積層セラ
ミックチップコンデンサ11のマウント工程において
は、当該チップコンデンサ11に加える荷重を、従来行
われてきた一般的なマウント工程での荷重より大きい値
である例えば1(N)に制御することにより、Agペー
スト16を積層セラミックチップコンデンサ11及び基
板14間で押し広げ、この後にAgペースト16を硬化
させるための工程を行うことにより、図13に示すよう
なマウント状態とする。これにより、Agペースト16
にあっては、積層セラミックチップコンデンサ11の下
面において、当該チップコンデンサ11の本体チップ1
2及び基板14の双方に面接触状態で接合されるように
なる。この場合、Agペースト16の本体チップ12に
対する接合幅S1は0.3mm程度以上、基板14に対す
る接合幅S2は0.1mm程度以上確保できるようにな
る。尚、上記マウント工程では、積層セラミックチップ
コンデンサ11または基板14を振動させながら当該チ
ップコンデンサ11のマウント動作を行うことによっ
て、Agペースト16の形状を制御することも可能であ
る。
(Seventh Embodiment) FIGS. 12 and 13 show a seventh embodiment for explaining a method of mounting an electronic component according to the present invention, which will be described below.
In FIG. 12, which shows a state before the multilayer ceramic chip capacitor 11 is mounted on the substrate 14, a pair of substrate electrodes 23 formed on the substrate 14 are substantially the same as the substrate electrode 3 in the conventional configuration shown in FIG. (For example, 0.8 mm (dimension indicated by W in the figure) × 1.0 mm). Prior to the mounting step of the multilayer ceramic chip capacitor 11, the Ag paste 16 is coated on the upper surface of the substrate electrode 23 with a predetermined thickness (for example, 70 ± 20).
screen printing (print width D is, for example, 0.6 μm).
mm). Thereafter, in the mounting step of the multilayer ceramic chip capacitor 11, the load applied to the chip capacitor 11 is controlled to a value larger than the load in the conventional mounting step, for example, 1 (N). Accordingly, the Ag paste 16 is pushed and spread between the multilayer ceramic chip capacitor 11 and the substrate 14, and thereafter, a step for curing the Ag paste 16 is performed, so that a mounting state as shown in FIG. 13 is obtained. Thus, the Ag paste 16
In the lower surface of the multilayer ceramic chip capacitor 11, the main chip 1 of the chip capacitor 11
2 and the substrate 14 in a surface contact state. In this case, the bonding width S1 of the Ag paste 16 to the main chip 12 can be secured to about 0.3 mm or more, and the bonding width S2 to the substrate 14 can be secured to about 0.1 mm or more. In the mounting step, the shape of the Ag paste 16 can be controlled by performing the mounting operation of the chip capacitor 11 while vibrating the multilayer ceramic chip capacitor 11 or the substrate 14.

【0039】本実施例による電子部品の実装方法によれ
ば、積層セラミックチップコンデンサ11のマウント工
程において当該チップコンデンサ11に加える荷重を制
御することによって、その後にAgペースト16が硬化
した状態で、当該Agペースト16に本体チップ12並
びに基板14のそれぞれに対して面接触状態で接合され
た部位が存するようなる。このため、マウント工程にお
いて荷重制御を行うだけで、Agペースト16と本体チ
ップ12及び基板14の双方との間の接合強度が向上す
ることになる。これにより、積層セラミックコンデンサ
11を実装した状態の基板14が高温雰囲気に置かれた
場合であっても、Agペースト16でのクラック発生を
効果的に抑止可能となり、結果的に、マウント工程にお
いて積層セラミックチップコンデンサ11に加える荷重
を制御するだけの簡単な方法によって実装信頼性の向上
を実現できるようになる。
According to the electronic component mounting method of this embodiment, the load applied to the chip capacitor 11 in the mounting step of the multilayer ceramic chip capacitor 11 is controlled so that the Ag paste 16 is hardened afterwards. There is a portion of the Ag paste 16 that is bonded to each of the main body chip 12 and the substrate 14 in surface contact. Therefore, only by controlling the load in the mounting step, the bonding strength between the Ag paste 16 and both the main body chip 12 and the substrate 14 is improved. Thereby, even when the substrate 14 on which the multilayer ceramic capacitor 11 is mounted is placed in a high-temperature atmosphere, cracks in the Ag paste 16 can be effectively suppressed, and as a result, the The mounting reliability can be improved by a simple method that only controls the load applied to the ceramic chip capacitor 11.

【0040】尚、この第7実施例では、マウント工程で
の荷重制御に応じてAgペースト16の周縁部が本体チ
ップ12と基板14との双方に接合される構成とした
が、その荷重制御に応じて、Agペースト16が本体チ
ップ12及び基板14の少なくとも一方に接合された状
態となれば、所期の目的を達成できるものである。
In the seventh embodiment, the periphery of the Ag paste 16 is joined to both the main body chip 12 and the substrate 14 according to the load control in the mounting step. Accordingly, if the Ag paste 16 is in a state of being bonded to at least one of the main body chip 12 and the substrate 14, the intended purpose can be achieved.

【0041】(第8の実施の形態)図14及び図15に
は上記第7実施例の部品実装方法に変更を加えた本発明
の第8実施例が示されており、以下これについて異なる
部分のみ説明する。即ち、この第8実施例では、印刷工
程において、図14に示すように基板電極23の上面に
Agペースト16を比較的大きい膜厚(例えば200±
50μm程度)でスクリーン印刷する(印刷幅Dは第7
実施例と同等)。この後、積層セラミックチップコンデ
ンサ11のマウント工程においては、当該チップコンデ
ンサ11に加える荷重を、第7実施例より小さな荷重
(例えば0.1(N)前後)に制御することにより、A
gペースト16を積層セラミックチップコンデンサ11
及び基板14間で押し広げ、この後にAgペースト16
を硬化させるための工程を行うことにより、図15に示
すようなマウント状態とする。
(Eighth Embodiment) FIGS. 14 and 15 show an eighth embodiment of the present invention in which the component mounting method of the seventh embodiment is modified. I will explain only. That is, in the eighth embodiment, in the printing step, as shown in FIG. 14, the Ag paste 16 is coated on the upper surface of the substrate electrode 23 with a relatively large thickness (for example, 200 ± 200 mm).
Screen printing with a printing width D of 7
Equivalent to Example). Thereafter, in the mounting step of the multilayer ceramic chip capacitor 11, the load applied to the chip capacitor 11 is controlled to a smaller load (for example, about 0.1 (N)) than in the seventh embodiment, so that A
g paste 16 to the multilayer ceramic chip capacitor 11
And the substrate 14 is spread out.
By performing the step of curing the, the mounting state as shown in FIG. 15 is obtained.

【0042】このような構成とした本実施例による実装
方法においても前記第7実施例と同等の効果を奏するも
のであり、特に、本実施例によれば、マウント工程にお
いて積層セラミックチップコンデンサ11に加える荷重
の大きさを変化させることにより、Agペースト16と
本体チップ12並びに基板14との間の接触面積をある
程度の範囲で制御可能になるという利点がある。尚、本
実施例においても、マウント工程での荷重制御に応じ
て、Agペースト16が本体チップ12及び基板14の
少なくとも一方に接合された状態となれば、所期の目的
を達成できるものである。
The mounting method according to the present embodiment having such a structure also has the same effect as that of the seventh embodiment. In particular, according to the present embodiment, the mounting of the multilayer ceramic chip capacitor 11 in the mounting step is performed. By changing the magnitude of the applied load, there is an advantage that the contact area between the Ag paste 16 and the main chip 12 and the substrate 14 can be controlled within a certain range. Also in the present embodiment, if the Ag paste 16 is bonded to at least one of the main body chip 12 and the substrate 14 according to the load control in the mounting step, the intended purpose can be achieved. .

【0043】(第9の実施の形態)図16及び図17に
は前記第7実施例の部品実装方法に前記第8実施例とは
異なる変更を加えた本発明の第9実施例が示されてお
り、以下これについて相違部分のみ説明する。
(Ninth Embodiment) FIGS. 16 and 17 show a ninth embodiment of the present invention in which the component mounting method of the seventh embodiment is different from that of the eighth embodiment. Therefore, only the differences will be described below.

【0044】即ち、この第9実施例では、印刷工程にお
いて、図16に示すように基板14上における基板電極
23を含む領域に、Agペースト16を当該基板電極2
3のサイズよりも大きな面積となるようにスクリーン印
刷する。具体的には、Agペースト16は、例えば第7
実施例と同等の膜厚(70±20μm程度)で印刷され
るものであり、各基板電極23上から互いに近接する方
向へ寸法ΔD(例えば0.2mm程度)だけはみ出た状態
に印刷される。この後、積層セラミックチップコンデン
サ11のマウント工程においては、当該チップコンデン
サ11に加える荷重を、第7実施例より小さな荷重(例
えば0.1(N)前後)に制御することにより、Agペ
ースト16を積層セラミックチップコンデンサ11及び
基板14間で押し広げ、この後にAgペースト16を硬
化させるための工程を行うことにより、図17に示すよ
うなマウント状態とする。
That is, in the ninth embodiment, in the printing step, the Ag paste 16 is applied to the region including the substrate electrode 23 on the substrate 14 as shown in FIG.
Screen printing is performed so as to have an area larger than the size of No. 3. Specifically, the Ag paste 16 is, for example, the seventh paste.
It is printed with the same film thickness (about 70 ± 20 μm) as that of the embodiment, and is printed so as to protrude from each substrate electrode 23 by a dimension ΔD (for example, about 0.2 mm) in a direction approaching each other. Thereafter, in the mounting step of the multilayer ceramic chip capacitor 11, the load applied to the chip capacitor 11 is controlled to a smaller load (for example, about 0.1 (N)) than in the seventh embodiment, so that the Ag paste 16 is By pushing and spreading between the multilayer ceramic chip capacitor 11 and the substrate 14 and thereafter performing a process for curing the Ag paste 16, a mounting state as shown in FIG. 17 is obtained.

【0045】このような構成とした本実施例においても
前記第7実施例と同等の効果を奏するものであり、特
に、本実施例によれば、印刷工程においてAgペースト
16が基板電極23上からはみ出た状態に印刷されるか
ら、当該Agペースト16と基板14との間の接合を確
実に行い得るようになる。
In this embodiment having such a structure, the same effect as that of the seventh embodiment can be obtained. In particular, according to the present embodiment, the Ag paste 16 is applied from the substrate electrode 23 to the substrate in the printing step. Since the printing is performed so as to protrude, the bonding between the Ag paste 16 and the substrate 14 can be reliably performed.

【0046】尚、この第9実施例において、これを一部
変形した図18に示すように、基板電極23の寸法を小
さくすることも可能であり、この構成によれば、Agペ
ースト16と基板14との間の接合面積を拡大可能とな
って、両者間の接合状態をさらに強固にできる。
In the ninth embodiment, the dimensions of the substrate electrode 23 can be reduced as shown in FIG. 18 which is partially modified. According to this configuration, the Ag paste 16 and the substrate 14 can be enlarged, and the bonding state between the two can be further strengthened.

【0047】(その他の実施の形態)本発明は上記した
各実施例に限定されるものではなく、次のような変形ま
たは拡張が可能である。実装対象の面実装電子部品とし
ては、上記した各実施例で挙げた積層セラミックチップ
コンデンサ11、タンタルチップ電解コンデンサ10
1、面実装用水晶振動子102、面実装アルミ電解コン
デンサ19などに代えて、他の形式の面実装用コンデン
サや面実装用コイルなどの種々の電子部品の実装構造及
び実装方法に適用できるものである。この場合、面実装
電子部品の外殻部材の材料は、アルミナ、ガラスセラミ
ック、ガラス、チタン酸バリウム、エポキシ樹脂など、
多様な材質の中から選択できる。
(Other Embodiments) The present invention is not limited to the above embodiments, and the following modifications or extensions are possible. The surface mount electronic components to be mounted include the multilayer ceramic chip capacitor 11 and the tantalum chip electrolytic capacitor 10 described in each of the above embodiments.
1. Applicable to mounting structures and mounting methods of various types of electronic components such as surface mounting capacitors and surface mounting coils in place of the surface mounting crystal unit 102, the surface mounting aluminum electrolytic capacitor 19, etc. It is. In this case, the material of the outer shell member of the surface mount electronic component is alumina, glass ceramic, glass, barium titanate, epoxy resin, etc.
You can choose from a variety of materials.

【0048】導電性接着剤として、バインダとしてのエ
ポキシ樹脂内にAgフィラーを充填したAgペーストを
利用する構成としたが、バインダの材質及び導電性充填
フィラーの種類は適宜選択できるものである。具体的に
は、Ag、Au、AgPd、AgPt、Ni、Cu、I
r、などのうち少なくとも一つを含むフィラーが、エポ
キシ、フェノール、アクリル、ポリエステル、ポリイミ
ドなどの樹脂内に充填した構成であっても良い。
As the conductive adhesive, an Ag paste in which an Ag filler is filled in an epoxy resin as a binder is used, but the material of the binder and the type of the conductive filler can be appropriately selected. Specifically, Ag, Au, AgPd, AgPt, Ni, Cu, I
r, or a filler containing at least one of them may be filled in a resin such as epoxy, phenol, acrylic, polyester, or polyimide.

【0049】基板14の材料として96%アルミナ基板
を例に挙げたが、これとは成分比が異なるアルミナ基
板、ガラスセラミック基板、ガラス基板などの低温焼成
基板や、エポキシ、ガラスエポキシ、紙フェノール、ポ
リイミドなどの樹脂基板、或いは金属をベースとしたA
lN基板などを利用することもできる。
As a material of the substrate 14, a 96% alumina substrate was taken as an example. However, low-temperature fired substrates such as alumina substrates, glass ceramic substrates, and glass substrates having different component ratios, epoxy, glass epoxy, paper phenol, Resin substrate such as polyimide or metal-based A
An 1N substrate or the like can also be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示す概略的な縦断面図FIG. 1 is a schematic longitudinal sectional view showing a first embodiment of the present invention.

【図2】要部の配置関係を説明するための模式図FIG. 2 is a schematic diagram for explaining an arrangement relationship of main parts.

【図3】接着強度の測定結果を示す図FIG. 3 is a diagram showing a measurement result of adhesive strength.

【図4】第1の変形例を示す図1相当図FIG. 4 is a view showing a first modified example and corresponding to FIG. 1;

【図5】第2の変形例を示す図1相当図FIG. 5 is a view showing a second modified example, which corresponds to FIG. 1;

【図6】第3の変形例を示す図1相当図FIG. 6 is a view corresponding to FIG. 1, showing a third modification;

【図7】本発明の第2実施例を示す図1相当図FIG. 7 is a view corresponding to FIG. 1, showing a second embodiment of the present invention;

【図8】本発明の第3実施例を示す概略的な縦断面図及
び要部の横断面図
FIG. 8 is a schematic longitudinal sectional view showing a third embodiment of the present invention and a transverse sectional view of a main part.

【図9】本発明の第4実施例を示す図1相当図FIG. 9 is a view corresponding to FIG. 1, showing a fourth embodiment of the present invention.

【図10】本発明の第5実施例を示す図1相当図FIG. 10 is a view corresponding to FIG. 1, showing a fifth embodiment of the present invention;

【図11】本発明の第6実施例を示す図1相当図FIG. 11 is a view corresponding to FIG. 1, showing a sixth embodiment of the present invention.

【図12】本発明の第7実施例を示す部品マウント前の
状態での概略的な縦断面図
FIG. 12 is a schematic longitudinal sectional view showing a seventh embodiment of the present invention in a state before component mounting.

【図13】部品マウント後の状態での概略的な縦断面図FIG. 13 is a schematic vertical cross-sectional view in a state after component mounting.

【図14】本発明の第8実施例を示す図12相当図FIG. 14 is a view corresponding to FIG. 12, showing an eighth embodiment of the present invention;

【図15】図13相当図FIG. 15 is a diagram corresponding to FIG. 13;

【図16】本発明の第9実施例を示す図12相当図FIG. 16 is a view corresponding to FIG. 12, showing a ninth embodiment of the present invention;

【図17】図13相当図FIG. 17 is a diagram corresponding to FIG. 13;

【図18】変形例を示す図12相当図FIG. 18 is a view showing a modification and corresponding to FIG. 12;

【図19】従来例を説明するための概略的な縦断面図FIG. 19 is a schematic longitudinal sectional view for explaining a conventional example.

【符号の説明】[Explanation of symbols]

11は積層セラミックチップコンデンサ(面実装電子部
品)、12は本体チップ(外殻部材)、13は端子電
極、14は基板、15は基板電極、16はAgペースト
(導電性接着剤)、16aはAgペースト(接着剤)、
17は基板電極、18は保護膜、19は面実装アルミ電
解コンデンサ(面実装電子部品)、21はベース部(外
殻部材)、22は端子電極、23は基板電極、101は
タンタルチップ電解コンデンサ(面実装電子部品)、1
01aは端子電極、101bは外殻部材、102は面実
装用水晶振動子(面実装電子部品)、102aはセラミ
ック基板(外殻部材)、102bは端子電極、103は
面実装電子部品、103bはリード電極(端子電極)を
示す。
11 is a multilayer ceramic chip capacitor (surface mount electronic component), 12 is a main body chip (outer shell member), 13 is a terminal electrode, 14 is a substrate, 15 is a substrate electrode, 16 is an Ag paste (conductive adhesive), and 16a is Ag paste (adhesive),
17 is a substrate electrode, 18 is a protective film, 19 is a surface mount aluminum electrolytic capacitor (surface mount electronic component), 21 is a base portion (outer shell member), 22 is a terminal electrode, 23 is a substrate electrode, 101 is a tantalum chip electrolytic capacitor. (Surface mount electronic components), 1
01a is a terminal electrode, 101b is an outer shell member, 102 is a surface mount crystal oscillator (surface mount electronic component), 102a is a ceramic substrate (outer shell member), 102b is a terminal electrode, 103 is a surface mount electronic component, and 103b is 3 shows a lead electrode (terminal electrode).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5E319 AA03 AA07 AA08 AB01 AB05 AC04 AC11 BB05 BB08 BB12 CC61 CD16 GG11 5E336 AA04 BB01 BB02 BB18 BC34 CC02 CC32 CC53 EE08 GG30 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takashi Nagasaka 1-1-1 Showa-cho, Kariya-shi, Aichi F-term in DENSO Corporation (reference) 5E319 AA03 AA07 AA08 AB01 AB05 AC04 AC11 BB05 BB08 BB12 CC61 CD16 GG11 5E336 AA04 BB01 BB02 BB18 BC34 CC02 CC32 CC53 EE08 GG30

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 絶縁材料から成る外殻部材及び当該外殻
部材の表面に露出した状態の端子電極を備えた面実装電
子部品を、絶縁材料製の基板上に配置された基板電極上
に導電性接着剤を介してマウントした後に、その導電性
接着剤を硬化させるようにした電子部品の実装構造にお
いて、 前記導電性接着剤が硬化した状態で、当該導電性接着剤
に前記面実装電子部品の外殻部材に接合する部位が存す
る構成としたことを特徴とする電子部品の実装構造。
1. A surface-mounted electronic component having an outer shell member made of an insulating material and a terminal electrode exposed on the surface of the outer shell member is electrically conductive on a substrate electrode disposed on a substrate made of an insulating material. In a mounting structure of an electronic component in which the conductive adhesive is cured after mounting via the conductive adhesive, the surface-mounted electronic component is mounted on the conductive adhesive in a state where the conductive adhesive is cured. A mounting structure for an electronic component, characterized in that a part to be joined to the outer shell member is provided.
【請求項2】 絶縁材料から成る外殻部材及び当該外殻
部材の表面に露出した状態の端子電極を備えた面実装電
子部品を、絶縁材料製の基板上に配置された基板電極上
に導電性接着剤を介してマウントした後に、その導電性
接着剤を硬化させるようにした電子部品の実装構造にお
いて、 前記導電性接着剤が硬化した状態で、当該導電性接着剤
に前記基板上における前記基板電極以外の領域に接合す
る部位が存する構成としたことを特徴とする電子部品の
実装構造。
2. A surface-mounted electronic component having an outer shell member made of an insulating material and a terminal electrode exposed on the surface of the outer shell member is electrically conductive on a substrate electrode disposed on a substrate made of an insulating material. In a mounting structure of an electronic component in which the conductive adhesive is cured after mounting via the conductive adhesive, the conductive adhesive is cured and the conductive adhesive is mounted on the substrate. An electronic component mounting structure, characterized in that a part to be joined exists in a region other than a substrate electrode.
【請求項3】 絶縁材料から成る外殻部材及び当該外殻
部材の表面に露出した状態の端子電極を備えた面実装電
子部品を、絶縁材料製の基板上に配置された基板電極上
に導電性接着剤を介してマウントした後に、その導電性
接着剤を硬化させるようにした電子部品の実装構造にお
いて、 前記導電性接着剤が硬化した状態で、当該導電性接着剤
に前記面実装電子部品の外殻部材並びに前記基板上にお
ける前記基板電極以外の領域のそれぞれに接合する部位
が存する構成としたことを特徴とする電子部品の実装構
造。
3. A surface mount electronic component having an outer shell member made of an insulating material and a terminal electrode exposed on the surface of the outer shell member is electrically connected to a substrate electrode provided on a substrate made of an insulating material. In a mounting structure of an electronic component in which the conductive adhesive is cured after mounting via the conductive adhesive, the surface-mounted electronic component is mounted on the conductive adhesive in a state where the conductive adhesive is cured. Wherein the outer shell member and the region on the substrate other than the substrate electrode are provided with portions to be joined.
【請求項4】 請求項2または3記載の電子部品の実装
構造において、 前記基板電極の露出面積を相対的に小さくすることによ
り、前記導電性接着剤と前記基板との間の接触面積が相
対的に拡大するように構成したことを特徴とする電子部
品の実装構造。
4. The mounting structure for an electronic component according to claim 2, wherein a contact area between the conductive adhesive and the substrate is relatively reduced by making an exposed area of the substrate electrode relatively small. A mounting structure for an electronic component, characterized in that the mounting structure is configured so as to expand in a horizontal direction.
【請求項5】 請求項4記載の電子部品の実装構造にお
いて、 前記基板電極自体の面積が相対的に小さく設定されるこ
とを特徴とする電子部品の実装構造。
5. The electronic component mounting structure according to claim 4, wherein the area of the substrate electrode itself is set to be relatively small.
【請求項6】 請求項1ないし4の何れかに記載の電子
部品の実装構造において、 前記基板は、その上面に前記基板電極を部分的に露出さ
せた状態で覆うように形成された絶縁材料製の保護膜を
備えた構成とされ、 前記導電性接着剤は、その周縁部が前記保護膜に対して
面接触状態で接合されることを特徴とする電子部品の実
装構造。
6. The mounting structure for an electronic component according to claim 1, wherein the substrate is formed so as to cover the upper surface of the electronic component while partially exposing the substrate electrode. A mounting structure for an electronic component, comprising: a protective film formed of a conductive adhesive; and a peripheral edge of the conductive adhesive is bonded to the protective film in a surface contact state.
【請求項7】 請求項1または3記載の電子部品の実装
構造において、 前記端子電極には、前記外殻部材を露出させるための露
出窓部が少なくとも一つ形成され、この露出窓部を通じ
て前記導電性接着剤が前記外殻部材に接合されているこ
とを特徴とする電子部品の実装構造。
7. The mounting structure for an electronic component according to claim 1, wherein the terminal electrode has at least one exposure window for exposing the outer shell member, and the terminal electrode has an opening through the exposure window. An electronic component mounting structure, wherein a conductive adhesive is bonded to the outer shell member.
【請求項8】 請求項2または3記載の電子部品の実装
構造において、 前記基板電極には、前記基板を露出させるための露出窓
部が少なくとも一つ形成され、この露出窓部を通じて前
記導電性接着剤が前記基板に接合されていることを特徴
とする電子部品の実装構造。
8. The electronic component mounting structure according to claim 2, wherein at least one exposure window for exposing the substrate is formed in the substrate electrode, and the conductive window is formed through the exposure window. An electronic component mounting structure, wherein an adhesive is bonded to the substrate.
【請求項9】 請求項1ないし8の何れかに記載の電子
部品の実装構造において、 前記基板と前記外殻部材との間を前記基板電極及び端子
電極とは無関係に接合する接着剤が設けられることを特
徴とする電子部品の実装構造。
9. The mounting structure for an electronic component according to claim 1, wherein an adhesive is provided for joining the substrate and the outer shell member independently of the substrate electrode and the terminal electrode. A mounting structure for an electronic component, wherein
【請求項10】 請求項9記載の電子部品の実装構造に
おいて、 前記接着剤は、前記外殻部材側に予め塗布されたもので
あることを特徴とする電子部品の実装構造。
10. The electronic component mounting structure according to claim 9, wherein the adhesive is applied in advance to the outer shell member side.
【請求項11】 請求項9記載の電子部品の実装構造に
おいて、 前記接着剤は、前記基板側に予め塗布される導電性接着
剤であることを特徴とする電子部品の実装構造。
11. The electronic component mounting structure according to claim 9, wherein the adhesive is a conductive adhesive applied to the substrate in advance.
【請求項12】 絶縁材料から成る外殻部材及び当該外
殻部材の表面に露出した状態の端子電極を備えた面実装
電子部品を、絶縁材料製の基板上に配置された基板電極
上に導電性接着剤を介してマウントした後に、その導電
性接着剤を硬化させるようにした電子部品の実装方法に
おいて、 前記面実装電子部品のマウント工程において当該電子部
品に加える荷重を制御することによって、その後に導電
性接着剤が硬化した状態で、当該導電性接着剤に前記面
実装電子部品の外殻部材に接合する部位が存するように
したことを特徴とする電子部品の実装方法。
12. A surface mount electronic component having an outer shell member made of an insulating material and a terminal electrode exposed on the surface of the outer shell member is electrically connected to a substrate electrode disposed on a substrate made of an insulating material. After mounting via the conductive adhesive, in the mounting method of the electronic component so as to cure the conductive adhesive, by controlling the load applied to the electronic component in the mounting process of the surface-mounted electronic component, Wherein the conductive adhesive is cured so that the conductive adhesive has a portion to be joined to an outer shell member of the surface-mounted electronic component.
【請求項13】 絶縁材料から成る外殻部材及び当該外
殻部材の表面に露出した状態の端子電極を備えた面実装
電子部品を、絶縁材料製の基板上に配置された基板電極
上に導電性接着剤を介してマウントした後に、その導電
性接着剤を硬化させるようにした電子部品の実装方法に
おいて、 前記面実装電子部品のマウント工程において当該電子部
品に加える荷重を制御することによって、その後に導電
性接着剤が硬化した状態で、当該導電性接着剤に前記基
板上における前記基板電極以外の領域に接合する部位が
存するようにしたことを特徴とする電子部品の実装方
法。
13. A surface-mount electronic component having an outer shell member made of an insulating material and a terminal electrode exposed on the surface of the outer shell member is electrically connected to a substrate electrode disposed on a substrate made of an insulating material. After mounting via the conductive adhesive, in the mounting method of the electronic component so as to cure the conductive adhesive, by controlling the load applied to the electronic component in the mounting process of the surface-mounted electronic component, Wherein the conductive adhesive is cured so that the conductive adhesive has a portion to be joined to a region other than the substrate electrode on the substrate.
【請求項14】 絶縁材料から成る外殻部材及び当該外
殻部材の表面に露出した状態の端子電極を備えた面実装
電子部品を、絶縁材料製の基板上に配置された基板電極
上に導電性接着剤を介してマウントした後に、その導電
性接着剤を硬化させるようにした電子部品の実装方法に
おいて、 前記面実装電子部品のマウント工程において当該電子部
品に加える荷重を制御することによって、その後に導電
性接着剤が硬化した状態で、当該導電性接着剤に前記面
実装電子部品の外殻部材並びに前記基板上における前記
基板電極以外の領域のそれぞれに接合する部位が存する
ようにしたことを特徴とする電子部品の実装方法。
14. A surface-mount electronic component having an outer shell member made of an insulating material and a terminal electrode exposed on the surface of the outer shell member is electrically conductive on a substrate electrode disposed on a substrate made of an insulating material. After mounting via the conductive adhesive, in the mounting method of the electronic component so as to cure the conductive adhesive, by controlling the load applied to the electronic component in the mounting process of the surface-mounted electronic component, In a state where the conductive adhesive is cured, the conductive adhesive has a portion to be joined to each of the outer shell member of the surface mount electronic component and a region other than the substrate electrode on the substrate. Characteristic electronic component mounting method.
【請求項15】 請求項12ないし14の何れかに記載
の電子部品の実装方法において、 前記マウント工程に先立って、前記基板電極上に前記導
電性接着剤を比較的大きい膜厚で印刷する印刷工程とを
行うことを特徴とする電子部品の実装方法。
15. The method for mounting an electronic component according to claim 12, wherein the conductive adhesive is printed with a relatively large film thickness on the substrate electrode prior to the mounting step. And a method for mounting an electronic component.
【請求項16】 請求項12ないし15の何れかに記載
の電子部品の実装方法において、 前記基板上における前記基板電極を含む領域に、前記導
電性接着剤を当該基板電極のサイズよりも大きな面積と
なるように印刷する印刷工程と、 前記面実装電子部品をその端子電極が前記基板電極に前
記導電性接着剤を介して接するように位置決めしてマウ
ントするマウント工程を行うことを特徴とする電子部品
の実装方法。
16. The method for mounting an electronic component according to claim 12, wherein the conductive adhesive is applied to a region including the substrate electrode on the substrate in an area larger than the size of the substrate electrode. And a mounting step of positioning and mounting the surface-mounted electronic component so that its terminal electrode is in contact with the substrate electrode via the conductive adhesive. Component mounting method.
【請求項17】 請求項12ないし16の何れかに記載
の電子部品の実装方法において、 前記マウント工程では、前記基板または前記面実装電子
部品を振動させながら当該電子部品のマウント動作を行
うことを特徴とする電子部品の実装方法。
17. The electronic component mounting method according to claim 12, wherein in the mounting step, the electronic component is mounted while vibrating the substrate or the surface-mounted electronic component. Characteristic electronic component mounting method.
JP11121908A 1998-10-27 1999-04-28 Mounting structure and mounting method of electronic components Pending JP2000200953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11121908A JP2000200953A (en) 1998-10-27 1999-04-28 Mounting structure and mounting method of electronic components

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30550798 1998-10-27
JP10-305507 1998-10-27
JP11121908A JP2000200953A (en) 1998-10-27 1999-04-28 Mounting structure and mounting method of electronic components

Publications (1)

Publication Number Publication Date
JP2000200953A true JP2000200953A (en) 2000-07-18

Family

ID=26459155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11121908A Pending JP2000200953A (en) 1998-10-27 1999-04-28 Mounting structure and mounting method of electronic components

Country Status (1)

Country Link
JP (1) JP2000200953A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010510644A (en) * 2006-11-16 2010-04-02 エプコス アクチエンゲゼルシャフト Component structure
JP2015176998A (en) * 2014-03-14 2015-10-05 京セラ株式会社 Mounting structure of electronic component
JPWO2021075051A1 (en) * 2019-10-18 2021-04-22
WO2023157111A1 (en) * 2022-02-16 2023-08-24 株式会社Fuji Electrical circuit formation method, and electrical circuit formation device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010510644A (en) * 2006-11-16 2010-04-02 エプコス アクチエンゲゼルシャフト Component structure
JP2015176998A (en) * 2014-03-14 2015-10-05 京セラ株式会社 Mounting structure of electronic component
JPWO2021075051A1 (en) * 2019-10-18 2021-04-22
WO2021075051A1 (en) * 2019-10-18 2021-04-22 株式会社Fuji Component mounting method and component mounting device
JP7282906B2 (en) 2019-10-18 2023-05-29 株式会社Fuji Component mounting method and component mounting device
WO2023157111A1 (en) * 2022-02-16 2023-08-24 株式会社Fuji Electrical circuit formation method, and electrical circuit formation device

Similar Documents

Publication Publication Date Title
JP4357817B2 (en) Module with built-in circuit components
US5953814A (en) Process for producing flip chip circuit board assembly exhibiting enhanced reliability
JP4962217B2 (en) Printed wiring board and electronic device manufacturing method
JP2008060214A (en) Mounting structure of laminated ceramic electronic component
CA2412030C (en) Perimeter anchored thick film pad
JP2000200953A (en) Mounting structure and mounting method of electronic components
KR100245381B1 (en) Electronic component
US6326239B1 (en) Mounting structure of electronic parts and mounting method of electronic parts
JP3560996B2 (en) Wiring board for mounting and mounting method using the same
JPH0210571B2 (en)
JP4026267B2 (en) Electronic component mounting structure and mounting method
JP2003046216A (en) Surface-mounted electronic component, circuit board, and surface-mounted electronic component mounting structure
JPH06152114A (en) Electric circuit wiring board, manufacture thereof and electric circuit device
JP3728813B2 (en) Electronic components
JPH11177016A (en) Composite integrated circuit device
JPH11163510A (en) Mounting structure for electronic component
JP2004288661A (en) Wiring board
JPH0918123A (en) Method and structure for mounting electronic component on printed board
KR20090049015A (en) Circuit module
KR0163975B1 (en) High density passive component mounting structure for hic and the method thereof
JP2000332396A (en) Mounting structure of electronic components
JP2917537B2 (en) Mounting method of IC package for surface mounting
JP3085031B2 (en) Chip type ceramic electronic components
JPH10199745A (en) Surface mounted electronic part and circuit board and mounting method
JP2003068920A (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617