JP2001210672A - 半導体素子の実装方法 - Google Patents

Abstract

(57)【要約】 【課題】 超音波を用いてフリップチップ実装する際
に、半導体素子が劈開方向に沿って割れてしまう。 【解決手段】 端面が劈開面に対して略30〜60度の方向
に切断された面から成り、下面に劈開面に対して略30〜
60度の方向のパターンに形成された複数の突起電極２を
有する半導体素子１を、上面に突起電極２に対応する複
数の電極パッド４を有する配線基板３上に、突起電極２
を電極パッド４にそれぞれ当接させて載置した後、半導
体素子１上から端面に対して略平行または略垂直方向の
振動を印加して突起電極２を電極パッド４に接合させる
半導体素子１の実装方法である。実装時の大きな超音波
エネルギーが半導体素子１の素子材料に与えるダメージ
を大幅に軽減することができ、半導体素子１の割れの発
生を防止することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報通信分野や半導
体分野等において半導体素子を回路基板や半導体素子収
納用のパッケージ等の配線基板にいわゆるフリップチッ
プ実装法により実装するのに好適な、実装の際の信頼性
と良品率を改善したフリップチップ用半導体素子の実装
方法に関するものである。

【０００２】

【従来の技術】近年、回路基板や半導体素子収納用パッ
ケージ等の配線基板に半導体素子を搭載実装する方法と
して、いわゆるフリップチップ実装する方法が多用され
るようになっている。この方法は、一般的には、半導体
素子の実装面側の電極上に金やはんだ材料等によって突
起電極を設け、一方この半導体素子が搭載される配線基
板にはその突起電極に対向する位置に電極パッドを設け
ておき、半導体素子の突起電極と配線基板の電極パッド
とを位置合わせして半導体素子を載置した後に加熱加圧
することにより、または超音波エネルギーを用いること
により突起電極と電極パッドを接合して、半導体素子を
配線基板にいわゆるフェースダウンで実装するものであ
る。

【０００３】このようなフリップチップ実装において配
線基板の電極パッドと半導体素子の突起電極を接合して
機械的かつ電気的に接続する方法には、様々な方法が用
いられている。

【０００４】例えば図２（ａ）に側面図で示すように、
半導体素子１の下面に形成された突起電極２の先端に例
えば銀ペースト５を塗布して配線基板３の搭載部に形成
された電極パッド４と当接させて載置した後、同図
（ｂ）に同様の側面図で示すように、半導体素子１の上
からツール６により加熱加圧して突起電極２と電極パッ
ド４とを銀ペースト５を介して接続する方法がある。

【０００５】さらに、図３に斜視図で示すように、半導
体素子１の突起電極２を金で形成し、配線基板３の搭載
部に形成された電極パッド４も金で形成して、銀ペース
トやはんだ材料を用いずに突起電極２と電極パッド４と
を位置合わせして、半導体素子１上から突起電極２と電
極パッド４とに超音波をかけることが可能なツール（図
示せず）により超音波を印加して、超音波と加熱のみで
接続する方法もある。この時、シリコン等の比較的強度
のある半導体素子を実装していたことと、実装機のツー
ルや基板の配置方法や装置の構造上の制約、ならびに半
導体素子と基板との位置再現性のため、また、半導体素
子作製プロセスにおいて図４に平面図で示す様に半導体
ウエハ上で結晶の劈開面の方向10に沿って形成される従
来の半導体素子１の素子配置の関係で、図３中に矢印で
示した超音波をかける方向、すなわち超音波の振動方向
12は、通常、半導体素子１の端面をなす、半導体素子１
の製造過程における素子材料の劈開面の方向10（同図中
に他の矢印で示した）と同じ方向となるように、すなわ
ち超音波をその振動方向が半導体素子１の端面（劈開
面）に対して平行または垂直になるようにしてかけるよ
うに設定されている。

【０００６】一方、マイクロ波やミリ波といった高周波
帯で使用される半導体素子のフリップチップ実装におい
て重要な点としては、半導体素子に対しては素子面に実
装や封止のための樹脂を付着させず特性に悪影響を与え
ないことであり、その他、信頼性が良いこと、実装に要
する時間が短いこと等が挙げられる。

【０００７】そのような理由から、図３に示した実装方
法、すなわち半導体素子１の突起電極２を金で形成し配
線基板３の搭載部に形成された電極パッド４も金で形成
して、銀ペーストやはんだ材料を用いずに超音波と加熱
のみで突起電極２と電極パッド４とを接合する方法は、
半導体素子１の特性に悪影響を与える樹脂を用いずに実
装が可能であり、また実装に要する時間が短くてすむた
め、非常に有望な実装方法である。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
ような従来のフリップチップ用半導体素子の製造方法に
おいては、半導体素子１に金等からなる突起電極２を搭
載するためには、ワイヤボンディングの金ボールを半導
体素子１の電極に付けてからそのワイヤを切断するとい
う方法を用いることが一般的であるため、半導体素子１
の超音波を印加する工程として突起電極２の形成時に半
導体素子１の電極の数と同じ数だけの回数の超音波を印
加する工程と、突起電極２を形成した半導体素子１を配
線基板３に実装する時に大きな超音波エネルギーを印加
する工程とが必要となる。

【０００９】この時、突起電極２の形成の時に超音波を
かける方向と、半導体素子１と配線基板を接続する時に
超音波をかける方向とは、前述の理由等から、それぞれ
半導体素子１の端面となっている劈開面に対して超音波
の振動方向が平行または垂直になるように設定されてい
る。つまり、半導体素子１の素子材料の劈開面と同じ方
向の振動の超音波をかけることとなっている。このため
に、突起電極２の形成の時にかける電極数分の回数の超
音波エネルギーと、それよりはるかに大きい、半導体素
子１の突起電極２と配線基板３の電極パッド４とを接合
する時にかける超音波エネルギーとが、それぞれ半導体
素子１の劈開方向と同じ方向に与えられることとなり、
それによって半導体素子１の素子材料にダメージが与え
られる結果、半導体素子１を配線基板３に超音波エネル
ギーを用いてフリップチップ実装する際に半導体素子１
が他の劈開方向に沿って割れてしまうことがあるという
問題点があった。

【００１０】本発明は上記従来技術における問題点に鑑
みてなされたものであり、その目的は、超音波のエネル
ギーを用いて半導体素子を配線基板上にフリップチップ
実装する際に半導体素子が割れてしまうという問題点を
改善して、信頼性の高い半導体素子の実装方法を提供す
ることにある。

【００１１】

【課題を解決するための手段】本発明の半導体素子の実
装方法は、端面が劈開面に対して略30〜60度の方向に切
断された面から成り、下面に前記劈開面に対して略30〜
60度の方向のパターンに形成された複数の突起電極を有
する半導体素子を、上面に前記突起電極に対応する複数
の電極パッドを有する配線基板上に、前記突起電極を前
記電極パッドにそれぞれ当接させて載置した後、前記半
導体素子上から前記端面に対して略平行または略垂直方
向の振動を印加して前記突起電極を前記電極パッドに接
合させることを特徴とするものである。

【００１２】

【発明の実施の形態】本発明の半導体素子の実装方法に
よれば、半導体素子の突起電極を配線基板上の電極パッ
ドに位置合わせして、半導体素子をフェイスダウンにて
超音波を用いて突起電極を電極パッドに接合する実装方
法において、半導体素子の端面が素子材料の劈開面に対
して略30度〜60度の方向に切断されており、同様に素子
の突起電極のパターンが劈開面に対して略30度〜60度の
方向にパターン形成されているものとし、この半導体素
子にする超音波の振動方向を端面に対して略平行または
垂直としたことにより、半導体素子の材料の劈開面と超
音波の振動方向とが略30〜60度となって、超音波エネル
ギーが劈開面に対して斜めにかかることになるために、
従来の実装方法のように、突起電極形成時に電極数分の
回数だけ印加される超音波エネルギーと、それよりもは
るかに大きい半導体素子と配線基板とを接続する実装時
の超音波エネルギーとが、いずれも半導体素子の劈開方
向と同じに方向に与えられることとなって半導体素子の
大きなダメージが与えられる場合と比較して、半導体素
子材料に与えるダメージを大幅に軽減することができ
る。その結果、半導体素子を配線基板に実装する時の超
音波エネルギーが半導体素子に与えるダメージを少なく
して半導体素子の割れ等の不具合発生を防止することが
でき、高い良品率で、かつ高い信頼性で半導体素子を実
装することができる。

【００１３】以下、図面に基づいて本発明を詳細に説明
する。図１は本発明の半導体素子の実装方法の実施の形
態の一例を示す、図３と同様の斜視図である。図１にお
いて、１はその端面が素子材料の劈開面に対して略30度
〜60度の方向に切断された面から成る半導体素子、２は
半導体素子１の下面に同様に劈開面に対して略30度〜60
度の方向の方向のパターンに形成された複数の突起電
極、３は絶縁基板上に所定の回路配線が形成されて成る
配線基板、４は配線基板の上面に半導体素子１の突起電
極２にそれぞれ対応させて形成された複数の電極パッド
である。図１では、各突起電極２をそれぞれ対応する電
極パッド４に当接させて、半導体素子１を配線基板３上
に載置した状態を示している。

【００１４】また、11は半導体素子１の端面から略30度
〜60度の方向、すなわち半導体素子１の材料の劈開面の
方向を示す矢印であり、12は本発明の実装方法において
突起電極２を電極パッド４に接合させる際に半導体素子
１上から所定のツール（図示せず）により超音波をかけ
る方向、すなわち印加する超音波の振動方向を示す矢印
である。

【００１５】そして、本発明の実装方法においては、こ
の超音波の振動方向12を、半導体素子１の端面に対して
略平行または垂直となるように設定して、超音波の振動
方向12を半導体素子１の劈開面の方向に対して水平方向
で見て略30〜60°の角度となるように設定して、超音波
を印加するようにしている。

【００１６】本発明によれば、このように半導体素子１
の端面を劈開面の方向11に対して略30〜60度に設定し、
超音波方向12を素子端面に対して略平行または垂直に設
定して印加して突起電極２を電極パッド４に接合させる
ことから、半導体素子１の実装時に印加される大きな超
音波エネルギーが半導体素子１の劈開面と同じ方向に与
えられることがなく、半導体素子１の素子材料に与える
ダメージを大幅に軽減させることができるため、半導体
素子１の割れ等の不具合を発生させることなく突起電極
２を電極パッド４に接合させることができ、しかも、半
導体素子１の特性に悪影響を与える恐れのある樹脂を用
いる必要もなく、信頼性の高い実装状態を提供すること
ができるものとなる。また、実装時間も加熱加圧による
実装に比べて短く、量産性に優れた実装方法である。

【００１７】本発明の半導体素子の実装方法において、
半導体素子１の端面の方向は、図５に図４と同様の平面
図で示すように、半導体素子1の作製プロセスにおい
て、劈開面の方向11を考慮してウエハ上に半導体素子１
を配置して個々に切断することにより、半導体素子1の
端面を劈開面に対して略30〜60度の方向に切断された面
から成るものとすることができる。この半導体素子1の
端面は、最適には劈開面に対して略45度の方向に設定す
る。

【００１８】この半導体素子１の端面の方向が劈開面の
方向11に対して略30度を下回ると、あるいは略60度を上
回ると、印加される超音波の振動方向12に対して劈開面
の方向11が略30度を下回り、あるいは略60度を上回るこ
ととなり、半導体素子１の劈開方向にかかる超音波エネ
ルギーの成分が大きくなって、突起電極２を電極パッド
４に接合するのに必要な超音波エネルギーを印加するこ
とにより半導体素子１の割れを発生させやすくなる傾向
があり、高い良品率でかつ高い接続信頼性で半導体素子
１を配線基板３上に実装することが困難となる傾向があ
る。

【００１９】なお、半導体素子１の劈開面の方向11を超
音波の振動方向12に対して略45度とした場合は、突起電
極２を電極パッド４に接合させるために超音波を印加す
る際に、半導体素子の劈開面の方向11にかかる超音波エ
ネルギーの成分を従来の実装方法に対してほぼ70％まで
軽減させることができ、半導体素子１の割れの発生をほ
ぼ皆無とすることができるとともに、良品率・接続信頼
性および量産性に極めて優れた実装を行なうことができ
るものとなる。

【００２０】本発明の半導体素子の実装方法において、
半導体素子１には、単結晶材料で作製され劈開面に対し
て略30度〜60度の方向でのダイシング等の分割により各
素子に切り分けられるもの、例えば、ガリウム砒素（Ｇ
ａＡｓ）等からなる半導体素子が好適に用いられる。

【００２１】半導体素子１の下面に形成される突起電極
２には、超音波により配線基板３に形成された電極パッ
ド４の材料と接合するような性質で、突起電極２として
形成可能なもの、例えば、金やアルミニウム等が好適に
用いられる。

【００２２】配線基板３は、セラミック多層配線基板や
有機絶縁材料を用いた多層配線基板・厚膜配線基板と薄
膜配線基板とを組み合せたもの等の各種配線基板や半導
体素子収納用パッケージ等の、絶縁基板あるいは絶縁基
体に所定の回路配線が形成されて成るものであり、半導
体素子１の実装用基板として用いられるものである。

【００２３】配線基板３の上面に半導体素子１の突起電
極２にそれぞれ対応させて形成される電極パッド４に
は、半導体素子１に形成した突起電極２が超音波により
接合するような性質のもの、例えば、金・銀・アルミニ
ウム等の電極配線材料が好適に用いられる。これらは、
突起電極２の材料と配線基板３の電極パッド４の材料と
の組合せにより選択し決定する必要がある。

【００２４】

【実施例】次に、本発明の半導体装置の実装方法につい
て具体例を説明する。まず、配線基板として厚さ0.2ｍ
ｍのセラミック基板を用い、この基板の半導体素子搭載
部分に、半導体素子の下面に形成された突起電極と対向
する位置に膜厚５μｍの金から成る電極パッドを設け
た。また、電極パッドの他に同じく膜厚５μｍの金から
成るバイアス配線および高周波信号伝送用のＲＦ配線も
設けた。一方、半導体素子は、素子材料が厚さ0.1ｍｍ
のＧａＡｓ単結晶であり、その下面に直径が60μｍの金
から成る複数の突起電極が形成されたものを用意した。
なお、この半導体素子には、端面が素子材料の劈開面に
対して略45度で切断されたものを用いた。

【００２５】そして、この半導体素子と配線基板とを用
い、基板を200℃に加熱しながら、半導体素子を位置合
わせして各突起電極を対応する電極パッドに当接させ、
超音波をその振動方向が半導体素子の端面に対して平行
になるように、つまり素子材料の劈開面に対して略45度
になるように印加することにより、突起電極を電極パッ
ドに接合して半導体素子をフリップチップ実装し、本発
明の半導体素子の実装方法による実装試料Ａを作製し
た。

【００２６】また、比較例として、端面が素子材料の劈
開面と同じ方向に切断された従来の半導体素子および上
記と同じ配線基板を用いて、超音波をその振動方向が半
導体素子の劈開面である端面のうち長辺に対して垂直に
なるようにして印加することにより、従来の半導体素子
の実装方法による実装試料Ｂを作製した。

【００２７】さらに、上記比較例と同じ端面が素子材料
の劈開面と同じ方向に切断された従来の半導体素子およ
び配線基板を用いて、超音波をその振動方向が半導体素
子の劈開面である端面のうち長辺に対して水平（平行）
になるようにして印加することにより、従来の半導体素
子の実装方法による実装試料Ｃも作製した。

【００２８】そして、これら各実装試料Ａ・ＢおよびＣ
について実装後の半導体素子の割れの発生と超音波強度
との関係を調べた。この結果を表１に示す。

【００２９】

【表１】

【００３０】表１は、印加した超音波の振動方向毎に、
超音波強度と半導体素子の割れの発生との関係を示すも
のであり、３段階の超音波強度について、それぞれの試
料において半導体素子の割れが無かった場合を○で、割
れが発生した場合を×で示している。この結果よりわか
るように、超音波の振動方向の違いで半導体素子が割れ
た場合と正常に実装できた場合との差が生じており、本
発明の実装方法による実装試料Ａによれば、従来の実装
方法による試料ＢおよびＣに比べて、割れの発生が無
く、半導体素子に対する超音波エネルギーによるダメー
ジを十分に軽減できている。

【００３１】なお、試料Ａにおいては、いずれの超音波
強度による突起電極と電極パッドとの接合強度も、従来
の実装方法と同等程度の十分な強度であった。

【００３２】また、試料Ａに対して、端面の切断方向を
半導体素子材料の劈開面に対して略30度〜60度の範囲で
設定したものを同様に実装し評価したところ、いずれも
素子の割れは無く、十分な接合強度を有する実装状態で
あった。さらに、端面の切断方向を半導体素子材料の劈
開面に対して20度および70度に設定して同様に実装し評
価したところ、超音波強度が大の場合に半導体素子の割
れが発生しやすくなる傾向が見られた。

【００３３】これにより、本発明の半導体素子の実装方
法によれば、高い良品率で、かつ高い接続信頼性を有す
る半導体素子の実装が可能となることが確認できた。

【００３４】なお、以上はあくまで本発明の実施の形態
の例示であって、本発明はこれらに限定されるものでは
なく、本発明の要旨を逸脱しない範囲で種々の変更や改
良を加えることは何ら差し支えない。例えば、半導体素
子に超音波を印加して突起電極を電極パッドに接合する
際に、より良好な接合状態を得るために加熱を併用して
も良いことは言うまでもない。また、突起電極の形成方
法としてワイヤボンディングによるボールを用いず、メ
ッキ法や印刷法等を用いてもよい。

【００３５】

【発明の効果】本発明の半導体素子の実装方法によれ
ば、端面が劈開面に対して略30〜60度の方向に切断され
た面から成り、下面に前記劈開面に対して略30〜60度の
方向のパターンに形成された複数の突起電極を有する半
導体素子を、上面に前記突起電極に対応する複数の電極
パッドを有する配線基板上に、前記突起電極を前記電極
パッドにそれぞれ当接させて載置した後、前記半導体素
子上から前記端面に対して略平行または略垂直方向の振
動を印加して前記突起電極を前記電極パッドに接合させ
ることから、半導体素子の劈開面と超音波の振動方向と
が略30〜60度となって超音波エネルギーが劈開面に対し
て斜めにかかることとなるために、半導体素子と配線基
板とを接続する実装時の大きな超音波エネルギーが半導
体素子の素子材料に与えるダメージを大幅に軽減するこ
とができ、その結果、半導体素子の割れ等の不具合発生
を防止することができ、高い良品率で、かつ高い信頼性
で半導体素子を実装することができた。

【００３６】また、実装に際して半導体素子の特性に悪
影響を与えるおそれのある樹脂を用いる必要もなく、信
頼性の高い実装状態を提供することができ、実装時間も
加熱加圧による実装に比べて短く、量産性にも優れてい
る。

【００３７】以上により、本発明によれば、超音波のエ
ネルギーを用いて半導体素子を配線基板上にフリップチ
ップ実装する際に半導体素子が割れてしまうという問題
点を改善して、信頼性の高い半導体素子の実装方法を提
供することができた。

【図面の簡単な説明】

【図１】本発明の半導体素子の実装方法の実施の形態の
一例を示す斜視図である。

【図２】(a)および(b)は、それぞれ半導体素子のフリッ
プチップ実装の工程を説明するための側面図である。

【図３】従来の半導体素子の実装方法の例を示す斜視図
である。

【図４】従来の半導体素子の実装方法に用いる半導体素
子の、ウエハ上における素子配置を示す平面図である。

【図５】本発明の半導体素子の実装方法に用いる半導体
素子の、ウエハ上における素子配置を示す平面図であ
る。

【符号の説明】

１・・・・・半導体素子 ２・・・・・突起電極 ３・・・・・配線基板 ４・・・・・電極パッド 11・・・・・半導体素子１の劈開面の方向 12・・・・・超音波の振動方向

Claims (1)

【特許請求の範囲】
1. 【請求項１】 端面が劈開面に対して略３０〜６０度の
   方向に切断された面から成り、下面に前記劈開面に対し
   て略３０〜６０度の方向のパターンに形成された複数の
   突起電極を有する半導体素子を、上面に前記突起電極に
   対応する複数の電極パッドを有する配線基板上に、前記
   突起電極を前記電極パッドにそれぞれ当接させて載置し
   た後、前記半導体素子上から前記端面に対して略平行ま
   たは略垂直方向の振動を印加して前記突起電極を前記電
   極パッドに接合させることを特徴とする半導体素子の実
   装方法。