JP2001210640A - 半導体の保護膜の形成方法 - Google Patents

半導体の保護膜の形成方法

Info

Publication number
JP2001210640A
JP2001210640A JP2000018612A JP2000018612A JP2001210640A JP 2001210640 A JP2001210640 A JP 2001210640A JP 2000018612 A JP2000018612 A JP 2000018612A JP 2000018612 A JP2000018612 A JP 2000018612A JP 2001210640 A JP2001210640 A JP 2001210640A
Authority
JP
Japan
Prior art keywords
semiconductor
inp
protective film
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000018612A
Other languages
English (en)
Inventor
Toshimitsu Akane
俊光 茜
Koji Sugioka
幸次 杉岡
Katsumi Midorikawa
克美 緑川
J Dobousuki Yan
ジェイ ドボウスキ ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIKEN Institute of Physical and Chemical Research
Original Assignee
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN Institute of Physical and Chemical Research filed Critical RIKEN Institute of Physical and Chemical Research
Priority to JP2000018612A priority Critical patent/JP2001210640A/ja
Priority to EP01300686A priority patent/EP1120821A3/en
Priority to CA002332739A priority patent/CA2332739A1/en
Priority to US09/769,386 priority patent/US6432848B2/en
Publication of JP2001210640A publication Critical patent/JP2001210640A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】半導体の表面に形成することが容易であって、
しかも半導体の表面との結合力が強く安定であり、さら
にはそれのみを選択的に除去することが容易であり、か
つ、汚染度の低い半導体の保護膜の形成方法を提供す
る。 【解決手段】窒素原子を半導体の表面に導入し、窒素原
子を導入された半導体の表面近傍の半導体の構成元素と
窒素原子とを化合させて、半導体の表面に半導体の構成
元素と窒素原子との化合物たる窒化化合物を形成し、窒
化化合物を半導体の表面の保護膜とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体の保護膜の
形成方法に関し、さらに詳細には、Ｓｉ（シリコン）や
Ｇｅ（ゲルマニウム）などの元素半導体や、ＩＩＩ−Ｖ
族化合物半導体あるいはＩＩ−ＶＩ化合物族半導体のよ
うな化合物半導体などの各種の半導体に用いて好適であ
り、特に、ＩＩＩ−Ｖ族化合物半導体にとって極めて有
効な半導体の保護膜の形成方法に関する。
【０００２】
【発明の背景】従来より、ＩｎＰ（燐化インジウム）に
格子整合するＩｎＧａＡｓＰ四元混晶系の化合物半導体
は、バンドギャップを１．３５ｅＶから０．７２ｅＶま
で変化させることができることから、長波長半導体レー
ザー素子への応用が可能であることが知られている。
【０００３】また、ＩｎＰは、高い飽和ドリフト速度を
有することから、超高速ＦＥＴへの応用も可能であるこ
とが知られている。
【０００４】さらに、ＩｎＰに格子整合するＩｎ
０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．５３Ｇａ０．４７
Ａｓヘテロ接合を用いたＨＥＭＴ（Ｈｉｇｈ−Ｅｌｅｃ
ｔｒｏｎＭｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）
は、伝導帯に０．５３ｅＶという大きなバンドオフセッ
トが得られるので、効率的な二次元電子ガス（２ＤＥ
Ｇ）の形成による超高速動作が可能であることが知られ
ている。
【０００５】このように、ＩｎＰならびにその関連物質
によってデバイスを形成することにより、ＧａＡｓ（砒
化ガリウム）系の物質により形成されたデバイスを越え
る性能を発揮できることが期待されている。
【０００６】ところで、ＩｎＰのような化合物半導体や
Ｇｅのような元素半導体などの各種の半導体において
は、「ＳｉにおけるＳｉＯ２（二酸化シリコン）」、即
ち、「Ｓｉの表面において保護膜として形成された酸化
膜たるＳｉＯ２」と同様な、半導体の表面に形成するこ
とが容易であって、しかも半導体の表面との結合力が強
く安定であり、さらにはそれのみを選択的に除去するこ
とが容易な保護膜は存在していなかった。
【０００７】特に、ＩｎＰなどのＩＩＩ−Ｖ族化合物半
導体に関しては、その表面に形成された酸化膜（即ち、
ＩＩＩ−Ｖ族化合物半導体の構成元素の酸化膜であ
る。）は、逆方向リーク電流増加などの電気特性劣化を
招くことが知られており、酸化膜を保護膜として用いる
ことは好ましくない。
【０００８】従って、こうしたＩＩＩ−Ｖ族化合物半導
体の表面を保護して安定化を図るためには、その表面を
化学的に不活性化させるという手法が従来よりとられて
きている。
【０００９】従来のＩＩＩ−Ｖ族化合物半導体の表面を
不活性化させるという手法としては、例えば、ＧａＡ
ｓ、ＧａＰ（燐化ガリウム）あるいはＩｎＰのウエハに
関しては、Ｓ（硫黄）を含有する溶液中で処理を行った
り、Ｓ（硫黄）を含有するガス中で処理を行ったりする
ことによって、ウエハ表面における構成元素の未結合手
を硫黄で終端する「硫黄処理」が広く知られている。
【００１０】しかしながら、上記した「硫黄処理」は、
硫黄の使用による汚染を招来するという問題点があっ
た。
【００１１】また、「硫黄処理」を硫黄を含有する溶液
中で行う場合には、重金属汚染や使用済みの溶液（廃
液）処理などの汚染問題もあった。
【００１２】このため、半導体の表面に形成することが
容易であって、しかも半導体の表面との結合力が強く安
定であり、さらにはそれのみを選択的に除去することが
容易であり、かつ、汚染度の低い半導体の保護膜の形成
方法の提案が強く要望されていた。
【００１３】
【発明が解決しようとする課題】本発明は、上記したよ
うな従来の技術に対する要望に鑑みてなされたものであ
り、その目的とするところは、半導体の表面に形成する
ことが容易であって、しかも半導体の表面との結合力が
強く安定であり、さらにはそれのみを選択的に除去する
ことが容易であり、かつ、汚染度の低い半導体の保護膜
の形成方法を提供しようとするものである。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、他の元素との結合力が強いとともに汚染
度の低い窒素（Ｎ）を半導体の表面に導入することによ
り、半導体の表面近傍の構成元素と窒素原子とを化合さ
せて、半導体の表面に化学的に不活性化した化合物たる
窒化化合物を形成し、この窒化化合物を半導体の表面の
保護膜としたものである。
【００１５】こうした本発明は、例えば、化合物半導体
を用いた光学デバイスや電子デバイスの一般的な表面の
保護膜の形成方法として利用することができるものであ
り、特に、半導体レーザーの共振器面の酸化防止のため
の保護膜の形成方法として利用することができるもので
ある。
【００１６】ここで、本発明のうち請求項１に記載の発
明は、窒素原子を半導体の表面に導入し、上記窒素原子
を導入された上記半導体の表面近傍の上記半導体の構成
元素と上記窒素原子とを化合させて、上記半導体の表面
に上記半導体の構成元素と上記窒素原子との化合物たる
窒化化合物を形成し、上記窒化化合物を上記半導体の表
面の保護膜とするようにしたものである。
【００１７】即ち、本発明のうち請求項１に記載の発明
によれば、単に半導体の表面に窒素を供給することによ
り窒化化合物の保護膜が形成されるので、半導体の表面
に極めて容易に保護膜を形成することができ、しかも窒
素は半導体を構成する他の元素との結合力が強く安定で
ある。
【００１８】また、酸溶液で洗浄処理するという容易な
処理により、半導体の表面から窒化化合物の保護膜のみ
を選択的に除去することができる。
【００１９】なお、窒素は硫黄などのような汚染の原因
となる物質ではないので汚染の心配がなく、しかも溶液
を必要としないドライプロセスにより保護膜の形成を行
うことができるので、使用済みの溶液（廃液）の処理を
行う必要がない。
【００２０】また、本発明のうち請求項２に記載の発明
は、構成元素として窒素原子を含むガス中に半導体を配
置し、上記半導体の表面を加熱処理することによって、
上記ガス中に含まれる窒素原子を上記半導体の表面に導
入し、上記ガス中に含まれる窒素原子を導入された上記
半導体の表面近傍の上記半導体の構成元素と上記ガス中
に含まれる窒素原子とを化合させて、上記半導体の表面
に上記半導体の構成元素と上記ガス中に含まれる窒素原
子との化合物たる窒化化合物を形成し、上記窒化化合物
を上記半導体の表面の保護膜とするようにしたものであ
る。
【００２１】ここで、上記半導体の表面の加熱処理は、
本発明のうち請求項３に記載の発明のように、上記半導
体の表面が瞬時に加熱された後に瞬時に冷却され、上記
半導体の表面の温度を低温に維持する瞬間加熱処理とす
ることができる。
【００２２】また、上記瞬間加熱処理は、本発明のうち
請求項４に記載の発明のように、上記半導体の表面に所
定周波数および所定フルエンスのパルスレーザー光を所
定パルス数照射することにより行うようにすることがで
きる。
【００２３】また、上記半導体は、本発明のうち請求項
５に記載の発明のように、ＩＩＩ−Ｖ族化合物半導体と
することができる。
【００２４】また、本発明のうち請求項６に記載の発明
は、構成元素として窒素原子を含むガスであるアンモニ
アガス中に半導体としてＩＩＩ−Ｖ族化合物半導体であ
るＩｎＰを配置し、上記ＩｎＰの表面に所定周波数およ
び所定フルエンスのパルスレーザー光を所定パルス数照
射することにより、上記ＩｎＰの表面の温度を低温に維
持しながら加熱処理することによって、上記アンモニア
ガス中に含まれる窒素原子を上記ＩｎＰの表面に導入
し、上記アンモニアガス中に含まれる窒素原子を導入さ
れた上記ＩｎＰの表面近傍の上記ＩｎＰの構成元素であ
るＩｎおよびＰと上記アンモニアガス中に含まれる窒素
原子とをそれぞれ化合させて、上記ＩｎＰの表面に上記
ＩｎＰの構成元素であるＩｎおよびＰと上記アンモニア
ガス中に含まれる窒素原子との化合物たるＩｎＮｘとＰ
Ｎｘとの薄膜を形成し、上記ＩｎＮ ｘとＰＮｘとの薄膜
を上記Ｉｎｐの表面の保護膜とするようにしたものであ
る。
【００２５】
【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明による半導体の保護膜の形成方法の実施の形
態の一例を詳細に説明する。
【００２６】本発明による半導体の保護膜の形成方法の
実施の形態の一例においては、窒素を半導体の表面に導
入することにより、半導体の表面近傍の構成元素と窒素
原子とを化合させて、半導体の表面に化学的に不活性化
した化合物として窒化化合物の薄膜を形成し、この窒化
化合物の薄膜を半導体の表面の保護膜とするようになさ
れている。
【００２７】こうした半導体の表面に形成された窒化化
合物の薄膜により、大気中での半導体の表面の酸化を防
止することができるので、当該窒化化合物の薄膜は保護
膜としての機能を十分に果たしているものである。
【００２８】なお、本発明における保護膜が形成される
半導体としては、元素半導体や化合物半導体などの各種
の半導体がその対象となるが、以下に説明する実施の形
態においては、本発明の理解を容易にするために、保護
膜が形成される半導体としてＩＩＩ−Ｖ族化合物半導体
であるＩｎＰを用いた場合を例示して説明する。
【００２９】まず、図１には、本発明による半導体の保
護膜の形成方法を実施するための装置構成の一例の概念
構成説明図が示されている。
【００３０】この図１に示す装置は、構成元素として窒
素原子を含むガスとしてアンモニアガスを用い、常圧
（７６０Ｔｏｒｒ）のアンモニアガス雰囲気中でパルス
レーザー光を半導体（この実施の形態においては、Ｉｎ
Ｐ基板とする。）に照射して加熱する処理（以下、「レ
ーザー照射処理」と適宜に称する。）を行うためのレー
ザー照射装置であり、パルスレーザー光を発生するＫｒ
Ｆエキシマレーザー発振装置１０と、ＫｒＦエキシマレ
ーザー発振装置１０から出射されたパルスレーザー光の
レーザーエネルギーを調整するためのレーザーエネルギ
ー調整用ミラー１２と、レーザーエネルギー調整用ミラ
ー１２から出射されたパルスレーザー光を後述するプロ
ジェクションシステム１６へ入射するためのミラー１４
と、ミラー１４を介して入射されたパルスレーザー光の
レーザーエネルギー密度を均一化するとともにその照射
領域を設定するプロジェクションシステム１６と、合成
石英窓１８を有してプロジェクションシステム１６から
出射されたパルスレーザー光を内部に入射可能になされ
ているとともに当該内部に配設された試料台２０上に試
料２２として半導体（この実施の形態においては、Ｉｎ
Ｐ基板とする。）を載置した真空チャンバー２４とを有
している。
【００３１】そして、真空チャンバー２４内の試料台２
０上に載置された試料２２に、合成石英窓１８を介して
プロジェクションシステム１６から出射されたパルスレ
ーザー光が照射されるように、それぞれが位置設定され
ている。
【００３２】また、真空チャンバー２４には、ターボ分
子ポンプ２６、ロータリーポンプ２８、バルブ３０、バ
ルブ３２、圧力計３４などから構成される公知の真空シ
ステムが接続されており、必要に応じて真空チャンバー
２４内を真空状態に設定することができるようになされ
ている。
【００３３】さらに、真空チャンバー２４には、窒素ガ
ス（Ｎ２）を封入したガスボンベ（図示せず）またはア
ンモニアガス（ＮＨ３）を封入したガスボンベ（図示せ
ず）から、切り換えバルブ（図示せず）などを介して窒
素ガスまたはアンモニアガスを選択的に真空チャンバー
２４内に導入するためのパイプライン３６が接続されて
おり、バルブ３８の開閉により適宜に真空チャンバー２
４内に窒素ガスまたはアンモニアガスを導入することが
できるようになされている。
【００３４】また、上記したプロジェクションシステム
１６は、ミラー１４を介して入射されたパルスレーザー
光の光路を屈曲させるためのミラー１６ａと、ミラー１
６ａによって光路を屈曲されたパルスレーザー光のレー
ザーエネルギー密度を均一化するフライズアイ型レーザ
ーエネルギー密度均一化素子１６ｂと、フライズアイ型
レーザーエネルギー密度均一化素子１６ｂから出射され
たパルスレーザー光の光路を屈曲させるためのミラー１
６ｃ、ミラー１６ｄと、ミラー１６ｄによって光路を屈
曲されたパルスレーザー光を通過させることによって該
パルスレーザー光の照射領域（この実施の形態において
は、２．２ｍｍ×２．２ｍｍ（レーザー照射処理を行う
場合）または４ｍｍ×４ｍｍ（レーザー照射処理後の測
定などを行う場合）である。）を設定するための開口部
を備えたアパーチャー１６ｅと、アパーチャー１６ｅの
開口部を通過して照射領域を設定されたパルスレーザー
光を集光するためのコンデンサーレンズ１６ｆと、コン
デンサーレンズ１６ｆによって集光したパルスレーザー
光をチャンバー２４の合成石英窓１８へ向けて出射する
ためのプロジェクションレンズ１６ｇとを有している。
【００３５】なお、符号４０は、真空チャンバー２４内
の圧力を測定するための圧力計である。
【００３６】以上の構成において、保護膜を形成する対
象の半導体たる試料２２として、ＩｎＰ基板を用いた場
合について説明する。
【００３７】まず、試料２２としてのＩｎＰ（１００）
基板（ＩｎＰ基板として、ＩｎＰ（１００）基板を用い
て実験した。）を、「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：
４」の酸溶液を用いて常温で３分間洗浄した。
【００３８】この洗浄を終了すると直ちに、試料２２と
してのＩｎＰ（１００）基板を真空チャンバー２４内の
試料台２０上に載置し、それからパイプライン３６を介
して真空チャンバー内に窒素ガスを導入してＮ２パージ
する。
【００３９】このＮ２パージの後に、パイプライン３６
を介して真空チャンバー内にアンモニアガスを導入して
７６０Ｔｏｒｒの圧力で充填し、ＫｒＦエキシマレーザ
ー発振装置１０から出射されるパルスレーザー光をＩｎ
Ｐ（１００）基板の表面に照射して、ＩｎＰ（１００）
基板の表面を加熱するものである。
【００４０】このようにすると、図２に示すように、試
料２２たるＩｎＰ（１００）基板のパルスレーザー光を
照射された表面領域近傍の構成元素と窒素原子とが化合
して、ＩｎＰ（１００）基板のパルスレーザー光を照射
された表面領域近傍が窒化されて、ＩｎＰ（１００）基
板の表面に化学的に不活性化した化合物たる窒化化合物
としてＩｎＮｘとＰＮｘとの薄膜（ＩｎＮｘ−ＰＮｘ薄
膜）が形成される。
【００４１】こうしてＩｎＰ（１００）基板の表面に形
成された窒化化合物のＩｎＮｘ−ＰＮｘ薄膜は、大気中
でのＩｎＰ（１００）基板の表面の酸化を防止すること
ができるので、ＩｎＰ（１００）基板の表面の保護膜と
なるものである。
【００４２】なお、上記したＩｎＮｘ−ＰＮｘ薄膜は相
分離して形成されることになるものと推測されるが、こ
の点については実験結果を参照しながら後述する。
【００４３】次に、図１に示す装置において、ＫｒＦエ
キシマレーザー発振装置１０から出射されるパルスレー
ザー光の周波数を「１Ｈｚ」とし、フルエンス（Ｅｄ）
を「８０ｍＪ／ｃｍ２」とし、照射パルス数を「照射パ
ルス数ｎ＝５００〜２５００」と変化させて実験した結
果を説明する。
【００４４】まず、図３は、ＩｎＰ（１００）基板の表
面に対して照射パルス数を変化させてパルスレーザー光
を照射することにより、ＩｎＰ（１００）基板の表面を
窒化した後のＩｎＰ（１００）基板における窒素（Ｎ１
ｓ）のＸＰＳスペクトルの変化を示すグラフであり、ま
た、図４は、図３に示す各スペクトルを積分して照射パ
ルス数依存性で表したグラフである。
【００４５】ここで、積分値はピークの総面積であるの
で、ＩｎＰ（１００）基板にとりこまれた窒素（Ｎ）の
量と対応する関係にある。
【００４６】これら図３乃至図４に示すグラフに示され
ているように、パルスレーザー光の照射パルス数が増加
するのに従って、ＩｎＰ（１００）基板にとりこまれる
窒素（Ｎ）の量も増加することになる。
【００４７】即ち、パルスレーザー光の照射パルス数が
増加するのに従って、多量の窒素をＩｎＰ（１００）基
板の表面に導入することができるようになるものであ
る。
【００４８】また、図５は、ＩｎＰ（１００）基板の表
面に対して照射パルス数を変化させてパルスレーザー光
を照射することにより、ＩｎＰ（１００）基板の表面を
窒化した後のＩｎＰ（１００）基板におけるインジウム
（Ｉｎ３ｄ５／２）のＸＰＳスペクトルの変化を示すグ
ラフである。
【００４９】この図５からは、ＩｎＰからの光電子強度
のピークの高エネルギー側に、Ｉｎ−Ｎ結合に起因する
ＩｎＮｘの光電子強度のピークが観測され、照射パルス
数が増加するのに従って光電子強度が増加していること
が観測される。
【００５０】また、照射パルス数が増加するのに従っ
て、ＩｎＮｘの光電子強度のピークが若干高エネルギー
側にシフトしていることから、照射パルス数が増加する
のに従ってＩｎ−Ｎ結合も増加し、よりＮ組成の大きい
ＩｎＮｘが形成されているものと考えられる。
【００５１】同様に、図６は、ＩｎＰ（１００）基板の
表面に対して照射パルス数を変化させてパルスレーザー
光を照射することにより、ＩｎＰ（１００）基板の表面
を窒化した後のＩｎＰ（１００）基板における燐（Ｐ２
ｐ）のＸＰＳスペクトルの変化を示すグラフである。
【００５２】この図６からは、照射パルス数が増加する
にの従ってＰ−Ｎ結合も増加し、よりＮ組成の大きいＰ
Ｎｘが形成されているものと考えられる。
【００５３】そして、照射パルス数が「ｎ＝２５０
０」、即ち、ＩｎＰ（１００）基板の表面に対してパル
スレーザー光を２５００パルス照射したときには、Ｉｎ
Ｐ（１００）基板の表面に化学量論的組成に近いＩｎＮ
およびＰ３Ｎ５が形成されている。 なお、ＩＩＩ−Ｖ
族化合物半導体結晶内においては、窒素（Ｎ）の固溶度
が数パーセントと低いことから、上記したように、これ
らＩｎＮｘとＰＮｘとの二つの物質たる窒化化合物の薄
膜（ＩｎＮｘ−ＰＮｘ薄膜）が相分離して存在している
ものと推測される。
【００５４】また、ＩｎＰ（１００）基板の表面に形成
されたＩｎＮｘ−ＰＮｘ薄膜の厚さｔ（図２参照）は、
パルスレーザー光を２５００パルス照射した場合には、
およそ１０ｎｍ以下程度となった。なお、この程度の厚
さがあれば、保護膜としての機能は十分に達成されるも
のである。
【００５５】次に、上記のようにして表面を窒化した後
に大気中で２２日間保存したＩｎＰ（１００）基板につ
いて、インジウム（Ｉｎ３ｄ５／２）のＸＰＳスペクト
ルの変化を示すグラフを図７に示し、燐（Ｐ２ｐ）のＸ
ＰＳスペクトルの変化を示すグラフを図８に示してい
る。
【００５６】ここで、図７ならびに図８において、
（１）は「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の酸溶
液を用いて常温で３分間の洗浄（化学洗浄）を行っただ
けでパルスレーザー光を照射しない場合を示し、（ｂ）
は「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の酸溶液を用
いて常温で３分間の洗浄（化学洗浄）を行った後にパル
スレーザー光を５００パルス照射した場合を示し、
（ｃ）は「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の酸溶
液を用いて常温で３分間の洗浄（化学洗浄）を行った後
にパルスレーザー光を１０００パルス照射した場合を示
し、（ｄ）は「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の
酸溶液を用いて常温で３分間の洗浄（化学洗浄）を行っ
た後にパルスレーザー光を２５００パルス照射した場合
を示している。
【００５７】そして、図７からは、ＩｎＮｘの形成割合
が増加するに従って、インジウム（Ｉｎ）の酸化物であ
るＩｎ２Ｏ３ならびにＩｎＰＯ４の形成の割合が抑制さ
れていることが確認され、また、図８からは、ＰＮｘの
形成割合が増加するに従って、燐（Ｐ）の酸化物である
ＩｎＰＯ４の形成の割合が抑制されていることが確認さ
れるものである。
【００５８】即ち、保護膜としてＩｎＮｘ−ＰＮｘ薄膜
をＩｎＰ（１００）基板に形成した後に当該ＩｎＰ（１
００）基板を大気中に保存しておいても、酸化物形成抑
制の作用があり、ＩｎＮｘ−ＰＮｘ薄膜は保護膜として
十分に機能しているものである。
【００５９】なお、本来、窒素（Ｎ）はＶ族元素である
ため、ＩＩＩ−Ｖ族化合物半導体中では構成元素となっ
て混晶を形成するものである（例えば、ＧａＡｓにＮを
導入した場合にはＧａＡｓ１−ｘＮｘが形成され、Ｇａ
ＰにＮを導入した場合にはＧａＰ１−ｘＮｘが形成され
る。）。
【００６０】しかしながら、ＩＩＩ−Ｖ族化合物半導体
中での窒素（Ｎ）の固溶度は、上記したように数％と低
く、この程度の量の窒素（Ｎ）では表面の構成元素の全
てと結合を持つには至らず、大気中での酸化は免れな
い。
【００６１】ここで、上記したようにＩｎＰは高性能デ
バイスの形成に必要な材料であり、ＧａＡｓなどと比較
して表面不活性化が困難である。
【００６２】上記した実施の形態においては、こうした
ＩｎＰ（１００）基板をターゲットにして窒素（Ｎ）の
導入により表面の窒化を行って、ＩｎＰ（１００）基板
の表面不活性化を実現したものである。
【００６３】即ち、酸素（Ｏ）との反応を防止するため
には、ＩｎＰにできるだけ多くの窒素（Ｎ）を導入し
て、表面の殆ど全てのインジウム（Ｉｎ）と燐（Ｐ）と
に対して窒素（Ｎ）との結合を生成する必要がある。
【００６４】なお、ＩｎＰに窒素（Ｎ）を導入した場合
にはＩｎ−Ｎ結合が生成されるが、このＩｎ−Ｎ結合の
生成温度と分解温度とは近いために、できるだけ低温で
窒化を行う必要がある。このため、上記した実施の形態
に示すように、所定周波数および所定フルエンスのパル
スレーザー光を所定パルス数照射することによって、Ｉ
ｎＰ（１００）基板の表面が瞬時に加熱された後に瞬時
に冷却され、ＩｎＰ（１００）基板の表面の温度を低温
に維持する瞬間加熱処理を行うことが好ましい。
【００６５】即ち、ＩｎＰへの窒素（Ｎ）の導入は、低
温かつ高効率なパルスレーザー光の照射を用いることが
好ましい。
【００６６】次に、上記のようにしてＩｎＰ（１００）
基板の表面に保護膜として形成されたＩｎＮｘ−ＰＮｘ
薄膜（窒化膜）を除去するには、例えば、「ＨＣｌ：Ｈ
Ｆ：Ｈ２Ｏ＝１：１：４」の酸溶液などの溶液を用いて
洗浄すればよい。
【００６７】ここで、パルスレーザー光を２５００パル
ス照射して保護膜としてＩｎＮｘ−ＰＮｘ薄膜を形成し
たＩｎＰ（１００）基板を「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝
１：１：４」の酸溶液を用いて常温で３分間の洗浄した
際における、当該ＩｎＰ（１００）基板についてのイン
ジウム（Ｉｎ３ｄ５／２）のＸＰＳスペクトルの変化を
示すグラフを図９に示し、当該ＩｎＰ（１００）基板に
ついての燐（Ｐ２ｐ）のＸＰＳスペクトルの変化を示す
グラフを図１０に示している。
【００６８】これら図９ならびに図１０に示されている
ように、いずれもＩｎＰに起因する光電子強度のピーク
のみ観測され、他の物質の光電子強度のピークは分離で
きなかった。
【００６９】つまり、上記した酸溶液による洗浄によ
り、ＩｎＰ（１００）基板の表面に形成された保護膜と
してのＩｎＮｘ−ＰＮｘ薄膜（窒化膜）が除去されたこ
とになる。
【００７０】以上において説明したように、上記した実
施の形態によれば、ＩＩＩ−Ｖ族化合物半導体中でドナ
ー（電子供給源）となりうる硫黄を用いることなしに、
ＩＩＩ−Ｖ族化合物半導体の構成元素と同じ族の元素た
る窒素を用いて、ＩＩＩ−Ｖ族化合物半導体の保護膜を
形成することができるので、低汚染で表面を保護して当
該表面を不活性化することが可能となり、表面の酸化を
抑制することができるようになる。
【００７１】なお、上記した実施の形態は、以下に説明
する（１）乃至（４）に示すように変形してもよい。
【００７２】（１）上記した実施の形態においては、保
護膜を形成する半導体としてＩｎＰを用いたが、これに
限られるものではないことは勿論であり、保護膜が形成
される半導体としては、Ｓｉ（シリコン）やＧｅ（ゲル
マニウム）などの元素半導体や、ＺｎＯ（酸化亜鉛）、
ＺｎＳ（硫化亜鉛）、ＺｎＳｅ（セレン化亜鉛）、Ｚｎ
Ｔｅ（テルル化亜鉛）あるいはＣｄＳ（硫化カドミウ
ム）などのＩＩ−ＶＩ族の化合物半導体あるいはＧａＰ
（燐化ガリウム）、ＧａＡｓ（砒化ガリウム）、ＧａＳ
ｂ（アンチモン化インジウム）、ＩｎＡｓ（砒化インジ
ウム）あるいはＩｎＳｂ（アンチモン化インジウム）な
どのＩＩＩ−Ｖ族の化合物半導体のような化合物半導体
などの各種の半導体を用いることができる。
【００７３】（２）上記した実施の形態においては、構
成元素として窒素原子を含むガスとしてアンモニアガス
を用い、アンモニアガス中でパルスレーザー光を照射す
るようにしたが、これに限られるものではないことは勿
論であり、構成元素として窒素原子を含むガスとしてア
ンモニアガス以外のガスを用いてもよいし、また、窒素
ガスを用いてもよく、これらガス中でパルスレーザー光
を照射するようにしてもよい。
【００７４】（３）上記した実施の形態においては、半
導体の表面を加熱して半導体に窒素を導入する手法とし
て、パルスレーザー光の照射による加熱処理を用いた
が、これに限られるものではないことは勿論であり、プ
ラズマ処理やイオンビーム照射などの各種の手法を用い
ることができる （４）上記した実施の形態ならびに上記した（１）乃至
（３）に示す変形例は、適宜に組み合わせて用いるよう
にしてもよい。
【００７５】
【発明の効果】本発明は、以上説明したように構成され
ているので、半導体の表面に形成することが容易であっ
て、しかも半導体の表面との結合力が強く安定であり、
さらにはそれのみを選択的に除去することが容易であ
り、かつ、汚染度の低い半導体の保護膜の形成方法を提
供することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明による半導体の保護膜の形成方法を実施
するための装置構成の一例の概念構成説明図である。
【図２】本発明による半導体の保護膜の形成方法による
保護膜の形成の状態を示す説明図である。
【図３】ＩｎＰ（１００）基板の表面に対して照射パル
ス数を変化させてパルスレーザー光を照射することによ
り、ＩｎＰ（１００）基板の表面を窒化した後のＩｎＰ
（１００）基板における窒素（Ｎ１ｓ）のＸＰＳスペク
トルの変化を示すグラフである。
【図４】図３に示す各スペクトルを積分して照射パルス
数依存性で表したグラフである。
【図５】ＩｎＰ（１００）基板の表面に対して照射パル
ス数を変化させてパルスレーザー光を照射することによ
り、ＩｎＰ（１００）基板の表面を窒化した後のＩｎＰ
（１００）基板におけるインジウム（Ｉｎ３ｄ５／２）
のＸＰＳスペクトルの変化を示すグラフである。
【図６】ＩｎＰ（１００）基板の表面に対して照射パル
ス数を変化させてパルスレーザー光を照射することによ
り、ＩｎＰ（１００）基板の表面を窒化した後のＩｎＰ
（１００）基板における燐（Ｐ２ｐ）のＸＰＳスペクト
ルの変化を示すグラフである。
【図７】表面を窒化した後に大気中で２２日間保存した
ＩｎＰ（１００）基板について、インジウム（Ｉｎ３ｄ
５／２）のＸＰＳスペクトルの変化を示すグラフであ
る。
【図８】表面を窒化した後に大気中で２２日間保存した
ＩｎＰ（１００）基板について、燐（Ｐ２ｐ）のＸＰＳ
スペクトルの変化を示すグラフである。
【図９】パルスレーザー光を２５００パルス照射してＩ
ｎＮｘ−ＰＮｘ薄膜を形成したＩｎＰ（１００）基板を
「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の溶液を用いて
常温で３分間の洗浄した際における、当該ＩｎＰ（１０
０）基板についてのインジウム（Ｉｎ３ｄ５／２）のＸ
ＰＳスペクトルの変化を示すグラフである。
【図１０】パルスレーザー光を２５００パルス照射して
保護膜としてＩｎＮｘ−ＰＮｘ薄膜を形成したＩｎＰ
（１００）基板を「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：
４」の溶液を用いて常温で３分間の洗浄した際におけ
る、当該ＩｎＰ（１００）基板についての燐（Ｐ２ｐ）
のＸＰＳスペクトルの変化を示すグラフである。
【符号の説明】
１０ ＫｒＦエキシマレーザー発振装置 １２ レーザーエネルギー調整用ミラー １４ ミラー １６ プロジェクションシステム １８ 合成石英窓 ２０ 試料台 ２２ 試料 ２４ 真空チャンバー ２６ ターボ分子ポンプ ２８ ロータリーポンプ ３０、３２、３８ バルブ ４０ 圧力計 ３６ パイプライン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１１月２８日（２０００．１１．
２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】ここで、図７ならびに図８において、
（１）は「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の酸溶
液を用いて常温で３分間の洗浄（化学洗浄）を行っただ
けでパルスレーザー光を照射しない場合を示し、（２）
は「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の酸溶液を用
いて常温で３分間の洗浄（化学洗浄）を行った後にパル
スレーザー光を５００パルス照射した場合を示し、
（３）は「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の酸溶
液を用いて常温で３分間の洗浄（化学洗浄）を行った後
にパルスレーザー光を１０００パルス照射した場合を示
し、（４）は「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の
酸溶液を用いて常温で３分間の洗浄（化学洗浄）を行っ
た後にパルスレーザー光を２５００パルス照射した場合
を示している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明による半導体の保護膜の形成方法を実施
するための装置構成の一例の概念構成説明図である。
【図２】本発明による半導体の保護膜の形成方法による
保護膜の形成の状態を示す説明図である。
【図３】ＩｎＰ基板の表面に対して照射パルス数を変化
させてパルスレーザー光を照射することにより、ＩｎＰ
基板の表面を窒化した後のＩｎＰ基板における窒素（Ｎ
１ｓ）のＸＰＳスペクトルの変化を示すグラフである。
【図４】図３に示す各スペクトルを積分して照射パルス
数依存性で表したグラフである。
【図５】ＩｎＰ基板の表面に対して照射パルス数を変化
させてパルスレーザー光を照射することにより、ＩｎＰ
基板の表面を窒化した後のＩｎＰ基板におけるインジウ
ム（Ｉｎ３ｄ５／２）のＸＰＳスペクトルの変化を示す
グラフである。
【図６】ＩｎＰ基板の表面に対して照射パルス数を変化
させてパルスレーザー光を照射することにより、ＩｎＰ
基板の表面を窒化した後のＩｎＰ基板における燐（Ｐ２
ｐ）のＸＰＳスペクトルの変化を示すグラフである。
【図７】表面を窒化した後に大気中で２２日間保存した
ＩｎＰ基板について、インジウム（Ｉｎ３ｄ５／２）の
ＸＰＳスペクトルの変化を示すグラフである。
【図８】表面を窒化した後に大気中で２２日間保存した
ＩｎＰ基板について、燐（Ｐ２ｐ）のＸＰＳスペクトル
の変化を示すグラフである。
【図９】パルスレーザー光を２５００パルス照射してＩ
ｎＮｘ−ＰＮｘ薄膜を形成したＩｎＰ基板を「ＨＣｌ：
ＨＦ：Ｈ２Ｏ＝１：１：４」の溶液を用いて常温で３分
間の洗浄した際における、当該ＩｎＰ基板についてのイ
ンジウム（Ｉｎ３ｄ５／ ２）のＸＰＳスペクトルの変化
を示すグラフである。
【図１０】パルスレーザー光を２５００パルス照射して
保護膜としてＩｎＮｘ−ＰＮｘ薄膜を形成したＩｎＰ基
板を「ＨＣｌ：ＨＦ：Ｈ２Ｏ＝１：１：４」の溶液を用
いて常温で３分間の洗浄した際における、当該ＩｎＰ基
板についての燐（Ｐ２ｐ）のＸＰＳスペクトルの変化を
示すグラフである。
【符号の説明】 １０ ＫｒＦエキシマレーザー発振装置 １２ レーザーエネルギー調整用ミラー １４ ミラー １６ プロジェクションシステム １８ 合成石英窓 ２０ 試料台 ２２ 試料 ２４ 真空チャンバー ２６ ターボ分子ポンプ ２８ ロータリーポンプ ３０、３２、３８ バルブ ４０ 圧力計 ３６ パイプライン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/812 (72)発明者 ヤン ジェイ ドボウスキ カナダ国 オンタリオ州 オタワ市 モン トリオールロードキャンパス （番地な し) Ｆターム(参考） 5F058 BA05 BB01 BC08 BF05 BF30 BF64 BF77 BG01 BJ01 BJ03 5F073 AA84 DA17 DA35 5F102 GB01 GC01 GJ04 GJ05 GJ06 GQ01 GV05 HC22

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 窒素原子を半導体の表面に導入し、前記
    窒素原子を導入された前記半導体の表面近傍の前記半導
    体の構成元素と前記窒素原子とを化合させて、前記半導
    体の表面に前記半導体の構成元素と前記窒素原子との化
    合物たる窒化化合物を形成し、前記窒化化合物を前記半
    導体の表面の保護膜とするものである半導体の保護膜の
    形成方法。
  2. 【請求項２】 構成元素として窒素原子を含むガス中に
    半導体を配置し、前記半導体の表面を加熱処理すること
    によって、前記ガス中に含まれる窒素原子を前記半導体
    の表面に導入し、前記ガス中に含まれる窒素原子を導入
    された前記半導体の表面近傍の前記半導体の構成元素と
    前記ガス中に含まれる窒素原子とを化合させて、前記半
    導体の表面に前記半導体の構成元素と前記ガス中に含ま
    れる窒素原子との化合物たる窒化化合物を形成し、前記
    窒化化合物を前記半導体の表面の保護膜とするものであ
    る半導体の保護膜の形成方法。
  3. 【請求項３】 請求項２に記載の半導体の保護膜の形成
    方法において、 前記半導体の表面の加熱処理は、前記半導体の表面が瞬
    時に加熱された後に瞬時に冷却され、前記半導体の表面
    の温度を低温に維持する瞬間加熱処理であるものである
    半導体の保護膜の形成方法。
  4. 【請求項４】 請求項３に記載の半導体の保護膜の形成
    方法において、 前記瞬間加熱処理は、前記半導体の表面に所定周波数お
    よび所定フルエンスのパルスレーザー光を所定パルス数
    照射することにより行うものである半導体の保護膜の形
    成方法。
  5. 【請求項５】 請求項１、請求項２、請求項３または請
    求項４のいずれか１項に記載の半導体の保護膜の形成方
    法において、 前記半導体は、ＩＩＩ−Ｖ族化合物半導体であるもので
    ある半導体の保護膜の形成方法。
  6. 【請求項６】 構成元素として窒素原子を含むガスであ
    るアンモニアガス中に半導体としてＩＩＩ−Ｖ族化合物
    半導体であるＩｎＰを配置し、前記ＩｎＰの表面に所定
    周波数および所定フルエンスのパルスレーザー光を所定
    パルス数照射することにより、前記ＩｎＰの表面の温度
    を低温に維持しながら加熱処理することによって、前記
    アンモニアガス中に含まれる窒素原子を前記ＩｎＰの表
    面に導入し、前記アンモニアガス中に含まれる窒素原子
    を導入された前記ＩｎＰの表面近傍の前記ＩｎＰの構成
    元素であるＩｎおよびＰと前記アンモニアガス中に含ま
    れる窒素原子とをそれぞれ化合させて、前記ＩｎＰの表
    面に前記ＩｎＰの構成元素であるＩｎおよびＰと前記ア
    ンモニアガス中に含まれる窒素原子との化合物たるＩｎ
    ＮｘとＰＮｘとの薄膜を形成し、前記ＩｎＮｘとＰＮｘ
    との薄膜を前記Ｉｎｐの表面の保護膜とするものである
    半導体の保護膜の形成方法。
JP2000018612A 2000-01-27 2000-01-27 半導体の保護膜の形成方法 Pending JP2001210640A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000018612A JP2001210640A (ja) 2000-01-27 2000-01-27 半導体の保護膜の形成方法
EP01300686A EP1120821A3 (en) 2000-01-27 2001-01-25 Process for formation of cap layer for semiconductor
CA002332739A CA2332739A1 (en) 2000-01-27 2001-01-26 Process for formation of cap layer for semiconductor
US09/769,386 US6432848B2 (en) 2000-01-27 2001-01-26 Process for formation of cap layer for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000018612A JP2001210640A (ja) 2000-01-27 2000-01-27 半導体の保護膜の形成方法

Publications (1)

Publication Number Publication Date
JP2001210640A true JP2001210640A (ja) 2001-08-03

Family

ID=18545440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000018612A Pending JP2001210640A (ja) 2000-01-27 2000-01-27 半導体の保護膜の形成方法

Country Status (4)

Country Link
US (1) US6432848B2 (ja)
EP (1) EP1120821A3 (ja)
JP (1) JP2001210640A (ja)
CA (1) CA2332739A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219917A1 (en) * 1998-12-21 2003-11-27 Johnson Ralph H. System and method using migration enhanced epitaxy for flattening active layers and the mechanical stabilization of quantum wells associated with vertical cavity surface emitting lasers
US20050211950A1 (en) * 2004-03-24 2005-09-29 Cabot Microelectronics Corporation Chemical-mechanical polishing composition and method for using the same
US7860137B2 (en) 2004-10-01 2010-12-28 Finisar Corporation Vertical cavity surface emitting laser with undoped top mirror
CA2581614A1 (en) 2004-10-01 2006-04-13 Finisar Corporation Vertical cavity surface emitting laser having multiple top-side contacts
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US9905459B1 (en) * 2016-09-01 2018-02-27 International Business Machines Corporation Neutral atom beam nitridation for copper interconnect

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162841A (en) * 1980-05-20 1981-12-15 Nippon Telegr & Teleph Corp <Ntt> Forming method for insulating film of compound semiconductor
US4735921A (en) * 1987-05-29 1988-04-05 Patrick Soukiassian Nitridation of silicon and other semiconductors using alkali metal catalysts
GB2332563A (en) * 1997-12-18 1999-06-23 Sharp Kk Growth of group III nitride or group III-V nitride layers

Also Published As

Publication number Publication date
US20010021539A1 (en) 2001-09-13
EP1120821A3 (en) 2004-07-28
EP1120821A2 (en) 2001-08-01
US6432848B2 (en) 2002-08-13
CA2332739A1 (en) 2001-07-27

Similar Documents

Publication Publication Date Title
US5616947A (en) Semiconductor device having an MIS structure
JP5747401B2 (ja) 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
US5962883A (en) Article comprising an oxide layer on a GaAs-based semiconductor body
US6445015B1 (en) Metal sulfide semiconductor transistor devices
GB2320365A (en) Method of making a gallium nitride crystal for a semiconductor device
US5451542A (en) Surface passivation process of compound semiconductor material using UV photosulfidation
Jones et al. A brief review of doping issues in III-V semiconductors
US20060076630A1 (en) Integrated Transistor devices
US6670651B1 (en) Metal sulfide-oxide semiconductor transistor devices
JP2001210640A (ja) 半導体の保護膜の形成方法
WO2000065642A1 (en) Production methods of compound semiconductor single crystal and compound semiconductor element
KR100516252B1 (ko) 반도체소자를가진물품및그제조방법
KR20030094500A (ko) 저온에서 실리콘 웨이퍼를 산화시키는 방법 및 장치
US10541130B2 (en) Indium gallium arsenide surface passivation by sulfur vapor treatment
JP2001068431A (ja) ｎ型化合物半導体におけるオーム性電極の形成方法
Biedenbender et al. Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs
Sugie et al. Cathodoluminescence study of damage formation and recovery in Si-ion-implanted β-Ga 2 O 3
JP2698609B2 (ja) 化合物半導体装置の製造方法
Carey et al. Submicrometer CMOS device fabrication using gas immersion laser doping (GILD)
JPH03268420A (ja) 化合物半導体表面の処理方法
JP2671848B2 (ja) ２−６半導体不純物添加方法
JPH07263715A (ja) 半導体素子及びその製造方法
JPS61214437A (ja) 窒化ガリウム膜の形成方法
US20080157073A1 (en) Integrated Transistor Devices
JPS63303899A (ja) 半導体の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040316

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040318

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040409