JP2001203305A - Semiconductor device, electronic device and manufacturing method thereof - Google Patents

Semiconductor device, electronic device and manufacturing method thereof

Info

Publication number
JP2001203305A
JP2001203305A JP2000013951A JP2000013951A JP2001203305A JP 2001203305 A JP2001203305 A JP 2001203305A JP 2000013951 A JP2000013951 A JP 2000013951A JP 2000013951 A JP2000013951 A JP 2000013951A JP 2001203305 A JP2001203305 A JP 2001203305A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
bump
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000013951A
Other languages
Japanese (ja)
Inventor
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000013951A priority Critical patent/JP2001203305A/en
Publication of JP2001203305A publication Critical patent/JP2001203305A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a WPP type semiconductor device at an inexpensive cost. SOLUTION: A semiconductor device, in which a plurality of semiconductor chips made of outer electrodes and circuit elements are formed on a major forming surface of a wafer and which is obtained by separating from the wafer for each semiconductor chip, is provided with bumps formed by an conductive material on each outer electrode. The semiconductor device is provided with a stress buffering material (elastomer) or a sealing material which has not yet been hardened, is provided with a circuit pattern which is electrically connected with the wire bumps or plated bumps on the stress buffering material or the sealing material which has not yet been hardened and is provided with solder balls on the circuit pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、電子
装置、及びそれらの製造方法に関し、特に、WPP(Wa
fer Process Package )型半導体装置と、そのWPP型
半導体装置を搭載した電子装置、及びそれらの製造方法
に適用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, an electronic device, and a method of manufacturing the same, and more particularly, to a WPP (Wa).
The present invention relates to a technology effective when applied to a semiconductor device, an electronic device equipped with the WPP semiconductor device, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図6は、従来のWPP型半導体装置の構
成を説明するための図であり、図6(a)は立体図、図
6(b)は図6(a)に示すA−A線で切った断面図で
ある。
2. Description of the Related Art FIG. 6 is a view for explaining the structure of a conventional WPP type semiconductor device. FIG. 6 (a) is a three-dimensional view, and FIG. 6 (b) is an A-type semiconductor device shown in FIG. It is sectional drawing cut | disconnected by the A line.

【0003】従来のWPP型半導体装置100は、図6
に示すように、周辺配置された外部電極70を有する半
導体チップ10と、その半導体チップ10上の外部電極
70の形成部分以外に設けられた絶縁基材20(ポリイ
ミド)の層と、その絶縁基材20の層の上に形成された
配線パターン30と、その配線パターン30と半導体チ
ップ10の外部電極70とを電気的に接続するボンディ
ングワイヤ60と、配線パターン30と電気的に接続さ
れるソルダボール40と、外部電極70と配線パターン
30とそれらの接続部分とを封止する封止樹脂50とか
ら構成される。
A conventional WPP type semiconductor device 100 is shown in FIG.
As shown in FIG. 2, a semiconductor chip 10 having peripherally arranged external electrodes 70, a layer of an insulating base material 20 (polyimide) provided on the semiconductor chip 10 except for a portion where the external electrodes 70 are formed, A wiring pattern 30 formed on the layer of the material 20, bonding wires 60 for electrically connecting the wiring pattern 30 to external electrodes 70 of the semiconductor chip 10, and solder for electrically connecting to the wiring pattern 30 It is composed of a ball 40, an external electrode 70, a wiring pattern 30, and a sealing resin 50 for sealing the connection portions thereof.

【0004】次に、上述した従来のWPP型半導体装置
100の製造方法について説明する。
Next, a method of manufacturing the above-described conventional WPP type semiconductor device 100 will be described.

【0005】図7,図8は、従来のWPP型半導体装置
100の製造方法を説明するための図である。
FIGS. 7 and 8 are views for explaining a method of manufacturing the conventional WPP type semiconductor device 100. FIG.

【0006】従来のWPP型半導体装置100の製造
は、図7(a)に示すように、まず、外部電極70を含
む回路素子を形成したウエハ10aを用意し、図7
(b)に示すように、そのウエハ10a上に絶縁基材2
0(ポリイミド)の層をラミネートし、図7(c)に示
すように、ワイヤボンディングのためのボンディング窓
21をアルカリヒドラジン水によるエッチング、または
炭酸ガスレーザ光線の光分解により形成する。
In manufacturing the conventional WPP type semiconductor device 100, as shown in FIG. 7A, first, a wafer 10a on which circuit elements including external electrodes 70 are formed is prepared.
As shown in (b), the insulating base material 2 is formed on the wafer 10a.
A layer of 0 (polyimide) is laminated, and as shown in FIG. 7 (c), a bonding window 21 for wire bonding is formed by etching with alkali hydrazine water or photolysis of a carbon dioxide laser beam.

【0007】そして、図8(a)に示すように、絶縁基
材(ポリイミド)20の層の上に銅箔30aを設ける。
なお、図8は、その工程がわかりやすいようにウエハか
ら切り出した1つの半導体チップ10を基に説明してい
く。
Then, as shown in FIG. 8A, a copper foil 30a is provided on the layer of the insulating base material (polyimide) 20.
FIG. 8 is described based on one semiconductor chip 10 cut out from a wafer so that the process can be easily understood.

【0008】次に、銅箔30aにフォトレジストを貼り
付けてエッチングを行って、図8(b)に示すように、
配線パターン30を形成し、図8(c)に示すように、
外部電極70と配線パターン30とをボンディングワイ
ヤ60により接続する。
Next, a photoresist is attached to the copper foil 30a and etching is performed, as shown in FIG.
A wiring pattern 30 is formed, and as shown in FIG.
The external electrodes 70 and the wiring patterns 30 are connected by the bonding wires 60.

【0009】次に、図8(d)に示すように、配線パタ
ーン30上にソルダボール40を形成し、図8(e)に
示すように、外部電極70と配線パターン30とそれら
の接続部分とを封止樹脂50によって封止する。
Next, as shown in FIG. 8 (d), solder balls 40 are formed on the wiring pattern 30, and as shown in FIG. 8 (e), the external electrodes 70, the wiring pattern 30 and their connection parts are formed. Are sealed with a sealing resin 50.

【0010】[0010]

【発明が解決しようとする課題】上述した従来のWPP
型半導体装置では、図6に示すように、半導体チップ1
0上にポリイミド等の絶縁基材20の層を形成して、そ
の上に配線を形成する再配線構造を有している。
SUMMARY OF THE INVENTION The above-mentioned conventional WPP
In the semiconductor device, as shown in FIG.
A re-wiring structure is provided in which a layer of an insulating base material 20 such as polyimide is formed on the substrate 0 and a wiring is formed thereon.

【0011】しかし、再配線を行う土台となる絶縁基材
20に用いられるポリイミドは大変高価であり、WPP
型半導体装置が高価になってしまうという問題点があっ
た。
However, the polyimide used for the insulating base material 20 on which the rewiring is based is very expensive,
There is a problem that the semiconductor device becomes expensive.

【0012】また、従来のWPP半導体装置では、ワイ
ヤボンディングのためのボンディング窓21を形成した
りしなければならず、その製造工程が多くなり、製造コ
ストが増大するという問題点があった。
Further, in the conventional WPP semiconductor device, it is necessary to form a bonding window 21 for wire bonding, and there is a problem that the number of manufacturing steps is increased and the manufacturing cost is increased.

【0013】本発明は、上記問題点を解決するために成
されたものであり、その目的は、WPP型半導体装置を
安価に製造することが可能な技術を提供することにあ
る。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a technique capable of manufacturing a WPP type semiconductor device at low cost.

【0014】[0014]

【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、下記のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present invention, typical ones will be briefly described as follows.

【0015】(1)ウエハの主形成面上に、外部電極及
び回路素子からなる半導体チップが複数組形成され、前
記各半導体チップ毎に前記ウエハから切り離して得られ
る半導体装置であって、導電材料で形成したワイヤバン
プまたはめっきバンプを前記各外部電極上に設け、前記
半導体チップとその半導体チップが接続される電子装置
の配線基板との間に生じる熱応力を緩衝する応力緩衝材
(エラストマ)または未硬化の封止材を前記半導体チッ
プの主形成面に設け、前記応力緩衝材または未硬化の封
止材上に、前記ワイヤバンプまたはめっきバンプと電気
的に接続された配線パターンを設け、前記配線パターン
上にソルダボールを設けたことを特徴とする。
(1) A semiconductor device comprising a plurality of sets of semiconductor chips comprising external electrodes and circuit elements formed on a main forming surface of a wafer, wherein each of the semiconductor chips is separated from the wafer and comprises a conductive material. A wire bump or a plating bump formed on each of the external electrodes, and a thermal buffer material (elastomer) or a buffer material for buffering thermal stress generated between the semiconductor chip and a wiring board of an electronic device to which the semiconductor chip is connected. Providing a hardened encapsulant on the main forming surface of the semiconductor chip, and providing a wiring pattern electrically connected to the wire bump or plated bump on the stress buffer or the uncured encapsulant; It is characterized in that a solder ball is provided thereon.

【0016】(2)(1)に記載の半導体装置におい
て、前記応力緩衝材は、ガラス転移温度がソルダボール
の溶融温度より小さく、150℃における弾性率が10
0MPa以下である樹脂であることを特徴とする。
(2) In the semiconductor device described in (1), the stress buffering material has a glass transition temperature lower than the melting temperature of the solder ball and an elastic modulus at 150 ° C. of 10
It is characterized by being a resin having a pressure of 0 MPa or less.

【0017】(3)(1)または(2)のうちいずれか
1つに記載の半導体装置を配線基板に搭載したことを特
徴とする。
(3) The semiconductor device according to any one of (1) and (2) is mounted on a wiring board.

【0018】(4)半導体装置の製造方法において、ウ
エハの主形成面上に外部電極及び回路素子からなる半導
体チップを複数組形成する第1の工程と、前記ウエハの
外部電極上に導電材料のワイヤバンプまたはめっきバン
プを形成する第2の工程と、前記半導体チップとその半
導体チップが接続される電子装置の配線基板との間に生
じる熱応力を緩衝する応力緩衝材(エラストマ)または
未硬化の封止材を前記半導体チップの主形成面に設ける
第3の工程と、前記応力緩衝材または未硬化の封止材の
上に前記ワイヤバンプまたはめっきバンプと電気的に接
続された配線パターンを形成する第4の工程と、前記配
線パターン上にソルダボールを形成する第5の工程と、
前記各半導体チップ毎に前記ウエハから切り離して得ら
れる第6の工程を有することを特徴とする。
(4) In a method of manufacturing a semiconductor device, a first step of forming a plurality of sets of semiconductor chips each including an external electrode and a circuit element on a main formation surface of a wafer; and a step of forming a conductive material on the external electrodes of the wafer. A second step of forming wire bumps or plated bumps, and a stress buffer (elastomer) or an uncured seal for buffering thermal stress generated between the semiconductor chip and a wiring board of an electronic device to which the semiconductor chip is connected. A third step of providing a stopper on the main forming surface of the semiconductor chip; and forming a wiring pattern electrically connected to the wire bump or the plating bump on the stress buffering material or the uncured sealing material. Step 4, a fifth step of forming solder balls on the wiring pattern,
A sixth step is provided for each of the semiconductor chips obtained by separating the semiconductor chip from the wafer.

【0019】[0019]

【発明の実施の形態】図1は、本実施形態のWPP型半
導体装置の構成を説明するための図であり、図1(a)
は立体図、図1(b)は図1(a)に示すA−A線で切
った断面図である。
FIG. 1 is a diagram for explaining a configuration of a WPP type semiconductor device according to the present embodiment.
1 is a three-dimensional view, and FIG. 1B is a cross-sectional view taken along line AA shown in FIG.

【0020】本実施形態のWPP型半導体装置100
は、図1に示すように、主形成面に回路素子とその周辺
に配置された外部電極70とが形成された半導体チップ
10と、その外部電極70上に形成される金ワイヤで形
成されるバンプ(以下、金ワイヤバンプと記す)80
と、その金ワイヤバンプ80の先端面が出るように半導
体チップ10の主形成面上に設けられ、半導体チップ1
0とそれを接続する電子装置の基板との間に生じる熱応
力を緩衝する応力緩衝材(エラストマ)110と、その
エラストマ110上に形成された配線パターン30と、
その配線パターン30上に設けられたソルダボール40
とから構成される。
The WPP type semiconductor device 100 of the present embodiment
As shown in FIG. 1, a semiconductor chip 10 having a circuit element and an external electrode 70 disposed on the periphery thereof formed on a main formation surface, and gold wires formed on the external electrode 70 Bump (hereinafter referred to as gold wire bump) 80
Provided on the main forming surface of the semiconductor chip 10 so that the tip end surface of the gold wire bump 80 is exposed.
A stress buffer (elastomer) 110 for buffering thermal stress generated between the substrate and a substrate of an electronic device connecting the same, a wiring pattern 30 formed on the elastomer 110,
Solder balls 40 provided on the wiring pattern 30
It is composed of

【0021】図2は、本実施形態の金ワイヤバンプ80
の構成を説明するための図であり、図2(a)は図1
(a)に示す一つの金ワイヤバンプ80を上から見た俯
瞰図であり、図2(b)は図1(b)に示す金ワイヤバ
ンプ80の拡大図である。
FIG. 2 shows the gold wire bump 80 of this embodiment.
FIG. 2A is a diagram for explaining the configuration of FIG.
FIG. 2A is an overhead view of one gold wire bump 80 shown in FIG. 2A, and FIG. 2B is an enlarged view of the gold wire bump 80 shown in FIG.

【0022】金ワイヤバンプ80は、図2に示すよう
に、アルミ蒸着膜で形成された約50μm四方の外部電
極70上にワイヤボンダーで金線のボンディングワイヤ
を接合し、そのワイヤを所定長でカットすることによっ
て形成する。また、金めっきまたはニッケルコアの上に
金めっきを施してから形成してもよい。
As shown in FIG. 2, the gold wire bump 80 is formed by bonding a gold wire bonding wire to a 50 μm square external electrode 70 formed of an aluminum vapor-deposited film by a wire bonder and cutting the wire to a predetermined length. It forms by doing. Alternatively, it may be formed after gold plating or gold plating is performed on a nickel core.

【0023】なお、本発明に用いられるバンプは、金ワ
イヤバンプ80に限定されるものではなく、例えばこの
金ワイヤバンプ80の代わりに、凸状にめっき形成した
バンプを用いても構わない。さらに、バンプの形状も、
先端部分が応力緩衝材等を突き破ることが可能な細さで
あればよく、その場合、凸状でなくても構わない。
The bumps used in the present invention are not limited to the gold wire bumps 80. For example, bumps plated in a convex shape may be used instead of the gold wire bumps 80. Furthermore, the shape of the bump
It is sufficient if the tip portion is thin enough to break through the stress buffering material or the like, and in that case, it does not have to be convex.

【0024】図2に示すように、半導体チップ10の外
部電極70以外には、PIQ(ポリイミドコート不動態
化膜)、またはPIX(感光性ポリイミドコート不動態
化膜)等の保護膜90が半導体素子形成面を保護するた
めに設けられている(図1には図示せず)。金ワイヤバ
ンプ80は、図2に示すように、外部電極70との接続
部分は40〜50μm径であり、先端部分は約30μm
径である。
As shown in FIG. 2, a protective film 90 such as a PIQ (polyimide passivation film) or a PIX (photosensitive polyimide coat passivation film) other than the external electrodes 70 of the semiconductor chip 10 is provided. It is provided to protect the element formation surface (not shown in FIG. 1). As shown in FIG. 2, the gold wire bump 80 has a diameter of 40 to 50 μm at a connection portion with the external electrode 70 and a tip portion of about 30 μm.
Is the diameter.

【0025】また、この金ワイヤバンプ80は、ビッカ
ース硬度がHv60〜80程度の軟質であることからエ
ラストマ110と同様に、冷熱温度サイクルにより半導
体チップ10とそれを接続する他の電子装置の配線基板
との間に生じる熱応力を緩衝する熱応力緩衝の役割も果
たす。
Further, since the gold wire bumps 80 are soft having a Vickers hardness of about Hv 60 to 80, similar to the elastomer 110, the gold wire bumps 80 are connected to the semiconductor chip 10 and a wiring board of another electronic device connecting the semiconductor chip 10 by a cooling / heating temperature cycle. Also acts as a thermal stress buffer for buffering the thermal stress generated during.

【0026】また、エラストマ110としては、例え
ば、ガラス転移温度(37mass%Sn−Pbの共晶
半田溶融温度180℃より小さい)を有するエポキシ樹
脂等を用いる。また、例えば、未硬化の封止樹脂や15
0℃における弾性率が100MPa以下である樹脂等を
も用いることも可能である。
As the elastomer 110, for example, an epoxy resin having a glass transition temperature (lower than the eutectic solder melting temperature of 37 mass% Sn-Pb of 180 ° C.) or the like is used. Also, for example, an uncured sealing resin or 15
It is also possible to use a resin having an elastic modulus at 0 ° C. of 100 MPa or less.

【0027】次に、上述した本実施形態のWPP型半導
体装置100の製造方法について説明する。図3は、本
実施形態のWPP型半導体装置100の製造方法を説明
するための図である。
Next, a method of manufacturing the above-described WPP type semiconductor device 100 of the present embodiment will be described. FIG. 3 is a diagram for explaining a method of manufacturing the WPP type semiconductor device 100 of the present embodiment.

【0028】本実施形態のWPP型半導体装置10の製
造は、図3(a)に示すように、まず、ウエハ10aの
主形成面に、外部電極70を含む回路素子を形成し、図
3(b)に示すように、その外部電極70上にワイヤボ
ンダーによって金線のボンディングワイヤを接合して金
ワイヤバンプ80を形成する。
In the manufacture of the WPP type semiconductor device 10 of the present embodiment, as shown in FIG. 3A, first, a circuit element including the external electrode 70 is formed on the main formation surface of the wafer 10a. As shown in b), a gold wire bonding wire is bonded to the external electrode 70 by a wire bonder to form a gold wire bump 80.

【0029】次に、図3(c)に示すように、金ワイヤ
バンプ80の先端面81が出るように半導体チップ10
の主形成面上にエラストマ110を形成する。このエラ
ストマ110は金ワイヤバンプ80と同じ高さにする。
このエラストマ110の形成工程はエラストマ110の
テープを貼り付ける工程と液化したエラストマ110を
直接塗布する工程とがある。貼り付け工程では、エラス
トマ110のテープを金ワイヤバンプ80が突き破るよ
うに貼り付ける。
Next, as shown in FIG. 3C, the semiconductor chip 10 is exposed so that the front end face 81 of the gold wire bump 80 is exposed.
The elastomer 110 is formed on the main forming surface of the above. This elastomer 110 has the same height as the gold wire bump 80.
The process of forming the elastomer 110 includes a process of attaching a tape of the elastomer 110 and a process of directly applying the liquefied elastomer 110. In the attaching step, the tape of the elastomer 110 is attached so that the gold wire bumps 80 pierce.

【0030】なお、金ワイヤバンプ80の先端面81
は、必ずしもこのエラストマ形成時にエラストマ110
から出るようにしなくても良い場合がある。これは、エ
ラストマ110の中に金ワイヤバンプ80が包み込まれ
ている状態であっても、他の電子装置との接続時に、エ
ラストマ110がガラス転移温度以上に加熱されて溶融
することで、金ワイヤバンプ80の先端面81がエラス
トマ110から露出するからである。
The tip surface 81 of the gold wire bump 80
Is not necessarily required when forming the elastomer.
Sometimes you do not have to leave. This is because even when the gold wire bumps 80 are wrapped in the elastomer 110, the elastomer 110 is heated to a glass transition temperature or higher and melts when connected to another electronic device, so that the gold wire bumps 80 are not melted. Is exposed from the elastomer 110.

【0031】次に、図3(d)に示すように、形成され
たエラストマ110上に銅箔30aを真空プレスにより
貼り付ける。このときに、金ワイヤバンプ80の先端面
81が銅箔30aと接触するように貼り付け、温度30
0℃、圧力50〜100HPa、時間30分でCu−A
uの拡散接続を行い、銅箔30aと金ワイヤバンプ80
を電気的に接続する。また、予め銅箔30aが付いたエ
ラストマ110を用いると、この図3(c)、図3
(d)は同時に行うことが可能である。
Next, as shown in FIG. 3D, a copper foil 30a is attached on the formed elastomer 110 by a vacuum press. At this time, the gold wire bump 80 is stuck so that the front end face 81 thereof is in contact with the copper foil 30a.
Cu-A at 0 ° C., pressure 50-100 HPa, time 30 minutes
u is connected by diffusion to the copper foil 30a and the gold wire bump 80.
Are electrically connected. Further, when the elastomer 110 to which the copper foil 30a is attached in advance is used, as shown in FIGS.
(D) can be performed simultaneously.

【0032】次に、図4(a)に示すように、銅箔30
aに対してエッチングを行い、配線パターン30を形成
し、図4(b)に示すように、その形成された配線パタ
ーン30のランド部分にソルダボール40を形成する。
Next, as shown in FIG.
Etching is performed on “a” to form a wiring pattern 30, and solder balls 40 are formed on the land portions of the formed wiring pattern 30 as shown in FIG. 4B.

【0033】次に、図4(c)に示すように、ソルダボ
ール40の形成箇所以外にソルダレジスト140を形成
し、ウエハ10aを各半導体チップ10毎に細断して本
実施形態のWPP型半導体装置10を得る。
Next, as shown in FIG. 4C, a solder resist 140 is formed at locations other than the locations where the solder balls 40 are formed, and the wafer 10a is shredded for each semiconductor chip 10 to form a WPP type wafer of the present embodiment. The semiconductor device 10 is obtained.

【0034】次に、電子装置の一例であるメモリモジュ
ールに本実施形態のWPP型半導体装置100を搭載し
た場合について説明する。
Next, a case where the WPP type semiconductor device 100 of this embodiment is mounted on a memory module which is an example of an electronic device will be described.

【0035】図5は、本実施形態のWPP型半導体装置
100を搭載したメモリモジュールの構成を説明するた
めの図である。
FIG. 5 is a diagram for explaining a configuration of a memory module on which the WPP type semiconductor device 100 of the present embodiment is mounted.

【0036】図5に示すように、本実施形態のWPP型
半導体装置100は、ソルダボール40とメモリモジュ
ール配線基板201の配線パターン202とを接続する
ことによってメモリモジュールに搭載される。なお、図
示していないが、配線パターン202の接続部分以外は
ソルダレジスト140(図示せず)をコーティングして
ある。
As shown in FIG. 5, the WPP type semiconductor device 100 of this embodiment is mounted on a memory module by connecting the solder balls 40 and the wiring patterns 202 of the memory module wiring board 201. Although not shown, a portion other than the connection portion of the wiring pattern 202 is coated with a solder resist 140 (not shown).

【0037】このように、安価に製造可能である本実施
形態のWPP型半導体装置100をメモリモジュール等
の電子装置に搭載することにより、電子装置のコストも
削減することが可能になる。
As described above, by mounting the WPP type semiconductor device 100 of the present embodiment, which can be manufactured at low cost, on an electronic device such as a memory module, the cost of the electronic device can be reduced.

【0038】以上、説明してきたように、本実施形態の
WPP型半導体装置では、外部電極上に金ワイヤバンプ
を設け、主形成面上にエラストマを設け、そのエラスト
マ上に配線パターンを形成し、その上にソルダボールを
形成することで、他の電子装置の配線基板との接続のた
めの再配線を行うために用いられる絶縁基材である高価
なポリイミドを用いなくてもよく、かつそのポリイミド
の加工工程も必要なくなるので、WPP型半導体装置を
安価に製造することが可能となる。
As described above, in the WPP type semiconductor device of the present embodiment, a gold wire bump is provided on an external electrode, an elastomer is provided on a main forming surface, and a wiring pattern is formed on the elastomer. By forming a solder ball on the top, it is not necessary to use expensive polyimide which is an insulating base material used for performing rewiring for connection with a wiring board of another electronic device, and the polyimide Since a processing step is not required, a WPP type semiconductor device can be manufactured at low cost.

【0039】また、従来のワイヤボンダーを用いて金ワ
イヤバンプを形成できるため、特別に設備を設ける必要
がない。
Further, since a gold wire bump can be formed using a conventional wire bonder, there is no need to provide special equipment.

【0040】また、金ワイヤバンプを設けることで、ワ
イヤボンディングをする必要がなくなるので、エラスト
マ等にボンディング窓を設ける工程が必要なくなり、安
価で容易な製造が可能になる。
Also, by providing the gold wire bumps, it is not necessary to perform wire bonding, so that a step of providing a bonding window in an elastomer or the like is not required, and low-cost and easy manufacturing becomes possible.

【0041】さらに、ビッカース硬度がHv60〜80
程度の軟質材である金を用いた金ワイヤバンプを設け、
かつエラストマを設けることで、その金ワイヤバンプと
エラストマとが半導体チップとその接続先である他の電
子装置の配線基板との熱膨張係数の差で生じる熱応力を
緩衝するので、冷熱温度サイクルにおいて接続部分の信
頼性がさらに向上する。
Furthermore, the Vickers hardness is Hv 60-80.
Provide gold wire bumps using gold which is a soft material of about
In addition, by providing the elastomer, the gold wire bumps and the elastomer buffer thermal stress caused by a difference in thermal expansion coefficient between the semiconductor chip and a wiring board of another electronic device to which the semiconductor chip is connected, so that the connection is performed in a cooling / heating temperature cycle. The reliability of the part is further improved.

【0042】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
As described above, the invention made by the present inventor is:
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the scope of the invention.

【0043】[0043]

【発明の効果】本発明において開示される発明のうち代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
The effects obtained by the representative inventions among the inventions disclosed in the present invention will be briefly described.
It is as follows.

【0044】外部電極上に金ワイヤバンプを設け、主形
成面上にエラストマを設け、そのエラストマ上に配線パ
ターンを形成し、その上にソルダボールを形成すること
で、他の電子装置の配線基板との接続のための再配線を
行うために用いられる絶縁基材である高価なポリイミド
を用いなくてもよく、かつそのポリイミドの加工工程も
必要なくなるので、WPP型半導体装置を安価に製造す
ることが可能となる。
A gold wire bump is provided on an external electrode, an elastomer is provided on a main formation surface, a wiring pattern is formed on the elastomer, and a solder ball is formed thereon, thereby forming a wiring board for another electronic device. It is not necessary to use expensive polyimide, which is an insulating base material used to perform rewiring for connection, and a process for processing the polyimide is not required, so that a WPP-type semiconductor device can be manufactured at low cost. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態にかかるWPP型半導体装
置の構成を説明するための図である。
FIG. 1 is a diagram illustrating a configuration of a WPP type semiconductor device according to an embodiment of the present invention.

【図2】本実施形態の金ワイヤバンプ80の構成を説明
するための図である。
FIG. 2 is a diagram for explaining a configuration of a gold wire bump 80 of the present embodiment.

【図3】本実施形態のWPP型半導体装置100の製造
方法を説明するための図である。
FIG. 3 is a diagram illustrating a method of manufacturing the WPP type semiconductor device 100 according to the embodiment.

【図4】本実施形態のWPP型半導体装置100の製造
方法を説明するための図である。
FIG. 4 is a diagram illustrating a method for manufacturing the WPP type semiconductor device 100 according to the embodiment.

【図5】本実施形態のWPP型半導体装置100を搭載
したメモリモジュール200の構成を説明するための図
である。
FIG. 5 is a diagram illustrating a configuration of a memory module 200 including the WPP type semiconductor device 100 according to the embodiment.

【図6】従来のWPP型半導体装置の構成を説明するた
めの図である。
FIG. 6 is a diagram illustrating a configuration of a conventional WPP type semiconductor device.

【図7】従来のWPP型半導体装置の製造方法を説明す
るための図である。
FIG. 7 is a view illustrating a method of manufacturing a conventional WPP semiconductor device.

【図8】従来のWPP型半導体装置の製造方法を説明す
るための図である。
FIG. 8 is a view for explaining a method of manufacturing a conventional WPP type semiconductor device.

【符号の説明】 10 半導体チップ 20 絶縁基材 30 配線パターン 40 ソルダボール 50 封止樹脂 60 ボンディングワイヤ 70 外部電極 80 金ワイヤバンプ 90 ソルダレジスト 100 WPP型半導体装置 110 エラストマ 140 ソルダレジスト 200 メモリモジュール 201 メモリモジュールの配線基板 202 メモリモジュールの配線パターンDESCRIPTION OF SYMBOLS 10 Semiconductor chip 20 Insulating base material 30 Wiring pattern 40 Solder ball 50 Sealing resin 60 Bonding wire 70 External electrode 80 Gold wire bump 90 Solder resist 100 WPP type semiconductor device 110 Elastomer 140 Solder resist 200 Memory module 201 Memory module Wiring board 202 Wiring pattern of memory module

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】ウエハの主形成面上に、外部電極及び回路
素子からなる半導体チップが複数組形成され、前記各半
導体チップ毎に前記ウエハから切り離して得られる半導
体装置であって、 導電材料で形成したワイヤバンプまたはめっきバンプを
前記各外部電極上に設け、 前記半導体チップとその半導体チップが接続される電子
装置の配線基板との間に生じる熱応力を緩衝する応力緩
衝材(エラストマ)または未硬化の封止材を前記半導体
チップの主形成面に設け、 前記応力緩衝材または未硬化の封止材上に、前記ワイヤ
バンプまたはめっきバンプと電気的に接続された配線パ
ターンを設け、 前記配線パターン上にソルダボールを設けたことを特徴
とする半導体装置。
1. A semiconductor device comprising a plurality of sets of semiconductor chips each comprising an external electrode and a circuit element formed on a main forming surface of a wafer, wherein each of the semiconductor chips is obtained by separating the semiconductor chips from the wafer. A formed wire bump or plated bump is provided on each of the external electrodes, and a stress buffer material (elastomer) or uncured for buffering a thermal stress generated between the semiconductor chip and a wiring board of an electronic device to which the semiconductor chip is connected. Providing a sealing material on the main forming surface of the semiconductor chip; providing a wiring pattern electrically connected to the wire bump or plating bump on the stress buffering material or the uncured sealing material; A semiconductor ball provided with a solder ball.
【請求項2】前記請求項1に記載の半導体装置におい
て、 前記応力緩衝材は、ガラス転移温度がソルダボールの溶
融温度より小さく、また150℃における弾性率が10
0MPa以下である樹脂であることを特徴とする半導体
装置。
2. The semiconductor device according to claim 1, wherein the stress buffer has a glass transition temperature lower than a melting temperature of the solder ball and an elastic modulus at 150 ° C. of 10%.
A semiconductor device comprising a resin having a pressure of 0 MPa or less.
【請求項3】前記請求項1または2のうちいずれか1項
に記載の半導体装置を配線基板に搭載したことを特徴と
する電子装置。
3. An electronic device, wherein the semiconductor device according to claim 1 is mounted on a wiring board.
【請求項4】ウエハの主形成面上に外部電極及び回路素
子からなる半導体チップを複数組形成する第1の工程
と、前記ウエハの外部電極上に導電材料のワイヤバンプ
またはめっきバンプを形成する第2の工程と、前記半導
体チップとその半導体チップが接続される電子装置の配
線基板との間に生じる熱応力を緩衝する応力緩衝材(エ
ラストマ)または未硬化の封止材を前記半導体チップの
主形成面に設ける第3の工程と、前記応力緩衝材または
未硬化の封止材の上に前記ワイヤバンプまたはめっきバ
ンプと電気的に接続された配線パターンを形成する第4
の工程と、前記配線パターン上にソルダボールを形成す
る第5の工程と、前記各半導体チップ毎に前記ウエハか
ら切り離して得られる第6の工程を有することを特徴と
する半導体装置の製造方法。
4. A first step of forming a plurality of sets of semiconductor chips comprising external electrodes and circuit elements on a main formation surface of a wafer, and forming a wire bump or a plating bump of a conductive material on the external electrodes of the wafer. 2) a stress buffer (elastomer) or an uncured sealing material for buffering thermal stress generated between the semiconductor chip and a wiring board of an electronic device to which the semiconductor chip is connected; A third step of providing a wiring pattern electrically connected to the wire bump or the plating bump on the stress buffering material or the uncured sealing material;
And a fifth step of forming solder balls on the wiring pattern, and a sixth step of obtaining each semiconductor chip by separating the semiconductor chip from the wafer.
JP2000013951A 2000-01-18 2000-01-18 Semiconductor device, electronic device and manufacturing method thereof Pending JP2001203305A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000013951A JP2001203305A (en) 2000-01-18 2000-01-18 Semiconductor device, electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000013951A JP2001203305A (en) 2000-01-18 2000-01-18 Semiconductor device, electronic device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2001203305A true JP2001203305A (en) 2001-07-27

Family

ID=18541474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000013951A Pending JP2001203305A (en) 2000-01-18 2000-01-18 Semiconductor device, electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2001203305A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051570A (en) * 2001-08-07 2003-02-21 Sumitomo Bakelite Co Ltd Semiconductor device and its manufacturing method
CN102646645A (en) * 2011-02-16 2012-08-22 三星半导体(中国)研究开发有限公司 Packaging structure and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051570A (en) * 2001-08-07 2003-02-21 Sumitomo Bakelite Co Ltd Semiconductor device and its manufacturing method
CN102646645A (en) * 2011-02-16 2012-08-22 三星半导体(中国)研究开发有限公司 Packaging structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3481444B2 (en) Semiconductor device and manufacturing method thereof
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6552426B2 (en) Semiconductor device and method of manufacturing same
JPH11135663A (en) Molded bga type semiconductor device and manufacture thereof
US6635962B2 (en) Chip on chip semiconductor device
JPH07115096A (en) Bump electrode
US20030122237A1 (en) Semiconductor device
JP2007027526A (en) Dual-face electrode package and its manufacturing method
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP3402086B2 (en) Semiconductor device and manufacturing method thereof
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2001308258A (en) Semiconductor package and method of manufacturing it
JP3116926B2 (en) Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method
JP2002368155A (en) Wiring board, manufacturing method therefor, and semiconductor device
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
JP2001203305A (en) Semiconductor device, electronic device and manufacturing method thereof
KR100192758B1 (en) Method of manufacturing semiconductor package and structure of the same
JP3968321B2 (en) Semiconductor device and manufacturing method thereof
KR100520443B1 (en) Chip scale package and its manufacturing method
JPH11145345A (en) Semiconductor device and its manufacture
JPH10261735A (en) Semiconductor device and its manufacture
JP2001203304A (en) Semiconductor device, electronic device and manufacturing method thereof
JPH11297750A (en) Semiconductor device, manufacture thereof, and mounting of the semiconductor device
KR100403352B1 (en) Solder paste wafer level package and fabrication method thereof
JP3145892B2 (en) Resin-sealed semiconductor device