JP2001186105A - 疑似ランダム系列符号の位相係数算出装置及び算出方法 - Google Patents
疑似ランダム系列符号の位相係数算出装置及び算出方法Info
- Publication number
- JP2001186105A JP2001186105A JP36932099A JP36932099A JP2001186105A JP 2001186105 A JP2001186105 A JP 2001186105A JP 36932099 A JP36932099 A JP 36932099A JP 36932099 A JP36932099 A JP 36932099A JP 2001186105 A JP2001186105 A JP 2001186105A
- Authority
- JP
- Japan
- Prior art keywords
- random sequence
- sequence code
- pseudo
- code
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【解決手段】 初期値保持部１は疑似ランダム系列符号
の初期値を保持する。シフト処理部３は、上記疑似ラン
ダム系列符号のビット幅をＮとしたとき、疑似ランダム
系列符号を初期値からＸ＋Ｎ回シフトして、Ｘ＋１回シ
フトした疑似ランダム系列符号からＸ＋Ｎ回シフトした
疑似ランダム系列符号までを保持する。行列変換処理部
５は、シフト処理部の保持するＮ×Ｎビットの疑似ラン
ダム系列符号群を行列変換して、疑似ランダム系列符号
をＸ＋Ｎ回シフトさせるためのＮ×Ｎビットの位相係数
を得る。 【効果】 従来の状態遷移式再帰演算による膨大な処理
時間を大幅に短縮することができる。
の初期値を保持する。シフト処理部３は、上記疑似ラン
ダム系列符号のビット幅をＮとしたとき、疑似ランダム
系列符号を初期値からＸ＋Ｎ回シフトして、Ｘ＋１回シ
フトした疑似ランダム系列符号からＸ＋Ｎ回シフトした
疑似ランダム系列符号までを保持する。行列変換処理部
５は、シフト処理部の保持するＮ×Ｎビットの疑似ラン
ダム系列符号群を行列変換して、疑似ランダム系列符号
をＸ＋Ｎ回シフトさせるためのＮ×Ｎビットの位相係数
を得る。 【効果】 従来の状態遷移式再帰演算による膨大な処理
時間を大幅に短縮することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、移動通信等に利用
される疑似ランダム系列符号（ＰＮ符号）に対して、任
意の位相シフトをさせるための位相係数を求める算出装
置及び算出方法に関する。
される疑似ランダム系列符号（ＰＮ符号）に対して、任
意の位相シフトをさせるための位相係数を求める算出装
置及び算出方法に関する。
【０００２】
【従来の技術】例えばＣＤＭＡ（Code Division Multip
le Access）方式を採用する携帯電話において、ディジ
タル信号を拡散変調するために疑似ランダム系列符号が
使用されている。この疑似ランダム系列符号は、任意の
位相シフトをさせて使用される。この位相シフトの演算
を行うために、位相シフト量に対応させた位相係数が予
め演算により求められ、メモリ中に準備される。位相シ
フト演算処理はエクスクルーシブオア回路（ＸＯＲ演算
回路）により実行される。元の疑似ランダム系列符号と
位相係数がＸＯＲ演算回路に入力すると、そのＸＯＲ演
算回路から位相をシフトさせた疑似ランダム系列符号が
出力される。
le Access）方式を採用する携帯電話において、ディジ
タル信号を拡散変調するために疑似ランダム系列符号が
使用されている。この疑似ランダム系列符号は、任意の
位相シフトをさせて使用される。この位相シフトの演算
を行うために、位相シフト量に対応させた位相係数が予
め演算により求められ、メモリ中に準備される。位相シ
フト演算処理はエクスクルーシブオア回路（ＸＯＲ演算
回路）により実行される。元の疑似ランダム系列符号と
位相係数がＸＯＲ演算回路に入力すると、そのＸＯＲ演
算回路から位相をシフトさせた疑似ランダム系列符号が
出力される。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
な従来の技術には、次のような解決すべき課題があっ
た。ＸＯＲ演算回路が上記のような演算処理を実行する
ためには、予め位相シフト量に対応させた位相係数を演
算してメモリに記憶させておく処理が必要になる。とこ
ろが、位相シフト量が大きいと、たとえ高速演算機能を
持ったコンピュータを使用しても、数十時間あるいは数
日間もの演算処理を繰り返さなければならない。多種の
位相シフト量に対応させた位相係数を用意するには長期
間の演算処理が必要になるという問題があった。
な従来の技術には、次のような解決すべき課題があっ
た。ＸＯＲ演算回路が上記のような演算処理を実行する
ためには、予め位相シフト量に対応させた位相係数を演
算してメモリに記憶させておく処理が必要になる。とこ
ろが、位相シフト量が大きいと、たとえ高速演算機能を
持ったコンピュータを使用しても、数十時間あるいは数
日間もの演算処理を繰り返さなければならない。多種の
位相シフト量に対応させた位相係数を用意するには長期
間の演算処理が必要になるという問題があった。
【０００４】
【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉疑似ランダム系列符号の初期値を保持する初
期値保持部と、上記疑似ランダム系列符号のビット幅を
Ｎとしたとき、当該疑似ランダム系列符号を初期値から
Ｘ＋Ｎ回シフトして、Ｘ＋１回シフトした疑似ランダム
系列符号からＸ＋Ｎ回シフトした疑似ランダム系列符号
までを保持するシフト処理部と、このシフト処理部の保
持するＮ×Ｎビットの疑似ランダム系列符号群を行列変
換して、疑似ランダム系列符号をＸ＋Ｎ回シフトさせる
ためのＮ×Ｎビットの位相係数を得る行列変換処理部と
を備えたことを特徴とする疑似ランダム系列符号の位相
係数算出装置。
するため次の構成を採用する。 〈構成１〉疑似ランダム系列符号の初期値を保持する初
期値保持部と、上記疑似ランダム系列符号のビット幅を
Ｎとしたとき、当該疑似ランダム系列符号を初期値から
Ｘ＋Ｎ回シフトして、Ｘ＋１回シフトした疑似ランダム
系列符号からＸ＋Ｎ回シフトした疑似ランダム系列符号
までを保持するシフト処理部と、このシフト処理部の保
持するＮ×Ｎビットの疑似ランダム系列符号群を行列変
換して、疑似ランダム系列符号をＸ＋Ｎ回シフトさせる
ためのＮ×Ｎビットの位相係数を得る行列変換処理部と
を備えたことを特徴とする疑似ランダム系列符号の位相
係数算出装置。
【０００５】〈構成２〉疑似ランダム系列符号の初期値
を保持する初期値保持部と、上記疑似ランダム系列符号
のビット幅をＮとしたとき、シフト回数がＸ＋Ｎ回に相
当するまで当該疑似ランダム系列符号を初期値から逆シ
フトした疑似ランダム系列符号から、シフト回数がＸ＋
１回に相当するまで当該疑似ランダム系列符号を初期値
から逆シフトした疑似ランダム系列符号までを保持する
シフト処理部と、このシフト処理部の保持するＮ×Ｎビ
ットの疑似ランダム系列符号群を行列変換して、疑似ラ
ンダム系列符号をＸ＋Ｎ回シフトさせるためのＮ×Ｎビ
ットの位相係数を得る行列変換処理部とを備えたことを
特徴とする疑似ランダム系列符号の位相係数算出装置。
を保持する初期値保持部と、上記疑似ランダム系列符号
のビット幅をＮとしたとき、シフト回数がＸ＋Ｎ回に相
当するまで当該疑似ランダム系列符号を初期値から逆シ
フトした疑似ランダム系列符号から、シフト回数がＸ＋
１回に相当するまで当該疑似ランダム系列符号を初期値
から逆シフトした疑似ランダム系列符号までを保持する
シフト処理部と、このシフト処理部の保持するＮ×Ｎビ
ットの疑似ランダム系列符号群を行列変換して、疑似ラ
ンダム系列符号をＸ＋Ｎ回シフトさせるためのＮ×Ｎビ
ットの位相係数を得る行列変換処理部とを備えたことを
特徴とする疑似ランダム系列符号の位相係数算出装置。
【０００６】〈構成３〉疑似ランダム系列符号の初期値
を保持する初期値保持部と、上記疑似ランダム系列符号
のビット幅をＮとしたとき、当該疑似ランダム系列符号
を初期値からＸ＋Ｎ回シフトして、このシフト後、シフ
ト回数がＸ＋Ｎ−１回を経てＸ＋Ｎ−（Ｎ−１）回に相
当するまで当該疑似ランダム系列符号を逆シフトするま
での疑似ランダム系列符号を保持するシフト処理部と、
このシフト処理部の保持するＮ×Ｎビットの疑似ランダ
ム系列符号群を行列変換して、疑似ランダム系列符号を
Ｘ＋Ｎ回シフトさせるためのＮ×Ｎビットの位相係数を
得る行列変換処理部とを備えたことを特徴とする疑似ラ
ンダム系列符号の位相係数算出装置。
を保持する初期値保持部と、上記疑似ランダム系列符号
のビット幅をＮとしたとき、当該疑似ランダム系列符号
を初期値からＸ＋Ｎ回シフトして、このシフト後、シフ
ト回数がＸ＋Ｎ−１回を経てＸ＋Ｎ−（Ｎ−１）回に相
当するまで当該疑似ランダム系列符号を逆シフトするま
での疑似ランダム系列符号を保持するシフト処理部と、
このシフト処理部の保持するＮ×Ｎビットの疑似ランダ
ム系列符号群を行列変換して、疑似ランダム系列符号を
Ｘ＋Ｎ回シフトさせるためのＮ×Ｎビットの位相係数を
得る行列変換処理部とを備えたことを特徴とする疑似ラ
ンダム系列符号の位相係数算出装置。
【０００７】〈構成４〉疑似ランダム系列符号のビット
幅をＮとしたとき、最大（２N−１）組のＰＮ符号群の
中から、シフト回数Ｘ＋Ｎに相当するＰＮ符号を終点に
したＮ×ＮビットのＰＮ符号群を取り出して行列変換す
ることにより、シフト回数Ｘ＋Ｎの位相シフトのための
位相係数を求めることを特徴とする疑似ランダム系列符
号の位相係数算出方法。
幅をＮとしたとき、最大（２N−１）組のＰＮ符号群の
中から、シフト回数Ｘ＋Ｎに相当するＰＮ符号を終点に
したＮ×ＮビットのＰＮ符号群を取り出して行列変換す
ることにより、シフト回数Ｘ＋Ｎの位相シフトのための
位相係数を求めることを特徴とする疑似ランダム系列符
号の位相係数算出方法。
【０００８】〈構成５〉構成４に記載の疑似ランダム系
列符号の位相係数算出方法において、シフト回数Ｘ＋Ｎ
に相当するＰＮ符号を終点にしたＮ×ＮビットのＰＮ符
号群を取り出して行列変換する処理を、上記Ｘを順に増
減して複数回繰り返すことによって、一群の位相シフト
のための位相係数を求めることを特徴とする疑似ランダ
ム系列符号の位相係数算出方法。
列符号の位相係数算出方法において、シフト回数Ｘ＋Ｎ
に相当するＰＮ符号を終点にしたＮ×ＮビットのＰＮ符
号群を取り出して行列変換する処理を、上記Ｘを順に増
減して複数回繰り返すことによって、一群の位相シフト
のための位相係数を求めることを特徴とする疑似ランダ
ム系列符号の位相係数算出方法。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例１〉図１は、具体例１の位相係数算出装置のブ
ロック図である。この装置は、初期値保持部１と、シフ
ト処理部３と、行列変換処理部５とを備えている。初期
値保持部１には、演算処理の対象となる疑似ランダム系
列符号の初期値が記憶される。また、シフト処理部３
は、これから説明するようなシフト処理を繰り返し実行
し、その途中経過で得られた疑似ランダム系列符号群を
記憶するメモリから成る。行列変換処理部５は、シフト
処理部３から読み出された疑似ランダム系列符号群の行
列変換をして出力するメモリから成る。
例を用いて説明する。 〈具体例１〉図１は、具体例１の位相係数算出装置のブ
ロック図である。この装置は、初期値保持部１と、シフ
ト処理部３と、行列変換処理部５とを備えている。初期
値保持部１には、演算処理の対象となる疑似ランダム系
列符号の初期値が記憶される。また、シフト処理部３
は、これから説明するようなシフト処理を繰り返し実行
し、その途中経過で得られた疑似ランダム系列符号群を
記憶するメモリから成る。行列変換処理部５は、シフト
処理部３から読み出された疑似ランダム系列符号群の行
列変換をして出力するメモリから成る。
【００１０】上記初期値保持部１やシフト処理部３や行
列変換処理部５は、いずれもコンピュータの記憶領域上
に設定され、これから説明するシフト処理は、いずれも
コンピュータの演算処理プログラムによって実行するこ
とができる。もちろん、後で説明するような具体的な論
理回路を用いて、全てハードウェアで構成することも可
能である。
列変換処理部５は、いずれもコンピュータの記憶領域上
に設定され、これから説明するシフト処理は、いずれも
コンピュータの演算処理プログラムによって実行するこ
とができる。もちろん、後で説明するような具体的な論
理回路を用いて、全てハードウェアで構成することも可
能である。
【００１１】図２の（ａ）は、ＸＯＲ（エクスクルーシ
ブオア）演算回路を示す結線図である。また、（ｂ）
は、生成多項式の例を示す説明図である。更に、（ｃ）
は、シフトレジスタ回路を示す結線図である。これらの
図を使用して、元のＰＮ符号１１と位相係数ＭとＰＮ符
号１３との関係を説明する。
ブオア）演算回路を示す結線図である。また、（ｂ）
は、生成多項式の例を示す説明図である。更に、（ｃ）
は、シフトレジスタ回路を示す結線図である。これらの
図を使用して、元のＰＮ符号１１と位相係数ＭとＰＮ符
号１３との関係を説明する。
【００１２】図２（ａ）に示した回路は、従来からよく
知られたもので、入力した疑似ランダム系列符号を任意
の回数だけシフトさせた疑似ランダム系列符号を得るた
めの回路である。図のアンドゲート群８の一方の端子に
は、元のＮビットのＰＮ符号１１がパラレルに入力され
る。また、アンドゲート群８の他方の端子には、位相係
数Ｍが入力される。この位相係数は、第１番目のビット
を求めるためのものから第Ｎ番目のビットを求めるため
のものまでＮ組ある。このＮ組の位相係数が１組ずつ順
番にアンドゲート群８に入力する。アンドゲート群８の
出力は、ＸＯＲ回路９に入力し、その論理演算結果が求
めるＰＮ符号１３となる。Ｎ回の演算で求めるＮビット
のＰＮ符号１３が得られる。このアンドゲート群８とＸ
ＯＲ回路９を含めて、ＸＯＲ演算回路１０と呼んでい
る。
知られたもので、入力した疑似ランダム系列符号を任意
の回数だけシフトさせた疑似ランダム系列符号を得るた
めの回路である。図のアンドゲート群８の一方の端子に
は、元のＮビットのＰＮ符号１１がパラレルに入力され
る。また、アンドゲート群８の他方の端子には、位相係
数Ｍが入力される。この位相係数は、第１番目のビット
を求めるためのものから第Ｎ番目のビットを求めるため
のものまでＮ組ある。このＮ組の位相係数が１組ずつ順
番にアンドゲート群８に入力する。アンドゲート群８の
出力は、ＸＯＲ回路９に入力し、その論理演算結果が求
めるＰＮ符号１３となる。Ｎ回の演算で求めるＮビット
のＰＮ符号１３が得られる。このアンドゲート群８とＸ
ＯＲ回路９を含めて、ＸＯＲ演算回路１０と呼んでい
る。
【００１３】即ち、このように元の疑似ランダム系列符
号１１を与えられたとき、任意のシフト量に対応する位
相係数１２と共にＸＯＲ演算回路１０を用いて演算処理
すれば、シフト後の求める疑似ランダム系列符号１３を
得ることができる。
号１１を与えられたとき、任意のシフト量に対応する位
相係数１２と共にＸＯＲ演算回路１０を用いて演算処理
すれば、シフト後の求める疑似ランダム系列符号１３を
得ることができる。
【００１４】（ｂ）は、ＰＮ符号を１回シフトさせるた
めの処理を数式化した生成多項式の一例を示す。＋はエ
クスクルーシブオアの演算処理を示す。この式は、第０
ビットと第１ビットと第４ビットと第６ビットとをエク
スクルーシブオア演算するという処理を表している。図
の（ｃ）に示すようなシフトレジスタによってレジスタ
Ｄ０〜Ｄ５に格納したＰＮ符号を１つずつ１回だけビッ
トシフトさせると、図の（ｂ）の生成多項式による１回
の演算処理結果と同一の結果が各レジスタＤ０〜Ｄ５に
格納される。この回路中に挟まれた＋という符号を付し
た素子は、エクスクルーシブオア回路である。
めの処理を数式化した生成多項式の一例を示す。＋はエ
クスクルーシブオアの演算処理を示す。この式は、第０
ビットと第１ビットと第４ビットと第６ビットとをエク
スクルーシブオア演算するという処理を表している。図
の（ｃ）に示すようなシフトレジスタによってレジスタ
Ｄ０〜Ｄ５に格納したＰＮ符号を１つずつ１回だけビッ
トシフトさせると、図の（ｂ）の生成多項式による１回
の演算処理結果と同一の結果が各レジスタＤ０〜Ｄ５に
格納される。この回路中に挟まれた＋という符号を付し
た素子は、エクスクルーシブオア回路である。
【００１５】上記の（ｃ）の回路において、レジスタＤ
０〜Ｄ５に格納したＰＮ符号を１ビットシフトさせたと
き、Ｄ１と記入したレジスタには、Ｄ５にこれまで記憶
されていたデータとＤ０にこれまで記憶されていたデー
タのＸＯＲ演算結果が記憶されることになる。また、Ｄ
４と書き込まれたレジスタには、Ｄ５にこれまで記憶さ
れていたデータと、Ｄ３にこれまで記憶されていたデー
タのＸＯＲ演算結果が記憶されることになる。このよう
なシフトを順番に繰り返していくことによって、その都
度Ｄ０〜Ｄ５のレジスタに１回ずつ位相シフトされたＰ
Ｎ符号が格納される。
０〜Ｄ５に格納したＰＮ符号を１ビットシフトさせたと
き、Ｄ１と記入したレジスタには、Ｄ５にこれまで記憶
されていたデータとＤ０にこれまで記憶されていたデー
タのＸＯＲ演算結果が記憶されることになる。また、Ｄ
４と書き込まれたレジスタには、Ｄ５にこれまで記憶さ
れていたデータと、Ｄ３にこれまで記憶されていたデー
タのＸＯＲ演算結果が記憶されることになる。このよう
なシフトを順番に繰り返していくことによって、その都
度Ｄ０〜Ｄ５のレジスタに１回ずつ位相シフトされたＰ
Ｎ符号が格納される。
【００１６】図３（ａ）は、図２（ｂ）の生成多項式に
おける４位相シフト出力の説明図である。また、（ｂ）
は、位相係数の内容を示す説明図である。更に、（ｃ）
は、ＰＮ符号の初期値と位相係数とのＸＯＲ演算によっ
てｎ回シフトした後のＰＮ符号を得る演算式を示してい
る。図３（ａ）に示すように、初期値レジスタ２１に記
憶されたＰＮ符号の６ビットの初期値は、１回シフトす
る毎にその右側にあるシフト処理回路２２，２３，２
４，２５を通じて変換される。各回路には、図に示すよ
うに、それぞれ一対のＸＯＲゲートが含まれている。こ
れによって、丁度図２（ｂ）や（ｃ）で説明した演算処
理結果が各回路の右側に得られる。４回のシフトによっ
て図の最も右側に示す出力が得られる。
おける４位相シフト出力の説明図である。また、（ｂ）
は、位相係数の内容を示す説明図である。更に、（ｃ）
は、ＰＮ符号の初期値と位相係数とのＸＯＲ演算によっ
てｎ回シフトした後のＰＮ符号を得る演算式を示してい
る。図３（ａ）に示すように、初期値レジスタ２１に記
憶されたＰＮ符号の６ビットの初期値は、１回シフトす
る毎にその右側にあるシフト処理回路２２，２３，２
４，２５を通じて変換される。各回路には、図に示すよ
うに、それぞれ一対のＸＯＲゲートが含まれている。こ
れによって、丁度図２（ｂ）や（ｃ）で説明した演算処
理結果が各回路の右側に得られる。４回のシフトによっ
て図の最も右側に示す出力が得られる。
【００１７】（ｂ）に示すように、ＰＮ符号が６ビット
で構成される場合、位相係数Ｇｎも図に示すように６ビ
ットで表される。そして、ＰＮ符号と位相係数の対応す
るビットのＸＯＲ演算によって、（ｃ）に示すようにＮ
回シフトしたＰＮ符号が得られる。
で構成される場合、位相係数Ｇｎも図に示すように６ビ
ットで表される。そして、ＰＮ符号と位相係数の対応す
るビットのＸＯＲ演算によって、（ｃ）に示すようにＮ
回シフトしたＰＮ符号が得られる。
【００１８】図４には、上記の要領で１回ＰＮ符号を位
相シフトさせた場合の状態遷移式を示す。また、図４
（ｂ）は、４回シフトをさせた場合の状態遷移式を示
す。状態遷移式の各演算符号＋は、それぞれＸＯＲ演算
を示す。図４（ｂ）のＤ５を演算する一番上の式のＤ
１，Ｄ３，Ｄ５の係数は“１”になっている。一方、こ
の式のＤ０，Ｄ２，Ｄ４の係数は“０”になっている。
従って、４回シフトさせたＰＮ符号のうちのＤ５のビッ
トを得るための位相係数Ｇ（５）は、「０１０１０１」
という結果になる。
相シフトさせた場合の状態遷移式を示す。また、図４
（ｂ）は、４回シフトをさせた場合の状態遷移式を示
す。状態遷移式の各演算符号＋は、それぞれＸＯＲ演算
を示す。図４（ｂ）のＤ５を演算する一番上の式のＤ
１，Ｄ３，Ｄ５の係数は“１”になっている。一方、こ
の式のＤ０，Ｄ２，Ｄ４の係数は“０”になっている。
従って、４回シフトさせたＰＮ符号のうちのＤ５のビッ
トを得るための位相係数Ｇ（５）は、「０１０１０１」
という結果になる。
【００１９】（ｃ）は、以上の結果から６ビットのＰＮ
符号Ｄ０〜Ｄ５を４回シフトさせた結果得られるＰＮ符
号Ｄ０〜Ｄ５を求めるために使用する６組の位相係数を
それぞれ示したものである。従来の方法によって任意の
シフト量のＰＮ符号を得るためには、与えられたシフト
数だけ状態遷移式を再帰演算によって繰り返し計算する
という処理が必要になる。
符号Ｄ０〜Ｄ５を４回シフトさせた結果得られるＰＮ符
号Ｄ０〜Ｄ５を求めるために使用する６組の位相係数を
それぞれ示したものである。従来の方法によって任意の
シフト量のＰＮ符号を得るためには、与えられたシフト
数だけ状態遷移式を再帰演算によって繰り返し計算する
という処理が必要になる。
【００２０】例えば、４２ビットのＰＮ符号を２４０だ
けシフトさせるための位相係数を求める演算には、従
来、約１兆回の繰り返し計算が必要になった。即ち、シ
フトさせる回数だけ図２の（ｂ）に示した生成多項式の
再帰演算をする。仮に１秒間１００万回の演算処理をす
ることができる計算機（１ＭＩＰＳ）があった場合で
も、この場合には約１３日間連続して計算をしなければ
ならない。本発明では、ＰＮ符号の特別な性質を利用し
て、位相係数を求める演算処理を短時間で行うことを実
現する。
けシフトさせるための位相係数を求める演算には、従
来、約１兆回の繰り返し計算が必要になった。即ち、シ
フトさせる回数だけ図２の（ｂ）に示した生成多項式の
再帰演算をする。仮に１秒間１００万回の演算処理をす
ることができる計算機（１ＭＩＰＳ）があった場合で
も、この場合には約１３日間連続して計算をしなければ
ならない。本発明では、ＰＮ符号の特別な性質を利用し
て、位相係数を求める演算処理を短時間で行うことを実
現する。
【００２１】図５には、ＰＮ符号のシフト結果の説明図
を示す。例えば、ＰＮ符号の初期値を“０，０，０，
０，０，１”とする。この場合に、上記のような条件で
シフトを行うと、１回目から順番に６２回目まで、その
内容が変化し、６３回目で再び初期値に戻る。即ち、６
ビットのＰＮ符号は、その周期が２６−１で周期的に規
則性を持って変化する性質を持つ。
を示す。例えば、ＰＮ符号の初期値を“０，０，０，
０，０，１”とする。この場合に、上記のような条件で
シフトを行うと、１回目から順番に６２回目まで、その
内容が変化し、６３回目で再び初期値に戻る。即ち、６
ビットのＰＮ符号は、その周期が２６−１で周期的に規
則性を持って変化する性質を持つ。
【００２２】図１のシフト処理部３には、このようなＰ
Ｎ符号群のうちの少なくともＮ組が格納される。こうし
てシフト処理部３に格納されたＰＮ符号群を行列変換す
ると、以下に説明するように、Ｘ＋Ｎシフトの位相係数
が得られる。
Ｎ符号群のうちの少なくともＮ組が格納される。こうし
てシフト処理部３に格納されたＰＮ符号群を行列変換す
ると、以下に説明するように、Ｘ＋Ｎシフトの位相係数
が得られる。
【００２３】図６には、行列変換の説明図を示す。この
発明では、上記のように、シフト処理部３に格納された
ＰＮ符号群を行列変換することによって、ＰＮ符号を所
定回数だけシフトさせるための位相係数を求めることが
できる。図６の内容は、図５の一部を示したものである
が、ここに４回シフトをさせるための位相係数２７が実
線の枠に囲まれるように表示されている。これを図４
（ｃ）と比較する。
発明では、上記のように、シフト処理部３に格納された
ＰＮ符号群を行列変換することによって、ＰＮ符号を所
定回数だけシフトさせるための位相係数を求めることが
できる。図６の内容は、図５の一部を示したものである
が、ここに４回シフトをさせるための位相係数２７が実
線の枠に囲まれるように表示されている。これを図４
（ｃ）と比較する。
【００２４】図６の実線で示した四角は縦に長い形状を
し、それぞれ６個の数値を取り囲んでいる。一番右側は
図４（ｃ）のＧ（５）、右から２番目は図４（ｃ）のＧ
（４）、一番左側は図４（ｃ）のＧ（０）に相当する。
し、それぞれ６個の数値を取り囲んでいる。一番右側は
図４（ｃ）のＧ（５）、右から２番目は図４（ｃ）のＧ
（４）、一番左側は図４（ｃ）のＧ（０）に相当する。
【００２５】即ち、６ビットのＰＮ符号を４回シフトを
させて、そこから遡って６回分の合計６組のＰＮ符号群
を取り出し、この６×６ビットのＰＮ符号群を行列変換
すれば、ＰＮ符号を４回シフトさせるための位相係数と
なる。同様にして、例えばＰＮ符号を１７回シフトし、
そこから遡って６回分の合計６組のＰＮ符号群を取り出
し、この６×６ビットのＰＮ符号群を行列変換すれば、
ＰＮ符号群を１７回シフトさせるための位相係数が取り
出せる。
させて、そこから遡って６回分の合計６組のＰＮ符号群
を取り出し、この６×６ビットのＰＮ符号群を行列変換
すれば、ＰＮ符号を４回シフトさせるための位相係数と
なる。同様にして、例えばＰＮ符号を１７回シフトし、
そこから遡って６回分の合計６組のＰＮ符号群を取り出
し、この６×６ビットのＰＮ符号群を行列変換すれば、
ＰＮ符号群を１７回シフトさせるための位相係数が取り
出せる。
【００２６】一般的に表現すれば、ＰＮ符号のビット幅
をＮとし、シフト回数をＸ＋Ｎ回とした場合に、Ｘ＋１
回シフトしたＰＮ符号からＸ＋Ｎ回シフトしたＰＮ符号
までの、合計Ｎ×ＮビットのＰＮ符号群を取り出して行
列変換すると、ＰＮ符号をＸ＋Ｎ回位相シフトするため
の位相係数が得られる。
をＮとし、シフト回数をＸ＋Ｎ回とした場合に、Ｘ＋１
回シフトしたＰＮ符号からＸ＋Ｎ回シフトしたＰＮ符号
までの、合計Ｎ×ＮビットのＰＮ符号群を取り出して行
列変換すると、ＰＮ符号をＸ＋Ｎ回位相シフトするため
の位相係数が得られる。
【００２７】また、ＰＮ符号群は周期性を持つから、最
大（２Ｎ−１）組のＰＮ符号群の中からそれぞれＮ×Ｎ
ビットのＰＮ符号群を取り出して行列変換すると、任意
の位相シフトのための位相係数を求めることができる。
初期値からのシフト回数は、求める位相シフト回数を上
記周期を用いてモジュロ演算等の剰余から求めることに
より換算する。そのシフト回数Ｘ＋Ｎを終点にしたＮ×
ＮのＰＮ符号群を行列変換するとよい。
大（２Ｎ−１）組のＰＮ符号群の中からそれぞれＮ×Ｎ
ビットのＰＮ符号群を取り出して行列変換すると、任意
の位相シフトのための位相係数を求めることができる。
初期値からのシフト回数は、求める位相シフト回数を上
記周期を用いてモジュロ演算等の剰余から求めることに
より換算する。そのシフト回数Ｘ＋Ｎを終点にしたＮ×
ＮのＰＮ符号群を行列変換するとよい。
【００２８】〈具体例１の効果〉従来のような状態遷移
式再帰演算には膨大な処理時間が必要になる。しかしな
がら、この発明に示すように、丁度１周期分即ち上記の
例では、２６−１回数シフト分のシフト結果を保持して
おき、この中から該当するＮ×Ｎ即ち６×６マトリクス
のＰＮ符号を取り出し、これを行列変換すれば、全ての
位相シフトのための位相係数を求めることが可能にな
る。従って、大幅に位相係数演算処理のための時間を短
縮することができる。
式再帰演算には膨大な処理時間が必要になる。しかしな
がら、この発明に示すように、丁度１周期分即ち上記の
例では、２６−１回数シフト分のシフト結果を保持して
おき、この中から該当するＮ×Ｎ即ち６×６マトリクス
のＰＮ符号を取り出し、これを行列変換すれば、全ての
位相シフトのための位相係数を求めることが可能にな
る。従って、大幅に位相係数演算処理のための時間を短
縮することができる。
【００２９】〈具体例２〉図７に、具体例２の位相係数
算出装置のブロック図を示す。この例では、シフト処理
部３の内部でＰＮ符号の初期値を逆シフトしている。即
ち、図６に示した例では、初期値を順にＸ＋Ｎ回シフト
したＰＮ符号を先頭にして、Ｎ回分だけ後戻りしたＮ回
分のＰＮ符号を行列変換の対象にした。しかしながら、
例えば図６の４回シフトのための位相係数を求める場合
を考えると次のような演算が必要になる。
算出装置のブロック図を示す。この例では、シフト処理
部３の内部でＰＮ符号の初期値を逆シフトしている。即
ち、図６に示した例では、初期値を順にＸ＋Ｎ回シフト
したＰＮ符号を先頭にして、Ｎ回分だけ後戻りしたＮ回
分のＰＮ符号を行列変換の対象にした。しかしながら、
例えば図６の４回シフトのための位相係数を求める場合
を考えると次のような演算が必要になる。
【００３０】即ち、初期値から４回位相シフトさせた結
果とともに、初期値から１回分逆シフトしたＰＮ符号を
求めなければならない。この場合、シフトさせる回数と
ＰＮ符号のビット数とを比較し、ＰＮ符号のビット数の
方が大きい場合には、逆シフトした結果も含めるような
判断を含む演算処理が必要になる。このような演算処理
の煩わしさを避けたのが具体例２である。
果とともに、初期値から１回分逆シフトしたＰＮ符号を
求めなければならない。この場合、シフトさせる回数と
ＰＮ符号のビット数とを比較し、ＰＮ符号のビット数の
方が大きい場合には、逆シフトした結果も含めるような
判断を含む演算処理が必要になる。このような演算処理
の煩わしさを避けたのが具体例２である。
【００３１】具体例２では、当初からＰＮ符号を逆シフ
トさせ、必要なだけ逆シフトした状態から、Ｎ×Ｎビッ
トのＰＮ符号群を得るようにしている。図５を用いて説
明したＰＮ符号の周期性を考慮すれば、具体例１の場合
も具体例２の場合も全く同様の効果が得られることは明
らかである。演算処理によって、何回逆シフトした場合
に何回シフトした場合と同一の結果が得られるかを換算
しておけば足りる。
トさせ、必要なだけ逆シフトした状態から、Ｎ×Ｎビッ
トのＰＮ符号群を得るようにしている。図５を用いて説
明したＰＮ符号の周期性を考慮すれば、具体例１の場合
も具体例２の場合も全く同様の効果が得られることは明
らかである。演算処理によって、何回逆シフトした場合
に何回シフトした場合と同一の結果が得られるかを換算
しておけば足りる。
【００３２】なお、図８（ａ）には、逆シフトの場合の
シフトレジスタ構成を示した。また、（ｂ）は、逆シフ
トのための状態遷移式を示す。マイナス符号“−”は逆
シフトのためのＸＯＲ演算を示す。（ｃ）は、マイナス
符号“−”の場合のＸＯＲ演算の内容を示す。それぞ
れ、入力するデータが０と０の場合、１と０の場合、１
と１の場合の演算結果を示している。このような演算処
理を（ｂ）に示すような状態遷移式について行えば、逆
シフト演算が可能になる。
シフトレジスタ構成を示した。また、（ｂ）は、逆シフ
トのための状態遷移式を示す。マイナス符号“−”は逆
シフトのためのＸＯＲ演算を示す。（ｃ）は、マイナス
符号“−”の場合のＸＯＲ演算の内容を示す。それぞ
れ、入力するデータが０と０の場合、１と０の場合、１
と１の場合の演算結果を示している。このような演算処
理を（ｂ）に示すような状態遷移式について行えば、逆
シフト演算が可能になる。
【００３３】一般的に表現すれば、ＰＮ符号のビット幅
をＮとし、シフト回数がＸ＋Ｎ回に相当するまで（図で
は−Ｙ回）、ＰＮ符号の初期値を逆シフトして、シフト
回数がＸ＋１回に相当するＰＮ符号からシフト回数がＸ
＋Ｎ回に相当するＰＮ符号まで（図では−Ｙから−Ｙ−
（Ｎ−１）まで）の、合計Ｎ×ＮビットのＰＮ符号群を
取り出して行列変換すると、ＰＮ符号をＸ＋Ｎ回位相シ
フトするための位相係数が得られる。
をＮとし、シフト回数がＸ＋Ｎ回に相当するまで（図で
は−Ｙ回）、ＰＮ符号の初期値を逆シフトして、シフト
回数がＸ＋１回に相当するＰＮ符号からシフト回数がＸ
＋Ｎ回に相当するＰＮ符号まで（図では−Ｙから−Ｙ−
（Ｎ−１）まで）の、合計Ｎ×ＮビットのＰＮ符号群を
取り出して行列変換すると、ＰＮ符号をＸ＋Ｎ回位相シ
フトするための位相係数が得られる。
【００３４】〈具体例２の効果〉以上の処理の結果、具
体例１で示したような場合分け処理を必要とせず、単純
な制御によって該当する位相係数を求めることが可能に
なる。
体例１で示したような場合分け処理を必要とせず、単純
な制御によって該当する位相係数を求めることが可能に
なる。
【００３５】〈具体例３〉具体例１では、正シフトのみ
により所定の位相係数を得た。また、具体例２では逆シ
フトのみにより所定の位相係数を得た。このほかに、正
シフトと逆シフトを組み合わせることもできる。その手
順実現する構成を図７中の（ ）内に図示した。即ち、
最初にＸ＋Ｎ回に相当する正シフトを行う。その後、シ
フト回数がＸ＋Ｎ−１回、Ｘ＋Ｎ−２回、…Ｘ＋Ｎ−
（Ｎ−１）回というように順に逆シフトをする。そし
て、シフト処理部の保持するＮ×Ｎビットの疑似ランダ
ム系列符号群を行列変換して、これまでの具体例と同様
にしてＸ＋Ｎシフトの位相係数を得る。この方法では、
全てを逆シフトする場合の逆シフト回数に相当する−Ｙ
を求める操作、即ち、−Ｙ−（Ｘ＋Ｎ）−（２N−１）
−１という操作が不要になるという効果がある。
により所定の位相係数を得た。また、具体例２では逆シ
フトのみにより所定の位相係数を得た。このほかに、正
シフトと逆シフトを組み合わせることもできる。その手
順実現する構成を図７中の（ ）内に図示した。即ち、
最初にＸ＋Ｎ回に相当する正シフトを行う。その後、シ
フト回数がＸ＋Ｎ−１回、Ｘ＋Ｎ−２回、…Ｘ＋Ｎ−
（Ｎ−１）回というように順に逆シフトをする。そし
て、シフト処理部の保持するＮ×Ｎビットの疑似ランダ
ム系列符号群を行列変換して、これまでの具体例と同様
にしてＸ＋Ｎシフトの位相係数を得る。この方法では、
全てを逆シフトする場合の逆シフト回数に相当する−Ｙ
を求める操作、即ち、−Ｙ−（Ｘ＋Ｎ）−（２N−１）
−１という操作が不要になるという効果がある。
【００３６】図９に、具体例３の位相係数算出方法を示
すフローチャートを図示した。ここでは、上記の具体例
に示した要領で、例えば２i回数のシフトをするための
位相係数から、２i+1のシフトをするための位相係数ま
でを一挙に求める方法を提供する。まず、ステップＳ１
において、位相係数の初期値として２0即ち１回のシフ
トのための位相係数を設定する。このときはｉ＝０であ
る。
すフローチャートを図示した。ここでは、上記の具体例
に示した要領で、例えば２i回数のシフトをするための
位相係数から、２i+1のシフトをするための位相係数ま
でを一挙に求める方法を提供する。まず、ステップＳ１
において、位相係数の初期値として２0即ち１回のシフ
トのための位相係数を設定する。このときはｉ＝０であ
る。
【００３７】次に、ステップＳ２において、ＰＮ符号列
を初期設定する。これはＰＮ符号列の０シフト値であ
る。そして、ステップＳ３において、ステップＳ２で求
めたＰＮ符号の初期値から２i位相係数によるシフト処
理を行う。次に、ステップＳ３の２iシフト処理の結果
から２i位相係数によるシフト処理をし、２i+1シフトを
したＰＮ符号を求める（ステップＳ４）。
を初期設定する。これはＰＮ符号列の０シフト値であ
る。そして、ステップＳ３において、ステップＳ２で求
めたＰＮ符号の初期値から２i位相係数によるシフト処
理を行う。次に、ステップＳ３の２iシフト処理の結果
から２i位相係数によるシフト処理をし、２i+1シフトを
したＰＮ符号を求める（ステップＳ４）。
【００３８】そして、ステップＳ５において、２i+1シ
フトをしたＰＮ符号から、Ｎ×ＮマトリクスのＰＮ符号
群を得る。ステップＳ６では、これを行列変換処理し、
該当する位相係数を取得する。その後ステップＳ７でｉ
をインクリメントして、ｉが０、１、２、…（ｉ−２）
の場合について同様の行列変換処理をする。これによ
り、２1、２2、3、…２N-1の（Ｎ−１）個の位相係数が
求められる。これは、２iシフト処理を２回行うことに
よって、２i＋２i＝２×２i＝２i+1のシフト処理をし
て、目的とする部分の位相係数を取得するという原理に
基づく。例えば１６回シフトするための位相係数を求め
る場合に、８回シフトするための位相係数が求められて
いれば、その位相係数によるシフト処理を２回行って、
その後Ｎに相当する回数逆シフトすれば、必要な位相係
数を取得できる。
フトをしたＰＮ符号から、Ｎ×ＮマトリクスのＰＮ符号
群を得る。ステップＳ６では、これを行列変換処理し、
該当する位相係数を取得する。その後ステップＳ７でｉ
をインクリメントして、ｉが０、１、２、…（ｉ−２）
の場合について同様の行列変換処理をする。これによ
り、２1、２2、3、…２N-1の（Ｎ−１）個の位相係数が
求められる。これは、２iシフト処理を２回行うことに
よって、２i＋２i＝２×２i＝２i+1のシフト処理をし
て、目的とする部分の位相係数を取得するという原理に
基づく。例えば１６回シフトするための位相係数を求め
る場合に、８回シフトするための位相係数が求められて
いれば、その位相係数によるシフト処理を２回行って、
その後Ｎに相当する回数逆シフトすれば、必要な位相係
数を取得できる。
【００３９】一般的に説明すれば、本発明では、疑似ラ
ンダム系列符号のビット幅をＮとしたとき、最大（２N
−１）組のＰＮ符号群の中から、シフト回数Ｘ＋Ｎに相
当するＰＮ符号を終点にしたＮ×ＮビットのＰＮ符号群
を取り出して行列変換する処理を、上記Ｘを順に増減し
て複数回繰り返すことによって、シフト回数Ｘ＋Ｎの位
相シフトのための位相係数を始めとする一群の位相シフ
トのための位相係数を一挙に求めている。
ンダム系列符号のビット幅をＮとしたとき、最大（２N
−１）組のＰＮ符号群の中から、シフト回数Ｘ＋Ｎに相
当するＰＮ符号を終点にしたＮ×ＮビットのＰＮ符号群
を取り出して行列変換する処理を、上記Ｘを順に増減し
て複数回繰り返すことによって、シフト回数Ｘ＋Ｎの位
相シフトのための位相係数を始めとする一群の位相シフ
トのための位相係数を一挙に求めている。
【００４０】〈具体例３の効果〉以上の処理によって、
具体例１や具体例２で示したとおりの位相係数を短時間
に演算処理して求めることが可能になる。
具体例１や具体例２で示したとおりの位相係数を短時間
に演算処理して求めることが可能になる。
【図１】具体例１の位相係数算出装置のブロック図であ
る。
る。
【図２】（ａ）はＸＯＲ演算回路の結線図、（ｂ）は生
成多項式の説明図、（ｃ）はシフトレジスタ回路のブロ
ック図である。
成多項式の説明図、（ｃ）はシフトレジスタ回路のブロ
ック図である。
【図３】（ａ）は４位相シフト出力説明図、（ｂ）は位
相係数の説明図、（ｃ）はＤｎを求める演算式の説明図
である。
相係数の説明図、（ｃ）はＤｎを求める演算式の説明図
である。
【図４】（ａ）は状態遷移式（１回シフト）、（ｂ）は
状態遷移式（４回シフト）、（ｃ）は位相係数の説明図
である。
状態遷移式（４回シフト）、（ｃ）は位相係数の説明図
である。
【図５】シフト結果の説明図である。
【図６】行列変換の説明図である。
【図７】具体例２の位相係数算出装置のブロック図であ
る。
る。
【図８】（ａ）は逆シフトのシフトレジスタブロック
図、（ｂ）は逆シフト状態遷移式の説明図、（ｃ）は逆
シフトＸＯＲ演算処理の説明図である。
図、（ｂ）は逆シフト状態遷移式の説明図、（ｃ）は逆
シフトＸＯＲ演算処理の説明図である。
【図９】具体例３の位相係数算出方法動作フローチャー
トである。
トである。
１ 初期値保持部 ３ シフト処理部 ５ 行列変換処理部 ７ 位相係数
Claims (5)
- 【請求項１】 疑似ランダム系列符号の初期値を保持す
る初期値保持部と、 前記疑似ランダム系列符号のビット幅をＮとしたとき、
当該疑似ランダム系列符号を初期値からＸ＋Ｎ回シフト
して、Ｘ＋１回シフトした疑似ランダム系列符号からＸ
＋Ｎ回シフトした疑似ランダム系列符号までを保持する
シフト処理部と、 このシフト処理部の保持するＮ×Ｎビットの疑似ランダ
ム系列符号群を行列変換して、疑似ランダム系列符号を
Ｘ＋Ｎ回シフトさせるためのＮ×Ｎビットの位相係数を
得る行列変換処理部とを備えたことを特徴とする疑似ラ
ンダム系列符号の位相係数算出装置。 - 【請求項２】 疑似ランダム系列符号の初期値を保持す
る初期値保持部と、 前記疑似ランダム系列符号のビット幅をＮとしたとき、
シフト回数がＸ＋Ｎ回に相当するまで当該疑似ランダム
系列符号を初期値から逆シフトした疑似ランダム系列符
号から、シフト回数がＸ＋１回に相当するまで当該疑似
ランダム系列符号を初期値から逆シフトした疑似ランダ
ム系列符号までを保持するシフト処理部と、 このシフト処理部の保持するＮ×Ｎビットの疑似ランダ
ム系列符号群を行列変換して、疑似ランダム系列符号を
Ｘ＋Ｎ回シフトさせるためのＮ×Ｎビットの位相係数を
得る行列変換処理部とを備えたことを特徴とする疑似ラ
ンダム系列符号の位相係数算出装置。 - 【請求項３】 疑似ランダム系列符号の初期値を保持す
る初期値保持部と、 前記疑似ランダム系列符号のビット幅をＮとしたとき、
当該疑似ランダム系列符号を初期値からＸ＋Ｎ回シフト
して、このシフト後、シフト回数がＸ＋Ｎ−１回を経て
Ｘ＋Ｎ−（Ｎ−１）回に相当するまで当該疑似ランダム
系列符号を逆シフトするまでの疑似ランダム系列符号を
保持するシフト処理部と、 このシフト処理部の保持するＮ×Ｎビットの疑似ランダ
ム系列符号群を行列変換して、疑似ランダム系列符号を
Ｘ＋Ｎ回シフトさせるためのＮ×Ｎビットの位相係数を
得る行列変換処理部とを備えたことを特徴とする疑似ラ
ンダム系列符号の位相係数算出装置。 - 【請求項４】 疑似ランダム系列符号のビット幅をＮと
したとき、最大（２ N−１）組のＰＮ符号群の中から、
シフト回数Ｘ＋Ｎに相当するＰＮ符号を終点にしたＮ×
ＮビットのＰＮ符号群を取り出して行列変換することに
より、シフト回数Ｘ＋Ｎの位相シフトのための位相係数
を求めることを特徴とする疑似ランダム系列符号の位相
係数算出方法。 - 【請求項５】 請求項４に記載の疑似ランダム系列符号
の位相係数算出方法において、 シフト回数Ｘ＋Ｎに相当するＰＮ符号を終点にしたＮ×
ＮビットのＰＮ符号群を取り出して行列変換する処理
を、前記Ｘを順に増減して複数回繰り返すことによっ
て、一群の位相シフトのための位相係数を求めることを
特徴とする疑似ランダム系列符号の位相係数算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36932099A JP2001186105A (ja) | 1999-12-27 | 1999-12-27 | 疑似ランダム系列符号の位相係数算出装置及び算出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36932099A JP2001186105A (ja) | 1999-12-27 | 1999-12-27 | 疑似ランダム系列符号の位相係数算出装置及び算出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001186105A true JP2001186105A (ja) | 2001-07-06 |
Family
ID=18494132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36932099A Withdrawn JP2001186105A (ja) | 1999-12-27 | 1999-12-27 | 疑似ランダム系列符号の位相係数算出装置及び算出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001186105A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098644A (ja) * | 2008-10-20 | 2010-04-30 | Fujitsu Ltd | 線形帰還シフト演算装置、通信装置、マイクロプロセッサ、及び線形帰還シフト演算装置におけるデータ出力方法 |
-
1999
- 1999-12-27 JP JP36932099A patent/JP2001186105A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098644A (ja) * | 2008-10-20 | 2010-04-30 | Fujitsu Ltd | 線形帰還シフト演算装置、通信装置、マイクロプロセッサ、及び線形帰還シフト演算装置におけるデータ出力方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shi et al. | Bit permutation instructions for accelerating software cryptography | |
| US5561618A (en) | Method and apparatus for performing a fast Hadamard transform | |
| JP5141910B2 (ja) | Ｓｍｓ４暗号アルゴリズムを実現する暗号化および復号化処理方法とそのシステム | |
| US4691291A (en) | Random sequence generators | |
| US8909510B2 (en) | LFSR emulation | |
| JPH01245607A (ja) | 合成型良限インパルス応答デジタルフィルタ | |
| JP2001186105A (ja) | 疑似ランダム系列符号の位相係数算出装置及び算出方法 | |
| JP3065979B2 (ja) | 高速フーリエ変換装置および方法、可変ビットリバース回路、逆高速フーリエ変換装置および方法、並びにｏｆｄｍ受信および送信装置 | |
| US5621337A (en) | Iterative logic circuit | |
| US7053800B2 (en) | Apparatus and method for generating a code mask | |
| JP4436830B2 (ja) | 構成可能なマルチステップ線形フィードバックシフトレジスタ | |
| JPH11224183A (ja) | 擬似乱数発生装置 | |
| KR100954843B1 (ko) | 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법, 그 장치 및 이를 기록한 기록 매체 | |
| US20050033785A1 (en) | Random number string output apparatus, random number string output method, program, and information recording medium | |
| KR20160057590A (ko) | 공통 부분식 소거 방법 및 이를 이용한 필터 | |
| JPH04218847A (ja) | 多次元アドレス発生器およびその制御方式 | |
| JP3348069B2 (ja) | ビタビ復号装置および方法 | |
| KR100235537B1 (ko) | 디지털 필터의 가변탭 구조 및 그의 곱셈회로 | |
| JP2001177378A (ja) | Ｆｉｒデジタルフィルタ | |
| JP5072558B2 (ja) | データ処理装置 | |
| JP2002342072A (ja) | ランダムデータ生成装置、データランダム化装置、ランダムデータ生成方法及びプログラム | |
| De Agostino | A parallel decoder for LZ2 compression using the ID update heuristic | |
| SU1631554A1 (ru) | Устройство дл вычислени преобразовани Фурье-Галуа | |
| CN118193889A (zh) | Ntt电路、ntt方法、电子设备 | |
| JP3078138B2 (ja) | 可変長コード生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060728 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |