JP2001175583A - Semiconductor integrated circuit device and method for using the same - Google Patents

Semiconductor integrated circuit device and method for using the same

Info

Publication number
JP2001175583A
JP2001175583A JP35876199A JP35876199A JP2001175583A JP 2001175583 A JP2001175583 A JP 2001175583A JP 35876199 A JP35876199 A JP 35876199A JP 35876199 A JP35876199 A JP 35876199A JP 2001175583 A JP2001175583 A JP 2001175583A
Authority
JP
Japan
Prior art keywords
functional block
block group
buses
bus
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35876199A
Other languages
Japanese (ja)
Inventor
Kunitaka Okuno
訓孝 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP35876199A priority Critical patent/JP2001175583A/en
Publication of JP2001175583A publication Critical patent/JP2001175583A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor circuit device which is reduced in the addition/change of hardware and also reduced in a bus authority acquisition waiting state, and a method for using the same. SOLUTION: This device is provided with one set of buses 301a and 301b as a transmission route for exchanging data, the respective groups of function blocks 101 and 102a connected to one set of these respective buses and a transfer gate 201 for connecting one set of buses and the transfer gate 201 disconnects the buses 301a and 301b at the time of operation between the groups of the function block 102a and recovers the connected state of the disconnected buses 301a and 301b after the end of operation between the groups of the function block 102a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、バスを共有する機
能ブロックにおいて各ブロック間のバスを分断/接続を
可能とした半導体集積回路装置とその使用方法に関する
ものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor integrated circuit device capable of dividing / connecting a bus between blocks in a functional block sharing a bus, and a method of using the same.

【0002】[0002]

【従来の技術】従来、マイクロプロセッサを組み込んだ
半導体集積回路装置において、各ブロック間を共通のバ
スで結合し、そのバスを介して各ブロック間でのデータ
をやり取りを行う様な構成をとることが一般的である。
2. Description of the Related Art Conventionally, in a semiconductor integrated circuit device incorporating a microprocessor, a configuration is adopted in which blocks are connected by a common bus and data is exchanged between the blocks via the bus. Is common.

【0003】この装置の場合、各機能ブロックを同時に
動作させる場合、共通のバスを使用するため衝突が生じ
てしまう。それを回避するために一般的には互いにバス
の使用が衝突しないようにある機能ブロックがバスを使
用している際は他の機能ブロックが動作を止めてバスが
空くまで待つような方法がとられている。
In the case of this device, when each function block is operated simultaneously, a collision occurs because a common bus is used. In order to avoid this, there is generally a method in which when one function block uses the bus, the other function blocks stop operating and wait until the bus is free so that the bus use does not conflict with each other. Have been.

【0004】また、もう一組のバスを構成して別々のバ
スとし、衝突が生じないような方法がとられている。
Further, another method is adopted in which another set of buses is formed as separate buses so that collision does not occur.

【0005】[0005]

【発明が解決しようとする課題】このような従来のバス
構成では、以下に示す問題点があった。 (1)各機能ブロック間を一組のバスで構成した場合、
バスに接続したある1つの機能ブロックがバスを使用し
ている間は他の機能ブロックはバスが解放されるまでバ
ス権獲得待ち状態となる。 (2)ある機能ブロック間を一組のバスで構成し、他の
機能ブロック間を他のバスで構成した場合、システムに
占めるバスの配線量の割合が増大する。
However, such a conventional bus configuration has the following problems. (1) When each function block is constituted by a set of buses,
While one functional block connected to the bus is using the bus, the other functional blocks wait for the acquisition of the bus right until the bus is released. (2) When a certain set of functional blocks is constituted by a set of buses and another set of functional blocks is constituted by another bus, the proportion of the bus wiring in the system increases.

【0006】この発明の目的は上記課題を解決するもの
で、この機能を実現するために必要となるハードウェア
の追加・変更が少なく、かつバス権獲得待ち状態を低減
した半導体回路装置およびその使用方法を提供すること
である。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and there is little addition / change of hardware necessary for realizing this function, and a semiconductor circuit device with reduced bus right waiting state and use thereof. Is to provide a way.

【0007】[0007]

【課題を解決するための手段】請求項1記載の半導体集
積回路装置は、データの交換の伝達経路である1組のバ
スと、この1組のバスのそれぞれに接続された機能ブロ
ックグループと、1組のバスを相互に切断/接続可能な
手段とを備え、手段は、一の機能ブロックグループ間で
の動作時には1組のバスを切断し、一の機能ブロックグ
ループ間での動作が終了した後に切断した1組のバスを
接続状態に戻すことを特徴とするものである。
According to a first aspect of the present invention, there is provided a semiconductor integrated circuit device, comprising: a set of buses as transmission paths for data exchange; a functional block group connected to each of the set of buses; Means for disconnecting / connecting one set of buses with each other, wherein the means disconnects one set of buses when operating between one functional block group, and ends the operation between one functional block group. It is characterized in that a set of buses disconnected later is returned to a connected state.

【0008】請求項1記載の半導体集積回路装置によれ
ば、機能ブロックグループ間のバスを分割し、一方のバ
スに接続している機能ブロックグループが動作中は一の
機能ブロックグループが接続するバスと他の機能ブロッ
クグループのバス間の接続を切断し、一の機能ブロック
グループの動作終了後一の機能ブロックグループは他方
のバスと再度接続することによって、一の機能ブロック
グループと他方のバスに接続する他の機能ブロックグル
ープがバス権獲得待ち状態とならず、かつバスの配線量
が増大しなくできる。
According to the semiconductor integrated circuit device of the present invention, the bus between the functional block groups is divided, and the bus to which one functional block group is connected while the functional block group connected to one bus is operating. The connection between the bus of the other functional block group and the bus of the other functional block group is disconnected, and after the operation of one functional block group is completed, the one functional block group is connected again to the other bus, so that the one functional block group is connected to the other bus. The other functional block groups to be connected do not wait for the acquisition of the bus right, and the amount of wiring of the bus does not increase.

【0009】請求項2記載の半導体集積回路装置の使用
方法は、請求項1記載の半導体集積回路装置の使用方法
であって、一の機能ブロックグループは一の機能ブロッ
クグループの動作結果を記憶する記憶装置を含み、他の
機能ブロックグループはマイクロプロセッサを含み、マ
イクロプロセッサから一の機能ブロックグループに動作
を指示し、一の機能ブロックグループはその指示を受け
バスを切断し動作を開始し、完了した時点で一の機能ブ
ロックグループは切断した1組のバスを接続状態に戻
し、マイクロプロセッサは一の機能ブロックグループの
動作時間待った後、一の機能ブロックグループの動作結
果が書き込まれた記憶装置を読み出すことを特徴とする
ものである。
According to a second aspect of the present invention, there is provided a method of using a semiconductor integrated circuit device according to the first aspect, wherein one functional block group stores an operation result of one functional block group. The other functional block group includes a storage device, and the other functional block group includes a microprocessor.The microprocessor instructs one functional block group to operate, and the one functional block group receives the instruction, disconnects the bus, starts the operation, and completes the operation. At this point, the one functional block group returns the disconnected set of buses to the connected state, and the microprocessor waits for the operating time of the one functional block group, and then stores the storage device in which the operation result of the one functional block group is written. It is characterized by reading.

【0010】請求項2記載の半導体集積回路装置の使用
方法によれば、請求項1と同様な効果のほか、バスの切
断/接続する機能をマイクロコンピュータで行う場合、
各機能ブロックにバスの切断/接続の制御を行う機能を
有し得るため、他の半導体集積回路へ流用する際に変更
も制限もなく使用できる。
According to the method of using the semiconductor integrated circuit device of the second aspect, in addition to the same effects as those of the first aspect, when the function of disconnecting / connecting the bus is performed by the microcomputer,
Since each functional block can have a function of controlling disconnection / connection of the bus, it can be used without change or limitation when diverted to another semiconductor integrated circuit.

【0011】請求項3記載の半導体集積回路装置は、請
求項1において、バスが切断されているか否かを他の機
能ブロック側から参照する参照手段を有するものであ
る。
According to a third aspect of the present invention, there is provided a semiconductor integrated circuit device according to the first aspect, further comprising reference means for referring to whether or not the bus is disconnected from another functional block side.

【0012】請求項3記載の半導体集積回路装置によれ
ば、請求項1と同様な効果がある。
According to the semiconductor integrated circuit device of the third aspect, the same effect as that of the first aspect is obtained.

【0013】請求項4記載の半導体集積回路装置の使用
方法は、請求項3記載の半導体集積回路装置の使用方法
であって、一の機能ブロックグループは一の機能ブロッ
クグループの動作結果を記憶する記憶装置を含み、他の
機能ブロックグループはマイクロプロセッサを含み、マ
イクロプロセッサから一の機能ブロックグループに動作
を指示し、一の機能ブロックグループはその指示を受け
バスを切断し動作を開始し、完了した時点で一の機能ブ
ロックグループは切断した1組のバスを接続状態に戻
し、マイクロプロセッサは参照手段を用いてバスが再度
接続されたことを確認後、一の機能ブロックグループの
動作結果が書き込まれた記憶装置を読み出すことを特徴
とするものである。
According to a fourth aspect of the present invention, there is provided a method of using a semiconductor integrated circuit device according to the third aspect, wherein one functional block group stores an operation result of one functional block group. The other functional block group includes a storage device, and the other functional block group includes a microprocessor.The microprocessor instructs one functional block group to operate, and the one functional block group receives the instruction, disconnects the bus, starts the operation, and completes the operation. At this point, the one functional block group returns the disconnected set of buses to the connected state, and the microprocessor uses the reference means to confirm that the buses have been connected again, and then writes the operation result of the one functional block group. And reading the stored storage device.

【0014】請求項4記載の半導体集積回路装置の使用
方法によれば、請求項2と同様な効果がある。
According to the method of using the semiconductor integrated circuit device according to the fourth aspect, the same effect as that of the second aspect is obtained.

【0015】請求項5記載の半導体集積回路装置は、デ
ータの交換の伝達経路である1組のバスと、この1組の
バスのそれぞれに接続された機能ブロックグループと、
1組のバスを相互に切断/接続可能な手段と、接続通知
手段とを備え、手段は、一の機能ブロックグループ間で
の動作時には1組のバスを切断し、一の機能ブロックグ
ループ間での動作が終了した後に切断した1組のバスを
接続状態に戻し、接続通知手段は切断/接続手段の接続
後に他の機能ブロックグループにバスを介して再度接続
されたことを通知することを特徴とするものである。
According to a fifth aspect of the present invention, there is provided a semiconductor integrated circuit device, comprising: a set of buses which are transmission paths for data exchange; and a functional block group connected to each of the set of buses.
Means for disconnecting / connecting one set of buses and connection notifying means, wherein the means disconnects one set of buses when operating between one function block group, and connects between one function block group; After the operation is completed, the set of disconnected buses is returned to the connected state, and the connection notifying means notifies the other functional block groups that the connection has been made again via the bus after the disconnection / connection means is connected. It is assumed that.

【0016】請求項5記載の半導体集積回路装置によれ
ば、請求項1と同様な効果がある。
According to the semiconductor integrated circuit device of the fifth aspect, the same effect as that of the first aspect is obtained.

【0017】請求項6記載の半導体集積回路装置の使用
方法は、請求項5記載の半導体集積回路装置の使用方法
であって、一の機能ブロックグループは一の機能ブロッ
クグループの動作結果を記憶する記憶装置を含み、他の
機能ブロックグループはマイクロプロセッサを含み、マ
イクロプロセッサから一の機能ブロックグループに動作
を指示し、一の機能ブロックグループはその指示を受け
バスを切断し動作を開始し、完了した時点で一の機能ブ
ロックグループは切断した1組のバスを接続状態に戻
し、一の機能ブロックグループは1組のバスを介した接
続通知手段を用いて一の機能ブロックグループの動作終
了後再度バス接続されたことを他の機能ブロックグルー
プに通知し、他の機能ブロックグループはその通知を受
けて動作結果が記録されている記憶装置を読み出すこと
を特徴とするものである。
According to a sixth aspect of the invention, there is provided a method of using a semiconductor integrated circuit device according to the fifth aspect, wherein one functional block group stores an operation result of one functional block group. The other functional block group includes a storage device, and the other functional block group includes a microprocessor.The microprocessor instructs one functional block group to operate, and the one functional block group receives the instruction, disconnects the bus, starts the operation, and completes the operation. At this point, the one functional block group returns the disconnected set of buses to the connected state, and the one functional block group uses the connection notifying means via the one set of buses to re-execute the operation of the one functional block group. Notifies other functional block groups that the bus has been connected, and the other functional block groups receive the notification and record the operation results It is characterized in that the read out and are storage devices are.

【0018】請求項6記載の半導体集積回路装置の使用
方法によれば、請求項2と同様な効果がある。
According to the method of using the semiconductor integrated circuit device of the sixth aspect, the same effect as that of the second aspect can be obtained.

【0019】[0019]

【発明の実施の形態】以下、本発明の請求項1記載の半
導体集積回路およびその構成を用いた請求項2記載の使
用方法の第1の実施の形態について図1および図2を参
照しながら説明する。図1は、本発明の請求項1記載の
半導体集積回路における第1の実施の形態の全体の構成
を示すブロック図で、図2は請求項2記載の使用方法を
図1の構成に適用したタイミング図を示している。な
お、図2において、図1と同符号のものは同様の部分を
示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of a semiconductor integrated circuit according to claim 1 of the present invention and a method for using the same according to claim 2 using the structure thereof will be described with reference to FIGS. explain. FIG. 1 is a block diagram showing the entire configuration of a first embodiment of a semiconductor integrated circuit according to claim 1 of the present invention, and FIG. 2 is a diagram illustrating a usage method according to claim 2 applied to the configuration of FIG. FIG. 4 shows a timing diagram. In FIG. 2, the same reference numerals as those in FIG. 1 indicate the same parts.

【0020】図1において、101は機能ブロックの1
つでありマイクロプロセッサを含むマイクロコンピュー
タ、102aは別の機能ブロック、103aはマイクロ
コンピュータの機能ブロックグループの記憶装置、10
3bは機能ブロック102aの機能ブロックグループの
記憶装置、301aおよび301bは各機能ブロックが
互いにデータをやり取りするための分割された1組のバ
スである。201は配線302の信号が“H”の時“O
N”となりバス301a、301bを接続し、“L”の
時“OFF”となり切断する切断/接続手段であるトラ
ンスファーゲートである。機能ブロック102aはマイ
クロコンピュータ101からバス301a、301bを
介して動作の要求を受け記憶装置103bに記憶されて
いるデータを逐次読み出して処理を行い、結果をまた記
憶装置103bに書き込む機能を有し、また機能ブロッ
ク102aの実行中は“L”、実行待ち中は“H”を出
力する機能102bを含んでいる。
In FIG. 1, reference numeral 101 denotes one of the functional blocks.
A microcomputer including a microprocessor, 102a is another functional block, 103a is a storage device of a functional block group of the microcomputer, 10a
Reference numeral 3b denotes a storage device of the functional block group of the functional block 102a, and reference numerals 301a and 301b denote a set of divided buses for exchanging data between the functional blocks. 201 indicates “O” when the signal of the wiring 302 is “H”.
N is a transfer gate, which is a disconnection / connection means for connecting the buses 301a and 301b and disconnecting it when the signal is "L" and being "OFF" .The functional block 102a operates from the microcomputer 101 via the buses 301a and 301b. Upon receiving the request, it has a function of sequentially reading data stored in the storage device 103b and performing processing, and writing the result to the storage device 103b again. The function block 102a is “L” during execution and “Waiting for execution” H "is output.

【0021】次に、この図1に示した構成における利用
例を図2のタイミング図で説明する。初期状態として機
能ブロック102aが処理すべきデータは既に記憶装置
103bに書き込み済みで、機能ブロック102aは実
行待ち状態、つまり配線302は“H”となりトランス
ファーゲート201は“ON”でバス301a、301
bは接続状態となっている。
Next, an example of use in the configuration shown in FIG. 1 will be described with reference to the timing chart of FIG. As an initial state, the data to be processed by the functional block 102a has already been written to the storage device 103b, and the functional block 102a is in an execution waiting state, that is, the wiring 302 is "H", the transfer gate 201 is "ON", and the buses 301a, 301
b is in a connected state.

【0022】図2において、マイクロコンピュータ10
1から機能ブロック102aにバス301a、301b
を介して動作開始の指示が行われる(図2中P1)。こ
の機構は一般的なマイクロコンピュータで制御された回
路では通常備わっている機能である。機能ブロック10
2aは、このマイクロコンピュータ101からの動作開
始の指示を受けて内部の102bの機能により配線30
2を“L”にすることによって、トランスファーゲート
を“OFF”とし、バス301aと301bを切断する
(図2中P2)。その後、機能ブロック102aは記憶
装置103bに予め書き込み済みの処理すべきデータを
逐次読みだし処理を行って結果を記憶装置103bに書
き出す(図2中P3)。処理が完了した後、機能ブロッ
ク102aは内部の102bの機能により配線302を
“H”にすることによって、トランスファーゲートを
“ON”とし、バス301aと301bを接続する(図
2中P4)。そして、マイクロコンピュータ101は、
記憶装置103bに書き込まれた処理結果を読み出して
使用する(図2中P5)。ここで、機能ブロック102
aが図2中P2からP4の処理を実行している間は、マ
イクロコンピュータ101は、バス301aに接続して
いる機能ブロック間とで、機能ブロック102aのバス
301bの使用に影響を受けないで動作可能となる。
In FIG. 2, a microcomputer 10
1 to the function block 102a from the bus 301a, 301b
An instruction to start the operation is issued via (P1 in FIG. 2). This mechanism is a function normally provided in a circuit controlled by a general microcomputer. Function block 10
2a is connected to the wiring 30 by the function of the internal 102b in response to an operation start instruction from the microcomputer 101.
By setting "2" to "L", the transfer gate is turned "OFF" and the buses 301a and 301b are disconnected (P2 in FIG. 2). After that, the functional block 102a sequentially reads the data to be processed, which has been written in the storage device 103b in advance, and writes the result to the storage device 103b (P3 in FIG. 2). After the processing is completed, the function block 102a turns the transfer gate “ON” by setting the wiring 302 to “H” by the function of the internal 102b, and connects the buses 301a and 301b (P4 in FIG. 2). Then, the microcomputer 101
The processing result written in the storage device 103b is read and used (P5 in FIG. 2). Here, the function block 102
While “a” is executing the processes from P2 to P4 in FIG. 2, the microcomputer 101 is not affected by the use of the bus 301b of the functional block 102a between the functional blocks connected to the bus 301a. Operable.

【0023】本発明の請求項3記載の半導体集積回路お
よびその構成を用いた請求項4記載の使用方法の第2の
実施の形態について図3および図4を参照しながら説明
する。図3は、本発明の請求項3記載の半導体集積回路
における第2の実施の形態の全体の構成を示すブロック
図で、図4は請求項4記載の使用方法を図3の構成に適
用したタイミング図を示している。なお、図3、図4に
おいて、図1と同符号のものは同様の部分を示す。
A second embodiment of the semiconductor integrated circuit according to the third aspect of the present invention and the use thereof according to the fourth aspect using the configuration thereof will be described with reference to FIGS. 3 and 4. FIG. FIG. 3 is a block diagram showing the entire configuration of a second embodiment of the semiconductor integrated circuit according to the third aspect of the present invention, and FIG. 4 is an application of the method according to the fourth aspect to the configuration of FIG. FIG. 4 shows a timing diagram. 3 and 4, the same reference numerals as those in FIG. 1 indicate the same parts.

【0024】図3において、図1の構成にトランスファ
ーゲート201の“ON”/“OFF”の状態をバス3
01aからのアドレス読み込み要求で参照可能な参照手
段である状態レジスタ104を接続した構成になってい
る。
In FIG. 3, the “ON” / “OFF” state of the transfer gate 201 is changed to the bus 3 in the configuration of FIG.
The configuration is such that a status register 104, which is a reference means that can be referred to by an address read request from address 01a, is connected.

【0025】次に、この図3に示した構成における利用
例を図4のタイミング図で説明する。初期状態として機
能ブロック102aが処理すべきデータは既に記憶装置
103bに書き込み済みで、機能ブロック102aは実
行待ち状態、つまり配線302は“H”となりトランス
ファーゲート201は“ON”でバス301a、302
bは接続状態となっている。状態レジスタ104は説明
のためマイクロコンピュータ101がアドレス100番
地を読み込んだときの最下位ビットが“H”の時トラン
スファーゲート201は“ON”、“L”の時“OF
F”を示すこととする。状態レジスタ104の初期状態
はトランスファーゲート201が“ON”なので“H”
である。
Next, an example of use in the configuration shown in FIG. 3 will be described with reference to the timing chart of FIG. As an initial state, the data to be processed by the functional block 102a has already been written to the storage device 103b, and the functional block 102a is in an execution waiting state, that is, the wiring 302 is "H", the transfer gate 201 is "ON", and the buses 301a, 302
b is in a connected state. For the sake of explanation, the transfer register 201 is "ON" when the least significant bit is "H" when the microcomputer 101 reads the address 100 and "OF" when it is "L".
The initial state of the status register 104 is "H" because the transfer gate 201 is "ON".
It is.

【0026】図4において、マイクロコンピュータ10
1から機能ブロック102aにバス301a、301b
を介して動作開始の指示が行われる(図4中P1)。こ
の機構は一般的なマイクロコンピュータで制御された回
路では通常備わっている機能である。機能ブロック10
2aは、このマイクロコンピュータ101からの動作開
始の指示を受けて内部の102bの機能により配線30
2を“L”にすることによって、トランスファーゲート
を“OFF”とし、バス301aと301bを切断する
(図4中P2)。同時に状態レジスタ104は“L”と
なる。その後、機能ブロック102aは記憶装置103
bに予め書き込み済みの処理すべきデータを逐次読みだ
し処理を行って結果を記憶装置103bに書き出す(図
4中P3)。処理が完了した後、機能ブロック102a
は内部の102bの機能により配線302を“H”にす
ることによって、トランスファーゲートを“ON”と
し、バス301aと301bを接続する(図4中P
4)。同時に状態レジスタ104は“H”となる。マイ
クロコンピュータ101は図4中P2の機能ブロック1
02bに動作開始の指示を出した後、一定時間毎に状態
レジスタ104をアドレス100番地の最下位ビットを
参照することによって機能ブロック102bの処理完了
を監視し、機能ブロック102bの処理中はバス301
aに接続している機能ブロック間とで、機能ブロック1
02aのバス301bの使用に影響を受けないで動作可
能となる(図4中P5−1からP5−2)。そして、マ
イクロコンピュータ101は、状態レジスタ104から
機能ブロック102bの処理完了を確認した後(図4中
P5−n)、記憶装置103bに書き込まれた処理結果
を読み出して使用する(図4中P6)。
In FIG. 4, the microcomputer 10
1 to the function block 102a from the bus 301a, 301b
An instruction to start the operation is issued via (P1 in FIG. 4). This mechanism is a function normally provided in a circuit controlled by a general microcomputer. Function block 10
2a is connected to the wiring 30 by the function of the internal 102b in response to an operation start instruction from the microcomputer 101.
By setting 2 to "L", the transfer gate is turned "OFF" and the buses 301a and 301b are disconnected (P2 in FIG. 4). At the same time, the status register 104 becomes "L". After that, the function block 102 a
b, the data to be processed which has been written in advance is sequentially read, and the result is written to the storage device 103b (P3 in FIG. 4). After the processing is completed, the function block 102a
Turns the transfer gate “ON” by connecting the wiring 302 to “H” by the function of the internal 102b, and connects the buses 301a and 301b (P in FIG. 4).
4). At the same time, the status register 104 becomes "H". The microcomputer 101 is a functional block 1 of P2 in FIG.
02b, an operation start instruction is issued, and the status register 104 monitors the completion of the processing of the functional block 102b by referring to the least significant bit of the address 100 at regular time intervals.
a between the function blocks connected to a.
The operation becomes possible without being affected by the use of the bus 301b of 02a (P5-1 to P5-2 in FIG. 4). After confirming the completion of the processing of the functional block 102b from the status register 104 (P5-n in FIG. 4), the microcomputer 101 reads and uses the processing result written in the storage device 103b (P6 in FIG. 4). .

【0027】本発明の請求項5記載の半導体集積回路お
よびその構成を用いた請求項6記載の使用方法の第3の
実施の形態について図5および図6を参照しながら説明
する。図5は、本発明の請求項5記載の半導体集積回路
における第3の実施の形態の全体の構成を示すブロック
図で、図6は請求項6記載の使用方法を図5の構成に適
用したタイミング図を示している。なお、図5、図6に
おいて、図1と同符号のものは同様の部分を示す。
A third embodiment of the semiconductor integrated circuit according to the fifth aspect of the present invention and the use thereof according to the sixth aspect using the configuration thereof will be described with reference to FIGS. 5 and 6. FIG. FIG. 5 is a block diagram showing an entire configuration of a third embodiment of a semiconductor integrated circuit according to claim 5 of the present invention, and FIG. 6 is an application of the method according to claim 6 to the configuration of FIG. FIG. 4 shows a timing diagram. 5 and 6, the same reference numerals as those in FIG. 1 indicate the same parts.

【0028】図5において、図1の構成に機能ブロック
102aの処理が完了した時点でバス301bに対して
割り込み信号を発生する機能105を機能ブロック10
2aに組み込んだ構成になっている。この機能105に
よりマイクロコンピュータ101への接続通知手段を構
成する。
In FIG. 5, a function 105 for generating an interrupt signal to the bus 301b when the processing of the function block 102a is completed is added to the function block 10 in the configuration of FIG.
2a. This function 105 constitutes a connection notifying means to the microcomputer 101.

【0029】次に、この図5に示した構成における利用
例を図6のタイミング図で説明する。初期状態として機
能ブロック102aが処理すべきデータは既に記憶装置
103bに書き込み済みで、機能ブロック102aは実
行待ち状態、つまり配線302は“H”となりトランス
ファーゲート201は“ON”でバス301a、302
bは接続状態となっている。
Next, an example of use in the configuration shown in FIG. 5 will be described with reference to the timing chart of FIG. As an initial state, the data to be processed by the functional block 102a has already been written to the storage device 103b, and the functional block 102a is in an execution waiting state, that is, the wiring 302 is "H", the transfer gate 201 is "ON", and the buses 301a, 302
b is in a connected state.

【0030】図6において、マイクロコンピュータ10
1から機能ブロック102aにバス301a、301b
を介して動作開始の指示が行われる(図6中P1)。こ
の機構は一般的なマイクロコンピュータで制御された回
路では通常備わっている機能である。機能ブロック10
2aは、このマイクロコンピュータ101からの動作開
始の指示を受けて内部の102bの機能により配線30
2を“L”にすることによって、トランスファーゲート
を“OFF”とし、バス301aと301bを切断する
(図4中P2)。その後、機能ブロック102aは記憶
装置103bに予め書き込み済みの処理すべきデータを
逐次読みだし処理を行って結果を記憶装置103bに書
き出す(図4中P3)。処理が完了した後、機能ブロッ
ク102aは内部の102bの機能により配線302を
“H”にすることによって、トランスファーゲートを
“ON”とし、バス301aと301bを接続する(図
4中P4)。そして、機能ブロック102b内の機能1
05を用いてバス301b、101aを介してマイクロ
コンピュータ101に対して割り込み信号を発生する
(図6中P5)。マイクロコンピュータ101は、この
割り込み信号を受けて記憶装置103bに書き込まれた
処理結果を読み出して使用する(図6中P6)。ここ
で、図6中P2からP4の処理を実行している間は、マ
イクロコンピュータ101は、バス301aに接続して
いる機能ブロックグループ間で、機能ブロック102a
のバス301bの使用に影響を受けないで動作可能とな
る。
Referring to FIG. 6, the microcomputer 10
1 to the function block 102a from the bus 301a, 301b
An instruction to start the operation is issued via (P1 in FIG. 6). This mechanism is a function normally provided in a circuit controlled by a general microcomputer. Function block 10
2a is connected to the wiring 30 by the function of the internal 102b in response to an operation start instruction from the microcomputer 101.
By setting 2 to "L", the transfer gate is turned "OFF" and the buses 301a and 301b are disconnected (P2 in FIG. 4). Thereafter, the functional block 102a sequentially reads out the data to be processed which has been written in the storage device 103b in advance, and writes the result to the storage device 103b (P3 in FIG. 4). After the processing is completed, the function block 102a turns the transfer gate “ON” by setting the wiring 302 to “H” by the function of the internal 102b, and connects the buses 301a and 301b (P4 in FIG. 4). Then, the function 1 in the function block 102b
5, an interrupt signal is generated for the microcomputer 101 via the buses 301b and 101a (P5 in FIG. 6). The microcomputer 101 receives the interrupt signal, reads out the processing result written in the storage device 103b, and uses it (P6 in FIG. 6). Here, while the processing from P2 to P4 in FIG. 6 is being executed, the microcomputer 101 sends the functional blocks 102a between the functional block groups connected to the bus 301a.
Without being affected by the use of the bus 301b.

【0031】機能ブロック102aの実行時間が予め予
測可能な場合、マイクロコンピュータ101は一定時間
待つだけで済み追加する回路も最小限で済むため請求項
1記載の半導体集積回路の構成での請求項2記載の使用
方法は最もよい。また、機能ブロック102aの実行時
間が予め予測不可能な場合で、バス301a、301b
や前記バスを制御するマイクロコンピュータ101に前
記割り込み機能を備えている場合は機能ブロック102
aの処理完了までマイクロコンピュータ101は機能ブ
ロック102aの処理完了をいちいち参照するする必要
もなく、機能ブロック102aが処理完了後直ちに機能
ブロック102aの処理結果を利用できるため請求項5
記載の半導体集積回路の構成での請求項6記載の使用方
法が最もよい。機能ブロック102aの実行時間が予め
予測不可能な場合で、バス301a、301bや前記バ
スを制御するマイクロコンピュータ101は、割り込み
機能を有していないまたはマイクロコンピュータ101
の割り込み処理機能に制限があり上記割り込み機能が利
用できない場合は、請求項3記載の半導体回路装置の構
造での請求項4記載の使用方法が最もよい。
If the execution time of the functional block 102a can be predicted in advance, the microcomputer 101 only has to wait for a certain period of time, and the number of added circuits is minimized. The described use is best. When the execution time of the functional block 102a cannot be predicted in advance, the buses 301a and 301b
If the microcomputer 101 controlling the bus has the interrupt function, the function block 102
The microcomputer 101 does not need to refer to the processing completion of the functional block 102a one by one until the processing of the function block 102a is completed, and the processing result of the function block 102a can be used immediately after the processing of the functional block 102a is completed.
The method according to claim 6 in the configuration of the semiconductor integrated circuit described above is the best. If the execution time of the function block 102a cannot be predicted in advance, the buses 301a and 301b and the microcomputer 101 that controls the bus have no interrupt function or the microcomputer 101
In the case where the interrupt processing function is limited and the interrupt function cannot be used, the method of using the semiconductor circuit device according to the third aspect of the present invention is the best.

【0032】本発明により、バスに接続した各機能ブロ
ックのバス権獲得待ち状態をなくすことが可能となる。
図7に示したタイムチャートにその例を示す。図7はマ
イクロコンピュータがバス全体に対して1単位時間処理
を行って(バス接続状態)、その後2単位時間マイクロ
コンピュータと機能ブロックが互いに独立してバス全体
を使用しない処理を行い(バス切断状態)、最後にマイ
クロコンピュータがバス全体に対して1単位時間処理を
行った(バス接続状態)例である。30はバス全体にお
けるマイクロコンピュータ処理、31は独立して実行可
能なマイクロコンピュタ処理、32は独立して実行可能
な機能ブロック処理である。
According to the present invention, it is possible to eliminate the bus right acquisition waiting state of each functional block connected to the bus.
An example is shown in the time chart shown in FIG. FIG. 7 shows that the microcomputer performs processing for one unit time on the entire bus (bus connection state), and thereafter, the microcomputer and the functional blocks perform processing that does not use the entire bus independently of each other (bus disconnected state). 3) Finally, the microcomputer performs processing for one unit time on the entire bus (bus connection state). Reference numeral 30 denotes microcomputer processing in the entire bus, 31 denotes microcomputer processing that can be executed independently, and 32 denotes function block processing that can be executed independently.

【0033】図7に示すように従来の方法(a)ではマ
イクロコンピュータと機能ブロックが互いに独立して処
理を行うにもかかわらず同じバスを共用しているため、
同時に処理を実行することができないが、本発明による
方法(b)ではマイクロコンピュータと機能ブロックが
互いに独立して処理が可能な場合バスを分割して同時に
実行が可能となるので、システムのスループットを向上
することができる。
As shown in FIG. 7, in the conventional method (a), the microcomputer and the function block share the same bus although they perform processing independently of each other.
Although processing cannot be performed simultaneously, in the method (b) according to the present invention, when the microcomputer and the functional block can perform processing independently of each other, the bus can be divided and the processing can be performed simultaneously, so that the system throughput is reduced. Can be improved.

【0034】また、第1の機能ブロックグループ間の第
1の共用データの伝送経路を第1のバス(例えば301
a)により構成し、第2の機能ブロックグループ間の第
2の共用データの伝送経路を第2のバス(例えば301
b)により構成した場合にバス切断/接続制御手段によ
り第1のバスと第2バスを切断/接続するため、システ
ムに占めるバス配線量の割合は増大することはない。
The transmission path of the first shared data between the first functional block groups is connected to the first bus (for example, 301).
a) and the transmission path of the second shared data between the second functional block groups is set to the second bus (for example, 301).
In the case of the configuration b), the first bus and the second bus are disconnected / connected by the bus disconnection / connection control means, so that the ratio of the bus wiring amount in the system does not increase.

【0035】また、バスの切断/接続する機能をマイク
ロコンピュータで行う場合、実現する半導体集積回路の
構成に依存してしまうか、切断/接続を行うバス部分の
数を固定してしまうため、マイクロコンピュータブロッ
クを他の半導体集積回路装置に流用する場合にマイクロ
コンピュータ内の回路を変更するか、使用方法に制限が
生じてしまうが、本発明では各機能ブロックにバスの切
断/接続の制御を行う機能を有しているため、他の半導
体集積回路へ流用する際に変更も制限もなく使用可能で
ある。
When the function of disconnecting / connecting a bus is performed by a microcomputer, the function depends on the configuration of a semiconductor integrated circuit to be realized or the number of bus portions to be disconnected / connected is fixed. When the computer block is diverted to another semiconductor integrated circuit device, the circuit in the microcomputer is changed or the method of use is restricted, but in the present invention, disconnection / connection of the bus is controlled for each functional block. Since it has a function, it can be used without change or limitation when diverted to another semiconductor integrated circuit.

【0036】[0036]

【発明の効果】請求項1記載の半導体集積回路装置によ
れば、機能ブロックグループ間のバスを分割し、一方の
バスに接続している機能ブロックグループが動作中は一
の機能ブロックグループが接続するバスと他の機能ブロ
ックグループのバス間の接続を切断し、一の機能ブロッ
クグループの動作終了後一の機能ブロックグループは他
方のバスと再度接続することによって、一の機能ブロッ
クグループと他方のバスに接続する他の機能ブロックグ
ループがバス権獲得待ち状態とならず、かつバスの配線
量が増大しなくできる。
According to the semiconductor integrated circuit device of the first aspect, a bus between functional block groups is divided, and one functional block group is connected while a functional block group connected to one bus is operating. The connection between the bus to be connected and the bus of another functional block group is disconnected, and after the operation of one functional block group is completed, one functional block group is connected again to the other bus, so that one functional block group is connected to the other functional block group. Another functional block group connected to the bus does not enter the bus right waiting state, and the amount of wiring of the bus does not increase.

【0037】請求項2記載の半導体集積回路装置の使用
方法によれば、請求項1と同様な効果のほか、バスの切
断/接続する機能をマイクロコンピュータで行う場合、
各機能ブロックにバスの切断/接続の制御を行う機能を
有し得るため、他の半導体集積回路へ流用する際に変更
も制限もなく使用できる。
According to the method of using the semiconductor integrated circuit device of the second aspect, in addition to the same effects as those of the first aspect, when the function of disconnecting / connecting the bus is performed by the microcomputer,
Since each functional block can have a function of controlling disconnection / connection of the bus, it can be used without change or limitation when diverted to another semiconductor integrated circuit.

【0038】請求項3記載の半導体集積回路装置によれ
ば、請求項1と同様な効果がある。
According to the semiconductor integrated circuit device of the third aspect, the same effect as that of the first aspect is obtained.

【0039】請求項4記載の半導体集積回路装置の使用
方法によれば、請求項2と同様な効果がある。
According to the method of using the semiconductor integrated circuit device of the fourth aspect, the same effect as that of the second aspect can be obtained.

【0040】請求項5記載の半導体集積回路装置によれ
ば、請求項1と同様な効果がある。
According to the semiconductor integrated circuit device of the fifth aspect, the same effect as that of the first aspect is obtained.

【0041】請求項6記載の半導体集積回路装置の使用
方法によれば、請求項2と同様な効果がある。
According to the method of using the semiconductor integrated circuit device according to the sixth aspect, the same effect as that of the second aspect can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1記載の半導体集積回路装置の第1の実
施の形態の構成を示したブロック図である。
FIG. 1 is a block diagram showing a configuration of a semiconductor integrated circuit device according to a first embodiment of the present invention;

【図2】請求項2記載の半導体集積回路装置の利用方法
を示したタイミング図である。
FIG. 2 is a timing chart showing a method of using the semiconductor integrated circuit device according to claim 2;

【図3】請求項3記載の半導体集積回路装置の第2の実
施の形態の構成を示したブロック図である。
FIG. 3 is a block diagram showing a configuration of a semiconductor integrated circuit device according to a second embodiment of the present invention;

【図4】請求項4記載の半導体集積回路装置の使用方法
を示したタイミング図である。
FIG. 4 is a timing chart showing a method of using the semiconductor integrated circuit device according to claim 4;

【図5】請求項5記載の半導体集積回路装置の第3の実
施の形態の構成を示したブロック図である。
FIG. 5 is a block diagram showing a configuration of a semiconductor integrated circuit device according to a third embodiment of the present invention;

【図6】請求項6記載の半導体集積回路装置の使用方法
を示したタイミング図である。
FIG. 6 is a timing chart showing a method of using the semiconductor integrated circuit device according to claim 6;

【図7】本発明の効果を説明するタイミング図である。FIG. 7 is a timing chart illustrating the effect of the present invention.

【符号の説明】[Explanation of symbols]

101 マイクロコンピュータ 102a 機能ブロック 102b 機能ブロックの動作状態を示す機能 103a、103b記憶装置 201 トランスファーゲート 301a、301bバス 104 状態レジスタ 105 割り込み信号発生機能 Reference Signs List 101 microcomputer 102a function block 102b function indicating operation state of function block 103a, 103b storage device 201 transfer gate 301a, 301b bus 104 status register 105 interrupt signal generation function

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 データの交換の伝達経路である1組のバ
スと、この1組のバスのそれぞれに接続された機能ブロ
ックグループと、前記1組のバスを相互に切断/接続可
能な手段とを備え、前記手段は、一の前記機能ブロック
グループ間での動作時には前記1組のバスを切断し、前
記一の機能ブロックグループ間での動作が終了した後に
切断した前記1組のバスを接続状態に戻すことを特徴と
する半導体集積回路装置。
1. A set of buses serving as transmission paths for data exchange, function block groups connected to each of the set of buses, and means capable of mutually disconnecting / connecting the set of buses. Wherein the means disconnects the set of buses during operation between the one functional block group, and connects the set of buses disconnected after the operation between the one functional block group is completed. A semiconductor integrated circuit device, which is returned to a state.
【請求項2】 請求項1記載の半導体集積回路装置の使
用方法であって、一の機能ブロックグループは前記一の
機能ブロックグループの動作結果を記憶する記憶装置を
含み、他の機能ブロックグループはマイクロプロセッサ
を含み、前記マイクロプロセッサから前記一の機能ブロ
ックグループに動作を指示し、前記一の機能ブロックグ
ループはその指示を受けバスを切断し動作を開始し、完
了した時点で前記一の機能ブロックグループは切断した
前記1組のバスを接続状態に戻し、前記マイクロプロセ
ッサは前記一の機能ブロックグループの動作時間待った
後、前記一の機能ブロックグループの動作結果が書き込
まれた前記記憶装置を読み出すことを特徴とする半導体
集積回路の使用方法。
2. The method of using the semiconductor integrated circuit device according to claim 1, wherein one functional block group includes a storage device for storing an operation result of the one functional block group, and the other functional block group includes Including an microprocessor, the microprocessor instructs the one functional block group to perform an operation, and the one functional block group receives the instruction and disconnects a bus to start an operation. The group returns the disconnected set of buses to the connected state, and the microprocessor waits for the operation time of the one function block group, and then reads the storage device in which the operation result of the one function block group is written. A method for using a semiconductor integrated circuit, comprising:
【請求項3】 バスが切断されているか否かを他の機能
ブロック側から参照する参照手段を有する請求項1記載
の半導体集積回路装置。
3. The semiconductor integrated circuit device according to claim 1, further comprising reference means for referring to whether or not the bus is disconnected from another functional block.
【請求項4】 請求項3記載の半導体集積回路装置の使
用方法であって、一の機能ブロックグループは前記一の
機能ブロックグループの動作結果を記憶する記憶装置を
含み、他の機能ブロックグループはマイクロプロセッサ
を含み、前記マイクロプロセッサから前記一の機能ブロ
ックグループに動作を指示し、前記一の機能ブロックグ
ループはその指示を受けバスを切断し動作を開始し、完
了した時点で前記一の機能ブロックグループは切断した
前記1組のバスを接続状態に戻し、前記マイクロプロセ
ッサは参照手段を用いて前記バスが再度接続されたこと
を確認後、前記一の機能ブロックグループの動作結果が
書き込まれた前記記憶装置を読み出すことを特徴とする
半導体集積回路の使用方法。
4. The method of using a semiconductor integrated circuit device according to claim 3, wherein one functional block group includes a storage device that stores an operation result of the one functional block group, and the other functional block group includes Including an microprocessor, the microprocessor instructs the one functional block group to perform an operation, and the one functional block group receives the instruction and disconnects a bus to start an operation. The group returns the disconnected set of buses to a connected state, and the microprocessor confirms that the buses have been connected again using reference means, and then writes the operation result of the one functional block group. A method for using a semiconductor integrated circuit, which reads a storage device.
【請求項5】 データの交換の伝達経路である1組のバ
スと、この1組のバスのそれぞれに接続された機能ブロ
ックグループと、前記1組のバスを相互に切断/接続可
能な手段と、接続通知手段とを備え、前記手段は、一の
前記機能ブロックグループ間での動作時には前記1組の
バスを切断し、前記一の機能ブロックグループ間での動
作が終了した後に切断した前記1組のバスを接続状態に
戻し、前記接続通知手段は前記切断/接続手段の接続後
に他の機能ブロックグループに前記バスを介して再度接
続されたことを通知することを特徴とする半導体集積回
路装置。
5. A set of buses as transmission paths for data exchange, function block groups connected to each of the set of buses, and means for disconnecting / connecting the set of buses with each other. Connection notifying means, wherein the means disconnects the set of buses when operating between the one functional block group, and disconnects the bus after the operation between the one functional block group is completed. Returning the set of buses to a connected state, and the connection notifying means notifying that another connection has been made via the bus to another functional block group after connection of the disconnection / connection means. .
【請求項6】 請求項5記載の半導体集積回路装置の使
用方法であって、一の機能ブロックグループは前記一の
機能ブロックグループの動作結果を記憶する記憶装置を
含み、他の機能ブロックグループはマイクロプロセッサ
を含み、前記マイクロプロセッサから前記一の機能ブロ
ックグループに動作を指示し、前記一の機能ブロックグ
ループはその指示を受けバスを切断し動作を開始し、完
了した時点で前記一の機能ブロックグループは切断した
前記1組のバスを接続状態に戻し、前記一の機能ブロッ
クグループは前記1組のバスを介した接続通知手段を用
いて前記一の機能ブロックグループの動作終了後再度バ
ス接続されたことを前記他の機能ブロックグループに通
知し、前記他の機能ブロックグループはその通知を受け
て動作結果が記録されている前記記憶装置を読み出すこ
とを特徴とする半導体集積回路の使用方法。
6. The method of using a semiconductor integrated circuit device according to claim 5, wherein one functional block group includes a storage device that stores an operation result of the one functional block group, and the other functional block group includes Including an microprocessor, the microprocessor instructs the one functional block group to perform an operation, and the one functional block group receives the instruction and disconnects a bus to start an operation. The group returns the disconnected set of buses to a connected state, and the one functional block group is reconnected to the bus after the operation of the one functional block group is completed using connection notifying means via the one set of buses. Is notified to the other functional block group, and the other functional block group receives the notification and records the operation result. A method of using the semiconductor integrated circuit, wherein the stored memory device is read.
JP35876199A 1999-12-17 1999-12-17 Semiconductor integrated circuit device and method for using the same Pending JP2001175583A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35876199A JP2001175583A (en) 1999-12-17 1999-12-17 Semiconductor integrated circuit device and method for using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35876199A JP2001175583A (en) 1999-12-17 1999-12-17 Semiconductor integrated circuit device and method for using the same

Publications (1)

Publication Number Publication Date
JP2001175583A true JP2001175583A (en) 2001-06-29

Family

ID=18460983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35876199A Pending JP2001175583A (en) 1999-12-17 1999-12-17 Semiconductor integrated circuit device and method for using the same

Country Status (1)

Country Link
JP (1) JP2001175583A (en)

Similar Documents

Publication Publication Date Title
JP3807250B2 (en) Cluster system, computer and program
JP3769413B2 (en) Disk array controller
JPH10222458A (en) Connector
JPS63255760A (en) Control system
JPH10143466A (en) Bus communication system
JP2003271574A (en) Data communication method for shared memory type multiprocessor system
US7203781B2 (en) Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus
JP4188446B2 (en) Data exchange apparatus and method
JP2001175583A (en) Semiconductor integrated circuit device and method for using the same
US5671370A (en) Alternating data valid control signals for high performance data transfer
JP2002215413A (en) Firmware transfer method and inter-module data transmission system
JP3791463B2 (en) Arithmetic unit and data transfer system
JP2976700B2 (en) Synchronous control method between processors
JP2000076199A (en) Multiprocessor device provided with debugging terminal
JPH0512221A (en) Data exchange speeding up system between multi cpu
JPS5975354A (en) Processor device
JP2000155738A (en) Data processor
JPS593665A (en) Multiaccessible memory system
JP2705955B2 (en) Parallel information processing device
JPS5834858B2 (en) Data exchange control method
JP2976254B2 (en) Information processing device
JPH01161942A (en) Data transmission equipment and its method
JP2001273191A (en) Computer system
JP2856709B2 (en) Bus coupling system
JPH10260867A (en) Data comparison device