JP2001175364A - 電源供給回路 - Google Patents
電源供給回路Info
- Publication number
- JP2001175364A JP2001175364A JP35746299A JP35746299A JP2001175364A JP 2001175364 A JP2001175364 A JP 2001175364A JP 35746299 A JP35746299 A JP 35746299A JP 35746299 A JP35746299 A JP 35746299A JP 2001175364 A JP2001175364 A JP 2001175364A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- backup
- circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】従来の携帯端末に搭載する電源供給回路で電圧
が異なる２つの電源供給部を設けた場合に、２つのバッ
クアップ電源を備えると小型軽量化には障害となり、２
つの電源供給部を直列接続して１つのバックアップバッ
テリで賄うと効率が悪く、主電源を常時無駄に使用して
バックアップの稼働時間が短くなる。 【解決手段】本発明は、通常状態では２つの電源供給部
が並列接続された構成であり、主電源の電圧低下や電源
供給の停止を検知する電圧検知回路を備え、電圧検知回
路の検知信号により切り換えるスイッチ回路を設けて、
バックアップ時には２つの電源供給部が直列接続された
構成となり、それぞれ駆動回路をバックアップしつつ、
同時に検知信号を受けたＣＰＵが内容保持の必要がある
メモリを除いた全ての周辺回路への電源を切断し、ＣＰ
Ｕ自体への電源供給を停止する終了処理を実施すること
により、電力消費を最小限に抑える電源供給回路であ
る。
が異なる２つの電源供給部を設けた場合に、２つのバッ
クアップ電源を備えると小型軽量化には障害となり、２
つの電源供給部を直列接続して１つのバックアップバッ
テリで賄うと効率が悪く、主電源を常時無駄に使用して
バックアップの稼働時間が短くなる。 【解決手段】本発明は、通常状態では２つの電源供給部
が並列接続された構成であり、主電源の電圧低下や電源
供給の停止を検知する電圧検知回路を備え、電圧検知回
路の検知信号により切り換えるスイッチ回路を設けて、
バックアップ時には２つの電源供給部が直列接続された
構成となり、それぞれ駆動回路をバックアップしつつ、
同時に検知信号を受けたＣＰＵが内容保持の必要がある
メモリを除いた全ての周辺回路への電源を切断し、ＣＰ
Ｕ自体への電源供給を停止する終了処理を実施すること
により、電力消費を最小限に抑える電源供給回路であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯情報端末装置
等に搭載される電源供給回路に係り、特に主電源の供給
が停止した際に、バックアップ機能を有する電源供給回
路に関する。
等に搭載される電源供給回路に係り、特に主電源の供給
が停止した際に、バックアップ機能を有する電源供給回
路に関する。
【０００２】
【従来の技術】近年、半導体メモリを搭載したノート型
パーソナルコンピュータや、ワードプロセッサ及び、電
子手帳（ＰＤＡ）等の携帯情報端末装置（以下、携帯端
末と称する）が広く普及し、特に小型軽量化における技
術革新には目覚しいものがある。これらの携帯端末は、
ケーブルによる電源供給を行っていない時には、主電源
（メインバッテリ）として、電池や充電池を装填して駆
動させている。
パーソナルコンピュータや、ワードプロセッサ及び、電
子手帳（ＰＤＡ）等の携帯情報端末装置（以下、携帯端
末と称する）が広く普及し、特に小型軽量化における技
術革新には目覚しいものがある。これらの携帯端末は、
ケーブルによる電源供給を行っていない時には、主電源
（メインバッテリ）として、電池や充電池を装填して駆
動させている。
【０００３】この電池等の交換時等においては、ＲＡＭ
のような半導体メモリに記憶されている情報内容を保持
しておくために、バックアップ電源（バックアップバッ
テリ）が搭載されている。
のような半導体メモリに記憶されている情報内容を保持
しておくために、バックアップ電源（バックアップバッ
テリ）が搭載されている。
【０００４】
【発明が解決しようとする課題】これらの携帯端末は、
構成部位の駆動特性から全ての駆動回路を１つの電源電
圧で賄うことは難しく、少なくとも異なる２つの電圧が
必要となり、２系統の電源供給部を設けている。
構成部位の駆動特性から全ての駆動回路を１つの電源電
圧で賄うことは難しく、少なくとも異なる２つの電圧が
必要となり、２系統の電源供給部を設けている。
【０００５】このため主電源をバックアップするために
は、図３（ｂ）に示すように、主バッテリＥ１に対し
て、２つの電源供給部１１，１２を設けた場合、それぞ
れの電源電圧をバックアップするためのバックアップバ
ッテリＥ３，Ｅ４を設けていた。しかし、バッテリは、
携帯端末の総重量からみると、かなりの割合を占めてお
り、常時２つの余分なバッテリを搭載しておくことは、
携帯性の向上即ち、小型軽量化を実現するために障害と
なってしまう。
は、図３（ｂ）に示すように、主バッテリＥ１に対し
て、２つの電源供給部１１，１２を設けた場合、それぞ
れの電源電圧をバックアップするためのバックアップバ
ッテリＥ３，Ｅ４を設けていた。しかし、バッテリは、
携帯端末の総重量からみると、かなりの割合を占めてお
り、常時２つの余分なバッテリを搭載しておくことは、
携帯性の向上即ち、小型軽量化を実現するために障害と
なってしまう。
【０００６】そこで、図３（ａ）に示すような１つのバ
ックアップバッテリＥ２で両方の電源電圧で賄うように
設計されることとなる。これは、電源供給部（３．３Ｖ
系）１１と電源供給部（２．５Ｖ系）１２を直列に繋い
で、その間にバックアップバッテリＥ２を設けている。
このバックアップバッテリＥ２は、通常、高電圧側（こ
こでは、３．３Ｖ系）に合わせた電源供給を行うバック
アップバッテリが搭載され、電源供給部１２で降圧し
て、使用することとなる。
ックアップバッテリＥ２で両方の電源電圧で賄うように
設計されることとなる。これは、電源供給部（３．３Ｖ
系）１１と電源供給部（２．５Ｖ系）１２を直列に繋い
で、その間にバックアップバッテリＥ２を設けている。
このバックアップバッテリＥ２は、通常、高電圧側（こ
こでは、３．３Ｖ系）に合わせた電源供給を行うバック
アップバッテリが搭載され、電源供給部１２で降圧し
て、使用することとなる。
【０００７】一般的に回路素子を駆動させた場合、供給
されたエネルギーの一部が熱等に変換されて消費される
ため、入力したエネルギーよりも少ないエネルギーを出
力することとなる。従って、多数の回路素子で構成され
る電源供給部においても、効率により、ある程度の出力
の劣化が発生することとなる。
されたエネルギーの一部が熱等に変換されて消費される
ため、入力したエネルギーよりも少ないエネルギーを出
力することとなる。従って、多数の回路素子で構成され
る電源供給部においても、効率により、ある程度の出力
の劣化が発生することとなる。
【０００８】このような１つのバックアップバッテリで
２つの電源電圧を賄うために、２つの電源供給部を直列
接続した場合に、通常の主電源で駆動させている場合に
は、２段目の電源供給部１２では、さらに効率の悪さか
ら主電源を常時無駄に使用することとなる。従って、電
池等を主電源とする携帯端末では、稼働時間が短くなる
上、小型軽量化を図ろうとすると、稼働時間がさらに短
くなってしまうという問題が発生する。
２つの電源電圧を賄うために、２つの電源供給部を直列
接続した場合に、通常の主電源で駆動させている場合に
は、２段目の電源供給部１２では、さらに効率の悪さか
ら主電源を常時無駄に使用することとなる。従って、電
池等を主電源とする携帯端末では、稼働時間が短くなる
上、小型軽量化を図ろうとすると、稼働時間がさらに短
くなってしまうという問題が発生する。
【０００９】このため小型軽量化に伴い、バックアップ
バッテリの容量を小さいものを選択すると、バックアッ
プバッテリによる電源供給に移行した後、直ちに主電源
となる電池を装填しないと、バックアップバッテリの供
給がなくなり、一時的に保持している重要な情報が消失
してしまうという問題に発展することとなる。
バッテリの容量を小さいものを選択すると、バックアッ
プバッテリによる電源供給に移行した後、直ちに主電源
となる電池を装填しないと、バックアップバッテリの供
給がなくなり、一時的に保持している重要な情報が消失
してしまうという問題に発展することとなる。
【００１０】そこで本発明は、主電源による電源供給が
停止したときに、１つのバックアップバッテリの電源供
給を切り換えて供給することにより、並列接続した２つ
の電源供給部をバックアップする機能を有する電源供給
回路を提供することを目的とする。
停止したときに、１つのバックアップバッテリの電源供
給を切り換えて供給することにより、並列接続した２つ
の電源供給部をバックアップする機能を有する電源供給
回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、主電源と、上記主電源に接続され、第１の
電圧で駆動する第１電圧駆動回路に対して電源を供給す
る第１電源供給部と、上記主電源に対し、上記第１電源
供給部と並列に接続され、上記第１電圧と異なる第２の
電圧で駆動する第２電圧駆動回路に対して電源を供給す
る第２電源供給部と、上記第１電源供給部の後段に設け
られ、上記主電源がオフ状態となったときに、上記第１
電圧駆動回路及び上記第２電圧駆動回路に対して電源を
供給するバックアップ電源と、上記バックアップ電源か
ら、上記第１、第２電圧駆動回路に対する電源供給を制
御するバックアップ電源供給制御部とを備えた電源供給
回路を提供する。
するために、主電源と、上記主電源に接続され、第１の
電圧で駆動する第１電圧駆動回路に対して電源を供給す
る第１電源供給部と、上記主電源に対し、上記第１電源
供給部と並列に接続され、上記第１電圧と異なる第２の
電圧で駆動する第２電圧駆動回路に対して電源を供給す
る第２電源供給部と、上記第１電源供給部の後段に設け
られ、上記主電源がオフ状態となったときに、上記第１
電圧駆動回路及び上記第２電圧駆動回路に対して電源を
供給するバックアップ電源と、上記バックアップ電源か
ら、上記第１、第２電圧駆動回路に対する電源供給を制
御するバックアップ電源供給制御部とを備えた電源供給
回路を提供する。
【００１２】この電源供給回路において、上記バックア
ップ電源供給制御部は、上記主電源のオフ状態を検出す
るオフ状態検出部と、このオフ状態検出部からの出力に
応じて上記第２電源供給部に対する電源供給をバックア
ップ電源に切り替えるスイッチ手段とを備える。また、
上記バックアップ電源供給制御部は、上記第２駆動回路
である中央演算装置の終了処理が完了するまでの間、上
記バックアップ電源から第２電源供給部に対する電源供
給を維持するように制御する。
ップ電源供給制御部は、上記主電源のオフ状態を検出す
るオフ状態検出部と、このオフ状態検出部からの出力に
応じて上記第２電源供給部に対する電源供給をバックア
ップ電源に切り替えるスイッチ手段とを備える。また、
上記バックアップ電源供給制御部は、上記第２駆動回路
である中央演算装置の終了処理が完了するまでの間、上
記バックアップ電源から第２電源供給部に対する電源供
給を維持するように制御する。
【００１３】以上のような構成の電源供給回路は、オフ
状態検出部により主電源の供給停止若しくは供給電圧の
低下を検知した時に、スイッチ手段に第２電圧駆動回路
への供給電源をバックアップ電源からの電源に切り換え
るように指示しつつ、第１、第２電圧駆動回路を動作を
司る制御部に第１、第２電圧駆動回路を動作終了を示唆
し、再起動可能に第１、第２電圧駆動回路を動作終了さ
せた後、第２電源供給部の動作を停止させる。
状態検出部により主電源の供給停止若しくは供給電圧の
低下を検知した時に、スイッチ手段に第２電圧駆動回路
への供給電源をバックアップ電源からの電源に切り換え
るように指示しつつ、第１、第２電圧駆動回路を動作を
司る制御部に第１、第２電圧駆動回路を動作終了を示唆
し、再起動可能に第１、第２電圧駆動回路を動作終了さ
せた後、第２電源供給部の動作を停止させる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。
施形態について詳細に説明する。
【００１５】図１には、本発明の一実施形態に係る電源
供給回路の回路構成例を示し説明する。本実施形態に係
る電源供給回路は、携帯端末に好適する。
供給回路の回路構成例を示し説明する。本実施形態に係
る電源供給回路は、携帯端末に好適する。
【００１６】この電源供給回路は、電池や充電池等から
なる主電源１からの電源供給により、第１の電源（例え
ば、３．３Ｖ）を出力する第１電源供給部２と、第２の
電源（例えば、２．５Ｖ）を出力する第２電源供給部３
とが並列接続され、第１電源供給部２は、第１電圧駆動
回路６（３．３Ｖ系）に第１の電源を供給し、第２電源
供給部３は、第２電圧駆動回路７（２．５Ｖ系）に第２
の電源を供給するように構成され、第１電源供給部２の
出力側には、バックアップバッテリ５が設けられてい
る。
なる主電源１からの電源供給により、第１の電源（例え
ば、３．３Ｖ）を出力する第１電源供給部２と、第２の
電源（例えば、２．５Ｖ）を出力する第２電源供給部３
とが並列接続され、第１電源供給部２は、第１電圧駆動
回路６（３．３Ｖ系）に第１の電源を供給し、第２電源
供給部３は、第２電圧駆動回路７（２．５Ｖ系）に第２
の電源を供給するように構成され、第１電源供給部２の
出力側には、バックアップバッテリ５が設けられてい
る。
【００１７】これらの第１電圧駆動回路６と第２電圧駆
動回路７は、中央処理装置（ＣＰＵ）８により制御され
ている。このＣＰＵ８は、低消費電力動作のため、内部
は低い電圧で動作するが、外部とのインターフェース部
分は一般的な周辺ＩＣと同じ電圧で動作するため、２種
類の異なる電源電圧が供給され、一方の電源電圧はＣＰ
Ｕ８内部で使用され、他方はＣＰＵ８の外部とのインタ
ーフェース及び周辺ＩＣに供給される。
動回路７は、中央処理装置（ＣＰＵ）８により制御され
ている。このＣＰＵ８は、低消費電力動作のため、内部
は低い電圧で動作するが、外部とのインターフェース部
分は一般的な周辺ＩＣと同じ電圧で動作するため、２種
類の異なる電源電圧が供給され、一方の電源電圧はＣＰ
Ｕ８内部で使用され、他方はＣＰＵ８の外部とのインタ
ーフェース及び周辺ＩＣに供給される。
【００１８】また本実施形態では、第１電圧駆動回路６
には、記憶内容を保持するために常時微少電力供給が必
要な揮発性メモリ９を有しているものとする。
には、記憶内容を保持するために常時微少電力供給が必
要な揮発性メモリ９を有しているものとする。
【００１９】また、第２電源供給部３は、端子４ａが主
電源１に接続し、端子４ｂが第１電源供給部２の出力側
に接続し、切り換え端子４ｃが第２電源供給部の入力側
に接続するスイッチ回路４を介して、選択された何れか
一方の電源が供給される。また、第２電源供給部３はＣ
ＰＵ８の制御信号により、動作が制御される。
電源１に接続し、端子４ｂが第１電源供給部２の出力側
に接続し、切り換え端子４ｃが第２電源供給部の入力側
に接続するスイッチ回路４を介して、選択された何れか
一方の電源が供給される。また、第２電源供給部３はＣ
ＰＵ８の制御信号により、動作が制御される。
【００２０】さらに、この電源供給回路は、主電源１が
供給する電源の電圧値を検知する電圧検知回路１０が設
けられ、主電源１の低電圧を検知した場合には、その検
知信号をスイッチ回路４及びＣＰＵ８に同時に出力す
る。スイッチ回路４では、この検知信号をスイッチ切り
換え信号として用いている。
供給する電源の電圧値を検知する電圧検知回路１０が設
けられ、主電源１の低電圧を検知した場合には、その検
知信号をスイッチ回路４及びＣＰＵ８に同時に出力す
る。スイッチ回路４では、この検知信号をスイッチ切り
換え信号として用いている。
【００２１】このように構成された電源供給回路の通常
の駆動状態では、スイッチ回路４が端子４ａ側に接続し
ている。従って、主電源１から第１電源供給部２及び第
２電源供給部３に電源が供給され、それぞれ第１電圧駆
動回路６に第１の電源、第２電圧駆動回路７に第２の電
源が供給される。
の駆動状態では、スイッチ回路４が端子４ａ側に接続し
ている。従って、主電源１から第１電源供給部２及び第
２電源供給部３に電源が供給され、それぞれ第１電圧駆
動回路６に第１の電源、第２電圧駆動回路７に第２の電
源が供給される。
【００２２】次に図２（ａ）に示すフローチャートを参
照して、主電源１が取り外されたり、供給電圧が低下し
た場合に停止ルーチンについて説明する。尚、この電源
供給回路では、主電源１が取り外された場合と、供給電
圧が低下した場合とでは同じ処理を行うため、ここで
は、主電源１が取り外された場合について説明する。
照して、主電源１が取り外されたり、供給電圧が低下し
た場合に停止ルーチンについて説明する。尚、この電源
供給回路では、主電源１が取り外された場合と、供給電
圧が低下した場合とでは同じ処理を行うため、ここで
は、主電源１が取り外された場合について説明する。
【００２３】まず、主電源１が取り外されると、第１電
源供給部２及び第２電源供給部３への電源供給が停止さ
れ、共に駆動を停止する（ステップＳ１）。但し、第１
電圧駆動回路６への電源供給は、電源供給が停止するこ
となくバックアップバッテリ５に切り替わる。
源供給部２及び第２電源供給部３への電源供給が停止さ
れ、共に駆動を停止する（ステップＳ１）。但し、第１
電圧駆動回路６への電源供給は、電源供給が停止するこ
となくバックアップバッテリ５に切り替わる。
【００２４】この時に、電圧検知回路４が電圧低下を検
知し（ステップＳ２）、低電圧の検知信号をスイッチ回
路４とＣＰＵ８へ同時に出力する（ステップＳ３）。
知し（ステップＳ２）、低電圧の検知信号をスイッチ回
路４とＣＰＵ８へ同時に出力する（ステップＳ３）。
【００２５】この検知信号を受けたスイッチ回路４は、
端子４ａから端子４ｂに切り換え、第２電源供給部３に
は、バックアップバッテリ５からの電源供給が開始され
る。これとほぼ同時に検知信号を受けたＣＰＵ８におい
ては、予めプログラムされた終了処理を開始する（ステ
ップＳ４）。
端子４ａから端子４ｂに切り換え、第２電源供給部３に
は、バックアップバッテリ５からの電源供給が開始され
る。これとほぼ同時に検知信号を受けたＣＰＵ８におい
ては、予めプログラムされた終了処理を開始する（ステ
ップＳ４）。
【００２６】この終了処理は、第１電圧駆動回路６及び
第２電圧駆動回路７において、記憶内容を保持するため
に常時微少電力供給が必要な揮発性メモリ９を除き、各
回路素子の駆動を停止させ、バッテリの低消費状態に移
行させる。
第２電圧駆動回路７において、記憶内容を保持するため
に常時微少電力供給が必要な揮発性メモリ９を除き、各
回路素子の駆動を停止させ、バッテリの低消費状態に移
行させる。
【００２７】その後、ＣＰＵ８は第２電源供給部３の駆
動を停止させ、ＣＰＵ８自体では再起動時に必要な一部
以外への電源供給を停止し（ステップＳ５）、一連の処
理を終了する。
動を停止させ、ＣＰＵ８自体では再起動時に必要な一部
以外への電源供給を停止し（ステップＳ５）、一連の処
理を終了する。
【００２８】このようにスイッチ回路４が端子４ａから
端子４ｂに切り換えられることにより、本実施形態の電
源供給回路は、前述した図３（ａ）に示すような２つの
電源供給回路が直列接続された回路構成となり、異なる
２つの電圧を供給することができる。
端子４ｂに切り換えられることにより、本実施形態の電
源供給回路は、前述した図３（ａ）に示すような２つの
電源供給回路が直列接続された回路構成となり、異なる
２つの電圧を供給することができる。
【００２９】次に図２（ｂ）に示すフローチャートを参
照して、主電源１の電源供給が停止中の電源供給回路に
新たな主電源（電池）が装填され、再起動するルーチン
について説明する。
照して、主電源１の電源供給が停止中の電源供給回路に
新たな主電源（電池）が装填され、再起動するルーチン
について説明する。
【００３０】まず、新たな電池等が主電源１として電源
供給回路に装填されると、第１電源供給部２への電源供
給が開始される（ステップＳ１１）。この時、この時
に、電圧検知回路４が通常の供給電圧の復帰を検知し
（ステップＳ１２）、通常の供給電圧の検知信号をスイ
ッチ回路４とＣＰＵ８へ同時に出力する（ステップＳ１
３）。
供給回路に装填されると、第１電源供給部２への電源供
給が開始される（ステップＳ１１）。この時、この時
に、電圧検知回路４が通常の供給電圧の復帰を検知し
（ステップＳ１２）、通常の供給電圧の検知信号をスイ
ッチ回路４とＣＰＵ８へ同時に出力する（ステップＳ１
３）。
【００３１】この検知信号を受けたスイッチ回路４は、
端子４ｂから端子４ａに切り換え、第２電源供給部３に
は、主電源１からの電源供給が開始される。第１電源供
給部２は、主電源１からの電源供給が開始されると、第
１の電源が出力され、バックアップバッテリ５による電
源から切り替わる。これとほぼ同時に検知信号を受けた
ＣＰＵ８においては、再起動時して初期化等の処理を行
い、通常の動作状態に戻る（ステップＳ１４）。
端子４ｂから端子４ａに切り換え、第２電源供給部３に
は、主電源１からの電源供給が開始される。第１電源供
給部２は、主電源１からの電源供給が開始されると、第
１の電源が出力され、バックアップバッテリ５による電
源から切り替わる。これとほぼ同時に検知信号を受けた
ＣＰＵ８においては、再起動時して初期化等の処理を行
い、通常の動作状態に戻る（ステップＳ１４）。
【００３２】以上説明したように、本発明の電源供給回
路は、通常動作においては、２つの電源供給部が並列接
続された構成であるため、共に主電源から電源が供給さ
れることとなり、電源供給部が直列接続された従来の配
置に比べて、効率の低下を防止できる。
路は、通常動作においては、２つの電源供給部が並列接
続された構成であるため、共に主電源から電源が供給さ
れることとなり、電源供給部が直列接続された従来の配
置に比べて、効率の低下を防止できる。
【００３３】また、１つのバックアップ電源により、２
つの電源供給部のバックアップを行うことができるた
め、従来の構成のように電圧の異なる２つのバックアッ
プ電源を備える必要がなく、小型軽量化に寄与する効果
がある。
つの電源供給部のバックアップを行うことができるた
め、従来の構成のように電圧の異なる２つのバックアッ
プ電源を備える必要がなく、小型軽量化に寄与する効果
がある。
【００３４】また、主電源の電源供給の停止や供給電圧
の低下が発生した場合に、内容保持の必要があるメモリ
を除いた全ての周辺回路への電源を切断し、ＣＰＵ自体
への電源供給を停止する終了処理を実施するため、バッ
クアップ電源による電源供給に切り替わった後には、電
力消費が最小限に抑えられ、長時間のバックアップを実
現することができる。
の低下が発生した場合に、内容保持の必要があるメモリ
を除いた全ての周辺回路への電源を切断し、ＣＰＵ自体
への電源供給を停止する終了処理を実施するため、バッ
クアップ電源による電源供給に切り替わった後には、電
力消費が最小限に抑えられ、長時間のバックアップを実
現することができる。
【００３５】以上の実施形態について説明したが、本明
細書には以下のような発明も含まれている。
細書には以下のような発明も含まれている。
【００３６】（１）通常使用の電源を供給する主電源
と、上記主電源に接続され、第１の電圧で駆動する第１
電圧駆動回路に該第１の電源を供給する第１電源供給部
と、上記主電源に対し、上記第１電源供給部と並列に接
続され、上記第１電圧よりも低電圧の第２の電圧で駆動
する第２電圧駆動回路に該第２の電源を供給する第２電
源供給部と、上記第１電源供給部の出力側に設けられ、
上記主電源が供給停止となったときに、上記第１電圧駆
動回路及び第２電圧駆動回路に電源を供給するバックア
ップ電源と、上記主電源に接続する第１端子と上記第１
電源供給部の出力側に接続される第２の端子とを切り換
え、上記第２電源供給部の入力側に接続される切り換え
端子を有する切り換え部と、上記主電源からの供給電圧
の低下若しくは電源供給停止を検知する電圧検知部と、
を具備し、上記電圧検知部が上記主電源の供給停止を検
知した時に、上記切り換え部に第２電圧駆動回路への供
給電源をバックアップ電源からの電源に切り換えるよう
に指示しつつ、上記第１、第２電圧駆動回路を動作を司
る制御部に該第１、第２電圧駆動回路を動作終了を示唆
し、再起動可能に第１、第２電圧駆動回路を動作終了さ
せた後に、上記第２電源供給部の動作を停止させ、上記
バックアップ電源を低消費状態にすることを特徴とする
電源供給回路。
と、上記主電源に接続され、第１の電圧で駆動する第１
電圧駆動回路に該第１の電源を供給する第１電源供給部
と、上記主電源に対し、上記第１電源供給部と並列に接
続され、上記第１電圧よりも低電圧の第２の電圧で駆動
する第２電圧駆動回路に該第２の電源を供給する第２電
源供給部と、上記第１電源供給部の出力側に設けられ、
上記主電源が供給停止となったときに、上記第１電圧駆
動回路及び第２電圧駆動回路に電源を供給するバックア
ップ電源と、上記主電源に接続する第１端子と上記第１
電源供給部の出力側に接続される第２の端子とを切り換
え、上記第２電源供給部の入力側に接続される切り換え
端子を有する切り換え部と、上記主電源からの供給電圧
の低下若しくは電源供給停止を検知する電圧検知部と、
を具備し、上記電圧検知部が上記主電源の供給停止を検
知した時に、上記切り換え部に第２電圧駆動回路への供
給電源をバックアップ電源からの電源に切り換えるよう
に指示しつつ、上記第１、第２電圧駆動回路を動作を司
る制御部に該第１、第２電圧駆動回路を動作終了を示唆
し、再起動可能に第１、第２電圧駆動回路を動作終了さ
せた後に、上記第２電源供給部の動作を停止させ、上記
バックアップ電源を低消費状態にすることを特徴とする
電源供給回路。
【００３７】（２）上記第１電源供給部は、電圧３．３
Ｖの電流を各種回路に供給し、第２電源供給部は、電圧
２．５Ｖの電流を中央演算装置に対して供給するもので
あることを特徴とする上記（１）項に記載の電源供給回
路。
Ｖの電流を各種回路に供給し、第２電源供給部は、電圧
２．５Ｖの電流を中央演算装置に対して供給するもので
あることを特徴とする上記（１）項に記載の電源供給回
路。
【００３８】
【発明の効果】以上詳述したように本発明によれば、主
電源による電源供給が停止したときに、１つのバックア
ップバッテリの電源供給を切り換えて供給することによ
り、並列接続した２つの電源供給部をバックアップする
機能を有する電源供給回路を提供することができる。
電源による電源供給が停止したときに、１つのバックア
ップバッテリの電源供給を切り換えて供給することによ
り、並列接続した２つの電源供給部をバックアップする
機能を有する電源供給回路を提供することができる。
【図１】本発明の一実施形態に係る電源供給回路の回路
構成例を示す図である。
構成例を示す図である。
【図２】実施形態の電源供給回路の動作について説明す
るためのフローチャートである。
るためのフローチャートである。
【図３】従来の電源供給回路の構成を概念的に示す図で
ある。
ある。
１…主電源 ２…第１電源供給部 ３…第２電源供給部 ４…スイッチ回路 ４ａ，４ｂ…端子 ４ｃ…切り換え端子 ５…バックアップバッテリ ６…第１電圧駆動回路 ７…第２電圧駆動回路 ８…中央処理装置（ＣＰＵ） ９…メモリ １０…電圧検知回路
Claims (4)
- 【請求項１】 主電源と、 上記主電源に接続され、第１の電圧で駆動する第１電圧
駆動回路に対して電源を供給する第１電源供給部と、 上記主電源に対し、上記第１電源供給部と並列に接続さ
れ、上記第１電圧と異なる第２の電圧で駆動する第２電
圧駆動回路に対して電源を供給する第２電源供給部と、 上記第１電源供給部の後段に設けられ、上記主電源がオ
フ状態となったときに、上記第１電圧駆動回路及び上記
第２電圧駆動回路に対して電源を供給するバックアップ
電源と、 上記バックアップ電源から、上記第１、第２駆動回路に
対する電源供給を制御するバックアップ電源供給制御部
と、を具備することを特徴とする電源供給回路。 - 【請求項２】 上記バックアップ電源供給制御部は、上
記主電源のオフ状態を検出するオフ状態検出部と、 このオフ状態検出部からの出力に応じて上記第２電源供
給部に対する電源供給をバックアップ電源に切り替える
スイッチ手段と、を備えたこと特徴とする請求項１に記
載の電源供給回路。 - 【請求項３】 上記バックアップ電源供給制御部は、上
記第２駆動回路である中央演算装置の終了処理が完了す
るまでの間、上記バックアップ電源から第２電源供給部
に対する電源供給を維持するように制御するものである
こと特徴とする請求項２に記載の電源供給回路。 - 【請求項４】 主電源からの電源供給により、第１の電
圧を発生させる第１電源供給部と、 上記第１電源供給部と入力側が並列接続され、主電源か
らの電源供給により、第２の電圧を発生させる第２電源
供給部と、 上記第１電源供給部の出力側に配置されたバックアップ
電源と、 上記主電源の電源供給の停止若しくは電源電圧低下を検
出した際に、第２電源供給部の入力側を上記主電源から
上記バックアップ電源に切り換えるバックアップ電源供
給制御部と、を具備することを特徴とする電源供給回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35746299A JP4311837B2 (ja) | 1999-12-16 | 1999-12-16 | 電源供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35746299A JP4311837B2 (ja) | 1999-12-16 | 1999-12-16 | 電源供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001175364A true JP2001175364A (ja) | 2001-06-29 |
| JP4311837B2 JP4311837B2 (ja) | 2009-08-12 |
Family
ID=18454257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35746299A Expired - Fee Related JP4311837B2 (ja) | 1999-12-16 | 1999-12-16 | 電源供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4311837B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009136080A (ja) * | 2007-11-29 | 2009-06-18 | Kyocera Corp | 携帯電子機器 |
| JPWO2013065136A1 (ja) * | 2011-11-01 | 2015-04-02 | 富士通株式会社 | 電源切替装置、電源ユニット、及びコンピュータシステム |
| JP2016207074A (ja) * | 2015-04-27 | 2016-12-08 | シャープ株式会社 | システム起動回路、電気機器およびテレビジョン装置 |
| JP2019126216A (ja) * | 2018-01-18 | 2019-07-25 | 東芝テック株式会社 | 電子機器 |
| JP2021192535A (ja) * | 2016-10-24 | 2021-12-16 | ロヴィ ガイズ， インコーポレイテッド | ２要素認証を用いたメディアアセットに対するアクセスの制御のためのシステムおよび方法 |
-
1999
- 1999-12-16 JP JP35746299A patent/JP4311837B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009136080A (ja) * | 2007-11-29 | 2009-06-18 | Kyocera Corp | 携帯電子機器 |
| JPWO2013065136A1 (ja) * | 2011-11-01 | 2015-04-02 | 富士通株式会社 | 電源切替装置、電源ユニット、及びコンピュータシステム |
| JP2016207074A (ja) * | 2015-04-27 | 2016-12-08 | シャープ株式会社 | システム起動回路、電気機器およびテレビジョン装置 |
| JP2021192535A (ja) * | 2016-10-24 | 2021-12-16 | ロヴィ ガイズ， インコーポレイテッド | ２要素認証を用いたメディアアセットに対するアクセスの制御のためのシステムおよび方法 |
| JP7277525B2 (ja) | 2016-10-24 | 2023-05-19 | ロヴィ ガイズ， インコーポレイテッド | ２要素認証を用いたメディアアセットに対するアクセスの制御のためのシステムおよび方法 |
| JP2019126216A (ja) * | 2018-01-18 | 2019-07-25 | 東芝テック株式会社 | 電子機器 |
| JP7055643B2 (ja) | 2018-01-18 | 2022-04-18 | 東芝テック株式会社 | 電子機器、電源制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4311837B2 (ja) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2747971B2 (ja) | 携帯用情報処理機器の電源供給装置およびその駆動方法 | |
| EP1555595A2 (en) | Apparatus for controlling power of processor having a plurality of cores and control method of the same | |
| US20110126046A1 (en) | Saving information to flash memory during power failure | |
| JP2009261236A (ja) | ディスプレイドライバ用の複数の供給電圧ジェネレータの自律制御 | |
| JP5167673B2 (ja) | 電源装置及び方法 | |
| JP2005323479A (ja) | 電源回路及びその電源回路を有する機器 | |
| JP2001175364A (ja) | 電源供給回路 | |
| JP2003348819A (ja) | 電子機器および電源制御方法 | |
| US20180253137A1 (en) | Mcu wake-up device and method in sleep mode | |
| KR20190054708A (ko) | 대기 전력을 줄이기 위한 방법 및 그 전자 장치 | |
| KR20160008481A (ko) | 높은 피크 전류 특성을 가지는 디바이스를 사용하는 스위칭 전원 | |
| JP5350734B2 (ja) | 二次電池放電回路、二次電池放電方法及び情報処理装置 | |
| JP2853468B2 (ja) | バッテリバックアップ直流電源装置 | |
| US11121564B2 (en) | Power supply device having hierarchical structure | |
| JPH05189096A (ja) | コンピュータシステムの電源制御回路 | |
| WO1993007556A1 (en) | Power supply control system | |
| JP2000184608A (ja) | バッテリ電源装置制御システム | |
| JPH10174286A (ja) | 電池電源制御装置 | |
| EP2725680A1 (en) | Electronic device and power supplying control method thereof | |
| JP2003288136A (ja) | コンピュータシステム | |
| JP2000222081A (ja) | 携帯情報処理装置 | |
| JP2003070182A (ja) | Ｃｐｕ電源のバックアップ回路 | |
| JP2006163455A (ja) | 冗長化システムの電源バックアップ方法および装置 | |
| JP2004173408A (ja) | 携帯電話機及びそれに用いる充電方法 | |
| JPH04335413A (ja) | 携帯型データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090512 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |