JP2003070182A - Ｃｐｕ電源のバックアップ回路 - Google Patents
Ｃｐｕ電源のバックアップ回路Info
- Publication number
- JP2003070182A JP2003070182A JP2001254563A JP2001254563A JP2003070182A JP 2003070182 A JP2003070182 A JP 2003070182A JP 2001254563 A JP2001254563 A JP 2001254563A JP 2001254563 A JP2001254563 A JP 2001254563A JP 2003070182 A JP2003070182 A JP 2003070182A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cpu
- voltage
- circuit
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 バックアップ時の逆流を防止するために逆流
防止ダイオードを用いた場合に生じる電圧降下を、可能
な限り少なくしたＣＰＵ電源のバックアップ回路を提供
する。 【解決手段】 主電池１３が接続された電源回路１２か
ら電圧が供給されるＣＰＵ１１に、主電池停電時に電圧
を供給するための副電池１５を有するＣＰＵ電源のバッ
クアップ回路において、副電池１５によるＣＰＵ電源バ
ックアップに際し電流の逆流を防止するための逆流防止
手段として、ｐチャネルＭＯＳＦＥＴ１４を設けた。ｐ
チャネルＭＯＳＦＥＴ１４のスイッチング動作により、
順方向電圧による電圧降下の防止と逆方向電流による電
流の漏れ防止を両立させた。
防止ダイオードを用いた場合に生じる電圧降下を、可能
な限り少なくしたＣＰＵ電源のバックアップ回路を提供
する。 【解決手段】 主電池１３が接続された電源回路１２か
ら電圧が供給されるＣＰＵ１１に、主電池停電時に電圧
を供給するための副電池１５を有するＣＰＵ電源のバッ
クアップ回路において、副電池１５によるＣＰＵ電源バ
ックアップに際し電流の逆流を防止するための逆流防止
手段として、ｐチャネルＭＯＳＦＥＴ１４を設けた。ｐ
チャネルＭＯＳＦＥＴ１４のスイッチング動作により、
順方向電圧による電圧降下の防止と逆方向電流による電
流の漏れ防止を両立させた。
Description
【０００１】
【発明の属する技術分野】この発明は、ＣＰＵ電源のバ
ックアップ回路に関し、特に、ＣＰＵ（ｃｅｎｔｒａｌ
ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）に供給される電源
をバックアップするＣＰＵ電源のバックアップ回路に関
する。
ックアップ回路に関し、特に、ＣＰＵ（ｃｅｎｔｒａｌ
ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）に供給される電源
をバックアップするＣＰＵ電源のバックアップ回路に関
する。
【０００２】
【従来の技術】携帯電話や携帯端末装置等、電池駆動さ
れる小型の携帯装置の内部には、装置の動作を制御する
ＣＰＵが備えられている。このＣＰＵは、常時、内蔵電
池に接続されて電圧が供給されており、電源との接続が
切られることはない。
れる小型の携帯装置の内部には、装置の動作を制御する
ＣＰＵが備えられている。このＣＰＵは、常時、内蔵電
池に接続されて電圧が供給されており、電源との接続が
切られることはない。
【０００３】これらの携帯装置には、電源スイッチが設
けられており、不使用時等に電源スイッチをＯＦＦにす
る。この場合、表示等が消えて恰も電源との接続が切れ
ているように見えるが、ＣＰＵは、非常に遅いクロック
（例えば３２．７６８ｋＨｚ）で動作する省電力モ−ド
となって、電源キーや時計のカウントの割り込み処理等
を行っている。
けられており、不使用時等に電源スイッチをＯＦＦにす
る。この場合、表示等が消えて恰も電源との接続が切れ
ているように見えるが、ＣＰＵは、非常に遅いクロック
（例えば３２．７６８ｋＨｚ）で動作する省電力モ−ド
となって、電源キーや時計のカウントの割り込み処理等
を行っている。
【０００４】従って、ＣＰＵには常に電圧を供給する必
要があり、主動作用の主電池に加えて、主電池が外され
たり容量が無くなったときにバックアップを行うための
副電池が設けられている。主電池は、乾電池等の１次電
池や、ニッケル水素電池或いはリチウムイオン電池等の
２次電池が使われる。
要があり、主動作用の主電池に加えて、主電池が外され
たり容量が無くなったときにバックアップを行うための
副電池が設けられている。主電池は、乾電池等の１次電
池や、ニッケル水素電池或いはリチウムイオン電池等の
２次電池が使われる。
【０００５】副電池も１次電池或いは２次電池が使われ
るが、最近の小型軽量な装置では、副電池の小型化のた
め２次電池が用いられることが多い。この副電池は、よ
り小型化を図るため大容量コンデンサ（スーパーキャパ
シタ：ポリアセン電池）で置き換えることも多い。
るが、最近の小型軽量な装置では、副電池の小型化のた
め２次電池が用いられることが多い。この副電池は、よ
り小型化を図るため大容量コンデンサ（スーパーキャパ
シタ：ポリアセン電池）で置き換えることも多い。
【０００６】図４は、ＣＰＵの省電力モード動作を行う
装置の一般的なＣＰＵ電源のバックアップ回路を示す回
路図である。図４に示すように、ＣＰＵ電源のバックア
ップ回路１は、ＣＰＵ２及び周辺回路（図示しない）に
電圧を供給する電源回路３を有している。
装置の一般的なＣＰＵ電源のバックアップ回路を示す回
路図である。図４に示すように、ＣＰＵ電源のバックア
ップ回路１は、ＣＰＵ２及び周辺回路（図示しない）に
電圧を供給する電源回路３を有している。
【０００７】この電源回路３は、主電池４に接続される
と共に、逆流防止ダイオード５を介して、バックアップ
用の副電池６に接続されており、更に、ｐチャネルＭＯ
ＳＦＥＴ７を介して周辺回路に接続されている。副電池
６は、リセット回路電圧監視部８及びＣＰＵ２に接続さ
れ、ＣＰＵ２は、ｎチャネルＭＯＳＦＥＴ９のゲートに
接続されている。ｎチャネルＭＯＳＦＥＴ９のソース
は、ｐチャネルＭＯＳＦＥＴ７のゲートに接続されてい
る。
と共に、逆流防止ダイオード５を介して、バックアップ
用の副電池６に接続されており、更に、ｐチャネルＭＯ
ＳＦＥＴ７を介して周辺回路に接続されている。副電池
６は、リセット回路電圧監視部８及びＣＰＵ２に接続さ
れ、ＣＰＵ２は、ｎチャネルＭＯＳＦＥＴ９のゲートに
接続されている。ｎチャネルＭＯＳＦＥＴ９のソース
は、ｐチャネルＭＯＳＦＥＴ７のゲートに接続されてい
る。
【０００８】電源回路３は、ＣＰＵ２に割り込み入力す
る停電検出信号を出力し、リセット回路電圧監視部８
は、ＣＰＵ２に入力するＣＰＵリセット信号を出力し、
ＣＰＵ２は、ｎチャネルＭＯＳＦＥＴ９に入力する周辺
回路の電源制御信号を出力する。
る停電検出信号を出力し、リセット回路電圧監視部８
は、ＣＰＵ２に入力するＣＰＵリセット信号を出力し、
ＣＰＵ２は、ｎチャネルＭＯＳＦＥＴ９に入力する周辺
回路の電源制御信号を出力する。
【０００９】このＣＰＵ電源のバックアップ回路１にお
いて、副電池６によるＣＰＵ電源のバックアップが行わ
れるが、そのとき、例えばショットキダイオードからな
る逆流防止ダイオード５により、副電池６からの逆流を
防止している。
いて、副電池６によるＣＰＵ電源のバックアップが行わ
れるが、そのとき、例えばショットキダイオードからな
る逆流防止ダイオード５により、副電池６からの逆流を
防止している。
【００１０】
【発明が解決しようとする課題】しかしながら、逆流防
止ダイオード５として一般的に用いられるショットキダ
イオードは、通常のシリコンダイオードと比較して順方
向電圧が小さいため、ＣＰＵ動作電源（図４参照）の電
圧降下を小さく押さえることができるが、順方向電圧が
小さいといっても、０．２〜０．４Ｖの電圧高がある。
一方、ショットキダイオードは、逆方向の漏れ電流が大
きいという特性があり、逆流防止の効果も十分とはいえ
ない。
止ダイオード５として一般的に用いられるショットキダ
イオードは、通常のシリコンダイオードと比較して順方
向電圧が小さいため、ＣＰＵ動作電源（図４参照）の電
圧降下を小さく押さえることができるが、順方向電圧が
小さいといっても、０．２〜０．４Ｖの電圧高がある。
一方、ショットキダイオードは、逆方向の漏れ電流が大
きいという特性があり、逆流防止の効果も十分とはいえ
ない。
【００１１】このショットキダイオードの２つのパラメ
ータである順方向電圧と逆電流は、交換（トレードオ
フ）関係にあるため、副電池６への充電電圧を高くする
ことと漏れ電流を少なくすることを両立させることはで
きない。その上、順方向電圧と逆電流は、温度による変
動も大きいため、低温では順方向電圧が上昇し、高温で
は逆電流が上昇することになる。
ータである順方向電圧と逆電流は、交換（トレードオ
フ）関係にあるため、副電池６への充電電圧を高くする
ことと漏れ電流を少なくすることを両立させることはで
きない。その上、順方向電圧と逆電流は、温度による変
動も大きいため、低温では順方向電圧が上昇し、高温で
は逆電流が上昇することになる。
【００１２】また、ＣＰＵ２のバックアップの場合、メ
モリのバックアップ等の場合（動作電圧とバックアップ
電圧が異なり、バックアップ電圧は動作電圧よりも低
い）とは異なり、動作時とバックアップ時の電源電圧が
同じであるため、周辺回路電圧とＣＰＵ動作電圧（バッ
クアップ電圧）との差が小さいことが望まれる。更に、
下限の電圧が、ＣＰＵ２の動作電圧範囲の下限となるた
めに、逆流防止ダイオード５での電圧降下は、バックア
ップ時間を短縮させる大きな原因となっている。
モリのバックアップ等の場合（動作電圧とバックアップ
電圧が異なり、バックアップ電圧は動作電圧よりも低
い）とは異なり、動作時とバックアップ時の電源電圧が
同じであるため、周辺回路電圧とＣＰＵ動作電圧（バッ
クアップ電圧）との差が小さいことが望まれる。更に、
下限の電圧が、ＣＰＵ２の動作電圧範囲の下限となるた
めに、逆流防止ダイオード５での電圧降下は、バックア
ップ時間を短縮させる大きな原因となっている。
【００１３】図５は、副電池の電圧とダイオードの電圧
降下によるバックアップ時間の関係をグラフで表した説
明図である。ここでは、例えば、動作電源電圧＝３．３
Ｖ、ＣＰＵ動作電圧＝２．７〜３．６Ｖ、ダイオード順
方向電圧＝０．２Ｖとした。バックアップ時間は、逆流
防止ダイオード５の順方向電圧による電圧降下がある場
合は、「バックアップ時間１」となり、電圧降下がない
場合は、「バックアップ時間２」となる。
降下によるバックアップ時間の関係をグラフで表した説
明図である。ここでは、例えば、動作電源電圧＝３．３
Ｖ、ＣＰＵ動作電圧＝２．７〜３．６Ｖ、ダイオード順
方向電圧＝０．２Ｖとした。バックアップ時間は、逆流
防止ダイオード５の順方向電圧による電圧降下がある場
合は、「バックアップ時間１」となり、電圧降下がない
場合は、「バックアップ時間２」となる。
【００１４】図５に示すように、逆流防止ダイオード５
による電圧降下が小さい程、リセット電圧に達する時間
が長くなることから、その分、バックアップ時間が延び
ることになる。
による電圧降下が小さい程、リセット電圧に達する時間
が長くなることから、その分、バックアップ時間が延び
ることになる。
【００１５】この発明の目的は、バックアップ時の逆流
を防止するために逆流防止ダイオードを用いた場合に生
じる電圧降下を、可能な限り少なくしたＣＰＵ電源のバ
ックアップ回路を提供することである。
を防止するために逆流防止ダイオードを用いた場合に生
じる電圧降下を、可能な限り少なくしたＣＰＵ電源のバ
ックアップ回路を提供することである。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係るＣＰＵ電源のバックアップ回路は、
主電源が接続された電源回路から電圧が供給されるＣＰ
Ｕに、主電源停電時に電圧を供給するための副電源を有
するＣＰＵ電源のバックアップ回路において、前記副電
源によるＣＰＵ電源バックアップに際し電流の逆流を防
止するための逆流防止手段として、ＭＯＳＦＥＴを設け
たことを特徴としている。
め、この発明に係るＣＰＵ電源のバックアップ回路は、
主電源が接続された電源回路から電圧が供給されるＣＰ
Ｕに、主電源停電時に電圧を供給するための副電源を有
するＣＰＵ電源のバックアップ回路において、前記副電
源によるＣＰＵ電源バックアップに際し電流の逆流を防
止するための逆流防止手段として、ＭＯＳＦＥＴを設け
たことを特徴としている。
【００１７】上記構成を有することにより、主電源が接
続された電源回路から電圧が供給されるＣＰＵに、主電
源停電時に電圧を供給するための副電源を有するＣＰＵ
電源のバックアップ回路において、副電源によるＣＰＵ
電源バックアップに際し発生する電流の逆流が、逆流防
止手段として設けたＭＯＳＦＥＴにより防止される。こ
れにより、バックアップ時の逆流を防止するために逆流
防止ダイオードを用いた場合に生じる電圧降下を、可能
な限り少なくすることができる。
続された電源回路から電圧が供給されるＣＰＵに、主電
源停電時に電圧を供給するための副電源を有するＣＰＵ
電源のバックアップ回路において、副電源によるＣＰＵ
電源バックアップに際し発生する電流の逆流が、逆流防
止手段として設けたＭＯＳＦＥＴにより防止される。こ
れにより、バックアップ時の逆流を防止するために逆流
防止ダイオードを用いた場合に生じる電圧降下を、可能
な限り少なくすることができる。
【００１８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１９】図１は、この発明の一実施の形態に係るＣ
ＰＵ電源のバックアップ回路を示す回路図である。図１
に示すように、ＣＰＵ電源のバックアップ回路１０は、
ＣＰＵ１１及び周辺回路（図示しない）に電圧を供給す
る電源回路１２を有している。
ＰＵ電源のバックアップ回路を示す回路図である。図１
に示すように、ＣＰＵ電源のバックアップ回路１０は、
ＣＰＵ１１及び周辺回路（図示しない）に電圧を供給す
る電源回路１２を有している。
【００２０】この電源回路１２は、主電池（主電源）１
３に接続されると共に、第１ｐチャネルＭＯＳＦＥＴ
（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏ
ｒ）１４を介して、バックアップ用の副電池（副電源）
１５に接続されており、更に、第２ｐチャネルＭＯＳＦ
ＥＴ１６を介して周辺回路に接続されている。
３に接続されると共に、第１ｐチャネルＭＯＳＦＥＴ
（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏ
ｒ）１４を介して、バックアップ用の副電池（副電源）
１５に接続されており、更に、第２ｐチャネルＭＯＳＦ
ＥＴ１６を介して周辺回路に接続されている。
【００２１】副電池１５は、リセット回路電圧監視部１
７及びＣＰＵ１１に接続され、ＣＰＵ１１は、第２ｎチ
ャネルＭＯＳＦＥＴ１８のゲートに接続されている。第
２ｎチャネルＭＯＳＦＥＴ１８のソースは、第２ｐチャ
ネルＭＯＳＦＥＴ１６のゲートに接続されている。
７及びＣＰＵ１１に接続され、ＣＰＵ１１は、第２ｎチ
ャネルＭＯＳＦＥＴ１８のゲートに接続されている。第
２ｎチャネルＭＯＳＦＥＴ１８のソースは、第２ｐチャ
ネルＭＯＳＦＥＴ１６のゲートに接続されている。
【００２２】電源回路１２の出力には、並列に平滑コン
デンサ１９が接続されている。第１ｐチャネルＭＯＳＦ
ＥＴ１４のソースとゲートの間には、抵抗２０が、その
ゲートには、第１ｎチャネルＭＯＳＦＥＴ２１のソース
が、それぞれ接続されている。第１ｎチャネルＭＯＳＦ
ＥＴ２１のゲートは、電源回路１２の停電検出信号出力
部に、ドレインは接地電位に、それぞれ接続されてい
る。
デンサ１９が接続されている。第１ｐチャネルＭＯＳＦ
ＥＴ１４のソースとゲートの間には、抵抗２０が、その
ゲートには、第１ｎチャネルＭＯＳＦＥＴ２１のソース
が、それぞれ接続されている。第１ｎチャネルＭＯＳＦ
ＥＴ２１のゲートは、電源回路１２の停電検出信号出力
部に、ドレインは接地電位に、それぞれ接続されてい
る。
【００２３】上記構成を有するＣＰＵ電源のバックアッ
プ回路１０において、電源回路１２からは、ＣＰＵ１１
に割込み入力する停電検出信号ａが出力される。この停
電検出信号ａは、第１ｎチャネルＭＯＳＦＥＴ２１のゲ
ートにも入力する。リセット回路電圧監視部１７から
は、ＣＰＵ１１に入力するＣＰＵリセット信号ｂが出力
され、ＣＰＵ１１からは、周辺回路の電源制御信号ｃ
が、第２ｎチャネルＭＯＳＦＥＴ１８へと出力される。
プ回路１０において、電源回路１２からは、ＣＰＵ１１
に割込み入力する停電検出信号ａが出力される。この停
電検出信号ａは、第１ｎチャネルＭＯＳＦＥＴ２１のゲ
ートにも入力する。リセット回路電圧監視部１７から
は、ＣＰＵ１１に入力するＣＰＵリセット信号ｂが出力
され、ＣＰＵ１１からは、周辺回路の電源制御信号ｃ
が、第２ｎチャネルＭＯＳＦＥＴ１８へと出力される。
【００２４】主電池１３は、電池ホルダ（図示しない）
に収納された乾電池や、外部から充電可能な２次電池か
らなる。この主電池１３の電圧は、１．５Ｖ、３Ｖ、
３．６Ｖであるが、ＣＰＵ１１の動作電圧は５Ｖ、３．
３Ｖといった標準的な電圧である。このため、昇圧回路
或いは降圧回路を形成する電源回路１２によって、電池
電圧から動作電圧に変換される。
に収納された乾電池や、外部から充電可能な２次電池か
らなる。この主電池１３の電圧は、１．５Ｖ、３Ｖ、
３．６Ｖであるが、ＣＰＵ１１の動作電圧は５Ｖ、３．
３Ｖといった標準的な電圧である。このため、昇圧回路
或いは降圧回路を形成する電源回路１２によって、電池
電圧から動作電圧に変換される。
【００２５】電源回路１２は、主電池１３の電池電圧を
常に監視し、主電池１３が終止電圧になったり抜かれて
停電状態になった場合に、そのような状態になったこと
を停電検出信号ａによってＣＰＵ１１に通知する。ＣＰ
Ｕ１１は、停電検出信号ａを割り込み信号として受ける
と、周辺回路と電源回路１２の接続を切断し、ＣＰＵ１
１自身を省電力モードに切り替える。これにより、容量
の小さい副電池１５によるＣＰＵ電源のバックアップを
行う。
常に監視し、主電池１３が終止電圧になったり抜かれて
停電状態になった場合に、そのような状態になったこと
を停電検出信号ａによってＣＰＵ１１に通知する。ＣＰ
Ｕ１１は、停電検出信号ａを割り込み信号として受ける
と、周辺回路と電源回路１２の接続を切断し、ＣＰＵ１
１自身を省電力モードに切り替える。これにより、容量
の小さい副電池１５によるＣＰＵ電源のバックアップを
行う。
【００２６】このとき、副電池１５から電源回路１２や
周辺回路に電流が逆流して漏れないように、逆流防止手
段として、第１ｐチャネルＭＯＳＦＥＴ１４が設けられ
ている。
周辺回路に電流が逆流して漏れないように、逆流防止手
段として、第１ｐチャネルＭＯＳＦＥＴ１４が設けられ
ている。
【００２７】また、副電池１５の電圧がＣＰＵ１１の動
作電圧より下回って、ＣＰＵ１１が不正な動作をしない
ように、リセット回路電圧監視部１６により、ＣＰＵ１
１の動作電源の電圧を監視している。リセット回路電圧
監視部１６は、副電池１５の電圧がＣＰＵ１１の動作電
圧を下回った場合、ＣＰＵ１１に対しリセット信号ｂを
出力してＣＰＵ１１の動作を停止させる。この場合、Ｃ
ＰＵ電源のバックアップはできなくなる。
作電圧より下回って、ＣＰＵ１１が不正な動作をしない
ように、リセット回路電圧監視部１６により、ＣＰＵ１
１の動作電源の電圧を監視している。リセット回路電圧
監視部１６は、副電池１５の電圧がＣＰＵ１１の動作電
圧を下回った場合、ＣＰＵ１１に対しリセット信号ｂを
出力してＣＰＵ１１の動作を停止させる。この場合、Ｃ
ＰＵ電源のバックアップはできなくなる。
【００２８】なお、ＣＰＵ電源のバックアップ時間は、
主電池１３からの電流が停止した後、副電池１５の電圧
が降下しリセット出力電圧に達するまでの間となる。
主電池１３からの電流が停止した後、副電池１５の電圧
が降下しリセット出力電圧に達するまでの間となる。
【００２９】上記構成を有するＣＰＵ電源のバックアッ
プ回路１０において、逆流防止手段である第１ｐチャネ
ルＭＯＳＦＥＴ１４は、ゲート信号を制御して同期整流
を行う。このとき、第１ｐチャネルＭＯＳＦＥＴ１４に
内蔵されたショットキダイオードが、逆流防止ダイオー
ドとして機能する。このダイオードの特性としては、順
方向電圧は大きくてもよいが逆電流は小さいものが望ま
しい。
プ回路１０において、逆流防止手段である第１ｐチャネ
ルＭＯＳＦＥＴ１４は、ゲート信号を制御して同期整流
を行う。このとき、第１ｐチャネルＭＯＳＦＥＴ１４に
内蔵されたショットキダイオードが、逆流防止ダイオー
ドとして機能する。このダイオードの特性としては、順
方向電圧は大きくてもよいが逆電流は小さいものが望ま
しい。
【００３０】このバックアップ回路１０では、第１ｎチ
ャネルＭＯＳＦＥＴ２１のゲートを、電源回路１２から
ＣＰＵ１１へと停電検出信号ａを送出する停電検出信号
路に接続している。
ャネルＭＯＳＦＥＴ２１のゲートを、電源回路１２から
ＣＰＵ１１へと停電検出信号ａを送出する停電検出信号
路に接続している。
【００３１】停電検出信号は、通常の、主電池１３から
電流が供給されている状態では、「Ｈ」レベルとなって
いる。この場合、第１ｐチャネルＭＯＳＦＥＴ１４がＯ
Ｎとなり、副電池１５を充電すると共にＣＰＵ１１へ電
流を供給する。これに対し、主電池１３が外されたり主
電池１３の電圧が終止電圧に達した状態では、停電検出
信号ａが「Ｌ」レベルとなる。この場合、第１ｐチャネ
ルＭＯＳＦＥＴ１４がＯＦＦとなり、副電池１５からの
逆流を防ぐ。
電流が供給されている状態では、「Ｈ」レベルとなって
いる。この場合、第１ｐチャネルＭＯＳＦＥＴ１４がＯ
Ｎとなり、副電池１５を充電すると共にＣＰＵ１１へ電
流を供給する。これに対し、主電池１３が外されたり主
電池１３の電圧が終止電圧に達した状態では、停電検出
信号ａが「Ｌ」レベルとなる。この場合、第１ｐチャネ
ルＭＯＳＦＥＴ１４がＯＦＦとなり、副電池１５からの
逆流を防ぐ。
【００３２】第１ｐチャネルＭＯＳＦＥＴ１４がＯＮの
とき、非常に小さいＯＮ抵抗によって動作電源とＣＰＵ
電源が接続された状態となり、第１ｐチャネルＭＯＳＦ
ＥＴ１４に内蔵されたショットキダイオ−ドの順方向電
圧に関わりなく、電圧降下を小さく押さえることができ
る。即ち、ダイオードによる電圧降下が無い状態（図５
参照）に近くなる。
とき、非常に小さいＯＮ抵抗によって動作電源とＣＰＵ
電源が接続された状態となり、第１ｐチャネルＭＯＳＦ
ＥＴ１４に内蔵されたショットキダイオ−ドの順方向電
圧に関わりなく、電圧降下を小さく押さえることができ
る。即ち、ダイオードによる電圧降下が無い状態（図５
参照）に近くなる。
【００３３】基本的には、図１に示すバックアップ回路
１０のように、ダイオードにより逆流を防止することよ
りも第１ｐチャネルＭＯＳＦＥＴ１４によりスイッチす
ることによって、順方向電圧による電圧降下と逆電流に
よる電流の漏れを両立させ、改善することができる。
１０のように、ダイオードにより逆流を防止することよ
りも第１ｐチャネルＭＯＳＦＥＴ１４によりスイッチす
ることによって、順方向電圧による電圧降下と逆電流に
よる電流の漏れを両立させ、改善することができる。
【００３４】しかし、停電検出によってＣＰＵ１１に対
し割り込みを発生させ、停電処理、データの保護、省電
力モードヘの移行の各処理を行っているため、停電検出
によって第１ｐチャネルＭＯＳＦＥＴ１４をＯＦＦにす
ると、これらの処理を行っている間、電源回路１２の出
力段にある平滑コンデンサ１９に残った電気を利用する
ことができない。この結果、上記各処理を行っている間
は、副電池１５に蓄えられた電気を消費することにな
る。
し割り込みを発生させ、停電処理、データの保護、省電
力モードヘの移行の各処理を行っているため、停電検出
によって第１ｐチャネルＭＯＳＦＥＴ１４をＯＦＦにす
ると、これらの処理を行っている間、電源回路１２の出
力段にある平滑コンデンサ１９に残った電気を利用する
ことができない。この結果、上記各処理を行っている間
は、副電池１５に蓄えられた電気を消費することにな
る。
【００３５】そこで、停電検出によってＣＰＵ１１に対
し割り込みを発生させ、停電処理、データの保護、省電
力モードヘの移行の各処理を行っている間は、電源回路
１２の出力段にある平滑コンデンサ１９に残った電気を
利用し、その後、第１ｐチャネルＭＯＳＦＥＴ１４をＯ
ＦＦにする。
し割り込みを発生させ、停電処理、データの保護、省電
力モードヘの移行の各処理を行っている間は、電源回路
１２の出力段にある平滑コンデンサ１９に残った電気を
利用し、その後、第１ｐチャネルＭＯＳＦＥＴ１４をＯ
ＦＦにする。
【００３６】つまり、第１ｐチャネルＭＯＳＦＥＴ１４
をＯＦＦにするのは、平滑コンデンサ１９に残った電気
を利用した後とすることで、副電池１５に蓄えられた電
気を消費することなく、省電力モードに切り替えること
ができる。
をＯＦＦにするのは、平滑コンデンサ１９に残った電気
を利用した後とすることで、副電池１５に蓄えられた電
気を消費することなく、省電力モードに切り替えること
ができる。
【００３７】この第１ｐチャネルＭＯＳＦＥＴ１４の制
御とＣＰＵ１１の処理を同期させるため、第１ｐチャネ
ルＭＯＳＦＥＴ１４の制御を、ＣＰＵ１１のポートを介
してソフトウエアで制御する方法を考えた。
御とＣＰＵ１１の処理を同期させるため、第１ｐチャネ
ルＭＯＳＦＥＴ１４の制御を、ＣＰＵ１１のポートを介
してソフトウエアで制御する方法を考えた。
【００３８】図２は、この発明の他の実施の形態に係る
ＣＰＵ電源のバックアップ回路を示す回路図である。図
２に示すように、ＣＰＵ電源のバックアップ回路３０
は、第１ｐチャネルＭＯＳＦＥＴ１４の制御信号路を、
ＣＰＵ１１のポートに接続し、第１ｐチャネルＭＯＳＦ
ＥＴ１４をソフトウエアで制御するものである。
ＣＰＵ電源のバックアップ回路を示す回路図である。図
２に示すように、ＣＰＵ電源のバックアップ回路３０
は、第１ｐチャネルＭＯＳＦＥＴ１４の制御信号路を、
ＣＰＵ１１のポートに接続し、第１ｐチャネルＭＯＳＦ
ＥＴ１４をソフトウエアで制御するものである。
【００３９】これにより、ソフトウェアのプログラムが
ＣＰＵ１１の動作を制御し、プログラム制御されたＣＰ
Ｕ１１からの制御信号によって第１ｐチャネルＭＯＳＦ
ＥＴ１４が制御される。即ち、このソフトウェアによっ
てプログラム制御されたハードウェアが、プログラムに
より指令されるＣＰＵ電源のバックアップ動作の処理を
行うことができる。その他の構成及び作用は、バックア
ップ回路１０（図１参照）と同様である。
ＣＰＵ１１の動作を制御し、プログラム制御されたＣＰ
Ｕ１１からの制御信号によって第１ｐチャネルＭＯＳＦ
ＥＴ１４が制御される。即ち、このソフトウェアによっ
てプログラム制御されたハードウェアが、プログラムに
より指令されるＣＰＵ電源のバックアップ動作の処理を
行うことができる。その他の構成及び作用は、バックア
ップ回路１０（図１参照）と同様である。
【００４０】このソフトウェアによりプログラム制御さ
れたＣＰＵ１１からの制御信号は、ＣＰＵ１１のリセッ
ト時には「Ｈ」レベルとなって第１ｐチャネルＭＯＳＦ
ＥＴ１４をＯＮにするようにしておくことが必要であ
る。
れたＣＰＵ１１からの制御信号は、ＣＰＵ１１のリセッ
ト時には「Ｈ」レベルとなって第１ｐチャネルＭＯＳＦ
ＥＴ１４をＯＮにするようにしておくことが必要であ
る。
【００４１】従って、第１ｐチャネルＭＯＳＦＥＴ１４
の制御信号路は、停電検出信号ａを送出する停電検出信
号路ではなく、プルアップ抵抗３１を介して動作電源に
接続されており、ＣＰＵ１１のリセット時、ＣＰＵ１１
のＩ／Ｏポートが入力モードでハイインピーダンス状態
になる（一般の１チップＣＰＵの動作）ことから、レベ
ルが「Ｈ」となるようにしておく。
の制御信号路は、停電検出信号ａを送出する停電検出信
号路ではなく、プルアップ抵抗３１を介して動作電源に
接続されており、ＣＰＵ１１のリセット時、ＣＰＵ１１
のＩ／Ｏポートが入力モードでハイインピーダンス状態
になる（一般の１チップＣＰＵの動作）ことから、レベ
ルが「Ｈ」となるようにしておく。
【００４２】図３は、図２のバックアップ回路における
ソフトウエア制御を説明するフローチャートである。図
３に示すように、先ず、停電検出による割り込みを発生
させる（ステップＳ１０１）。この割り込みは、例えば
主電池１３が抜かれて、電源回路１２により停電が検出
されると、その瞬間に行われる。
ソフトウエア制御を説明するフローチャートである。図
３に示すように、先ず、停電検出による割り込みを発生
させる（ステップＳ１０１）。この割り込みは、例えば
主電池１３が抜かれて、電源回路１２により停電が検出
されると、その瞬間に行われる。
【００４３】次に、ＣＰＵ１１から周辺回路を切り離
し、周辺回路の電源をＯＦＦする（ステップＳ１０
２）。その後、ＣＰＵ１１の現在状態を保持するために
ＣＰＵ１１のメモリ（図示しない）にデータを格納し、
省電力モードへと移行する（ステップＳ１０３）。
し、周辺回路の電源をＯＦＦする（ステップＳ１０
２）。その後、ＣＰＵ１１の現在状態を保持するために
ＣＰＵ１１のメモリ（図示しない）にデータを格納し、
省電力モードへと移行する（ステップＳ１０３）。
【００４４】次に、第１ｐチャネルＭＯＳＦＥＴ１４を
ＯＦＦする（ステップＳ１０４）。ＣＰＵ１１は、平滑
コンデンサ１９に残った容量を利用して、停電処理、デ
ータの保護、省電力モードへの移行の各処理を行った後
に、第１ｐチャネルＭＯＳＦＥＴ１４をＯＦＦ状態にす
る。
ＯＦＦする（ステップＳ１０４）。ＣＰＵ１１は、平滑
コンデンサ１９に残った容量を利用して、停電処理、デ
ータの保護、省電力モードへの移行の各処理を行った後
に、第１ｐチャネルＭＯＳＦＥＴ１４をＯＦＦ状態にす
る。
【００４５】つまり、バックアップ回路３０において
は、停電を検出した後、第１ｐチャネルＭＯＳＦＥＴ１
４をＯＦＦするまでの間に、電源断時のＣＰＵ保護動作
を行うため、平滑コンデンサ１９は、電源断時のＣＰＵ
保護動作を可能とする十分な容量を有することが必要と
なる。よって、電源断時のＣＰＵ保護動作を行うために
必要な時間を推定して、遅延時間を設定する。
は、停電を検出した後、第１ｐチャネルＭＯＳＦＥＴ１
４をＯＦＦするまでの間に、電源断時のＣＰＵ保護動作
を行うため、平滑コンデンサ１９は、電源断時のＣＰＵ
保護動作を可能とする十分な容量を有することが必要と
なる。よって、電源断時のＣＰＵ保護動作を行うために
必要な時間を推定して、遅延時間を設定する。
【００４６】このように、この発明によれば、第１ｐチ
ャネルＭＯＳＦＥＴ１４を用いて、逆電流が少なく、且
つ、ダイオードによる電圧降下の少ないスイッチを構成
することができる。このスイッチのタイミングを積極的
にコントロールすることによって、前段にある平滑コン
デンサ１９に溜まった電気を最後まで使い切ってしまう
ことと、ダイオードを用いた場合に生じる電圧降下を防
ぐことを、両立することができる。
ャネルＭＯＳＦＥＴ１４を用いて、逆電流が少なく、且
つ、ダイオードによる電圧降下の少ないスイッチを構成
することができる。このスイッチのタイミングを積極的
にコントロールすることによって、前段にある平滑コン
デンサ１９に溜まった電気を最後まで使い切ってしまう
ことと、ダイオードを用いた場合に生じる電圧降下を防
ぐことを、両立することができる。
【００４７】なお、上記実施の形態において、スイッチ
として用いられるのは、ｐチャネルＭＯＳＦＥＴに限る
ものではなく、ｎチャネルＭＯＳＦＥＴやバイポーラト
ランジスタでも、同様のＣＰＵ電源のバックアップ回路
を形成することができる。
として用いられるのは、ｐチャネルＭＯＳＦＥＴに限る
ものではなく、ｎチャネルＭＯＳＦＥＴやバイポーラト
ランジスタでも、同様のＣＰＵ電源のバックアップ回路
を形成することができる。
【００４８】
【発明の効果】以上説明したように、この発明によれ
ば、主電源が接続された電源回路から電圧が供給される
ＣＰＵに、主電源停電時に電圧を供給するための副電源
を有するＣＰＵ電源のバックアップ回路において、副電
源によるＣＰＵ電源バックアップに際し発生する電流の
逆流が、逆流防止手段として設けたＭＯＳＦＥＴにより
防止されるので、バックアップ時の逆流を防止するため
に逆流防止ダイオードを用いた場合に生じる電圧降下
を、可能な限り少なくすることができる。
ば、主電源が接続された電源回路から電圧が供給される
ＣＰＵに、主電源停電時に電圧を供給するための副電源
を有するＣＰＵ電源のバックアップ回路において、副電
源によるＣＰＵ電源バックアップに際し発生する電流の
逆流が、逆流防止手段として設けたＭＯＳＦＥＴにより
防止されるので、バックアップ時の逆流を防止するため
に逆流防止ダイオードを用いた場合に生じる電圧降下
を、可能な限り少なくすることができる。
【図１】この発明の一実施の形態に係るＣＰＵ電源のバ
ックアップ回路を示す回路図である。
ックアップ回路を示す回路図である。
【図２】この発明の他の実施の形態に係るＣＰＵ電源の
バックアップ回路を示す回路図である。
バックアップ回路を示す回路図である。
【図３】図２のバックアップ回路におけるソフトウエア
制御を説明するフローチャートである。
制御を説明するフローチャートである。
【図４】ＣＰＵの省電力モード動作を行う装置の一般的
なＣＰＵ電源のバックアップ回路を示す回路図である。
なＣＰＵ電源のバックアップ回路を示す回路図である。
【図５】副電池の電圧とダイオードの電圧降下によるバ
ックアップ時間の関係をグラフで表した説明図である。
ックアップ時間の関係をグラフで表した説明図である。
１０，３０ バックアップ回路
１１ ＣＰＵ
１２ 電源回路
１３ 主電池
１４ 第１ｐチャネルＭＯＳＦＥＴ
１５ 副電池
１６ 第２ｐチャネルＭＯＳＦＥＴ
１７ リセット回路電圧監視部
１８ 第２ｎチャネルＭＯＳＦＥＴ
１９ 平滑コンデンサ
２０ 抵抗
２１ 第１ｎチャネルＭＯＳＦＥＴ
３１ プルアップ抵抗
ａ 停電検出信号
ｂ ＣＰＵリセット信号
ｃ 電源制御信号
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 永井 春一
滋賀県大津市大萱７丁目３−35 株式会社
ディジ・テック内
Ｆターム(参考） 5B011 DA07 EA04 EA05 EA10 JB01
5G003 AA01 BA01 DA05 DA18 GA01
GC05
5G015 GB02 JA08 JA11 JA62 KA04
5H410 CC02 CC05 DD02 DD05 EA11
EB25
Claims (5)
- 【請求項１】主電源が接続された電源回路から電圧が供
給されるＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇ
ｕｎｉｔ）に、主電源停電時に電圧を供給するための
副電源を有するＣＰＵ電源のバックアップ回路におい
て、 前記副電源によるＣＰＵ電源バックアップに際し電流の
逆流を防止するための逆流防止手段として、ＭＯＳＦＥ
Ｔ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏ
ｒ）を設けたことを特徴とするＣＰＵ電源のバックアッ
プ回路。 - 【請求項２】前記ＭＯＳＦＥＴのスイッチング動作によ
り、順方向電圧による電圧降下の防止と逆方向電流によ
る電流の漏れ防止を両立させたことを特徴とする請求項
１に記載のＣＰＵ電源のバックアップ回路。 - 【請求項３】前記ＭＯＳＦＥＴは、主電源停電検出後の
前記副電源による電圧供給へと移行する際、前記電源回
路の出力段に設けた平滑コンデンサの蓄積容量消失後
に、ＯＦＦすることを特徴とする請求項２に記載のＣＰ
Ｕ電源のバックアップ回路。 - 【請求項４】前記ＭＯＳＦＥＴの制御と前記副電源によ
る電圧供給への移行処理とを同期させるため、前記ＭＯ
ＳＦＥＴの制御をソフトウェア処理により行うことを特
徴とする請求項３に記載のＣＰＵ電源のバックアップ回
路。 - 【請求項５】前記ＭＯＳＦＥＴは、ｐチャネルＭＯＳＦ
ＥＴであることを特徴とする請求項１から４のいずれか
に記載のＣＰＵ電源のバックアップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254563A JP2003070182A (ja) | 2001-08-24 | 2001-08-24 | Ｃｐｕ電源のバックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254563A JP2003070182A (ja) | 2001-08-24 | 2001-08-24 | Ｃｐｕ電源のバックアップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003070182A true JP2003070182A (ja) | 2003-03-07 |
Family
ID=19082708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254563A Pending JP2003070182A (ja) | 2001-08-24 | 2001-08-24 | Ｃｐｕ電源のバックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003070182A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407543C (zh) * | 2006-06-27 | 2008-07-30 | 福建师范大学 | 一种带备用电池的双电源供电的电子设备稳压电路 |
| JP2009219176A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電子回路のバックアップ電源回路 |
| US7667350B2 (en) | 2004-09-30 | 2010-02-23 | Hitachi, Ltd. | Electric power source apparatus using fuel cell and method of controlling the same |
| KR20210085095A (ko) * | 2019-12-30 | 2021-07-08 | 한밭대학교 산학협력단 | 정밀 센서용 백업전원 공급 장치 |
-
2001
- 2001-08-24 JP JP2001254563A patent/JP2003070182A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667350B2 (en) | 2004-09-30 | 2010-02-23 | Hitachi, Ltd. | Electric power source apparatus using fuel cell and method of controlling the same |
| CN100407543C (zh) * | 2006-06-27 | 2008-07-30 | 福建师范大学 | 一种带备用电池的双电源供电的电子设备稳压电路 |
| JP2009219176A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電子回路のバックアップ電源回路 |
| KR20210085095A (ko) * | 2019-12-30 | 2021-07-08 | 한밭대학교 산학협력단 | 정밀 센서용 백업전원 공급 장치 |
| KR102306229B1 (ko) | 2019-12-30 | 2021-09-28 | 한밭대학교 산학협력단 | 정밀 센서용 백업전원 공급 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604708A (en) | Fail-safe system for preserving a backup battery | |
| KR100188087B1 (ko) | 휴대용 정보처리기기의 전원공급 제어장치 및 그의 구동방법 | |
| JP3946155B2 (ja) | 無停電電源装置 | |
| WO2014022969A1 (zh) | 用于供电的装置、方法和用户设备 | |
| EP2189877A2 (en) | Electronic device for reducing power consumption during power off of computer motherboard | |
| WO2017022169A1 (ja) | バッテリ制御装置、電子機器、バッテリパック及びバッテリ制御方法 | |
| JP2005323479A (ja) | 電源回路及びその電源回路を有する機器 | |
| US6771047B1 (en) | Automatic battery discharging and charging technique to increase battery life | |
| WO2021051636A1 (zh) | 一种断电保护电路与方法、数据保护方法及电子产品 | |
| JP2001103740A (ja) | 電源回路 | |
| KR20190054708A (ko) | 대기 전력을 줄이기 위한 방법 및 그 전자 장치 | |
| JP2003070182A (ja) | Ｃｐｕ電源のバックアップ回路 | |
| CN112256120A (zh) | 保护电路及电子设备 | |
| JP2005080491A (ja) | 電源装置 | |
| JP2002041189A (ja) | 無停電電源装置 | |
| CN214042263U (zh) | 一种高性能计算机电源模块及装置 | |
| JP2005045873A (ja) | 電源装置 | |
| JP4311837B2 (ja) | 電源供給回路 | |
| EP2725680A1 (en) | Electronic device and power supplying control method thereof | |
| KR20000025277A (ko) | 배터리를 사용하는 휴대용 전자 장치의 전원 제어 회로 | |
| CN216697198U (zh) | 一种开关机控制电路 | |
| CN114020133B (zh) | 一种存储系统 | |
| JP2947693B2 (ja) | 電源装置 | |
| JP3396417B2 (ja) | バックアップ装置 | |
| TWI419439B (zh) | 電子裝置的供電方法 |