JP2001168698A - 高電圧スイッチ - Google Patents
高電圧スイッチInfo
- Publication number
- JP2001168698A JP2001168698A JP2000327139A JP2000327139A JP2001168698A JP 2001168698 A JP2001168698 A JP 2001168698A JP 2000327139 A JP2000327139 A JP 2000327139A JP 2000327139 A JP2000327139 A JP 2000327139A JP 2001168698 A JP2001168698 A JP 2001168698A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- gate
- resistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 全てのトランジスタが同じ型であるプッシュ
−プル型のスイッチを提供する。 【解決手段】 ドレーンソース通路が高電圧端子と出力
端子の間に接続される第１のＮチャネルＭＯＳトランジ
スタと、第１のトランジスタのゲートと高電圧端子の間
に接続される第１の抵抗器と、出力端子に接続される陽
極と第１のトランジスタのゲートに接続される陰極を有
するダイオードと、ダイオードの陰極に接続されるドレ
ーン、基準電位に接続されるソース及び制御端子に接続
されるゲートを有する第２のＮチャネルＭＯＳトランジ
スタと、第２のトランジスタのゲートと出力端子の間に
接続される第２の抵抗器を有するプッシュ−プルスイッ
チ。
−プル型のスイッチを提供する。 【解決手段】 ドレーンソース通路が高電圧端子と出力
端子の間に接続される第１のＮチャネルＭＯＳトランジ
スタと、第１のトランジスタのゲートと高電圧端子の間
に接続される第１の抵抗器と、出力端子に接続される陽
極と第１のトランジスタのゲートに接続される陰極を有
するダイオードと、ダイオードの陰極に接続されるドレ
ーン、基準電位に接続されるソース及び制御端子に接続
されるゲートを有する第２のＮチャネルＭＯＳトランジ
スタと、第２のトランジスタのゲートと出力端子の間に
接続される第２の抵抗器を有するプッシュ−プルスイッ
チ。
Description
【０００１】
【発明の属する技術分野】本発明は、高電圧スイッチに
関し、さらに具体的には、プッシュ−プルスイッチに関
する。
関し、さらに具体的には、プッシュ−プルスイッチに関
する。
【０００２】
【従来の技術】従来技術において、プッシュ−プルスイ
ッチは一般に、相補型のトランジスタ、すなわちＮＰＮ
及びＰＮＰバイポーラトランジスタ、又はＮチャネル及
びＰチャネルＭＯＳトランジスタを含む。これは、高電
圧スイッチが望まれる場合に、最適な素子を選択するこ
とができない。
ッチは一般に、相補型のトランジスタ、すなわちＮＰＮ
及びＰＮＰバイポーラトランジスタ、又はＮチャネル及
びＰチャネルＭＯＳトランジスタを含む。これは、高電
圧スイッチが望まれる場合に、最適な素子を選択するこ
とができない。
【０００３】一方で、従来、高電圧スイッチが望まれる
場合、可能な限り高い電圧に耐えられる素子が使用され
るが、このために高い費用で特定の素子を製造する必要
がある。
場合、可能な限り高い電圧に耐えられる素子が使用され
るが、このために高い費用で特定の素子を製造する必要
がある。
【０００４】
【発明が解決しようとする課題】本発明の第１の目的
は、すべてのトランジスタが同じ型であるプッシュ−プ
ル型スイッチを提供することにある。
は、すべてのトランジスタが同じ型であるプッシュ−プ
ル型スイッチを提供することにある。
【０００５】本発明の他の目的は、高電圧に耐えるスイ
ッチを提供することにある。
ッチを提供することにある。
【０００６】
【課題を解決するための手段】これらの目的を達成する
ために、本発明は、高電圧端子と出力端子の間に接続さ
れるドレーンソース通路を有する第１のＮチャネルＭＯ
Ｓトランジスタ、第１のトランジスタのゲートと高電圧
端子の間に接続される第１の抵抗器、出力端子に接続さ
れる陽極及び第１のトランジスタのゲートに接続される
陰極を有するダイオード、ダイオードの陰極に接続され
るドレーンと基準電位に接続されるソース及び制御端子
に接続されるゲートを有する第２のＮチャネルＭＯＳト
ランジスタ、及び第２のトランジスタのゲートと出力端
子の間に接続される第２の抵抗器を有するプッシュ−プ
ルスイッチを提供する。
ために、本発明は、高電圧端子と出力端子の間に接続さ
れるドレーンソース通路を有する第１のＮチャネルＭＯ
Ｓトランジスタ、第１のトランジスタのゲートと高電圧
端子の間に接続される第１の抵抗器、出力端子に接続さ
れる陽極及び第１のトランジスタのゲートに接続される
陰極を有するダイオード、ダイオードの陰極に接続され
るドレーンと基準電位に接続されるソース及び制御端子
に接続されるゲートを有する第２のＮチャネルＭＯＳト
ランジスタ、及び第２のトランジスタのゲートと出力端
子の間に接続される第２の抵抗器を有するプッシュ−プ
ルスイッチを提供する。
【０００７】本発明の実施形態によれば、ＭＯＳトラン
ジスタはそれぞれ基板に接続されるソースを有する。
ジスタはそれぞれ基板に接続されるソースを有する。
【０００８】本発明の実施形態によれば、第３の抵抗器
が第２のトランジスタのゲートに直列に配置され、この
第３の抵抗器の第２の端子は第２の抵抗器、及び基準ダ
イオードに接続される第２の端子を有する保護ダイオー
ドに接続される。
が第２のトランジスタのゲートに直列に配置され、この
第３の抵抗器の第２の端子は第２の抵抗器、及び基準ダ
イオードに接続される第２の端子を有する保護ダイオー
ドに接続される。
【０００９】本発明の実施形態によれば、第１及び第２
のトランジスタはそれぞれ鎖状につながる直列トランジ
スタに置き換えられ、第１及び第２の抵抗器は対応する
鎖状につながる抵抗器に置き換えられる。鎖状につなが
る抵抗器はそれぞれ同等で、第４の同等抵抗器は、高電
位に接続されるトランジスタのゲートの間に接続され、
第５の抵抗器は低電圧に接続されるトランジスタのゲー
トの間に接続される。
のトランジスタはそれぞれ鎖状につながる直列トランジ
スタに置き換えられ、第１及び第２の抵抗器は対応する
鎖状につながる抵抗器に置き換えられる。鎖状につなが
る抵抗器はそれぞれ同等で、第４の同等抵抗器は、高電
位に接続されるトランジスタのゲートの間に接続され、
第５の抵抗器は低電圧に接続されるトランジスタのゲー
トの間に接続される。
【００１０】本発明のさらなる目的、特徴及び利点は、
添付の図面に関連して、以下の具体的な実施形態の非限
定的な記述によって詳細に論じられる。
添付の図面に関連して、以下の具体的な実施形態の非限
定的な記述によって詳細に論じられる。
【００１１】
【発明の実施の形態】図１は、本発明の利点により、同
じ型の高電圧ＭＯＳトランジスタのみを有するプッシュ
−プル型の切り換え回路を示している。回路は、高電圧
端子１０、実施例ではアースである基準電位１１、制御
端子１２及び出力端子１３間に接続される。
じ型の高電圧ＭＯＳトランジスタのみを有するプッシュ
−プル型の切り換え回路を示している。回路は、高電圧
端子１０、実施例ではアースである基準電位１１、制御
端子１２及び出力端子１３間に接続される。
【００１２】高電圧端子１０と出力端子１３の間に、抵
抗器２０を介して端子１０に接続され、ダイオードＤを
介してソースに接続されるゲートを有する第１のＮチャ
ネルＭＯＳトランジスタＭ１が配置される。ダイオード
の陽極はトランジスタＭ１のソースに接続され、その陰
極はゲートに接続される。ダイオードＤの陰極はまた、
第２のＮチャネルＭＯＳトランジスタＭ２を介して基準
端子１１に接続される。トランジスタＭ２のゲートは抵
抗器３０の第１の端子に接続される。抵抗器３０の第２
の端子は制御端子１２に、保護ダイオードＺを介して基
準端子１１に、及び抵抗器４０を介して出力端子１３に
接続される。抵抗器３０及び４０は高電圧のバイアス抵
抗器であり、トランジスタＭ１及びＭ２は両方ともソー
スに接続される基板を有する。
抗器２０を介して端子１０に接続され、ダイオードＤを
介してソースに接続されるゲートを有する第１のＮチャ
ネルＭＯＳトランジスタＭ１が配置される。ダイオード
の陽極はトランジスタＭ１のソースに接続され、その陰
極はゲートに接続される。ダイオードＤの陰極はまた、
第２のＮチャネルＭＯＳトランジスタＭ２を介して基準
端子１１に接続される。トランジスタＭ２のゲートは抵
抗器３０の第１の端子に接続される。抵抗器３０の第２
の端子は制御端子１２に、保護ダイオードＺを介して基
準端子１１に、及び抵抗器４０を介して出力端子１３に
接続される。抵抗器３０及び４０は高電圧のバイアス抵
抗器であり、トランジスタＭ１及びＭ２は両方ともソー
スに接続される基板を有する。
【００１３】本回路の動作は以下の通りである。最初の
状態において、トランジスタＭ１がオンで、トランジス
タＭ２がオフであると仮定すると、制御端子１２は低レ
ベルである。その時、出力端子１３は高電圧値である。
トランジスタＭ１のゲートが、実質上、端子１０の高電
圧値（ＶＨＶ）であると仮定すると、端子１３の電圧は
ＶＨＶ−ＶＴである。ＶＴはトランジスタＭ１のスレッ
シュホールド電圧である。装置が高電圧であるが、低電
力である場合、誘導消費は無視してよい。高レベルの制
御信号が端子１２に入力されると、それによりトランジ
スタＭ２がオンにさせる。従って、ダイオードＤがオン
になり、トランジスタＭ１のソースとゲート間の電圧が
ダイオードＤの順方向電圧ドロップ（ＶＦ）と等しくな
る。トランジスタＭ１は、その後逆バイアスされ、オフ
になる。従って、出力端子１３はダイオードＤ及びトラ
ンジスタＭ２を介して端子１１に接続される。出力電圧
は、実質上ＶＦに等しい。実際、トランジスタＭ２の両
端の電圧ドロップは無視できる。このトランジスタは、
その時抵抗器２０と比較して非常に低い値の抵抗器と同
等である。
状態において、トランジスタＭ１がオンで、トランジス
タＭ２がオフであると仮定すると、制御端子１２は低レ
ベルである。その時、出力端子１３は高電圧値である。
トランジスタＭ１のゲートが、実質上、端子１０の高電
圧値（ＶＨＶ）であると仮定すると、端子１３の電圧は
ＶＨＶ−ＶＴである。ＶＴはトランジスタＭ１のスレッ
シュホールド電圧である。装置が高電圧であるが、低電
力である場合、誘導消費は無視してよい。高レベルの制
御信号が端子１２に入力されると、それによりトランジ
スタＭ２がオンにさせる。従って、ダイオードＤがオン
になり、トランジスタＭ１のソースとゲート間の電圧が
ダイオードＤの順方向電圧ドロップ（ＶＦ）と等しくな
る。トランジスタＭ１は、その後逆バイアスされ、オフ
になる。従って、出力端子１３はダイオードＤ及びトラ
ンジスタＭ２を介して端子１１に接続される。出力電圧
は、実質上ＶＦに等しい。実際、トランジスタＭ２の両
端の電圧ドロップは無視できる。このトランジスタは、
その時抵抗器２０と比較して非常に低い値の抵抗器と同
等である。
【００１４】前述した回路は、同じ型の電力トランジス
タＭ１及びＭ２を有するプッシュ−プルスイッチを形成
する利点を有する。トランジスタＭ１及びＭ２とも、基
板に接続されるアースを有するＮチャネルＭＯＳ強化型
(enrichment)トランジスタである。これにより、高電圧
に耐えられる同一で高速のトランジスタを選択すること
ができる。このシステムはまた、端子１２の単一の指示
により制御される利点を有する。
タＭ１及びＭ２を有するプッシュ−プルスイッチを形成
する利点を有する。トランジスタＭ１及びＭ２とも、基
板に接続されるアースを有するＮチャネルＭＯＳ強化型
(enrichment)トランジスタである。これにより、高電圧
に耐えられる同一で高速のトランジスタを選択すること
ができる。このシステムはまた、端子１２の単一の指示
により制御される利点を有する。
【００１５】本発明の別の実施例によれば、図１に示さ
れる型の回図は、いくつかのＮチャネルＭＯＳトランジ
スタの間の電圧を配分するために使用される。この結
果、例えば３，０００Ｖの電圧に切り換えると、プッシ
ュ−プルスイッチの各枝において１，０００Ｖの電圧に
耐えられる３つのトランジスタが使用される。
れる型の回図は、いくつかのＮチャネルＭＯＳトランジ
スタの間の電圧を配分するために使用される。この結
果、例えば３，０００Ｖの電圧に切り換えると、プッシ
ュ−プルスイッチの各枝において１，０００Ｖの電圧に
耐えられる３つのトランジスタが使用される。
【００１６】図２は、こうした回図の例である。図２の
回路は、図１の回路のように高電圧端子１０、基準端子
１１、制御端子１２及び出力端子１３間に接続される。
トランジスタＭ１は、鎖状につながる３つのトランジス
タＭ１１、Ｍ１２、Ｍ１３に置き換えられる。トランジ
スタＭ１１のゲートは抵抗器２１を介して端子１０に接
続され、トランジスタＭ１２のゲートは抵抗器２２を介
してトランジスタＭ１１のゲートに接続される。トラン
ジスタＭ１３のゲートは、抵抗器２３を介してトランジ
スタＭ１２のゲートに接続される。ダイオードＤは、そ
の陽極を介してトランジスタＭ１３のソース（端子１
３）に接続され、陰極を介してトランジスタＭ１３のゲ
ートに接続される。ダイオードＤの陰極はまた、トラン
ジスタＭ２と置き換わる鎖状につながるトランジスタＭ
２１からＭ２３に接続される。トランジスタＭ２１、Ｍ
２２、Ｍ２３のそれぞれは、バイアス抵抗器３１、３
２、３３の第１の端子に接続されるゲートを有する。抵
抗器３１の第２の端子は、抵抗器４１を介し端子１３に
接続される。抵抗器３２の第２の端子は、抵抗器４２を
介しトランジスタＭ２１のゲートに接続される。抵抗器
３３の第２の端子は、抵抗器４３を介しトランジスタＭ
２２のゲートに接続される。保護ダイオードＺは、トラ
ンジスタＭ２３のゲートとソースの間に接続される。
回路は、図１の回路のように高電圧端子１０、基準端子
１１、制御端子１２及び出力端子１３間に接続される。
トランジスタＭ１は、鎖状につながる３つのトランジス
タＭ１１、Ｍ１２、Ｍ１３に置き換えられる。トランジ
スタＭ１１のゲートは抵抗器２１を介して端子１０に接
続され、トランジスタＭ１２のゲートは抵抗器２２を介
してトランジスタＭ１１のゲートに接続される。トラン
ジスタＭ１３のゲートは、抵抗器２３を介してトランジ
スタＭ１２のゲートに接続される。ダイオードＤは、そ
の陽極を介してトランジスタＭ１３のソース（端子１
３）に接続され、陰極を介してトランジスタＭ１３のゲ
ートに接続される。ダイオードＤの陰極はまた、トラン
ジスタＭ２と置き換わる鎖状につながるトランジスタＭ
２１からＭ２３に接続される。トランジスタＭ２１、Ｍ
２２、Ｍ２３のそれぞれは、バイアス抵抗器３１、３
２、３３の第１の端子に接続されるゲートを有する。抵
抗器３１の第２の端子は、抵抗器４１を介し端子１３に
接続される。抵抗器３２の第２の端子は、抵抗器４２を
介しトランジスタＭ２１のゲートに接続される。抵抗器
３３の第２の端子は、抵抗器４３を介しトランジスタＭ
２２のゲートに接続される。保護ダイオードＺは、トラ
ンジスタＭ２３のゲートとソースの間に接続される。
【００１７】好ましくは、コンデンサＣは低いバイアス
抵抗器４３に並列に配置され、制御信号が変換器を介し
て端子１２に入力される。変換器は、高電圧（５Ｖ程
度）に接続される第１の端子とトランジスタＴのコレク
タに接続される第２の端子を有する抵抗器Ｒを含み、ト
ランジスタＴのエミッタは端子１１に、基板は端子１２
に接続される。
抵抗器４３に並列に配置され、制御信号が変換器を介し
て端子１２に入力される。変換器は、高電圧（５Ｖ程
度）に接続される第１の端子とトランジスタＴのコレク
タに接続される第２の端子を有する抵抗器Ｒを含み、ト
ランジスタＴのエミッタは端子１１に、基板は端子１２
に接続される。
【００１８】図２の回路の動作は、図１の回路の動作と
同様である。トランジスタＭ１１からＭ１３までの直列
接続は、鎖状につながる同じ値のゲートバイアス抵抗器
２１から２３と接続しているので、電圧はこれらトラン
ジスタ間に均等に配分され、それらのうちの１つも破壊
電圧（ドレーンソース、ドレーンゲート又はソースゲー
ト）を超える危険はない。同様に、トランジスタＭ２１
からＭ２３は同じ値のバイアス抵抗器４１から４３に接
続しているので、電圧はこれらトランジスタ間に均等に
配分される。従って、トランジスタＭ１１からＭ１３及
びトランジスタＭ２１からＭ２３は供給電圧の３分の１
より高い電圧に耐えることはない。
同様である。トランジスタＭ１１からＭ１３までの直列
接続は、鎖状につながる同じ値のゲートバイアス抵抗器
２１から２３と接続しているので、電圧はこれらトラン
ジスタ間に均等に配分され、それらのうちの１つも破壊
電圧（ドレーンソース、ドレーンゲート又はソースゲー
ト）を超える危険はない。同様に、トランジスタＭ２１
からＭ２３は同じ値のバイアス抵抗器４１から４３に接
続しているので、電圧はこれらトランジスタ間に均等に
配分される。従って、トランジスタＭ１１からＭ１３及
びトランジスタＭ２１からＭ２３は供給電圧の３分の１
より高い電圧に耐えることはない。
【００１９】さらに詳しく、端子１３が最初に高電圧、
すなわち端子１２の制御信号が高レベルであり、トラン
ジスタＴのコレクタ及びトランジスタＭ２３のゲートが
低いと仮定すると、トランジスタＭ２１からＭ２３がオ
フに、トランジスタＭ１１からＭ１３がオンになる。前
述したように、端子１３は高電圧ＶＨＶからトランジス
タＭ１３のスレッシュホールド電圧ＶＴを引いた値であ
る。端子１２の信号がゼロになると、トランジスタＭ２
３のゲートは高レベルにバイアスを加え、このトランジ
スタはオンになる。鎖状につながる抵抗器４１から４３
の存在のために、同じ電圧がトランジスタＭ２１からＭ
２３の両端に現れ、３つのトランジスタは同時に、次第
に導電状態となる。その後ダイオードＤはオンになり、
前述のように、トランジスタＭ１３はオフになろうとす
る。トランジスタＭ１３はトランジスタＭ１１及びＭ１
２をオフにし、同じゲートソース電圧が鎖状につながる
抵抗器２１、２２、２３の存在により、これらトランジ
スタのそれぞれに現れる。
すなわち端子１２の制御信号が高レベルであり、トラン
ジスタＴのコレクタ及びトランジスタＭ２３のゲートが
低いと仮定すると、トランジスタＭ２１からＭ２３がオ
フに、トランジスタＭ１１からＭ１３がオンになる。前
述したように、端子１３は高電圧ＶＨＶからトランジス
タＭ１３のスレッシュホールド電圧ＶＴを引いた値であ
る。端子１２の信号がゼロになると、トランジスタＭ２
３のゲートは高レベルにバイアスを加え、このトランジ
スタはオンになる。鎖状につながる抵抗器４１から４３
の存在のために、同じ電圧がトランジスタＭ２１からＭ
２３の両端に現れ、３つのトランジスタは同時に、次第
に導電状態となる。その後ダイオードＤはオンになり、
前述のように、トランジスタＭ１３はオフになろうとす
る。トランジスタＭ１３はトランジスタＭ１１及びＭ１
２をオフにし、同じゲートソース電圧が鎖状につながる
抵抗器２１、２２、２３の存在により、これらトランジ
スタのそれぞれに現れる。
【００２０】３つの抵抗２１から２３はすべて等しく、
同様に３つの抵抗４１から４３も全て等しいことはすで
に示されている。これらの抵抗は、好ましくは、スイッ
チの静止状態の電力消費を減らすために高く選択され
る。しかし、切り換え速度を増すためにゼロに設定する
と、抵抗４１から４３の値は減少する。同様に切り換え
速度を増すために高い状態に設定すると、抵抗２１から
２３の値が減少する。
同様に３つの抵抗４１から４３も全て等しいことはすで
に示されている。これらの抵抗は、好ましくは、スイッ
チの静止状態の電力消費を減らすために高く選択され
る。しかし、切り換え速度を増すためにゼロに設定する
と、抵抗４１から４３の値は減少する。同様に切り換え
速度を増すために高い状態に設定すると、抵抗２１から
２３の値が減少する。
【００２１】実施例において、６つのトランジスタはＮ
チャネル強化型ＭＯＳトランジスタで、それぞれが１，
０００Ｖの電圧に耐える。抵抗器２１から２３及び４１
から４３は全て１．６ｍΩに等しい。この場合、１５０
μｓ程度の立上がり時間及び５０μｓ程度の立下り時間
が得られる。
チャネル強化型ＭＯＳトランジスタで、それぞれが１，
０００Ｖの電圧に耐える。抵抗器２１から２３及び４１
から４３は全て１．６ｍΩに等しい。この場合、１５０
μｓ程度の立上がり時間及び５０μｓ程度の立下り時間
が得られる。
【００２２】本発明の利点は、当業者に理解されるよう
に、トランジスタの数を増やせる又は減らせることであ
る。５，０００Ｖの電圧に耐えるためには、例えば５つ
の鎖状につながるＮチャネルＭＯＳトランジスタが提供
され、プッシュ−プルスイッチの各枝には何の不利益も
なく、これらトランジスタはそれぞれ１，０００Ｖに耐
えることができる。
に、トランジスタの数を増やせる又は減らせることであ
る。５，０００Ｖの電圧に耐えるためには、例えば５つ
の鎖状につながるＮチャネルＭＯＳトランジスタが提供
され、プッシュ−プルスイッチの各枝には何の不利益も
なく、これらトランジスタはそれぞれ１，０００Ｖに耐
えることができる。
【００２３】もちろん本発明は、当業者が容易に思い浮
かぶ様々な代案、変形及び改良を有する。例えば、抵抗
器４３に並列のコンデンサＣの供給は随意である。
かぶ様々な代案、変形及び改良を有する。例えば、抵抗
器４３に並列のコンデンサＣの供給は随意である。
【００２４】こうした代案、変形及び改良は本開示の一
部であり、本発明の精神及び範囲内にあることを意図し
ている。従って、前述の説明は例示的なものであって、
限定的に示すものではない。本発明は、前述の特許請求
の範囲及びその均等範囲に定義されるもののみに限定さ
れる。
部であり、本発明の精神及び範囲内にあることを意図し
ている。従って、前述の説明は例示的なものであって、
限定的に示すものではない。本発明は、前述の特許請求
の範囲及びその均等範囲に定義されるもののみに限定さ
れる。
【図１】図１は、本発明の第１の実施形態を示してい
る。
る。
【図２】図２は、本発明の第２の実施形態を示してい
る。
る。
１０ 高電圧端子 １１ 基準電位 １２ 制御端子 １３ 出力端子 ２１、２２、２３、３０、４０、４１、４２、４３ 抵
抗器 ３１、３２、３３ バイアス抵抗器 Ｍ１、Ｍ２、Ｍ１１、Ｍ１２、Ｍ１３、Ｍ２１、Ｍ２
２、Ｍ２３ トランジスタ Ｄ ダイオード Ｚ 保護ダイオード Ｃ コンデンサ Ｒ 抵抗器 Ｔ トランジスタ
抗器 ３１、３２、３３ バイアス抵抗器 Ｍ１、Ｍ２、Ｍ１１、Ｍ１２、Ｍ１３、Ｍ２１、Ｍ２
２、Ｍ２３ トランジスタ Ｄ ダイオード Ｚ 保護ダイオード Ｃ コンデンサ Ｒ 抵抗器 Ｔ トランジスタ
フロントページの続き (72)発明者 フィリップ ペイロン フランス国， 13100 パレット−ル ト ロネ， バティマン デー， レジダンス デ パン ドゥ ラルク（番地なし)
Claims (4)
- 【請求項１】 ドレーンソース通路が高電圧端子（１
０）と出力端子（１３）の間に接続される第１のＮチャ
ネルＭＯＳトランジスタ（Ｍ１）と、 第１のトランジスタのゲートと高電圧端子の間に接続さ
れる第１の抵抗器（２０）と、 出力端子（１３）に接続される陽極と第１のトランジス
タのゲートに接続される陰極を有するダイオード（Ｄ）
と、 ダイオードの陰極に接続されるドレーンと、基準電位に
接続されるソースと、制御端子に接続されるゲートを有
する第２のＮチャネルＭＯＳトランジスタ（Ｍ２）と、 第２のトランジスタのゲートと出力端子（１３）の間に
接続される第２の抵抗器（４０）を有することを特徴と
するプッシュ−プルスイッチ。 - 【請求項２】 ＭＯＳトランジスタのそれぞれが基板に
接続されるソースを有することを特徴とする、請求項１
に記載のプッシュ−プルスイッチ。 - 【請求項３】 第３の抵抗器（３０）が第２のトランジ
スタのゲートに直列に配置され、前記第３の抵抗器の第
２の端子が、第２の抵抗器と、基準ダイオードに接続さ
れる第２の端子を有する保護ダイオード（Ｚ）に接続さ
れることを特徴とする、請求項１に記載のプッシュ−プ
ルスイッチ。 - 【請求項４】 第１及び第２のトランジスタのそれぞれ
が、鎖状につながる直列トランジスタ（Ｍ１１〜Ｍ１
３；Ｍ２１〜Ｍ２３）に置き換えられ、第１及び第２の
抵抗器がそれぞれ対応する鎖状につながる抵抗器に置き
換えられ、鎖状の抵抗器はそれぞれ同等であり、第４の
同等抵抗器（４１、４２、４３）は高電位に接続される
トランジスタのゲートの間に接続され、第５の抵抗器
（５１、５２、５３）が低電圧に接続されるトランジス
タのゲートの間に接続されることを特徴とする、請求項
１に記載のプッシュ−プルスイッチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9913752 | 1999-10-28 | ||
| FR9913752A FR2800532B1 (fr) | 1999-10-28 | 1999-10-28 | Commutateur tres haute tension |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168698A true JP2001168698A (ja) | 2001-06-22 |
Family
ID=9551665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327139A Withdrawn JP2001168698A (ja) | 1999-10-28 | 2000-10-26 | 高電圧スイッチ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6380793B1 (ja) |
| EP (1) | EP1096681A1 (ja) |
| JP (1) | JP2001168698A (ja) |
| FR (1) | FR2800532B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012165228A (ja) * | 2011-02-08 | 2012-08-30 | Shindengen Electric Mfg Co Ltd | 半導体リレー |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US6664842B1 (en) * | 2001-12-28 | 2003-12-16 | Inphi Corporation | FET active load and current source |
| JP4574960B2 (ja) * | 2003-06-24 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 車両用電源制御装置及び制御チップ |
| FR2856855A1 (fr) * | 2003-06-27 | 2004-12-31 | St Microelectronics Sa | Dispositif de commande d'un commutateur commande en tension |
| EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
| DE102004039620B4 (de) * | 2004-08-06 | 2006-10-12 | Atmel Germany Gmbh | Integrierte Schaltung, die eine vorgegebene Spannungsfestigkeit besitzt |
| US7498862B2 (en) * | 2005-05-31 | 2009-03-03 | Texas Instruments Incorporated | Switch for handling terminal voltages exceeding control voltage |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| JP5417346B2 (ja) | 2008-02-28 | 2014-02-12 | ペレグリン セミコンダクター コーポレーション | 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置 |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| EP2259414A1 (en) * | 2009-06-05 | 2010-12-08 | Nxp B.V. | A limiting circuit for an active clamp and a method of controlling a converter having a limiting circuit |
| US8339189B2 (en) * | 2009-08-26 | 2012-12-25 | Alfred E. Mann Foundation For Scientific Research | High voltage current source and voltage expander in low voltage process |
| DE102010004488B3 (de) * | 2010-01-12 | 2011-06-16 | Thales Defence Deutschland Gmbh | Pegelwandlerschaltung |
| FR2968131A1 (fr) * | 2010-11-29 | 2012-06-01 | Centre Nat Rech Scient | Cellule de commutation de puissance et equipement electronique correspondant |
| US8664997B2 (en) * | 2011-03-07 | 2014-03-04 | Dialog Semiconductor Gmbh | Rapid switchable HV P-MOS power transistor driver with constant gate-source control voltage |
| TW201409938A (zh) * | 2012-08-27 | 2014-03-01 | Luxul Technology Inc | 可整合至積體電路之高壓驅動開關 |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111084A (en) * | 1990-05-31 | 1992-05-05 | Westinghouse Electric Corp. | Low loss drain pulser circuit for solid state microwave power amplifiers |
| US5467047A (en) * | 1994-07-15 | 1995-11-14 | Motorola, Inc. | Power transistor rapid turn off circuit for saving power |
| US5886563A (en) * | 1996-03-25 | 1999-03-23 | Nasila; Mikko J. | Interlocked half-bridge circuit |
| US6097235A (en) * | 1999-02-09 | 2000-08-01 | United Microelectronics Corp. | Field device electrostatic discharge protective circuit |
-
1999
- 1999-10-28 FR FR9913752A patent/FR2800532B1/fr not_active Expired - Fee Related
-
2000
- 2000-10-26 JP JP2000327139A patent/JP2001168698A/ja not_active Withdrawn
- 2000-10-27 US US09/698,376 patent/US6380793B1/en not_active Expired - Fee Related
- 2000-10-27 EP EP00410129A patent/EP1096681A1/fr not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012165228A (ja) * | 2011-02-08 | 2012-08-30 | Shindengen Electric Mfg Co Ltd | 半導体リレー |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2800532A1 (fr) | 2001-05-04 |
| FR2800532B1 (fr) | 2002-01-04 |
| EP1096681A1 (fr) | 2001-05-02 |
| US6380793B1 (en) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001168698A (ja) | 高電圧スイッチ | |
| US8212604B2 (en) | T switch with high off state isolation | |
| JPH07105448B2 (ja) | Ｍｏｓ型集積回路 | |
| US7724069B1 (en) | Analog switch for operation outside power rails with low supply current | |
| EP0351820B1 (en) | Output circuit | |
| US5155387A (en) | Circuit suitable for differential multiplexers and logic gates utilizing bipolar and field-effect transistors | |
| JPH0693615B2 (ja) | ドライバ回路 | |
| US4880998A (en) | Bipolar transistor and CMOS transistor logic circuit having improved discharge capabilities | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| JPS61154312A (ja) | 駆動回路 | |
| JPH1022803A (ja) | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 | |
| JPH07191065A (ja) | 集積コンパレータ回路 | |
| US6940319B2 (en) | Device for controlling high and low levels of a voltage-controlled power switch | |
| US5162673A (en) | Bi-CMOS logic circuit | |
| JP2003338740A (ja) | 高耐圧スイッチング回路 | |
| JPH0429250B2 (ja) | ||
| JPH0441847B2 (ja) | ||
| JPS58103230A (ja) | スイツチング回路 | |
| JPH05259834A (ja) | フリップフロップ回路 | |
| JP2000332587A (ja) | Ｐチャネルｍｏｓｆｅｔのスイッチング回路 | |
| US6111429A (en) | Circuit for shifting the voltage level of a digital signal | |
| JP2929869B2 (ja) | ３ステート・バッファ回路 | |
| JPH01228319A (ja) | 半導体集積回路 | |
| JP2689628B2 (ja) | ドライバー回路 | |
| JPS6342747Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |